JP6930486B2 - 検査用構造および検査方法 - Google Patents
検査用構造および検査方法 Download PDFInfo
- Publication number
- JP6930486B2 JP6930486B2 JP2018079625A JP2018079625A JP6930486B2 JP 6930486 B2 JP6930486 B2 JP 6930486B2 JP 2018079625 A JP2018079625 A JP 2018079625A JP 2018079625 A JP2018079625 A JP 2018079625A JP 6930486 B2 JP6930486 B2 JP 6930486B2
- Authority
- JP
- Japan
- Prior art keywords
- hole
- insulating layer
- electrode portion
- layer
- residual
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
- H01L22/32—Additional lead-in metallisation on a device or substrate, e.g. additional pads or pad portions, lines in the scribe line, sacrificed conductors
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
- G01N27/00—Investigating or analysing materials by the use of electric, electrochemical, or magnetic means
- G01N27/02—Investigating or analysing materials by the use of electric, electrochemical, or magnetic means by investigating impedance
- G01N27/04—Investigating or analysing materials by the use of electric, electrochemical, or magnetic means by investigating impedance by investigating resistance
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
- G01N27/00—Investigating or analysing materials by the use of electric, electrochemical, or magnetic means
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
- H01L22/34—Circuits for electrically characterising or monitoring manufacturing processes, e. g. whole test die, wafers filled with test structures, on-board-devices incorporated on each die, process control monitors or pad structures thereof, devices in scribe line
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/5226—Via connections in a multilevel interconnection structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/10—Measuring as part of the manufacturing process
- H01L22/14—Measuring as part of the manufacturing process for electrical parameters, e.g. resistance, deep-levels, CV, diffusions by electrical means
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Chemical & Material Sciences (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Electrochemistry (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Health & Medical Sciences (AREA)
- Life Sciences & Earth Sciences (AREA)
- Analytical Chemistry (AREA)
- Biochemistry (AREA)
- General Health & Medical Sciences (AREA)
- Immunology (AREA)
- Pathology (AREA)
- Automation & Control Theory (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Investigating Or Analyzing Materials By The Use Of Electric Means (AREA)
Description
はじめに、本発明の実施の形態における検査用構造について、図1A,図1B,図1Cを参照して説明する。
次に、本発明の実施の形態2について図2A、図2Bを参照して説明する。実施の形態2では、前述した実施の形態1における検査用構造に、導体層110を加えている。導体層110は、半導体基板101と絶縁層102との間に形成されている。実施の形態2において、導体層110は、半導体基板101の全域に形成されている。
次に、本発明の実施の形態3について図3A、図3B、図3Cを参照して説明する。実施の形態3では、前述した実施の形態1における検査用構造に、導体層111を加えている。導体層111は、半導体基板101と絶縁層102との間に形成されている。導体層111は、導体層は、第1スルーホール103および第2スルーホール104が形成されている箇所を含む所定の広さの領域のみに形成されている。
次に、本発明の実施の形態4について図4A、図4B、図4Cを参照して説明する。実施の形態4では、前述した実施の形態3における検査用構造に、溝部112を加えている。溝部112は、第1スルーホール103と第2スルーホール104との間の絶縁層102に形成されている。また、実施の形態4では、溝部112を挾むように、絶縁層102の上に分離層107a,分離層107bを形成している。
次に、本発明の実施の形態5における検査用構造について、図5A,図5B,図5Cを参照して説明する。
Claims (6)
- 半導体基板の上に形成された絶縁層と、
前記絶縁層に形成された第1スルーホールと、
前記第1スルーホールと設定されている間隔で前記絶縁層に形成された第2スルーホールと、
前記第1スルーホールを充填して形成され、前記絶縁層の上で前記第1スルーホールの開口面積より広いプロービングパッドを備える第1電極部と、
前記第2スルーホールを充填して形成され、前記絶縁層の上で前記第2スルーホールの開口面積より広いプロービングパッドを備える第2電極部と
を備え、
前記第1スルーホールと前記第2スルーホールとの間の前記絶縁層に形成された溝部を備えることを特徴とする検査用構造。 - 請求項1記載の検査用構造において、
前記半導体基板と前記絶縁層との間に形成された導体層を備え、
前記導体層は、前記第1スルーホールおよび前記第2スルーホールが形成されている箇所を含む広さの領域に形成されていることを特徴とする検査用構造。 - 請求項2記載の検査用構造において、
前記第1スルーホールと設定されている間隔で前記絶縁層に形成された第3スルーホールと、
前記第3スルーホールおよび前記第2スルーホールの各々と設定されている間隔で前記絶縁層に形成された第4スルーホールと、
前記第3スルーホールおよび前記第4スルーホールを充填して形成され、前記絶縁層の上で前記第3スルーホールまたは前記第4スルーホールの開口面積より広いプロービングパッドを備える第3電極部と
を備え、
前記導体層は、
前記第1スルーホールおよび前記第3スルーホールが形成されている箇所を含む広さの領域に形成されている第1導体層と、
前記第1導体層と絶縁分離して、前記第2スルーホールおよび前記第4スルーホールが形成されている箇所を含む広さの領域に形成されている第2導体層と
から構成されていることを特徴とする検査用構造。 - 半導体基板の上に形成された絶縁層と、
前記絶縁層に形成された第1スルーホールと、
前記第1スルーホールと設定されている間隔で前記絶縁層に形成された第2スルーホールと、
前記第1スルーホールを充填して形成され、前記絶縁層の上で前記第1スルーホールの開口面積より広いプロービングパッドを備える第1電極部と、
前記第2スルーホールを充填して形成され、前記絶縁層の上で前記第2スルーホールの開口面積より広いプロービングパッドを備える第2電極部と、
前記第1スルーホールと前記第2スルーホールとの間の前記絶縁層に形成された溝部と
を備えることを特徴とする検査用構造の検査方法であって、
前記第1電極部と前記第2電極部との間の電流電圧測定により、前記第1スルーホールに残存する第1残存絶縁層の抵抗成分、前記第2スルーホールに残存する第2残存絶縁層の抵抗成分を求めることで、前記第1残存絶縁層および前記第2残存絶縁層の層厚を検査することを特徴とする検査方法。 - 請求項4記載の検査方法において、
前記検査用構造は、
前記半導体基板と前記絶縁層との間に形成された導体層を備え、
前記導体層は、前記第1スルーホールおよび前記第2スルーホールが形成されている箇所を含む広さの領域に形成されている
ことを特徴とする検査方法。 - 請求項5記載の検査方法において、
前記検査用構造は、
前記第1スルーホールと設定されている間隔で前記絶縁層に形成された第3スルーホールと、
前記第3スルーホールおよび前記第2スルーホールの各々と設定されている間隔で前記絶縁層に形成された第4スルーホールと、
前記第3スルーホールおよび前記第4スルーホールを充填して形成され、前記絶縁層の上で前記第3スルーホールまたは前記第4スルーホールの開口面積より広いプロービングパッドを備える第3電極部と
を備え、
前記導体層は、
前記第1スルーホールおよび前記第3スルーホールが形成されている箇所を含む広さの領域に形成されている第1導体層と、
前記第1導体層と絶縁分離して、前記第2スルーホールおよび前記第4スルーホールが形成されている箇所を含む広さの領域に形成されている第2導体層と
から構成されていることを特徴とする検査方法。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018079625A JP6930486B2 (ja) | 2018-04-18 | 2018-04-18 | 検査用構造および検査方法 |
PCT/JP2019/015431 WO2019203058A1 (ja) | 2018-04-18 | 2019-04-09 | 検査用構造および検査方法 |
US17/047,942 US20210109051A1 (en) | 2018-04-18 | 2019-04-09 | Inspection Structure and Inspection Method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018079625A JP6930486B2 (ja) | 2018-04-18 | 2018-04-18 | 検査用構造および検査方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2019192666A JP2019192666A (ja) | 2019-10-31 |
JP6930486B2 true JP6930486B2 (ja) | 2021-09-01 |
Family
ID=68239163
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2018079625A Active JP6930486B2 (ja) | 2018-04-18 | 2018-04-18 | 検査用構造および検査方法 |
Country Status (3)
Country | Link |
---|---|
US (1) | US20210109051A1 (ja) |
JP (1) | JP6930486B2 (ja) |
WO (1) | WO2019203058A1 (ja) |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2974068B1 (ja) * | 1998-06-15 | 1999-11-08 | 日本電気株式会社 | エレクトロマイグレーション試験用半導体素子 |
JP3592318B2 (ja) * | 2001-08-14 | 2004-11-24 | 沖電気工業株式会社 | 半導体装置の検査方法及び半導体装置の検査システム |
JP2003100833A (ja) * | 2001-09-25 | 2003-04-04 | Matsushita Electric Ind Co Ltd | 半導体装置 |
JP2010003832A (ja) * | 2008-06-19 | 2010-01-07 | Panasonic Corp | 半導体装置及びその評価方法 |
KR20100110613A (ko) * | 2009-04-03 | 2010-10-13 | 삼성전자주식회사 | 반도체 장치 및 그 제조방법 |
-
2018
- 2018-04-18 JP JP2018079625A patent/JP6930486B2/ja active Active
-
2019
- 2019-04-09 US US17/047,942 patent/US20210109051A1/en active Pending
- 2019-04-09 WO PCT/JP2019/015431 patent/WO2019203058A1/ja active Application Filing
Also Published As
Publication number | Publication date |
---|---|
JP2019192666A (ja) | 2019-10-31 |
US20210109051A1 (en) | 2021-04-15 |
WO2019203058A1 (ja) | 2019-10-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI222526B (en) | Method for micro probing | |
US6673636B2 (en) | Method of real-time plasma charging voltage measurement on powered electrode with electrostatic chuck in plasma process chambers | |
TWI754151B (zh) | 晶圓級測試方法及其測試結構 | |
US5739052A (en) | Apparatus and method for detecting defects in insulative layers of MOS active devices | |
JP6930486B2 (ja) | 検査用構造および検査方法 | |
US6762434B2 (en) | Electrical print resolution test die | |
US4562455A (en) | Semiconductor element | |
US7262608B2 (en) | Via etch monitoring | |
EP2385551A1 (en) | Silicon substrate wafer and test method | |
CN107346751B (zh) | 测试结构及其形成方法以及测试方法 | |
JP4300795B2 (ja) | 半導体装置及びその検査方法 | |
JP3219147B2 (ja) | コンタクト不良箇所特定方法 | |
CN108831843B (zh) | 漏电测试方法 | |
US20110140104A1 (en) | Embedded structure for passivation integrity testing | |
KR20000026196A (ko) | 최소 영역 디자인 룰 측정을 위한 테스트 구조 및 그 방법 | |
KR100290483B1 (ko) | 테스트 패턴 형성 방법 및 이를 이용한 절연막의 공극검출 방법 | |
KR100595137B1 (ko) | Fib 장치를 이용한 반도체 소자의 전기적 특성 검사 방법 | |
CN111668191B (zh) | 半导体结构及其制造方法与检测短路方法 | |
US6677608B2 (en) | Semiconductor device for detecting gate defects | |
JPH10270512A (ja) | 半導体装置の製造方法 | |
JPH10313033A (ja) | 半導体装置及びその製造方法 | |
JP2004228510A (ja) | 半導体装置および半導体製造工程管理方法 | |
JP4306983B2 (ja) | コンタクト抵抗検査用素子 | |
JP3332022B2 (ja) | 半導体装置のダメージ評価方法 | |
JPS63122136A (ja) | 集積回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20200805 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20210525 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20210623 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20210713 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20210726 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6930486 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |