KR100346179B1 - 반도체장치의 일렉트로마이그레이션의 신뢰성 평가장치 및 그 방법 - Google Patents
반도체장치의 일렉트로마이그레이션의 신뢰성 평가장치 및 그 방법 Download PDFInfo
- Publication number
- KR100346179B1 KR100346179B1 KR1019990055394A KR19990055394A KR100346179B1 KR 100346179 B1 KR100346179 B1 KR 100346179B1 KR 1019990055394 A KR1019990055394 A KR 1019990055394A KR 19990055394 A KR19990055394 A KR 19990055394A KR 100346179 B1 KR100346179 B1 KR 100346179B1
- Authority
- KR
- South Korea
- Prior art keywords
- test wiring
- pads
- via holes
- wiring
- test
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
테스트배선을 사용하는 반도체장치의 일렉트로마이그레이션의 평가장치에 있어서, 이 반도체장치는, 평가되는 테스트배선과, 상기 테스트배선에 일정전류를 공급하기 위하여 설치된 제 1 패드쌍과, 상기 테스트배선의 전압을 측정하기 위한 제 2 패드쌍과, 그리고 상기 테스트배선과 상기 제 1 패드들을 연결하며, 상기 테스트배선과 상기 제 1 패드들의 재료와 상이한 물질로 채워지는 비아홀들의 쌍을 구비하고, 상기 제 2 패드들은 상기 비아홀들사이에 샌드위치되도록 배치되고, 상기 테스트배선과 동일층상에 형성된다.
Description
본 발명은 신뢰성 평가장치 및 반도체의 신뢰성을 평가하는 방법에 관한 것으로서, 보다 상세하게는, 일렉트로마이그레이션의 고정확측정이 가능한 신뢰성 평가장치 및 반도체의 신뢰성을 평가하는 방법에 관한 것이다.
일렉트로마이그레이션의 평가를 수행하기 위한 종래기술에 있어서는, 도 4에 도시된 바와 같이, 동일층상에 있는 테스트배선이 두꺼운 리드(3A,3B)를 통해 전류공급패드(4A,4B)에 연결된다.
상술한 종래의 방법을 사용하는 경우에는, 테스트배선(1)의 외측으로부터 알루미늄원자가 유입되기 때문에, 테스트배선(1)의 수명을 정확하게 평가하는 것이 곤란하였다. 최근, 도 5에 도시된 바와 같이, 일렉트로마이그레이션의 수명이 테스트되는 배선의 양측 종단에 비아홀(콘택홀)(2A,2B)이 형성되고, 이 비아홀은 배선(3A,3B)에 의해 상층 또는 하층에 형성된 측정패드들과 연결된다. 4-단자저항측정을 수행하기 위하여, 측정패드로서 전류공급패드(4A,4B)와 전압측정패드(6A,6B)가 테스트배선(1)의 각 종단에 형성되어 있다.
도 4의 경우에서는, 알루미늄원자가 테스트배선(1)의 외측으로부터 유입되기 때문에, 큰 저장소(reservior)를 갖는 것과 동일한 효과가 있고, 그 결과, 테스트배선(1)의 수명이 연장되어, 정확한 평가를 곤란하게 하였다. 특히, AlTi층을 갖는 배선에 있어서는, 알루미늄-티타늄 경계에서 알루미늄원자가 유동하기 쉽기 때문에, 많은 알루미늄원자가 테스트배선(1)으로 유입하여, 테스트배선(1)의 수명을 연장시키고, 테스트배선(1)내의 알루미늄원자수가 증가하여 그의 저항을 감소시키는 경우가 있다.
도 5에 도시된 평가방법에 있어서는, 테스트배선(1)내의 불량이 평가될 수 있기 전에, 그의 종단들에서의 알루미늄의 손실에 의한 불량이 발생하여, 정확한 평가를 불가능하게 한다. 또한, 테스트배선내에 합금층이 형성되는 등의 현상과 절연막에 의한 억제효과를 평가하기가 곤란한 문제점이 있다.
따라서, 본 발명의 목적은, 알루미늄의 드리프트가 원인이 되는 테스트배선 종단들로부터의 알루미늄의 손실에 의한 저항증가에 따른 테스트배선측정에서의 오차를 제거하면서, 반도체내의 일렉트로마이그레이션의 고정확평가를 수행하는 신규한 반도체신뢰성평가장치를 제공함으로써, 상술한 종래기술의 문제점을 개선하는 데 있다. 본 발명의 또 다른 목적은 상술한 평가를 수행하는 방법을 제공하는 데 있다.
도 1a 및 도 1b는 본 발명에 따른 반도체의 신뢰성 평가장치의 제 1 실시예를 나타내는 도면이다.
도 2는 도 1의 장치의 변형예를 나타내는 도면이다.
도 3a 및 도 3b는 본 발명의 제 2 실시예를 나타내는 도면이다.
도 4는 종래기술을 나타내는 도면이다.
도 5는 또 다른 종래기술을 나타내는 도면이다.
※도면의 주요부분에 대한 부호의 설명
1 : 테스트배선 2A,2B,9A,9B : 비아홀
3A,3B : 하층리드 4A,4B : 전류공급패드
5A,5B,7A,7B : : 리드 6A,6B,8A,8B : 전압측정패드
상술한 목적을 달성하기 위해서, 본 발명은 아래의 기본적인 기술구성을 채용한다.
상세하게는, 본 발명의 제 1 면에 따르면, 반도체장치의 일렉트로마이그레이션의 신뢰성평가장치는, 평가되는 테스트배선과, 상기 테스트배선에 일정전류를 공급하기 위하여 설치된 제 1 패드쌍과, 상기 테스트배선의 전압을 측정하기 위한 제 2 패드쌍과, 그리고 상기 테스트배선과 상기 제 1 패드들을 연결하며, 상기 테스트배선과 상기 제 1 패드들의 재료와 상이한 물질로 채워지는 비아홀들의 쌍을 구비하고, 상기 제 2 패드들은 상기 비아홀들사이에 샌드위치되도록 배치되고, 상기 테스트배선과 동일층상에 형성된다.
본 발명의 제 2 면에 따르면, 반도체장치의 일렉트로마이그레이션의 신뢰성평가장치는, 평가되는 테스트배선과, 상기 테스트배선에 일정전류를 공급하기 위하여 설치된 제 1 패드쌍과, 상기 테스트배선의 전압을 측정하기 위한 제 2 패드쌍과, 상기 테스트배선과 상기 제 1 패드들을 연결하며, 상기 테스트배선과 상기 제 1 패드들의 재료와 상이한 물질로 채워지는 제 1 비아홀들의 쌍과, 그리고 상기 테스트배선과 상기 제 2 패드들을 연결하며, 상기 테스트배선과 상기 제 2 패드들의 재료와 상이한 물질로 채워지는 제 2 비아홀들의 쌍을 구비하고, 상기 제 2 비아홀들은 상기 제 1 비아홀들사이에 샌드위치되도록 설치되고, 상기 제 2 패드들은 상기 테스트배선과 상이한 층상에 설치된다.
본 발명의 제 3 면에 있어서, 상기 테스트배선, 상기 제 1 패드들, 그리고 상기 제 2 패드들은 알루미늄으로 형성되고, 상기 비아홀들은 텅스텐, 구리, 티타늄, 그리고 코발트로 구성된 그룹중에서 선택된 하나의 물질로 형성된다.
본 발명에 따른 방법은, 반도체장치의 일렉트로마이그레이션의 평가방법에 있어서, 상기 반도체장치는, 평가되는 테스트배선과, 상기 테스트배선에 일정전류를 공급하기 위하여 설치된 제 1 패드쌍과, 상기 테스트배선의 전압을 측정하기 위하여 설치되고, 상기 테스트배선과 연결되며, 상기 테스트배선과 동일층상에 형성되는 제 2 패드쌍과, 그리고 상기 테스트배선과 상기 제 1 패드들을 연결하며, 상기 테스트배선과 상기 제 1 패드들의 재료와 상이한 물질로 채워지는 비아홀들의 쌍을 구비하고, 상기 비아홀들사이에 샌드위치된 상기 테스트배선상의 영역의 전압만이 측정되는 평가방법이다.
본 발명에 따른 또 다른 방법은, 반도체장치의 일렉트로마이그레이션의 평가방법에 있어서, 상기 반도체장치는, 평가되는 테스트배선과, 상기 테스트배선에 일정전류를 공급하기 위하여 설치된 제 1 패드쌍과, 상기 테스트배선의 전압을 측정하기 위하여 설치되고, 상기 테스트배선과 연결되며, 상기 테스트배선과 상이한 층상에 형성되는 제 2 패드쌍과, 그리고 상기 테스트배선과 상기 제 1 패드들을 연결하며, 상기 테스트배선과 상기 제 1 패드들의 재료와 상이한 물질로 채워지는 제 1 비아홀들의 쌍과, 그리고 상기 테스트배선과 상기 제 2 패드들을 연결하며, 상기 테스트배선과 상기 제 2 패드들의 재료와 상이한 물질로 채워지는 제 2 비아홀들의 쌍을 구비하고, 상기 제 2 비아홀들사이에 샌드위치된 상기 테스트배선상의 영역의 전압만이 측정되는 평가방법이다.
테스트배선의 종단에 비아홀을 형성하고 이 비아홀을 통해 테스트배선에 전류를 흘림으로써 일렉트로마이그레이션테스트를 수행하는 데 있어서, 본 발명에 따른 반도체신뢰성평가장치는 테스트배선의 양측상에 설치된 비아홀사이에 샌드위치되도록 설치된 전압측정패를 구비함으로써, 비어홀접속부에서의 저항변화를 제거하여, 배선중에서의 저항변화만을 정확하게 측정하는 것을 가능하게 한다.
도 1a 및 도 1b를 참조하면, 비아홀(2A,2B)이 테스트배선(1)의 양단에 설치되고, 이 비아홀(2A,2B)과 연결되는 패드배선(3A,3B)이 상층 또는 하층상에 제공된다. 이 패드배선(3A,3B)은 전류공급패드(4A,4B)에 연결되고, 이 패드(4A,4B)로부터 배선(3A,3B)과 비아홀(2A,2B)을 통해 테스트배선(1)으로 전류가 공급된다. 전압측정은, 배선(5A,5B)을 통해 테스트배선(1)에 연결된 전압측정패드(6A,6B)를 사용하여 수행된다.
상술한 바와 같은 반도체장치신뢰성평가장치에 있어서, 일렉트로마이그레이션테스트를 수행하기 위하여 패드(4A)로부터 전류를 유입시키면, 일반적으로, 먼저 캐소드비아홀(2B)과의 접속위치인 테스트배선(1)의 단부로부터 보이드가 발생한다. 본 발명에서는, 비아홀(2B)을 포함하는 위치이외의 위치에서 전압이 측정되기 때문에, 예컨대 발생된 보이드에 기인하여 증가한 저항에 의한 오차가 제거될 수 있다. 따라서, 테스트배선(1)에서 보이드 및 힐락(hillock)에 기인한 불량 원인이 되는 저항증가만을 관찰하여 테스트배선(1)의 상태를 고정확도로 평가할 수 있다.
따라서, 도 2에 도시된 바와 같이, 배선(3A,3B)상에 배선(7A,7B)이 설치되고 이와 접속된 패드(8A,8B)에서 전압이 측정되는 경우에, 배선종단으로부터의 드리프트에 기인한 보이드가 원인이 되는 불량을 평가하는 것이 가능하다.
이하, 첨부도면을 참조하여, 본 발명에 따른 반도체신뢰성평가장치 및 방법의 바람직한 실시예들을 설명한다.
도 1은 본 발명에 따른 반도체의 신뢰성평가장치의 구조 및 평가방법을 나타낸다. 이 도면은, 평가되는 테스트배선(1), 테스트배선(1)에 일정전류(10)를 공급하기 위하여 제공된 제 1 패드(4A,4B), 상기 테스트배선(1)의 전압을 측정하기 위한 제 2 패드(6A,6B), 그리고 테스트배선(1) 및 제 1 패드(4A,4B)의 물질(1m,4m)과는 상이한 물질(2m)로 채워지고 테스트배선(1)과 제 1 패드(4A,4B)사이에 배치된 복수개의 비아홀(2A,2B)을 구비하며, 제 2 패드(6A,6B)는 상기 비아홀(2A,2B)사이에 샌드위치되도록 배치되고, 테스트배선(1)과 동일한 층상에 형성되는, 반도체장치의 일렉트로마이그레이션의 신뢰성평가장치를 나타낸다.
이하, 본 발명을 더욱 상세하게 설명한다.
본 발명의 이 실시예는 상부배선층상에 형성된 테스트배선(1)의 일렉트로마이그레이션테스트가 수행되는 경우에 대하여 설명된다.
하층리드(3A,3B)의 두께는 20㎛이며, 예컨대 TiN/AlCu/TiN/Ti로 만들어지며, 전류공급패드(4A,4B)에 연결된다. 하층리드(3A,3B)와 상층의 테스트배선(1)을 연결하는 비아홀(2A,2B)은 텅스텐으로 플러그된다. 테스트배선(1)의 두께는 8㎛이며, 이 배선(1)은, 예컨대 TiN/AlCu/TiN/Ti로 제조된다.
전압측정용 리드(5A,5B)는 테스트배선(1)상의 비아홀연결의 내측으로 10㎛되는 위치에 제공되고, 전압측정용 리드(5A,5B)는 전압측정을 위한 패드(6A,6B)에 연결된다.
상술한 바와 같이 구성된 반도체신뢰성평가장치에 있어서, 패드(4A)에서 패드(4B)로 전류가 흐르는 경우에, 전류는 비아홀(2A,2B)을 통해 테스트배선(1)으로 유입한다. 일렉트로마이그레이션에 의해, 테스트배선(1)상의 캐소드측 비아홀(2B) 부근에 보이드가 형성된다. 이 보이드의 발생은, 테스트배선의 종단의 텅스텐플러그에서의 알루미늄원자류의 불연속에 의해 발생하는 드리프트에 기인하는 결함이다.
그러나, 본 발명에서는, 전압측정패드(6A,6B)가 비아홀(2A,2B)과의 접속부의 내측부분에 설치되어 있기 때문에, 이 보이드들에 의하여 야기된 저항의 증가는 측정되지 않으며, 전류를 계속 흘리면, 테스트배선(1)내에서 보이드들이 발생하기 시작한다. 이 불량은 테스트배선내에서의 알루미늄원자류의 불연속에 의한 것으로서, AlCu의 입자경계 및 결정구조가 원인이 된다. 이 테스트배선(1)내의 불량에 의한 전압변화가 측정됨으로써, 저항변화가 모니터될 수 있다.
본 발명의 제 2 실시예가 도 3a 및 도 3b에 도시된다.
이 실시예에서, 전압측정패드(6A,6B)를 연결하는 리드(5A,5B)가 테스트배선(1)상에 설치된 제 2 비아홀(9A,9B)과 연결된다. 테스트배선과 전압측정패드가 동일층상에 있는 제 1 실시예에서와는 달리, 도 3에 도시된 제 2 실시예에서는, 리드(5A,5B)가 테스트배선(1)과 서로 다른층에 형성된다.
제 1 실시예의 구성이 사용되는 경우에는, 리드(5A,5B)로부터 테스트배선(1)으로 알루미늄원자가 유입할 가능성이 있다. 이러한 전류가 흐르지 않는 곳으로부터도 알루미늄원자가 이동하는 것은 널리 알려져 있다. 테스트배선(1)과 리드(5A,5B)의 폭이 분명히 다른 경우(즉, 테스트배선폭이 리드폭보다 크다)에는 문제가 없지만, 테스트배선의 폭이 작아져, 리드폭과 같아지거나 작아지는 경우에는, 이 리드들로부터의 알루미늄의 유동은 무시할 수 없게 된다.
테스트배선(1)이 대나무구조를 갖고, 리드(5A,5B)가 폴리그레인구조를 갖는 경우에는, 리드로부터의 알루미늄원자가 그레인확산되고, 이는 테스트배선(1)내의 격자확산 및 계면확산보다도 일어나기 쉬워, 리드(5A,5B)로부터 테스트배선(1)으로의 알루미늄원자가 유입하게 한다.
따라서, 이 실시예에서, 리드(5A,5B)는 비아홀(9A,9B)을 통해 연결된다. 그러나, 비아홀(9A,9B)이 설치되는 경우에는, 테스트배선(1)의 막질이 영향을 받는다. 예컨대, 텅스텐플러그 또는 기초층의 함몰에 의해 AlCu의 결정구조가 변할 가능성이 있다. 그러나, WCMP등을 사용하여, CMP후 배리어메탈을 제공함으로써, 이 문제점을 제거하는 것이 가능하다.
따라서, 평가되는 디바이스의 배선구조나 배선폭에 의해서, 제 1 실시예와 제 2 실시예중의 하나를 선택함으로써, 보다 정확한 일렉트로마이그레이션의 평가를 수행할 수 있다.
본 발명에 따른 반도체신뢰성평가장치 및 방법에 의하면, 알루미늄의 드리프트에 의한 테스트배선의 종단상의 알루미늄의 손실에 기인한 저항의 변화에 따른 측정오차를 제거하기 위해서, 테스트배선종단의 내측에 전압측정패드들을 설치함으로써, 테스트배선의 종단에서 발생하는 드리프트에 의한 불량이외의 불량을 정확하게 평가하는 것이 가능하다. 즉, 본 발명의 효과는 테스트배선이외로 부터의 알루미늄원자의 유입이 없으므로, 테스트배선내의 알루미늄원자드리프트에 의한 불량이외의 불량에 영향을 받은 반도체의 수명을 정확하게 평가할 수 있다.
Claims (5)
- 반도체장치의 일렉트로마이그레이션의 신뢰성평가장치에 있어서:평가되는 테스트배선과;상기 테스트배선에 일정전류를 공급하기 위하여 설치된 제 1 패드쌍과;상기 테스트배선의 전압을 측정하기 위한 제 2 패드쌍과; 그리고상기 테스트배선과 상기 제 1 패드들을 연결하며, 상기 테스트배선과 상기 제 1 패드들의 재료와 상이한 물질로 채워지는 비아홀들의 쌍을 구비하고,상기 제 2 패드들은 상기 비아홀들 사이에 샌드위치되도록 배치되고, 상기 테스트배선과 동일층상에 형성되는 반도체장치.
- 반도체장치의 일렉트로마이그레이션의 신뢰성평가장치에 있어서:평가되는 테스트배선과;상기 테스트배선에 일정전류를 공급하기 위하여 설치된 제 1 패드쌍과;상기 테스트배선의 전압을 측정하기 위한 제 2 패드쌍과;상기 테스트배선과 상기 제 1 패드들을 연결하며, 상기 테스트배선과 상기 제 1 패드들의 재료와 상이한 물질로 채워지는 제 1 비아홀들의 쌍과; 그리고상기 테스트배선과 상기 제 2 패드들을 연결하며, 상기 테스트배선과 상기 제 2 패드들의 재료와 상이한 물질로 채워지는 제 2 비아홀들의 쌍을 구비하고,상기 제 2 비아홀들은 상기 제 1 비아홀들 사이에 샌드위치되도록 설치되고, 상기 제 2 패드들은 상기 테스트배선과 상이한 층상에 설치되는 반도체장치.
- 제 1 항에 있어서, 상기 테스트배선, 상기 제 1 패드들, 그리고 상기 제 2 패드들은 알루미늄으로 형성되고, 상기 비아홀들은 텅스텐, 구리, 티타늄, 그리고 코발트로 구성된 그룹중에서 선택된 하나의 물질로 형성되는 것을 특징으로 하는 반도체장치.
- 반도체장치의 일렉트로마이그레이션의 평가방법에 있어서, 상기 반도체장치는:평가되는 테스트배선과;상기 테스트배선에 일정전류를 공급하기 위하여 설치된 제 1 패드쌍과;상기 테스트배선의 전압을 측정하기 위하여 설치되고, 상기 테스트배선과 연결되며, 상기 테스트배선과 동일층상에 형성되는 제 2 패드쌍과; 그리고상기 테스트배선과 상기 제 1 패드들을 연결하며, 상기 테스트배선과 상기 제 1 패드들의 재료와 상이한 물질로 채워지는 비아홀들의 쌍을 구비하고,상기 비아홀들 사이에 샌드위치된 상기 테스트배선상의 영역의 전압만이 측정되는 평가방법.
- 반도체장치의 일렉트로마이그레이션의 평가방법에 있어서, 상기 반도체장치는:평가되는 테스트배선과;상기 테스트배선에 일정전류를 공급하기 위하여 설치된 제 1 패드쌍과;상기 테스트배선의 전압을 측정하기 위하여 설치되고, 상기 테스트배선과 연결되며, 상기 테스트배선과 상이한 층상에 형성되는 제 2 패드쌍과; 그리고상기 테스트배선과 상기 제 1 패드들을 연결하며, 상기 테스트배선과 상기 제 1 패드들의 재료와 상이한 물질로 채워지는 제 1 비아홀들의 쌍과; 그리고상기 테스트배선과 상기 제 2 패드들을 연결하며, 상기 테스트배선과 상기 제 2 패드들의 재료와 상이한 물질로 채워지는 제 2 비아홀들의 쌍을 구비하고,상기 제 2 비아홀들 사이에 샌드위치된 상기 테스트배선상의 영역의 전압만이 측정되는 평가방법.
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP34821698A JP3420092B2 (ja) | 1998-12-08 | 1998-12-08 | 半導体信頼性評価装置とその評価方法 |
| JP10-348216 | 1998-12-08 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20000047955A KR20000047955A (ko) | 2000-07-25 |
| KR100346179B1 true KR100346179B1 (ko) | 2002-08-01 |
Family
ID=18395538
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019990055394A KR100346179B1 (ko) | 1998-12-08 | 1999-12-07 | 반도체장치의 일렉트로마이그레이션의 신뢰성 평가장치 및 그 방법 |
Country Status (2)
| Country | Link |
|---|---|
| JP (1) | JP3420092B2 (ko) |
| KR (1) | KR100346179B1 (ko) |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE10108915A1 (de) * | 2001-02-23 | 2002-09-12 | Infineon Technologies Ag | Elektromigrations-Teststruktur zur Erfassung einer Zuverlässigkeit von Verdrahtungen |
| KR100494116B1 (ko) * | 2002-11-20 | 2005-06-10 | 매그나칩 반도체 유한회사 | 금속 배선의 신뢰도 평가 방법 |
| US7858406B2 (en) | 2007-02-06 | 2010-12-28 | Infineon Technologies Ag | Semiconductor device test structures and methods |
| US7851237B2 (en) | 2007-02-23 | 2010-12-14 | Infineon Technologies Ag | Semiconductor device test structures and methods |
| CN104576613B (zh) * | 2013-10-29 | 2017-08-25 | 中芯国际集成电路制造(上海)有限公司 | 电迁移测试方法及结构 |
| CN108152699B (zh) * | 2017-12-27 | 2020-07-10 | 中国电子产品可靠性与环境试验研究所 | 接触孔的电迁移寿命时间测试装置及其测试方法 |
| CN110071053A (zh) * | 2019-04-29 | 2019-07-30 | 上海华力微电子有限公司 | 一种电迁移测试结构 |
| CN110620058B (zh) * | 2019-09-23 | 2022-02-11 | 上海华力微电子有限公司 | 电迁移可靠性测试结构及电迁移可靠性测试方法 |
| CN114264926A (zh) * | 2021-11-26 | 2022-04-01 | 中国电子科技集团公司第五十八研究所 | 单侧引出电压测试焊盘的单通孔跨层型电迁移测试结构 |
| CN117054857B (zh) * | 2023-10-11 | 2023-12-22 | 江苏祥和电子科技有限公司 | 车规级封装电路焊点电迁移可靠性测试方法及系统 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07135242A (ja) * | 1993-11-11 | 1995-05-23 | Nec Corp | 半導体装置 |
-
1998
- 1998-12-08 JP JP34821698A patent/JP3420092B2/ja not_active Expired - Fee Related
-
1999
- 1999-12-07 KR KR1019990055394A patent/KR100346179B1/ko not_active IP Right Cessation
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07135242A (ja) * | 1993-11-11 | 1995-05-23 | Nec Corp | 半導体装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2000174085A (ja) | 2000-06-23 |
| KR20000047955A (ko) | 2000-07-25 |
| JP3420092B2 (ja) | 2003-06-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6320391B1 (en) | Interconnection device for low and high current stress electromigration and correlation study | |
| US9030216B2 (en) | Coaxial four-point probe for low resistance measurements | |
| US6362638B1 (en) | Stacked via Kelvin resistance test structure for measuring contact anomalies in multi-level metal integrated circuit technologies | |
| KR100346179B1 (ko) | 반도체장치의 일렉트로마이그레이션의 신뢰성 평가장치 및 그 방법 | |
| CN107527661B (zh) | 一种字线电阻测试方法及三维存储器失效分析方法 | |
| CN112864131B (zh) | 电迁移测试结构及电迁移测试方法 | |
| US7365529B2 (en) | Test structure design for reliability test | |
| KR0180328B1 (ko) | 플러그 저항과 계면 저항을 분리하여 측정하는 방법과 그 테스트 패턴 | |
| KR100352672B1 (ko) | 집적회로와집적회로의제조방법및평가방법 | |
| US8836342B2 (en) | Test structure for highly accelerated electromigration tests for thick metallization systems of solid state integrated circuits | |
| US6091080A (en) | Evaluation method for wirings of semiconductor device | |
| JP2974068B1 (ja) | エレクトロマイグレーション試験用半導体素子 | |
| JP3100097B2 (ja) | プローバ用コンタクタ | |
| KR100295916B1 (ko) | 최소 영역 디자인 룰 측정을 위한 테스트 구조 및 그 방법 | |
| US6784000B2 (en) | Method for measurement of electromigration in semiconductor integrated circuits | |
| JP3521564B2 (ja) | 半導体装置 | |
| KR100638042B1 (ko) | 캘빈 저항 검사용 패턴 및 이 패턴이 형성된 반도체 장치 | |
| CN113471173B (zh) | 测试结构及测试方法 | |
| KR100272663B1 (ko) | 배선층의 신뢰성 측정방법 | |
| KR100450260B1 (ko) | 박막의 파괴강도 시험방법 | |
| KR19990066372A (ko) | 반도체의 테스트 패턴 | |
| KR20040058519A (ko) | 일렉트로마이그레이션 테스트 패턴 | |
| KR20070005321A (ko) | 금속배선의 컨택저항 측정을 위한 테스트패턴 | |
| KR100248207B1 (ko) | 반도체 소자의 테스트 패턴 | |
| KR20020017746A (ko) | 반도체소자의 테스트 패턴 형성방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| LAPS | Lapse due to unpaid annual fee |