JP2867525B2 - コンタクトホール・エレクトロマイグレーション試験デバイスおよびその製造方法 - Google Patents

コンタクトホール・エレクトロマイグレーション試験デバイスおよびその製造方法

Info

Publication number
JP2867525B2
JP2867525B2 JP644190A JP644190A JP2867525B2 JP 2867525 B2 JP2867525 B2 JP 2867525B2 JP 644190 A JP644190 A JP 644190A JP 644190 A JP644190 A JP 644190A JP 2867525 B2 JP2867525 B2 JP 2867525B2
Authority
JP
Japan
Prior art keywords
contact hole
test device
conductor
electromigration
insulator
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP644190A
Other languages
English (en)
Other versions
JPH03211855A (ja
Inventor
ジョン・マーク・ドライナン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Electric Co Ltd filed Critical Nippon Electric Co Ltd
Priority to JP644190A priority Critical patent/JP2867525B2/ja
Publication of JPH03211855A publication Critical patent/JPH03211855A/ja
Application granted granted Critical
Publication of JP2867525B2 publication Critical patent/JP2867525B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、コンタクトホール・エレクトロマイグレー
ション試験デバイス、特に温度センサを備えるコンタク
トホール・エレクトロマイグレーション試験デバイスお
よびその製造方法に関する。
〔従来の技術〕
エレクトロマイグレーションの試験デバイスは、VLSI
デバイスにおける導体の信頼性を評価するために用いら
れている。VLSIデバイスにおいて、薄い導体およびサブ
ミクロン幅のコンタクトホールを流れる電流は、導体材
料のマイグレーションを引き起こし、動作を乱しデバイ
スを不良にする原因となる。
このようなエレクトロマイグレーション現象を調べる
ために用いられるデバイスは、試験の進行を速めるため
に、通常、高い温度で試験される。試験中のデバイスの
温度は、導体材料のエレクトロマイグレーション抵抗の
決定およびデバイスの寿命の算出に用いられる重要なパ
ラメータである。
通常のエレクトロマイグレーション試験方法は、試験
デバイス周囲の空気の温度、または試験デバイスが設け
られている基板の温度を監視している(R.J.Dulniak,Ap
pl.Phys.Lett.54(1989)p1229)。
〔発明が解決しようとする課題〕
コンタクトホール・エレクトロマイグレーション試験
の間にサブミクロン幅のコンタクトホールを流れる大き
な電流は、コンタクトホール周囲のデバイス温度を、基
板温度よりも増大させる。したがって、空気または基板
の温度を単に検出しても、この温度により決定される、
エレクトロマイグレーション抵抗およびデバイス寿命
は、デバイスの実際の試験状態を正確に反映していな
い。このため良好な試験精度が得られないという問題点
があった。
本発明の目的は、このような問題点を解決し、コンタ
クトホールの温度をその場測定可能とするコンタクトホ
ール・エレクトロマイグレーション試験デバイスおよび
その製造方法を提供することにある。
〔課題を解決するための手段〕
本発明は、コンタクトホールを流れる電流による導体
材料のエレクトロマイグレーション現象を調べるコンタ
クトホール・エレクトロマイグレーション試験デバイス
であって、 コンタクトホールの近傍に、熱電対として機能する2
つの異なる導体からなる温度センサを備え、コンタクト
ホールの温度を、直接および前記コンタクトホールの近
傍で測定することを可能にしたことを特徴とする。
また、本発明のコンタクトホール・エレクトロマイグ
レーション試験デバイスの製造方法は、 試験デバイスの下部導体を形成し、この下部導体を第
1の絶縁体で被覆する工程と、 前記第1の絶縁体上に温度センサの第1の導体層を形
成し、続いてこの第1の導体層上に、温度センサの第2
の導体層を形成し、この第2の導体層上を第2の絶縁体
で被覆する工程と、 前記第2の絶縁体,第2の導体層,第1の導体層,第
1の絶縁体をエッチングし、前記下部導体に至るコンタ
クトホールを形成する工程と、 コンタクトホールの内部側壁に第3の絶縁体を形成す
る工程と、 コンタクトホールの内部および上部に、試験デバイス
の上部導体を形成する工程とを含むことを特徴とする。
〔作用〕
VLSIデバイスに、したがってエレクトロマイグレーシ
ョン試験に用いられる代表的な導体は、アルミニウムま
たはアルミニウム合金、シリコンまたはポリシリコン、
およびコンタクトホールに障壁層として用いられる多種
類の金属である。
表1は、数種類の可能な熱電対、およびこれらの熱電
対の温度が100℃および200℃にそれぞれ上昇したときに
発生するおおよその電圧を示している。2つの温度の間
における電圧差は、熱電対の感度を表す。
2つの層間の電圧差を測定することによって、コンタク
トホールの実際の温度が決定できる。
表1によれば、熱電対の一方にシリコンまたはポリシ
リコンを用いると、2つの導体層の間において最大の電
圧差を生じることがわかる。
〔実施例〕 第1図は、本発明のコンタクトホール・エレクトロマ
イグレーション試験デバイスの一実施例の模式的断面図
である。
この試験デバイスは、試験デバイスのコンタクトホー
ルを通して接続される下部導体1と上部導体8と、コン
タクトホールの近傍に設けられた第1の導体層3と第2
の導体層4とを有しており、第1の導体層3と第2の導
体層4とは熱電対を構成し、温度センサとして機能す
る。コンタクトホールの内部側壁は絶縁体7で覆われ、
第1の導体層3および第2の導体層4が上部導体8と短
絡するのを防止している。
このようなコンタクトホール・エレクトロマイグレー
ション試験デバイスによれば、コンタクトホール・エレ
クトロマイグレーション試験の際に、温度センサによっ
てコンタクトホールの温度を直接かつその場で測定する
ことができる。
次に、第1図の試験デバイスの製造方法を第2図を参
照しながら説明する。なお、第2図は製造工程の各段階
での模式的断面図を示している。
まず第2図(a)に示すように、SiO2からなる絶縁体
2上に、砒素がドープされたシリコンからなる、試験デ
バイスの下部導体1を形成する。そして、この拡散層で
ある下部導体1をSiO2からなる絶縁体2で覆う。
次に第2図(b)に示すように、ドープされたポリシ
リコンを温度センサの第1の導体層3としてデポジット
し、リソグラフィ技術を用いてエッチングし、ポリシリ
コンパターンを形成する。
次に第2図(c)に示すように、ポリシリコンパター
ン上に温度センサの第2の導体層4としてアルミニウム
をスパッタし、リソグラフィ技術を用いてアルミニウム
パターンを形成する。
次に第2図(d)に示すように、アルミニウムパター
ン上に、SiO2からなる絶縁体5をデポジットする。
次に第2図(e)に示すように、リソグラフィ技術を
用いて、上部SiO2層5,アルミニウム層4,ポリシリコン層
3,および下部SiO2層2をエッチングして、下部導体1に
至るコンタクトホール6を形成する。
次に第2図(f)に示すように、SiO2の薄し層7を、
SiO2層5上およびコンタクトホール6の内部にデポジッ
トする。
次に第2図(g)に示すように、コンタクトホール側
壁にSiO2層7をそのまま残して、コンタクトホール6の
底部およびSiO2層5上のSiO2層7をエッチバック(etch
back)する。残されたSiO2層は、コンタクトホール周囲
にある温度センサの導体層3,4がコンタクトホール内部
にある試験デバイスの導体と短絡するのを防止する。
最後に、試験デバイスの下部導体1に接続されるよう
にコンタクトホール6の内部とSiO2層5上に、アルミニ
ウムからなる上部導体8をデポジットし、リソグラフィ
技術を用いてパターン形成して、第1図の構造の試験デ
バイスを完成する。
〔発明の効果〕
本発明のコンタクトホール・エレクトロマイグレーシ
ョン試験デバイスは、コンタクトホールの近傍に温度セ
ンサを有しているので、この温度センサが、エレクトロ
マイグレーション試験中のコンタクトホールの温度を有
効に検出し、これにより試験精度を増加することができ
る。
また本発明の製造方法によれば、コンタクトホールの
近傍に温度センサを有するコンタクトホール・エレクト
ロマイグレーション試験デバイスを容易に製造すること
ができる。
【図面の簡単な説明】
第1図は本発明のコンタクトホールエレクトロマイグレ
ーション試験デバイスの一実施例の模式的断面図、 第2図は第1図の試験デバイスの製造方法を説明するた
めの各製造工程での模式的断面図である。 1……試験デバイスの下部導体 2,5,7……絶縁体 3……温度センサの第1の導体層 4……温度センサの第2の導体層 6……コンタクトホール

Claims (2)

    (57)【特許請求の範囲】
  1. 【請求項1】コンタクトホールを流れる電流による導体
    材料のエレクトロマイグレーション現象を調べるコンタ
    クトホール・エレクトロマイグレーション試験デバイス
    であって、 コンタクトホールの近傍に、熱電対として機能する2つ
    の異なる導体からなる温度センサを備え、コンタクトホ
    ールの温度を、直接および前記コンタクトホールの近傍
    で測定することを可能にしたことを特徴とするコンタク
    トホール・エレクトロマイグレーション試験デバイス。
  2. 【請求項2】請求項1記載のコンタクトホール・エレク
    トロマイグレーション試験デバイスを製造する方法にお
    いて、 試験デバイスの下部導体を形成し、この下部導体を第1
    の絶縁体で被覆する工程と、 前記第1の絶縁体上に温度センサの第1の導体層を形成
    し、続いてこの第1の導体層上に、温度センサの第2の
    導体層を形成し、この第2の導体層上を第2の絶縁体で
    被覆する工程と、 前記第2の絶縁体,第2の導体層,第1の導体層,第1
    の絶縁体をエッチングし、前記下部導体に至るコンタク
    トホールを形成する工程と、 コンタクトホールの内部側壁に第3の絶縁体を形成する
    工程と、 コンタクトホールの内部および上部に、試験デバイスの
    上部導体を形成する工程とを含むことを特徴とするコン
    タクトホール・エレクトロマイグレーション試験デバイ
    スを製造する方法。
JP644190A 1990-01-17 1990-01-17 コンタクトホール・エレクトロマイグレーション試験デバイスおよびその製造方法 Expired - Fee Related JP2867525B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP644190A JP2867525B2 (ja) 1990-01-17 1990-01-17 コンタクトホール・エレクトロマイグレーション試験デバイスおよびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP644190A JP2867525B2 (ja) 1990-01-17 1990-01-17 コンタクトホール・エレクトロマイグレーション試験デバイスおよびその製造方法

Publications (2)

Publication Number Publication Date
JPH03211855A JPH03211855A (ja) 1991-09-17
JP2867525B2 true JP2867525B2 (ja) 1999-03-08

Family

ID=11638490

Family Applications (1)

Application Number Title Priority Date Filing Date
JP644190A Expired - Fee Related JP2867525B2 (ja) 1990-01-17 1990-01-17 コンタクトホール・エレクトロマイグレーション試験デバイスおよびその製造方法

Country Status (1)

Country Link
JP (1) JP2867525B2 (ja)

Also Published As

Publication number Publication date
JPH03211855A (ja) 1991-09-17

Similar Documents

Publication Publication Date Title
US5347226A (en) Array spreading resistance probe (ASRP) method for profile extraction from semiconductor chips of cellular construction
TWI308783B (en) Method and monitor structure for detectin and locating in wiring defects
US5739052A (en) Apparatus and method for detecting defects in insulative layers of MOS active devices
US6066561A (en) Apparatus and method for electrical determination of delamination at one or more interfaces within a semiconductor wafer
US6897475B2 (en) Test structure and related methods for evaluating stress-induced voiding
JP2718380B2 (ja) 半導体装置の電気特性検査パターン及び検査方法
JP2867525B2 (ja) コンタクトホール・エレクトロマイグレーション試験デバイスおよびその製造方法
US6204073B1 (en) Shallow trench isolation with conductive hard mask for in-line moat/trench width electrical measurements
JP3521564B2 (ja) 半導体装置
US20020022282A1 (en) Method for measurement of electromigration in semiconductor integrated circuits
JP2880974B2 (ja) 半導体装置の製造方法
US9881844B2 (en) Integrated circuits with copper hillock-detecting structures and methods for detecting copper hillocks using the same
US6013952A (en) Structure and method for measuring interface resistance in multiple interface contacts and via structures in semiconductor devices
KR100290483B1 (ko) 테스트 패턴 형성 방법 및 이를 이용한 절연막의 공극검출 방법
JPH09172048A (ja) コンタクトホール・エレクトロマイグレーション試験装置およびその製造方法
JP4277542B2 (ja) 半導体装置及びその製造方法
TWI764376B (zh) 檢測結構及其製造方法,利用檢測結構的半導體結構檢測方法
JP3284731B2 (ja) 配線評価装置およびその使用方法
JPH0766201A (ja) 配線のエレクトロマイグレーション寿命試験用半導体装置及びその製造方法、並びにその試験方法
JPH0964122A (ja) プローブカード、プローブカードの製造方法及びプローブカードを用いた半導体装置の製造方法
JPH07302824A (ja) パターン層の位置測定方法並びにテストパターン層及びその形成方法
JPH0322916Y2 (ja)
JPH0758082A (ja) コンタクト構造のオーバエッチング量測定方法
KR100272663B1 (ko) 배선층의 신뢰성 측정방법
JP3876846B2 (ja) 絶縁膜の評価方法

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees