JPH0766201A - 配線のエレクトロマイグレーション寿命試験用半導体装置及びその製造方法、並びにその試験方法 - Google Patents

配線のエレクトロマイグレーション寿命試験用半導体装置及びその製造方法、並びにその試験方法

Info

Publication number
JPH0766201A
JPH0766201A JP21266293A JP21266293A JPH0766201A JP H0766201 A JPH0766201 A JP H0766201A JP 21266293 A JP21266293 A JP 21266293A JP 21266293 A JP21266293 A JP 21266293A JP H0766201 A JPH0766201 A JP H0766201A
Authority
JP
Japan
Prior art keywords
wiring
electromigration
insulating film
semiconductor device
pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP21266293A
Other languages
English (en)
Inventor
Mitsuru Sekiguchi
満 関口
Shin Hashimoto
伸 橋本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP21266293A priority Critical patent/JPH0766201A/ja
Publication of JPH0766201A publication Critical patent/JPH0766201A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】 【構成】 配線部と配線幅より広い放熱部をもつエレク
トロマイグレーション寿命測定パターン3を有する半導
体装置において、エレクトロマイグレーション寿命測定
パターン3上部の絶縁膜5を同時に形成された他の配線
4の上部より薄くする叉は、絶縁膜5を除去したことを
特徴とする。 【効果】 絶縁膜を薄くしたことにより放熱効果が落ち
るため、エレクトロマイグレーション寿命測定パターン
の温度が上がる分高速にエレクトロマイグレーションが
測定できる。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は配線のエレクトロマイグ
レーション寿命試験のための半導体装置とその製造方法
に係わり、特に配線のエレクトロマイグレーションを短
時間に評価する、叉は半導体装置の雰囲気温度を変えず
に活性化エネルギーを求めるための測定パターンとその
形成方法、並びにその測定方法に関する。
【0002】
【従来の技術】近年、半導体装置における金属配線で
は、微細化に伴いエレクトロマイグレーション寿命が短
くなるという問題が生じている。しかしエレクトロマイ
グレーション寿命の評価の際には、ジュール熱の発生に
よる溶断を防ぐため、配線にあまり大きな電流を流すこ
とができず、試験時間が通常1試料あたり100時間程度
と、時間がかかるという問題が生じている。この問題に
対し、エレクトロマイグレーション測定用配線パターン
として配線部の他に配線幅より広い放熱部をもたせるこ
とにより、ジュール熱の発生による温度上昇を抑えてよ
り大きな電流を印加可能にすることにより、試験時間を
短縮する方法が提案されている。例えばC.R.Crowell et
al. 28th IRPS pp.37-43 (1990)参照。
【0003】以下図面を参照しながら、上記した配線部
の他に配線幅より広い放熱部をもつ従来のエレクトロマ
イグレーション測定パターンの一例について説明する。
【0004】図3、図4はCrowellらによって考案され
た、SWEATパターンと呼ばれるエレクトロマイグレーシ
ョン測定パターンである。図3において、31は配線部
でエレクトロマイグレーション試験の対象となる配線幅
を持つ配線のパターンある。32は放熱部であり、配線
幅より広いパターンをもつ。図3のようなパターンを繰
り返して図4のようなエレクトロマイグレーション測定
パターンが形成される。
【0005】以上のように構成されたSWEATパターンに
ついて、以下その動作について説明する。まずエレクト
ロマイグレーション測定パターンに試験のための電流が
印加される。SWEATパターンにおいては、配線幅より広
い放熱パターンがあるために、ジュール熱の発生による
温度上昇を抑えることができ、試験時により大きな電流
を印加することが可能となるので短時間の内に配線を劣
化させることができる。このようにSWEATパターンで
は、通常100時間程度かかるエレクトロマイグレーシ
ョン試験時間を数分間に短縮することができる。この技
術は配線にもちいる膜の膜質モニタ試験として、短時間
でエレクトロマイグレーション試験を行なう必要がある
場合非常に有効である。
【0006】
【発明が解決しようとする課題】しかしながら上記のSW
EATパターンにおいては、エレクトロマイグレーション
測定パターン上の絶縁膜の膜厚と、ジュール熱の発生に
よる測定パターンの温度上昇との関係はこれまでのとこ
ろ明らかになっていないという問題点を有していた。つ
まり、より短時間でエレクトロマイグレーション試験を
行ないたい場合、エレクトロマイグレーション測定パタ
ーン上の絶縁膜の膜厚をどうしたらよいのかという検討
は今までなされていなかった。
【0007】またエレクトロマイグレーションの活性化
エネルギーは配線の故障メカニズムを知る上で重要なパ
ラメーターであるが、従来これを求めるためには、配線
のエレクトロマイグレーション寿命の温度依存性を求め
るため、雰囲気温度を変えて試験を行なう必要があり、
評価に時間がかかる、雰囲気温度を変えるための設備が
必要であるという問題点を有していた。
【0008】本発明は上記問題点に鑑み、エレクトロマ
イグレーション測定パターン上の絶縁膜の膜厚を薄くす
るほど、ジュール熱の発生による温度上昇効果が増すと
いう実験結果をもとに、配線部と配線幅より広い放熱部
をもつエレクトロマイグレーション寿命測定パターンを
用いてより短時間でエレクトロマイグレーション試験を
可能とする配線のエレクトロマイグレーション寿命試験
用半導体装置及びその製造方法、並びにその試験方法を
提供するものである。
【0009】また本発明では、半導体装置の雰囲気温度
を一条件に固定したままで、絶縁膜厚の異なるエレクト
ロマイグレーション寿命測定パターンにおけるジュール
熱の発生による温度上昇の違いを利用して、絶縁膜厚の
異なる測定パターンでのエレクトロマイグレーション寿
命を測定し、活性化エネルギーを算出することができる
配線のエレクトロマイグレーション寿命試験方法を提供
するものである。
【0010】
【課題を解決するための手段】上記問題点の内、より高
速なエレクトロマイグレーション試験を可能とするため
に本発明の配線のエレクトロマイグレーション寿命試験
用半導体装置は、エレクトロマイグレーション寿命測定
パターン上部の絶縁膜が半導体装置の他の配線パターン
の上部より薄い、叉は絶縁膜がないという構成を備えた
ことを特徴とする。
【0011】また、半導体装置の試験温度を変化させる
ことなく、エレクトロマイグレーションの活性化エネル
ギーを求めるために、本発明の配線のエレクトロマイグ
レーション寿命試験装置は、寿命測定パターンの配線上
部の絶縁膜の膜厚を、絶縁膜無しという条件も含めて最
低2種類以上変化させたエレクトロマイグレーション寿
命測定パターンを有するという特徴を有する。
【0012】
【作用】まず我々の行なった実験結果を図5に示す。配
線幅1μmのSWEATパターンについて、上部絶縁膜なし
と、上部絶縁膜がプラズマ励起SiO2 800nmの2つの場合
に対して各電流密度での、配線パターンの温度上昇を配
線抵抗の変化分から見積った値を示す。例えば電流密度
1.5×107A/cm2の試験電流を印加すると、上部絶縁膜な
しとプラズマ励起SiO2 800nmで配線パターンの温度上昇
はそれぞれ160℃と100℃であり、上部絶縁膜が薄いほう
が、放熱が悪く、配線パターンの温度上昇がおこりやす
い。この時の断線時間は上部絶縁膜なしとプラズマ励起
SiO2 800nmでそれぞれ、22.9sec,250sec以上という結
果が得られた。これは配線パターンの温度上昇の差に起
因するものと考えられる。
【0013】以上の実験結果から、配線部と配線幅より
広い放熱部をもつエレクトロマイグレーション寿命測定
パターンでは、上部絶縁膜が全面にわたって薄いほうが
配線パターンの温度上昇が大きくなるため、高速にエレ
クトロマイグレーション試験を行なうことができる。従
って、半導体装置において、エレクトロマイグレーショ
ン寿命試験を行なう測定パターンのみ、上部の絶縁膜を
他の配線の上部より薄くする叉は除去することにより、
配線のエレクトロマイグレーション寿命試験を従来より
短時間で行なうことができる。
【0014】また、エレクトロマイグレーション寿命測
定パターンの配線幅より広い放熱部の上部の絶縁膜のみ
の膜厚を部分的に薄くする叉は除去することによっても
同様の効果が得られる。また、エレクトロマイグレーシ
ョン寿命測定パターンを形成後、絶縁膜を堆積する前
に、エレクトロマイグレーション試験を行えば、寿命測
定パターン上に絶縁膜がないので、絶縁膜堆積後よりも
短時間で配線のエレクトロマイグレーションを測定でき
る。
【0015】前述の実験結果から、上部絶縁膜の膜厚を
変化させることにより、半導体装置を加熱することな
く、配線パターンの温度を変化させることができる。例
えば上部絶縁膜を、絶縁膜なし,プラズマ励起SiO2 400n
m,800nmの3種類とした配線幅1μmのSWEATパターンに
室温で電流密度1.5×107A/cm2の試験電流を印加する
と、配線パターンの温度上昇はそれぞれ160℃と130℃、
100℃になると考えられ、半導体装置を加熱することな
く試験温度160℃と130℃、100℃でのエレクトロマイグ
レーション寿命試験を行なうことができる。従って、エ
レクトロマイグレーション寿命測定パターン上部の絶縁
膜の膜厚を、絶縁膜無しという条件も含めて最低2種類
以上変化させたエレクトロマイグレーション寿命測定パ
ターンで、室温で配線のエレクトロマイグレーション寿
命を測定することにより、エレクトロマイグレーション
寿命の温度依存性を測定することができ、半導体装置の
試験温度を変化させることなく、エレクトロマイグレー
ションの活性化エネルギーを求めることができる。
【0016】
【実施例】(実施例1)以下本発明の請求項2の半導体
装置の製造方法において、図面を参照しながら説明す
る。図1は本発明の第1の実施例における半導体装置の
製造方法の工程順断面図を示すものである。図1におい
て、1はSi基板、2は第1の絶縁膜、3は配線寿命試験
パターン、4は第1の金属配線、5は第2の絶縁膜、6
は第1のコンタクトホール、7は第2の金属配線、8は
第3の絶縁膜、9は第2のコンタクトホール、10は配
線寿命試験パターン3上のホールである。
【0017】第1の金属配線4、第1のコンタクトホー
ル6、第2の金属配線7、第2のコンタクトホール9は
この半導体装置が目的の機能を果たすために必要な配線
として形成されたものである。
【0018】まず図1(a)のように、Si基板1上に第
1の絶縁膜2が堆積される。金属膜を堆積後、フォトリ
ソグラフィーとエッチング技術によって、第1層配線と
して、第1の金属配線4と配線寿命試験パターン3を形
成する。配線寿命試験パターン3は第1の金属配線4の
エレクトロマイグレーション寿命を調べるためのパター
ンである。
【0019】次に図1(b)のように、層間絶縁膜とし
て第2の絶縁膜5が堆積され、その後、フォトリソグラ
フィーとエッチング技術によって、第1のコンタクトホ
ール6が開孔される。
【0020】次に図1(c)のように、金属膜を堆積
後、フォトリソグラフィーとエッチング技術によって、
第2層配線として、第2の金属配線7を形成する。
【0021】最後に図1(d)のように、保護膜とし
て、第3の絶縁膜8が堆積され、その後、フォトリソグ
ラフィーとエッチング技術によって、第2のコンタクト
ホール9が開孔される。このとき配線寿命試験パターン
3上の絶縁膜も、フォトリソグラフィーとエッチング法
を用いて除去し、配線寿命試験パターン上のホール10
を同時に形成する。通常エッチングは第3の絶縁膜8を
完全に除去出来るように多めに行うため、配線寿命試験
パターン上のホール10では第2の絶縁膜5も多少エッ
チングされる。以上のように本実施例によれば、配線部
と配線幅より広い放熱部をもつエレクトロマイグレーシ
ョン寿命測定パターンを有する半導体装置において、前
記エレクトロマイグレーション寿命測定パターン上部の
絶縁膜を同時に形成された他の配線の上部より薄くす
る、叉は絶縁膜を除去した配線のエレクトロマイグレー
ション寿命試験用半導体装置の製造方法が得られる。
【0022】本実施例により得られた半導体装置では、
エレクトロマイグレーション寿命測
【0023】定パターン上部の絶縁膜が薄くなっている
ため、
【作用】で述べたようにジュール熱の発生による温度上
昇効果が増し、より短時間でエレクトロマイグレーショ
ン試験が可能になるという利点を有する。
【0024】なお、本実施例では、エレクトロマイグレ
ーション寿命測定パターン上部の絶縁膜を同時に形成さ
れた他の配線の上部より薄くするないしは、絶縁膜を除
去する工程として、2層金属配線形成工程を用いたが、
同様な効果が得られる他の工程を用いてもよい。
【0025】なお、本実施例では、エレクトロマイグレ
ーション寿命測定パターンの配線部と配線幅より広い放
熱部の両方の上方の絶縁膜の膜厚を薄くしたが、放熱部
の上部の絶縁膜のみの膜厚を薄くする叉は除去してもよ
い。
【0026】また、本実施例では、図1(d)以降でエ
レクトロマイグレーション寿命試験を行なうものとした
が、図1(a)でエレクトロマイグレーション寿命測定
パターンを形成後、絶縁膜を堆積する前に、エレクトロ
マイグレーション試験を行うことによっても、より高速
なエレクトロマイグレーション試験が可能になる。
【0027】(実施例2)図2は本発明の第2の実施例
を示す半導体装置の製造方法の工程順断面図を示すもの
である。図2において、11は第1の配線寿命試験パタ
ーン、12は第2の配線寿命試験パターン、13は第3
の配線寿命試験パターンである。第1の金属配線4、第
1のコンタクトホール6、第2の金属配線7、第2のコ
ンタクトホール9はこの半導体装置が目的の機能を果た
すために必要な配線として形成されたものである。
【0028】まず図2(a)のように、Si基板1上に、
第1の絶縁膜2が堆積される。金属膜を堆積後、フォト
リソグラフィーとエッチング技術によって、第1層配線
として、第1の金属配線4と第1の配線寿命試験パター
ン11、第2の配線寿命試験パターン12、第3の配線
寿命試験パターン13を形成する。第1、第2、第3の
配線寿命試験パターン11、12、13は第1の金属配
線4のエレクトロマイグレーション寿命の活性化エネル
ギーを調べるためのパターンである。
【0029】次に図2(b)のように、層間絶縁膜とし
て第2の絶縁膜5が堆積され、その後、フォトリソグラ
フィーとエッチング技術によって、第1のコンタクトホ
ール6が開孔される。この時、第1の配線寿命試験パタ
ーン11上の絶縁膜5も除去する。
【0030】次に図2(c)のように、金属膜を堆積
後、フォトリソグラフィーとエッチング技術によって、
第2層配線として、第2の金属配線7を形成する。その
後、保護膜として第3の絶縁膜8が堆積され、その後、
フォトリソグラフィーとエッチング技術によって、第2
のコンタクトホール9が開孔される。このとき第2の配
線寿命試験パターン12上の絶縁膜8も除去する。この
ように本実施例においては、エレクトロマイグレーショ
ン寿命測定パターン上部の絶縁膜の膜厚を、絶縁膜無し
という条件も含めて3種類有する半導体装置が得られ
る。
【0031】半導体装置の温度を固定して、この3つの
配線寿命試験パターン11、12、13に室温で一定の
試験電流を加えエレクトロマイグレーション試験を行な
うと、作用で述べたように上部の絶縁膜厚が違うため配
線寿命試験パターンの温度はそれぞれ異なる温度とな
る。この配線寿命試験パターンの温度は試験電流を印加
時の配線抵抗上昇率より求めることができる。このよう
にして配線寿命の温度依存性を求めることができ、加熱
等を行なって半導体装置の温度を変えることなく、エレ
クトロマイグレーション寿命の活性化エネルギーを求め
ることができる。
【0032】なお、本実施例では、エレクトロマイグレ
ーション寿命測定パターン上部の絶縁膜を他の配線の上
部より薄くするないしは、絶縁膜を除去する工程とし
て、2層金属配線形成工程を用いたが、同様な効果が得
られる他の工程を用いてもよい。
【0033】なお、本実施例では、エレクトロマイグレ
ーション寿命測定パターンの配線部と配線幅より広い放
熱部の両方の上方の絶縁膜の膜厚を薄くしたが、放熱部
の上部の絶縁膜のみの膜厚を薄くする、叉は除去しても
よい。
【0034】
【発明の効果】以上のように本発明は、配線部と配線幅
より広い放熱部をもつエレクトロマイグレーション寿命
測定パターンを有する半導体装置において、前記エレク
トロマイグレーション寿命測定パターン上部の絶縁膜を
同時に形成された他の配線の上部より薄くする叉は、絶
縁膜を除去したことにより、高速にエレクトロマイグレ
ーション試験を行なうことができる。
【0035】また以上のように本発明は、上部絶縁膜の
膜厚を変化させることにより、半導体装置を加熱するこ
となく、配線パターンの温度を変化させることができ、
半導体装置の試験温度を変化させることなく、エレクト
ロマイグレーションの活性化エネルギーを求めることが
できる。
【図面の簡単な説明】
【図1】本発明の第1の実施例で、請求項2における配
線のエレクトロマイグレーション寿命試験装置の製造方
法の工程順断面図
【図2】本発明の第2の実施例で、請求項4における配
線のエレクトロマイグレーション寿命試験装置の製造方
法の工程順断面図
【図3】従来のエレクトロマイグレーション測定パター
ン構成部分の平面図
【図4】従来のエレクトロマイグレーション測定パター
ン全体の平面図
【図5】本発明の効果を説明するための実験結果の図
【符号の説明】
1 Si基板 2 第1の絶縁膜 3 配線寿命試験パターン 4 第1の金属配線 5 第2の絶縁膜 6 第1のコンタクトホール 7 第2の金属配線 8 第3の絶縁膜 9 第2のコンタクトホール 10 配線寿命試験パターン上のホール 11 第1の配線寿命試験パターン 12 第2の配線寿命試験パターン 13 第3の配線寿命試験パターン 31 配線部 32 放熱部

Claims (6)

    【特許請求の範囲】
  1. 【請求項1】配線部と配線幅より広い放熱部をもつエレ
    クトロマイグレーション寿命測定パターンを有する半導
    体装置において、前記エレクトロマイグレーション寿命
    測定パターン上部の絶縁膜を同時に形成された他の配線
    の上部より薄くする叉は、絶縁膜を除去したことを特徴
    とする配線のエレクトロマイグレーション寿命試験用半
    導体装置。
  2. 【請求項2】配線部と配線幅より広い放熱部をもつエレ
    クトロマイグレーション寿命測定パターンを有する配線
    のエレクトロマイグレーション寿命試験用半導体装置の
    製造方法において、前記エレクトロマイグレーション寿
    命測定パターン上部の絶縁膜を同時に形成された他の配
    線の上部より薄くする叉は、絶縁膜を除去する工程を有
    することを特徴とする配線のエレクトロマイグレーショ
    ン寿命試験装置の製造方法。
  3. 【請求項3】配線部と配線幅より広い放熱部をもつエレ
    クトロマイグレーション寿命測定パターンを少なくとも
    2つ以上有する半導体装置において、前記エレクトロマ
    イグレーション寿命測定パターン上部の絶縁膜の膜厚
    を、絶縁膜無しという条件も含めて最低2種類以上有す
    ることを特徴とする配線のエレクトロマイグレーション
    寿命試験用半導体装置。
  4. 【請求項4】配線部と配線幅より広い放熱部をもつエレ
    クトロマイグレーション寿命測定パターンを少なくとも
    2つ以上有する配線のエレクトロマイグレーション寿命
    試験用半導体装置の製造方法において、前記エレクトロ
    マイグレーション寿命測定パターン上部の絶縁膜の膜厚
    を、絶縁膜無しという条件も含めて最低2種類以上有す
    るようにする工程を備えたことを特徴とする配線のエレ
    クトロマイグレーション寿命試験用半導体装置の製造方
    法。
  5. 【請求項5】請求項3に記載の半導体装置を用い、半導
    体装置の温度を一条件に固定し、絶縁膜厚の異なるエレ
    クトロマイグレーション寿命測定パターンでエレクトロ
    マイグレーション寿命を測定し、活性化エネルギーを算
    出することを特徴とする配線のエレクトロマイグレーシ
    ョン試験方法。
  6. 【請求項6】配線部と配線幅より広い放熱部をもつエレ
    クトロマイグレーション寿命測定パターンを有する半導
    体装置において、前記エレクトロマイグレーション寿命
    測定パターンを形成後、絶縁膜を堆積する前に、エレク
    トロマイグレーション試験を行うことを特徴とする配線
    のエレクトロマイグレーション試験方法。
JP21266293A 1993-08-27 1993-08-27 配線のエレクトロマイグレーション寿命試験用半導体装置及びその製造方法、並びにその試験方法 Pending JPH0766201A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP21266293A JPH0766201A (ja) 1993-08-27 1993-08-27 配線のエレクトロマイグレーション寿命試験用半導体装置及びその製造方法、並びにその試験方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP21266293A JPH0766201A (ja) 1993-08-27 1993-08-27 配線のエレクトロマイグレーション寿命試験用半導体装置及びその製造方法、並びにその試験方法

Publications (1)

Publication Number Publication Date
JPH0766201A true JPH0766201A (ja) 1995-03-10

Family

ID=16626330

Family Applications (1)

Application Number Title Priority Date Filing Date
JP21266293A Pending JPH0766201A (ja) 1993-08-27 1993-08-27 配線のエレクトロマイグレーション寿命試験用半導体装置及びその製造方法、並びにその試験方法

Country Status (1)

Country Link
JP (1) JPH0766201A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6096467A (en) * 1997-11-19 2000-08-01 Mita Industrial Co., Ltd. Positive charging color toner
US6335561B2 (en) 1998-01-20 2002-01-01 Rohm Co., Ltd. Semiconductor device having a passivation film
KR100331843B1 (ko) * 1998-02-04 2002-06-20 박종섭 반도체 소자의 금속 배선 테스트 패턴
WO2018070111A1 (ja) * 2016-10-14 2018-04-19 株式会社デンソー 半導体装置

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6096467A (en) * 1997-11-19 2000-08-01 Mita Industrial Co., Ltd. Positive charging color toner
US6174639B1 (en) 1997-11-19 2001-01-16 Mita Industrial Co., Ltd. Positive charging color toner
US6335561B2 (en) 1998-01-20 2002-01-01 Rohm Co., Ltd. Semiconductor device having a passivation film
KR100331843B1 (ko) * 1998-02-04 2002-06-20 박종섭 반도체 소자의 금속 배선 테스트 패턴
WO2018070111A1 (ja) * 2016-10-14 2018-04-19 株式会社デンソー 半導体装置

Similar Documents

Publication Publication Date Title
US5804503A (en) Method and structure for reducing microelectronic short circuits using spin-on glass as part of the interlayer dielectric
JPH0766201A (ja) 配線のエレクトロマイグレーション寿命試験用半導体装置及びその製造方法、並びにその試験方法
JPH063804B2 (ja) 半導体装置製造方法
JPH0629468A (ja) 薄膜抵抗の製造方法
KR0140646B1 (ko) 반도체장치의 제조방법
JPH0576187B2 (ja)
US6022142A (en) Monitor of process temperature and formation of alloy
US6156646A (en) Method of manufacturing semiconductor devices
KR100261826B1 (ko) 반도체 장치 및 그 제조 방법
JP2720023B2 (ja) 半導体装置の製造方法
JP2880974B2 (ja) 半導体装置の製造方法
JP3130726B2 (ja) 半導体装置及びその製造方法
JPH0226053A (ja) 半導体装置の製造方法
JP2003045970A (ja) 半導体装置及びその製造方法
JPH10214892A (ja) 半導体装置の製造方法
JPH08125023A (ja) 半導体装置の製造方法
US20080102637A1 (en) Method and semiconductor structure for reliability characterization
JP2933394B2 (ja) 半導体素子の特性測定方法
JPS63229839A (ja) 半導体装置
JP2867525B2 (ja) コンタクトホール・エレクトロマイグレーション試験デバイスおよびその製造方法
KR100456394B1 (ko) 반도체제조장치및이를채용한반도체소자의배선형성방법
JPH0334675B2 (ja)
JPH0629282A (ja) 半導体装置の製造方法
JPH02285659A (ja) 半導体装置
JPS62271453A (ja) 半導体素子の製造方法