TWI764376B - 檢測結構及其製造方法，利用檢測結構的半導體結構檢測方法 - Google Patents

Abstract

本揭露提供一種半導體結構檢測方法，其包含步驟：形成一檢測結構；形成一靜電力於該檢測結構之一多晶矽結構；以及量測該多晶矽結構之一電容值。於形成該檢測結構，其包含步驟：提供一第一基板，其具有一第一表面；形成一第一溝槽於該第一基板之該第一表面；形成一多晶矽結構於該第一溝槽；以及形成一第二溝槽於該第一基板之該第一表面，於側視角度上使該多晶矽結構懸空於該第二溝槽內。本揭露亦包含該檢測結構以及該檢測結構的製造方法。

Description

檢測結構及其製造方法，利用檢測結構的半導體結構檢測方法

本發明實施例係有關於一種檢測結構及其製造方法，利用檢測結構的檢測方法，特別是關於一種利用檢測結構的半導體結構檢測方法，該檢測結構及該檢測結構的製造方法。

多晶矽是一種半導體材料，可用於製做半導體元件、積體電路和太陽能晶片等。其在結構上係由很多不同晶向的單晶所組成，並具有邊界。而在實際應用上，以多晶矽作為金屬氧化物半導體（MOS）元件的閘電極是相關技術領域的一個重大發展，而其原因在於其可靠度優於鋁電極，例如其相較於鋁電極，有較佳的電容最長崩潰時間。另外，多晶矽亦可作為擴散源已形成淺接面，並確保與單晶矽形成歐姆接觸，且亦可用來製做導體與高阻值的電阻。

本發明的一實施例係關於一種半導體結構檢測方法，其包含：形成一檢測結構，其包含：提供一第一基板，其具有一第一表面；形成一第一溝槽於該第一基板之該第一表面；形成一多晶矽結構於該第一溝槽；以及形成一第二溝槽於該第一基板之該第一表面，於側視角度上使該多晶矽結構懸空於該第二溝槽內；形成一靜電力於該檢測結構之該多晶矽結構；以及量測該多晶矽結構之一電容值。

本發明的一實施例係關於一種檢測結構的製造方法，其包含：提供一第一基板，其具有一第一表面以及相對於該第一表面之一第二表面；鍵合一第二基板於該第一基板之該第二表面；形成一第一溝槽於該第一基板之該第一表面；沉積多晶矽於該第一溝槽內以形成一多晶矽結構；以及形成一第二溝槽於該第一表面，使該多晶矽結構之一端與該第一基板相連接，另一端懸空於該第二溝槽內。

本發明的一實施例係關於一種檢測結構，位於一晶圓之一檢測區塊內，其包含：一多晶矽結構，其包含：一連接部，其底部與晶圓相連接；一中心部，其一端與該連接部之頂部相連接；以及至少一懸空部，其與該中心部相連接，於俯視角度係實質垂直於該中心部，並且對稱於該中心部。

以下揭露提供用於實施所提供之標的之不同構件之許多不同實施例或實例。下文描述元件及配置之特定實例以簡化本揭露。當然，此等僅為實例且非旨在限制。舉例而言，在以下描述中之一第一構件形成於一第二構件上方或上可包含其中該第一構件及該第二構件經形成為直接接觸之實施例，且亦可包含其中額外構件可形成在該第一構件與該第二構件之間，使得該第一構件及該第二構件可不直接接觸之實施例。另外，本揭露可在各個實例中重複元件符號及/或字母。此重複出於簡化及清楚之目的且本身不指示所論述之各個實施例及/或組態之間之一關係。

此外，為便於描述，諸如「在…下面」、「在…下方」、「下」、「在…上方」、「上」、「在…上」及類似者之空間相對術語可在本文中用於描述一個元件或構件與另一(些)元件或構件之關係，如圖中圖解說明。空間相對術語意欲涵蓋除在圖中描繪之定向以外之使用或操作中之裝置之不同定向。設備可以其他方式定向(旋轉90度或按其他定向) 且因此可同樣解釋本文中使用之空間相對描述詞。

如本文中使用，諸如「第一」、「第二」及「第三」之術語描述各種元件、組件、區、層及/或區段，此等元件、組件、區、層及/或區段不應受此等術語限制。此等術語可僅用來區分一個元件、組件、區、層或區段與另一元件、組件、區、層或區段。除非由上下文清楚指示，否則諸如「第一」、「第二」及「第三」之術語當在本文中使用時並不暗示一序列或順序。

在一些半導體製程中，多晶矽材料可以透過沉積而填充在溝槽（trench）內，作為半導體元件的主要結構。但部分沉積技術隨著半導體尺寸的縮小，例如化學氣相沉積（CVD）或物理氣象沉積（PVD）等技術，可能會因為溝槽的開口過小或是深寬比過高，導致多晶矽在溝槽的開口處發生較快的沉積，因而在溝槽尚未被多晶矽確實填充前就被封閉。這樣肇因於階梯覆蓋率（step coverage）不佳的情況，其所反映出的非理想多晶矽填充，會導致半導體元件的電性或是機械性能受到影響，甚至使得半導體元件失效。然而，這樣的結構缺陷並不能於半導體元件的生產過程中被即時監測到。

有鑑於此，本揭露提供一種半導體結構的檢測方法及其檢測結構，及其檢測結構的製造方法，使得多晶矽沉積於溝槽時，其內部是否存在接縫（seam），得以被快速且精確地被檢測出，從而得掌握半導體結構的生產品質。

參考圖1A，其係沉積後的多晶矽結構之俯視圖。如圖所示，一多晶矽結構40係沉積在一第一基板10的一第一表面101。在一些實施例中，如圖1B所示，其係圖1A的線段AA'的剖面圖，多晶矽結構40係沉積於第一基板10於第一表面101的至少一第一溝槽31當中。在一些實施例中，多晶矽結構40在第一溝槽31內，其與第一基板10之間包含氧化層600。

如前所述，在一些情況下，多晶矽結構40在第一溝槽31內可能因第一溝槽31的異常形貌形成接縫或是空隙（void），本揭露以下皆稱接縫。此些接縫形成的原因可能有諸多因素。例如可能是第一溝槽31本身即呈現開口較窄、但底部較寬之錐形結構，使得多晶矽結構40於沉積於第一溝槽31內時，易於在沉積完成之前，就已經使得第一溝槽31之開口被封閉，導致多晶矽材料未能填滿第一溝槽31。又或是在一些情況中，第一溝槽31的側表面及/或底表面輪廓存在不均勻的特徵，例如包含多孔表面（porous surface）。這會導致多晶矽材料於沉積時，在第一溝槽31內的中心處未能形成密合，從而未能填滿第一溝槽31。

有鑑於由習知技藝製成的多晶矽結構40，於形成後不能及時由外觀檢測是否有前述接縫存在，進行後續製程後造成整體元件良率的降低。本揭露使用形成靜電力於多晶矽結構40的方式，透過及時量測多晶矽結構40的電容變化量，例如於晶圓允收測試（Wafer Acceptance Test，　WAT）階段，或其它晶圓電性量測階段，判斷多晶矽結構40內部是否存在接縫，以提高整體元件良率。

本揭露在一些實施例中，係先形成檢測結構。參考圖2A，其係先提供第一基板10，此第一基板10具有第一表面101以及相對於第一表面101的一第二表面102。在一些實施例中，第一基板10包含矽。

參考圖2B，在一些實施例中，係透過乾蝕刻或濕蝕刻等方法，於第一基板10之第一表面101形成第一溝槽31。在一些實施例中，如圖2C的俯視角度所示，第一溝槽31係屬包含柵狀之單一溝槽結構。在一些實施例中，包含柵狀的第一溝槽31係沿著一中心軸線CC'而於俯視角度為兩側對稱。

參考圖2D，於形成第一溝槽31後，在一些實施例中，接著得沉積形成一氧化層602於第一溝槽31的表面；在一些實施例中，氧化層602亦覆蓋第一表面101。氧化層602係包含氧化物，例如二氧化矽，其作為蝕刻停止層，可保護後續形成之多晶矽結構不被其他蝕刻製程所破壞。

參考圖2E，於形成氧化層602於第一溝槽31後，在一些實施例中，接著得沉積多晶矽材料於第一溝槽31，以形成多晶矽結構40。於此步驟中，多晶矽材料不僅是沉積於第一溝槽31內，其亦進一步局部覆蓋第一基板10之第一表面101。惟該些高出第一表面101之多晶矽材料將於後續製程被移除，如圖2F所示，在一些實施例中，部分之多晶矽材料會經由圖案化步驟而被移除，以暴露第一基板10之第一表面101。在一些實施例中，可透過平坦化步驟，例如化學機械研磨法（CMP）而將高於第一表面101之多晶矽材料將移除。在一些實施例中，部分的多晶矽結構40、部份的氧化層602以及部份的第一基板10的第一表面101係於平坦化步驟中被移除，使得第一基板10平坦化後的第一表面101’不同於平坦化前的第一表面101。

參考圖2G，本揭露於一些實施例中，進一步將多晶矽結構40製作為一懸空結構。如圖所示，在將部分之多晶矽結構40移除，以暴露第一基板10之第一表面101’後，於一些實施例中，接著形成一第二溝槽32於第一基板10之第一表面101，使多晶矽結構40在如圖1所示之線段AA’之切面之剖視角度，除多晶矽結構40之一端係受第一基板10支撐以外，其他部分係懸空於第二溝槽32內。又如圖2H所示，多晶矽結構40在如圖1所示之線段BB’之切面之剖視角度，除多晶矽結構40之一端係受第一基板10支撐以外，另一端係懸空於第二溝槽32內。線段BB’所示之切面處即係多晶矽結構40之中心部，詳細揭露請參考後續之圖5B。

在一些實施例中，第二溝槽32係透過濕蝕刻之方法所形成，以移除位於多晶矽結構40下方的第一基板10結構。在一些實施例中，包覆於多晶矽結構40之側面與底面之氧化層602，得保護多晶矽結構40免於受濕蝕刻形成第二溝槽32所影響。在一些實施例中，第二溝槽32之深寬比約為30:1。

參考圖3A，在一些實施例中，第一基板10於低於多晶矽結構40之處可進一步包含一氧化層601，用以控制第二溝槽32於蝕刻步驟中所形成之深度。在一些實施例中，如圖3B所示，氧化層601可具有經圖案化之結構特徵，而於垂直方向上交錯於多晶矽結構40，意即，多晶矽結構40之投影下方可不包含氧化層601，使得第二溝槽32於不同區域可具有不同的深度。

參考圖4A，在一些實施例中，氧化層601可由一第二基板20所提供。例如，第二基板20具有一第三表面203以及相對於第三表面203之一第四表面204，第二基板20係以第三表面203鍵合於第一基板10之第二表面102，而氧化層601係在將第一基板10與第二基板20鍵合之前，形成於第二基板20之第三表面203。參考圖4B，在一些實施例中，第三表面203具有複數個圖案化空穴203A，其並不被氧化層601所覆蓋。在一些實施例中，圖案化空穴203A係垂直對齊於部分之多晶矽結構40，以利於多晶矽結構40懸空於第二溝槽之內。參考圖4C，在一些實施例中，圖案化空穴203A係在蝕刻形成第二溝槽32之步驟中，因部分之第一基板10被蝕刻移除，從而被整合為第二溝槽32之一部份。換言之，蝕刻形成第二溝槽32之步驟係蝕刻貫穿第一基板10，而暴露位於第二基板20之第三表面203之圖案化空穴203A。在一些實施例中，氧化層601與氧化層602的材料為相同。

透過上述步驟，第二溝槽32係使多晶矽結構40除了一連接部401之外（如後述之圖5B所示），其他結構皆懸空於第二溝槽32內。在一些實施例中，參考圖5A以及圖5B，其中圖5B係將圖5A中的多晶矽結構40獨立出表示；如圖所示，多晶矽結構40係包含連接部401，其被第一基板10所支撐；一中心部402，其一端與連接部401相連接，另一端懸空於第二溝槽32；以及至少一懸空部403，其與中心部402相連接，於俯視角度係實質垂直於中心部402，並且於中心部402之兩側為對稱。

參考圖5B以及圖5C，其中圖5C係局部放大自圖4C之區域5C，在一些實施例中，連接部401之底面401A與三個側面401B都經由該些表面覆蓋的氧化層602而與第一基板10相接觸，因此多晶矽結構40之重量不僅是透過連接部401而由第一基板10所支撐，第一基板10亦限制了多晶矽結構40的形變方向。意即，當多晶矽結構40產生形變時，例如其結構產生膨脹，其會往相反於連接部401之方向D進行位移。換言之，多晶矽結構40的連接部401係一固定端，而與連接部401相反的方向則為一自由端。

如前所述，在一些實施例中，用於形成多晶矽結構40的第一溝槽31包含柵狀結構，因此，沉積於第一溝槽31內的多晶矽結構40亦包含柵狀結構，且其係以中心部402為兩側對稱。在一些實施例中，中心部402與懸空部403皆係懸空於第二溝槽32內，因此得相對於連接部401，在受作用力影響時產生位移。

在本揭露中，包含多晶矽結構40的檢測結構可與第一基板10上的其他區域（例如元件區）的半導體元件同步製作完成，或是以相同的條件參數進行製作；換言之，包含多晶矽結構40的檢測結構形成過程中的沉積步驟，係得實質等同於其他區域的半導體元件的多晶矽材料沉積步驟、沉積條件、以及幾何結構，從而可透過檢測包含多晶矽結構40的檢測結構內部是否具有接縫，推斷第一基板10上的其他區域的半導體元件的多晶矽沉積結構內部是否具有接縫，作為是否進行後續製程的參考。

而在檢測多晶矽結構40是否具有接縫的方法上，本揭露在一些實施例中，係透過對多晶矽結構40周邊的矽板施加電壓的方式產生靜電力，並量測多晶矽結構40在靜電力的影響下，是否有因內部存在接縫而產生結構形變，導致多晶矽結構40的電容量增加，進而判斷包含多晶矽結構40的檢測結構以及第一基板10上的其他區域的半導體元件的多晶矽沉積結構內部是否具有接縫。

在本揭露的一些實施例中，參考圖6A，係包含蝕刻第一基板10之第一表面101，以形成複數個第一鰭部501以及複數個第二鰭部502，其中，第一鰭部501以及第二鰭部502於俯視角度係為平行。在一些實施例中，第一鰭部501以及第二鰭部502的形成係與第二溝槽32之形成為同一步驟，即透過圖案化步驟，經蝕刻移除部分之第一基板10，未被移除的部分第一基板10可形成複數個第一鰭部501以及複數個第二鰭部502直立於第二溝槽32之內。

在一些實施例中，多晶矽結構40的任意兩個相鄰的懸空部403之間，皆至少包含一個第一鰭部501以及一個第二鰭部502。在一些實施例中，第一鰭部501、第二鰭部502以及多晶矽結構40的懸空部403於俯視角度皆互為平行。在一些實施例中，多晶矽結構40的任一懸空部403與其兩側相鄰之第一鰭部501以及第二鰭部502之間距相同。在一些實施例中，參考圖6B，其係圖6A的線段EE'的剖面圖，第一鰭部501以及第二鰭部502之一高度H1皆約為150~200微米（μm），其一寬度W1皆約為5微米。

除了第一鰭部501以及第二鰭部502，在一些實施例中，經蝕刻部分之第一基板10，可同時形成一第三鰭部503，此第三鰭部503係相鄰於多晶矽結構40的懸空部403，並遠離多晶矽結構40的連接部401。在一些實施例中，第三鰭部503具有一長度L1大於多晶矽結構40的任一懸空部403的一長度L2。

本揭露之半導體結構的檢測方法，在形成包含懸空部之多晶矽結構之檢測結構後，係藉由施加電壓於第一鰭部501以及第二鰭部502而產生靜電力於多晶矽結構。在一些實施例中，靜電力係來自於對第一鰭部501或第二鰭部502提供一電壓，並且使第一鰭部501以及第二鰭部502具有不同電位，例如對第一鰭部501施加約50伏特（V）之直流電壓，以及將第二鰭部502接地；或是將第一鰭部501接地，以及對第二鰭部502施加電壓。在一些實施例中，第三鰭部503係與第一鰭部501被施加相同的電壓；在另一些實施例中，第三鰭部503係與第二鰭部502被施加相同的電壓。

透過施加電壓於第一鰭部501或第二鰭部502，並將其中的另一者接地，多晶矽結構40的任一懸空部403將會相鄰於具有不同電位之鰭部之間。此時鰭部所產生之電場可對介於鰭部之間的懸空部403產生靜電力，而若多晶矽結構40的內部具有接縫，則懸空部403會受到靜電力而產生位移。在一些實施例中，為了達到力平衡，具有接縫的多晶矽結構40會產生形變，即為了使來自懸空部403兩側向的拉力達到平衡，多晶矽結構40於懸空部403內的接縫會變寬，使得懸空部403的寬度W2增加。如前所述，多晶矽結構40包含作為固定端的連接部401以及與連接部401為相反方向的自由端，因此當懸空部403的寬度增加時，多晶矽結構40會向自由端的方向表現位移。在一些實施例中，多晶矽結構40包含複數個懸空部403，而在懸空部403內部存在接縫的情況下，任一懸空部403都會受兩側鰭部所產生電場的影響，導致為了平衡靜電力而產生形變，並且向自由端的方向累積總位移量。

舉例而言，在任一懸空部皆會因為內部接縫變寬而產生約0.04微米至約0.06微米之形變時，如圖6C所示，在第一懸空部403A、第二懸空部403B以及第三懸空部403C內部皆存在接縫的情況下，當施加電壓於第一鰭部501或第二鰭部502時（第三鰭部503與其中之一者被施加相同的電壓），第一懸空部403A得在本揭露提供靜電力於檢測結構之多晶矽結構之步驟中，於第一懸空部403A之中心點存在約0.05微米之位移，位移方向為相反於連接部401之方向；而第二懸空部403B本身亦可產生約0.05微米之位移，並實際於第二懸空部403B之中心點存在約0.10微米之累積位移；而第三懸空部403C本身亦可產生約0.05微米之位移，並實際於第三懸空部403C之中心點存在約0.15微米之累積位移，依此類推。換言之，在提供靜電力之步驟中，越遠離連接部401之懸空部可以因本身的形變，以及來自較鄰近於連接部401之懸空部的推擠，而呈現出越大的位移量。

然而，為了能夠快速且便利地判斷多晶矽結構內部是否具有接縫，除了偵測多晶矽結構低於微米級的位移量為檢測指標，本揭露實施例進一步提出量測多晶矽結構受到靜電力作用後的電容值作為是否存在接縫的判斷依據。本揭露在一些實施例中，係在提供靜電力之步驟前，先行取得多晶矽結構40之一參考電容值C ₀，而後再將參考電容值C ₀與受到靜電力作用後的多晶矽結構的電容值C ₁進行比較，藉此取得一電容變化值C _v。由於懸空部403的寬度增加會同步導致多晶矽結構40電容量增加，因此當電容變化值C _v非為零，或是在一些實施例中，電容變化值C _v為正值時，即代表多晶矽結構40內部存在接縫，因此在受到靜電力影響後產生形變，方才使得導致電容產生了變化。相反地，若電容變化值C _v為零，則表示多晶矽結構40內部並沒有接縫，因此其懸空部403並不會為了達成力平衡而有形變產生，從而多晶矽結構40在被提供靜電力之前以及之後，電容量並不會變化，或僅在測量誤差值範圍中變化。

本揭露之半導體結構的檢測方法可透過通常的電容量測技術，快速、便利且直接地從電容變化量判斷多晶矽材料被填充於溝槽時的沉積品質。在一些實施例中，此檢測方法可透過製造檢測結構於一晶圓上，而得以判斷晶圓上的其他半導體元件的多晶矽材料是否有在沉積於溝槽中時產生接縫。基於成本的考量，半導體產業係致力於提高晶圓上可放置的半導體元件的密度與數量，因此在本揭露一些實施例中，用於檢測接縫而製造的包含多晶矽結構的檢測結構係設置於非元件區域。參考圖7，在一些實施例中，檢測結構係設置於一檢測區塊701內。在一些實施例中，檢測區塊係位於晶圓70之一切割道702（Scribe Line），而切割道702係位於相鄰元件區域703之間。在一些實施例中，檢測結構係整合於製程控制監測（Process Control Monitor，PCM）結構當中，即與其他檢測程序所需要的檢測單元整合於檢測區塊701內，有效地在如晶圓可接受度測試（WAT）的階段，檢測晶圓上的半導體元件的電阻、電壓等關於半導體元件是否能正常運作之電性參數，藉以判斷出製程的品質。

本揭露在一些實施例中，係與半導體元件的多晶矽材料之溝槽填充步驟同步製做完成，或是採用相同的參數條件複製半導體元件的實際填充品質，以透過針對檢測結構的電容變化量反推半導體元件相對應的多晶矽結構是否存在接縫。因此，本揭露之檢測方法可在檢測結構製造完成後就進行檢測，不須等待晶圓上的半導體元件完成所有結構的製做後再行測試，從而允許在製程的早期，提前、快速且精確地獲知製程的品質，對於控制良率提供較大的靈活性。

在一個例示性態樣中，提供一種半導體結構檢測方法。其包含以下步驟：形成一檢測結構，其包含：提供一第一基板，其具有一第一表面；形成一第一溝槽於該第一基板之該第一表面；形成一多晶矽結構於該第一溝槽；以及形成一第二溝槽於該第一基板之該第一表面，於側視角度上使該多晶矽結構懸空於該第二溝槽內；形成一靜電力於該檢測結構之該多晶矽結構；以及量測該多晶矽結構之一電容值。

在另一例示性態樣中，提供一種半導體結構之檢測結構的製造方法。其包含以下步驟：提供一第一基板，其具有一第一表面以及相對於該第一表面之一第二表面；鍵合一第二基板於該第一基板之該第二表面；形成一第一溝槽於該第一基板之該第一表面；沉積多晶矽於該第一溝槽內以形成一多晶矽結構；以及形成一第二溝槽於該第一表面，使該多晶矽結構之一端與該第一基板相連接，另一端懸空於該第二溝槽內。

在又另一例示性態樣中，提供一種半導體結構的檢測結構，位於一晶圓之一檢測區塊內，其包含：一多晶矽結構，其包含：一連接部，其底部與晶圓相連接；一中心部，其一端與該連接部之頂部相連接；以及至少一懸空部，其與該中心部相連接，於俯視角度係實質垂直於該中心部，並且對稱於該中心部。

前述內容概述數項實施例之結構，使得熟習此項技術者可更佳地理解本揭露之態樣。熟習此項技術者應瞭解，其等可容易地使用本揭露作為用於設計或修改其他製程及結構之一基礎以實行本文中介紹之實施例之相同目的及/或達成相同優點。熟習此項技術者亦應瞭解，此等等效構造不背離本揭露之精神及範疇，且其等可在不背離本揭露之精神及範疇之情況下在本文中作出各種改變、置換及更改。

5C:區域 10:第一基板 20:第二基板 31:第一溝槽 32:第二溝槽 40:多晶矽結構 70:晶圓 101:第一表面 102:第二表面 203:第三表面 203A:圖案化空穴 204:第四表面 401:連接部 401A:底面 401B:側面 402:中心部 403:懸空部 403A:第一懸空部 403B:第二懸空部 403C:第三懸空部 501:第一鰭部 502:第二鰭部 503:第三鰭部 600:氧化層 601:氧化層 602:氧化層 701:檢測區塊 702:切割道 703:元件區域 AA':線段 BB':線段 CC':中心軸線 D:方向 EE':線段 L1:長度 L2:長度 W1:寬度

當結合附圖閱讀時，從以下詳細描述最佳理解本揭露之態樣。應注意，根據產業中之標準實踐，各種結構未按比例繪製。事實上，為了清楚論述可任意增大或減小各種結構之尺寸。

圖1A係根據本揭露之檢測結構之一些實施例之俯視圖。

圖1B係根據本揭露之檢測結構之一些實施例之剖視圖。

圖2A至圖2H係根據本揭露之檢測結構的製造方法之一些實施例之結構變化剖視圖及俯視圖。

圖3A及圖3B係根據本揭露之檢測結構之一些實施例之剖視圖。

圖4A至圖4C係根據本揭露之檢測結構之一些實施例之剖視圖。

圖5A至圖5C係根據本揭露之檢測結構之一些實施例之剖視圖及俯視圖。

圖6A至圖6C係根據本揭露之檢測結構之一些實施例之剖視圖及俯視圖。

圖7係根據本揭露之檢測結構的一些實施例之俯視圖。

32:第二溝槽

401:連接部

403:懸空部

501:第一鰭部

502:第二鰭部

503:第三鰭部

CC':線段

L1:長度

L2:長度

Claims (10)

1. 一種半導體結構檢測方法，其包含：形成一檢測結構，其包含：提供一第一基板，其具有一第一表面；形成一第一溝槽於該第一基板之該第一表面；形成一多晶矽結構於該第一溝槽；以及形成一第二溝槽於該第一基板之該第一表面，於側視角度上使該多晶矽結構懸空於該第二溝槽內；形成一靜電力於該檢測結構之該多晶矽結構；以及量測該多晶矽結構之一電容值。
2. 如請求項1所述的檢測方法，進一步包含：於形成該靜電力前，取得該多晶矽結構之一參考電容值；以及比較該電容值以及該參考電容值，取得一電容變化值。
3. 如請求項2所述的檢測方法，進一步包含：依據該電容變化值，判斷該多晶矽結構是否包含一接縫。
4. 如請求項1所述的檢測方法，進一步包含：由該第一表面蝕刻該第一基板以形成複數個第一鰭部以及複數個第二鰭部；以及提供一電壓於該些第一鰭部或該些第二鰭部，以形成該靜電力； 其中，該些第一鰭部以及該些第二鰭部於俯視角度係為平行。
5. 一種檢測結構的製造方法，其包含：提供一第一基板，其具有一第一表面以及相對於該第一表面之一第二表面；鍵合一第二基板於該第一基板之該第二表面；形成一第一溝槽於該第一基板之該第一表面；沉積多晶矽於該第一溝槽內以形成一多晶矽結構；以及形成一第二溝槽於該第一表面，使該多晶矽結構之一端與該第一基板相連接，另一端懸空於該第二溝槽內。
6. 如請求項5所述的製造方法，其中該第二基板具有一第三表面以及相對於該第三表面之一第四表面，該第二基板係以該第三表面鍵合於該第一基板之該第二表面，其中形成該第二溝槽步驟之前，進一步包含移除部分之該多晶矽以暴露該第一表面。
7. 一種檢測結構，位於一晶圓之一檢測區塊內，其包含：一多晶矽結構，其包含：一連接部，其底部與晶圓相連接；一中心部，其一端與該連接部之頂部相連接；以及至少一懸空部，其與該中心部相連接，於俯視角度係實質垂直於該中心部，並且對稱於該中心部；其中，該檢測區塊位於該晶圓之一切割道。
8. 如請求項7所述的檢測結構，其中該多晶矽結構之一側邊表面以及一底部表面具有一氧化層。
9. 如請求項7所述的檢測結構，其中該懸空部係相鄰於該檢測區塊內與晶圓相連之第一鰭部以及第二鰭部。
10. 如請求項9所述的檢測結構，其中任一該懸空部與其兩側相鄰之該第一鰭部以及該第二鰭部之間距相同。

Images