TW202020995A - 半導體裝置的製造方法及半導體裝置 - Google Patents

半導體裝置的製造方法及半導體裝置 Download PDF

Info

Publication number
TW202020995A
TW202020995A TW108138956A TW108138956A TW202020995A TW 202020995 A TW202020995 A TW 202020995A TW 108138956 A TW108138956 A TW 108138956A TW 108138956 A TW108138956 A TW 108138956A TW 202020995 A TW202020995 A TW 202020995A
Authority
TW
Taiwan
Prior art keywords
fin
epitaxial
layer
component
source
Prior art date
Application number
TW108138956A
Other languages
English (en)
Inventor
林俊安
呂偉元
楊豐誠
林資敬
舒麗麗
Original Assignee
台灣積體電路製造股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 台灣積體電路製造股份有限公司 filed Critical 台灣積體電路製造股份有限公司
Publication of TW202020995A publication Critical patent/TW202020995A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • A—HUMAN NECESSITIES
    • A61—MEDICAL OR VETERINARY SCIENCE; HYGIENE
    • A61B—DIAGNOSIS; SURGERY; IDENTIFICATION
    • A61B5/00—Measuring for diagnostic purposes; Identification of persons
    • A61B5/15—Devices for taking samples of blood
    • A61B5/150007—Details
    • A61B5/150053—Details for enhanced collection of blood or interstitial fluid at the sample site, e.g. by applying compression, heat, vibration, ultrasound, suction or vacuum to tissue; for reduction of pain or discomfort; Skin piercing elements, e.g. blades, needles, lancets or canulas, with adjustable piercing speed
    • A61B5/150061—Means for enhancing collection
    • A61B5/150099—Means for enhancing collection by negative pressure, other than vacuum extraction into a syringe by pulling on the piston rod or into pre-evacuated tubes
    • A—HUMAN NECESSITIES
    • A61—MEDICAL OR VETERINARY SCIENCE; HYGIENE
    • A61B—DIAGNOSIS; SURGERY; IDENTIFICATION
    • A61B5/00—Measuring for diagnostic purposes; Identification of persons
    • A61B5/15—Devices for taking samples of blood
    • A61B5/150992—Blood sampling from a fluid line external to a patient, such as a catheter line, combined with an infusion line; blood sampling from indwelling needle sets, e.g. sealable ports, luer couplings, valves
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N1/00—Sampling; Preparing specimens for investigation
    • G01N1/02—Devices for withdrawing samples
    • G01N1/10—Devices for withdrawing samples in the liquid or fluent state
    • G01N1/14—Suction devices, e.g. pumps; Ejector devices
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N33/00—Investigating or analysing materials by specific methods not covered by groups G01N1/00 - G01N31/00
    • G01N33/48—Biological material, e.g. blood, urine; Haemocytometers
    • G01N33/483—Physical analysis of biological material
    • G01N33/487—Physical analysis of biological material of liquid biological material
    • G01N33/49—Blood
    • G01N33/4915—Blood using flow cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02428—Structure
    • H01L21/0243—Surface structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639—Preparation of substrate for selective deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02647—Lateral overgrowth
    • H01L21/0265—Pendeoepitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823814—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the source or drain structures, e.g. specific source or drain implants or silicided source or drain structures or raised source or drain structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823821—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823871—Complementary field-effect transistors, e.g. CMOS interconnection or wiring or contact manufacturing related aspects
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823878—Complementary field-effect transistors, e.g. CMOS isolation region manufacturing related aspects, e.g. to avoid interaction of isolation region with adjacent structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
    • H01L27/0924—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors including transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02576—N-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02579—P-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H01L29/045—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes by their particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H01L29/7853—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET the body having a non-rectangular crossection

Abstract

本申請提供一種半導體裝置及其製造方法。此方法包含凹蝕延伸自基板的鰭片、形成基底磊晶部件於凹蝕的鰭片上、形成棒狀磊晶部件於基底磊晶部件上、及形成保形磊晶部件於棒狀磊晶部件上。棒狀磊晶部件之形成包含在第一摻雜濃度下以N型摻質原位摻雜棒狀磊晶部件。保形磊晶部件之形成包含在大於第一摻雜濃度的第二摻雜濃度下摻雜保形磊晶部件。

Description

半導體裝置的製造方法及半導體裝置
本實施例是關於半導體技術，特別是關於一種包含磊晶部件（epitaxial feature）之半導體結構。
半導體積體電路產業經歷了快速成長。積體電路演進期間，功能密度（即單位晶片面積的互連裝置數目）通常會增加而幾何尺寸（即可使用生產製程創建的最小元件（或線））卻減少。此微縮化的過程通常會以增加生產效率與降低相關成本而提供助益。然而，此微縮化也會伴隨著更為複雜的設計與將積體電路納入裝置的製程。製程上對應之進展使更為複雜的設計得以精確與可靠的方式所製造。
例如，製造上的進展已允許三維設計，例如鰭式場效電晶體（Fin-like Field Effect Transistors，FinFETs）。一個例式性的鰭式場效電晶體，會製造出從基板向上延伸之細鰭片（或鰭狀結構）。可以藉由凹蝕鰭片材料及磊晶成長源極/汲極部件以形成源極/汲極部件於此直立的鰭片中。剩下的部分的鰭片可以形成源極/汲極部件之間的通道區，而閘極位於鰭片之通道區上方（即包繞通道區）。將閘極包繞於鰭片可以增加通道區與閘極之間的接觸面積且允許閘極從多個側面控制通道。這在許多方面具有優勢，而在一些應用中，鰭式場效電晶體可藉此提供減弱的短通道效應、減少的漏電流、及更高的電流。換句話說，鰭式場效電晶體可以比平面元件更快、更小、及更有效率。
鰭式場效電晶體之微縮化帶來了挑戰：減少源極/汲極部件與閘極之間的寄生電容（parasitic capacitance）以及降低源極/汲極部件與凹蝕後的鰭片之間的電阻。雖然傳統場效電晶體通常足夠滿足其預期的用途，他們並非在所有面向皆令人滿意。
本發明實施例提供一種半導體裝置的製造方法，包含凹蝕延伸自基板的鰭片；形成基底磊晶部件於凹蝕的鰭片上；形成棒狀磊晶部件於基底磊晶部件上；以及形成保形磊晶部件於棒狀磊晶部件上，其中棒狀磊晶部件之形成包含：以N型摻質在第一摻雜濃度下原位摻雜棒狀磊晶部件，其中保形磊晶部件之形成包含：在第二摻雜濃度下原位摻雜保形磊晶部件，其中第二摻雜濃度高於第一摻雜濃度。
本發明實施例提供一種半導體裝置，包含：基板、鰭片、隔離部件、間隔物、源極/汲極部件、以及閘極結構。此鰭片延伸自基板，其中每一個鰭片包含通道區。此隔離部件設置於介於鰭片之間的基板上。此間隔物設置於在鰭片旁邊的隔離部件上。此源極/汲極部件設置於鰭片上，且鰭片與各別鰭片的通道區相鄰，其中源極/汲極部件包含：第一層、第二層、以及第三層。此第一層設置於介於間隔物之間的每一個鰭片上。此第二層設置於第一層上，延伸出間隔物且橫跨鰭片，其中第二層以介於約65∘至約80∘的角度延伸出間隔物。第三層設置於橫跨鰭片的第二層上。此閘極結構設置於通道區上。
本發明實施例提供一種半導體裝置，包含：基板、第一鰭片、第二鰭片、隔離部件、間隔物、源極/汲極部件、以及閘極結構。此第一鰭片延伸自基板中的N型裝置區，其中每一個第一鰭片包含N型通道區。此第二鰭片延伸自基板中的P型裝置區，其中每一個第二鰭片包含P型通道區。此隔離部件設置於基板上，並介於第一鰭片之間以及第二鰭片之間。此間隔物設置於隔離部件上，並在第一鰭片旁邊以及第二鰭片旁邊。此源極/汲極部件設置於第一鰭片上，且鰭片與各別鰭片的N型通道區相鄰，其中源極/汲極部件包含：第一磊晶層、第二磊晶層、以及第三磊晶層。此第一磊晶層設置於每一個第一鰭片上，並介於間隔物之間。此第二磊晶層，設置於第一磊晶層上，延伸出間隔物且橫跨第一鰭片，其中第二磊晶層以介於約65∘至約80∘的角度延伸出間隔物。此第三磊晶層設置於橫跨第一鰭片的第二磊晶層上。此閘極結構設置於N型和P型通道區上。
以下發明實施例提供了許多的實施例或範例，用於實施所提供的標的物之不同元件。各元件和其配置的具體範例描述如下，以簡化本發明實施例之說明。當然，這些僅僅是範例，並非用以限定本發明實施例。舉例而言，敘述中若提及第一元件形成在第二元件之上或上，可能包含第一和第二元件直接接觸的實施例，也可能包含額外的元件形成在第一和第二元件之間，使得它們不直接接觸的實施例。此外，在以下發明實施例中，一個連接且/或耦合至另一個元件的元件之形成可能包含元件之間直接接觸的實施例，也可能包含額外的元件形成、插入在元件之間，使得它們不直接接觸的實施例。
此外，本發明實施例可能在各種範例中重複參考數值以及/或字母。如此重複是為了簡明和清楚之目的，而非用以表示所討論的不同實施例及/或配置之間的關係。此外，在以下發明實施例中，一個連接且/或耦合至另一個元件的元件之形成可能包含元件之間直接接觸的實施例，也可能包含額外的元件形成、插入在元件之間，使得它們不直接接觸的實施例。此外，會用到空間相對用詞，例如「較低的」、「較高的」、「水平地」、「垂直地」、「上方」、「下方」、「在……之上」、「在……之下」、「上」、「下」、「頂」、「底」及其衍生詞，是為了便於描述圖式中一個部件與另一個部件之間的關係。這些空間相對用詞涵蓋裝置包括部件之不同方位。更進一步，當一個數字或一個數字的範圍被描述為「約」、「近似」等，該詞之目的為包含在一個包含所述數字之合理範圍內的數字，例如在所述數字＋/－10%或其他在本發明所屬技術領域中具有通常知識者所了解之數值。例如「約5奈米」這個詞包含從4.5奈米至5.5奈米之尺寸範圍。
本發明實施例總體上是關於形成場效電晶體的源極/汲極部件，特別是關於形成源極/汲極部件以減少寄生電容及降低接觸電阻。在這方面，本發明實施例揭露了一種使用多於一層的磊晶層形成源極/汲極部件的方法及其對應之半導體裝置。在一些範例中，此方法包含形成一層棒狀磊晶層以減少源極/汲極部件於閘極結構上的投影面積，並且同時維持源極/汲極部件的高度。在一些其他的範例中，此方法包含形成一層保形磊晶層於棒狀磊晶層上以形成投影區域之平坦的頂表面。源極/汲極部件於閘極結構上減少的投影面積降低了寄生電容，且投影面積之平坦的頂表面促進了與源極/汲極接觸件之間的接觸。此外，棒狀磊晶部件之形成避免了配置更高的鰭片側壁之需要，此更高的鰭片可能會導致電阻增加。
第1圖繪示出了方法10之流程圖，此方法用於在工件100（如第2-8圖所示）上依據本發明實施例之一些實施例以形成半導體裝置。方法10僅為一個範例，並非用於對本發明作出超過申請專利範圍中明確記載以外的限制。額外的操作可以在方法10之前、過程中、以及之後提供，其中某些描述的操作可以為了方法10的其他實施例而被取代、刪除、或移動。以下方法10與第2至8圖結合以描述，其中第2至8圖繪示出了在方法10之中間步驟中半導體裝置於工件100上之不同的透視圖及截面圖。特別是第2圖，其繪示了半導體裝置於工件100上之透視圖，而第3至8圖繪示了半導體裝置於工件100上沿第2圖之線段A-A’的截面圖。
工件100上的半導體裝置可以是積體電路之製程中的中間裝置，或其之一部分，可以包含靜態隨機存取記憶體（static random-access memory，SRAM）及/或其他邏輯電路、被動元件（例如電阻、電容、及電感）、及主動元件（例如P型場效電晶體（PFETs）、N型場效電晶體（NFETs）、鰭式場效電晶體、金屬氧化物半導體場效電晶體（MOSFETs）、互補式金屬氧化物半導體（CMOS）電晶體、雙極電晶體、高電壓電晶體、高頻率電晶體、及/或其他記憶體單元。本發明實施例並非限定於任何特定數目之裝置、裝置區、或特定裝置配置。例如，雖然如圖所示之工件100上的半導體裝置為三維場效電晶體裝置（例如鰭式場效電晶體或環繞式閘極場效電晶體（gate-all-around （GAA） FET），本發明實施例也可以提供製造平面場效電晶體（planar FET）之實施例。
參照第1圖中的方法10及第2、3圖，方法10包含步驟12，其提供一個包含基板102及多個鰭片104的工件100。被接收的工件100包含代表任何結構的基板102，且電路裝置（例如半導體裝置、電晶體裝置、鰭式場效電晶體）可以形成於其上。在各種範例中，基板102包含元素（單一元素）半導體，例如晶體結構之矽（silicon）或鎵（germanium）；化合物半導體，例如碳化矽（silicon carbide）、砷化鎵（gallium arsenide）、磷化鎵（gallium phosphide）、磷化銦（indium phosphide）、砷化銦（indium arsenide）、及/或銻化銦（indium antimonide）；合金半導體，例如SiGe、GaAsP、AlInAs、AlGaAs、GaInAs、GaInP、及/或GaInAsP；非半導體材料，例如鈉鈣玻璃（soda-lime glass）、熔融矽石（fused silica）、熔融石英（fused quartz）、及/或氟化鈣（calcium fluoride，CaF2 ）；及/或其組合。基板102可以是單一組成或是包含不同層，其中一些層可以被選擇性蝕刻以形成鰭片。這些層可以具有相似或不同的組成，且在不同的實施例中，一些基板層具有非均勻組成以造成裝置應變（device strain）並因此調整裝置的效能。分層基板的範例包括絕緣體上覆矽（silicon-on-insulator，SOI）的基板102。在一些這樣的範例中，基板102的一層可能包含絕緣體，例如半導體氧化物、半導體氮化物、半導體氮氧化物、半導體碳化物、及/或其他適合的絕緣體材料。
基板102上可以形成摻雜區，例如井（wells）。在這方面，一些部分的基板102可以摻雜P型摻質，例如硼（boron）、BF2 、銦（indium），而一些其他部分的基板102可以摻雜N型摻質，例如磷（phosphorus）或砷（arsenic）；及/或其他適合之摻質包含其組合。
在一些範例中，基板102上的裝置會延伸出基板102。例如，鰭式場效電晶體及/或其他非平面裝置可以形成在設置於基板102上的鰭片104上。鰭片代表任何凸起部件且包含鰭式場效電晶體裝置鰭片104，也包括形成其他基板102上凸起的主動及被動元件的鰭片104。鰭片104可以和基板102有相似或不同的組成。例如，在一些實施例中，基板102可能主要包含矽，然而鰭片104卻可能包含一或多層主要包含鍺或矽鍺半導體。在一些實施例中，基板102包含一矽鍺半導體，且鰭片104包含一種矽和鍺之比例和基板102不同的矽鍺半導體。
鰭片104可以藉由蝕刻部分的基板102、在基板102上沉積並蝕刻不同的層、及/或藉由其他適當的技術所形成。例如，可以用一或多種微影製程圖案化鰭片104，包括雙重圖案化或多重圖案化製程。一般來說，雙重圖案化或多重圖案化製程結合了微影和自對準製程，比起使用單一、直接微影製程，雙重圖案化或多重圖案化製程允許其所創造的圖案擁有更小的節距。例如，在一個實施例中，在基板上形成一個犧牲層並且用微影製程圖案化此犧牲層。在被圖案化的犧牲層旁邊用自對準製程形成間隔物。接著移除犧牲層，且藉由移除沒有被間隔物覆蓋的基板102之材料，殘留的間隔物可用於圖案化鰭片104，使得鰭片104被保留。
鰭片104可能包含形成於源極/汲極區104SD及通道區104C（設置於源極/汲極區104SD之間）上的源極/汲極部件。源極/汲極部件及通道區104C可以被摻雜為相反的類型。N型通道裝置之源極/汲極部件被N型摻質摻雜且其通道區104C被P型摻質摻雜，對於P型通道裝置來說反之亦然。
可以設置一或多個閘極結構110於通道區104C上方及其旁邊。穿過源極/汲極區104SD之間的通道區104C之載子（N型通道裝置中的電子及P型通道裝置中的電洞）流是由施加於閘極結構110的電壓所控制。在一些實施例中，一或多個閘極結構110可以是閒置閘極結構，其包含閒置閘極介電層及閒置閘極電極。在一些實例中，閒置閘極介電層可能包含半導體氧化物，例如氧化矽（silicon oxide），且閒置閘極電極可能包含多晶（polycrystalline）半導體，例如多晶矽（polysilicon）。在那些實施例中，閒置閘極結構將被移除且被功能性閘極結構所取代，例如包含高介電常數（high-k）閘極介電層之金屬閘極結構及金屬閘極電極。在那些實施例中，高介電常數閘極介電層可能包含高介電常數介電材料（具有高於氧化矽之介電常數），例如氧化鉿（hafnium oxide）、氧化鉭（tantalum oxide）、二氧化鈦（titanium oxide）、氧化鑭（lanthanum oxide）、氧化鋯（zirconium oxide）、氧化鋁（aluminum oxide）或其組合。在一些其他實施例中，一或多個閘極結構110可以是不會在後續階段被移除或取代的功能性閘極結構。儘管為了簡單起見而未顯示於第2圖，閘極間隔物114可以形成於一或多個閘極結構110及鰭片104之側壁上，如第3圖所繪示。閘極間隔物114可用於偏移隨後形成的源極/汲極部件且可以用於設計或修飾源極/汲極部件之形貌。閘極間隔物114可以包含任何適合的介電材料，例如半導體氧化物、半導體氮化物、半導體碳化物、半導體氮氧化物、其他適合的介電材料、及/或其組合。閘極間隔物114可以包含多層膜，例如兩層膜（氧化矽膜和氮化矽膜）或三層膜（氧化矽膜；氮化矽膜；氧化矽膜）。閘極間隔物114之形成包含沉積及非等向性蝕刻，例如乾蝕刻。在一些第3圖的實施方式中，形成於兩相鄰鰭片104之間的閘極間隔物114可能會部分合併或在界面115接觸。在一些範例中，可能會在界面115形成一個縫。此外，因為介於兩相鄰鰭片104之間的閘極間隔物114可能會經歷較慢的蝕刻速率，介於兩相鄰鰭片104之間的閘極間隔物114沿著Z方向之高度可能會高於非設置於兩相鄰鰭片104之間的閘極間隔物114。
源極/汲極部件一旦形成，與閘極結構110間（或如果閘極結構110為閒置閘極結構時，由功能性閘極結構取代閘極結構110）便被閘極間隔物114所分離。在這方面，源極/汲極部件、閘極間隔物114、及閘極結構110構成一個寄生電容，其中源極/汲極部件及閘極結構110作為寄生電容之電極。寄生電容之電容和源極/汲極部件與閘極結構110之間的重疊面積成比例，且和閘極間隔物114之厚度成反比。當閘極間隔物114之厚度在微縮化的半導體裝置中收縮時，寄生電容可能會利用足夠的電容值去影響相關的電晶體之切換速度。在一個給定的閘極間隔物114之厚度下，寄生電容之電容值可以由源極/汲極部件及閘極結構110之間的重疊面積所決定。因為閘極結構110普遍上大於源極/汲極部件在閘極結構110上之投影面積，故寄生電容之電容值由源極/汲極部件在閘極結構110上之投影面積所掌控。本發明實施例之其中一個目的為縮小源極/汲極部件在閘極結構110上之投影面積。
工件100也可以包含設置於基板102上、鰭片104之間的隔離介電層112以形成隔離部件（例如淺溝槽隔離部件（shallow trench isolation features，STIs））。隔離介電層112可以包含介電材料，例如半導體氧化物、半導體氮化物、半導體氮氧化物、半導體碳化物、半導體碳氮化物、半導體碳氮氧化物、金屬氧化物等，且在一些範例中，隔離介電層112包含不同介電材料之多層次層（sublayer）。隔離介電層112可以用任何適合的製程形成，且在一些範例中，隔離介電層112為用原子層沉積（Atomic Layer Deposition，ALD）、電漿增強ALD（Plasma Enhanced ALD，PEALD）、化學氣相沉積（Chemical Vapor Deposition，CVD）、電漿增強化學氣相沉積（Plasma Enhanced CVD，PECVD）、高密度電漿CVD（High-Density Plasma CVD，HDP-CVD）、及/或其他適合的沉積製程沉積。在沉積之後，可以回蝕隔離介電層112，使得鰭片104的最上部分突出隔離介電層112。在各種這樣的範例中，鰭片104延伸至隔離介電層112的最上表面之上約20奈米至約100奈米。
參照第1圖中的方法10及第4圖，方法10包含步驟14，其中凹蝕了多個鰭片104的源極/汲極區104SD。在步驟14中，鰭片104之上部被移除，在源極/汲極區104SD中留下多個鰭片104之下部。在一些實施例中，用適合的蝕刻製程凹蝕了鰭片104之源極/汲極區104SD，例如乾蝕刻製程、濕蝕刻製程、或反應式離子蝕刻（reactive-ion etching，RIE）製程。在一些實施方式中，方法10之步驟14在蝕刻鰭片104時其他結構（例如閘極結構110）被硬罩幕（hard mask）或閘極間隔物所遮蔽且不會被蝕刻（或基本上不會被蝕刻）。步驟14之蝕刻製程可以用蝕刻劑（包含含溴氣體（例如HBr及/或CHBR3 ）、含氟氣體（例如CF4 、SF6 、CH2 F2 、CHF3 、及/或C2 F6 ）、其他適合的氣體、或其組合）實施乾蝕刻製程。可以藉由調整條件例如壓力、溫度、及蝕刻製程的持續時間來控制鰭片的凹蝕。在一些實施例中，使用包含HBr及CF4 之蝕刻劑，在約5至約30毫托之壓力，且在約30℃至約60℃之溫度下進行蝕刻。在一些實施例中，蝕刻持續約5至約10秒。在一些實施例中，如第4圖所示，步驟14之蝕刻製程移除鰭片104之上部，使得凹蝕的鰭片104’之頂表面和閘極間隔物114之頂表面一樣高，或低於閘極間隔物114之頂表面約0至15奈米。如將在以下關於第二及第三磊晶層所解釋，凹蝕的鰭片104’之頂表面若低於閘極間隔層114之頂表面5奈米以上將會是不良的，因為和源極/汲極接觸件之間的接觸電阻可能會由於重摻雜磊晶層（即保形磊晶部件106C，如下所述）之厚度不足而增加。
參照第1圖中的方法10及第5圖，方法10包含步驟16，其中第一磊晶層106A形成在源極/汲極區104SD中的凹蝕的鰭片104’上。在一些實施方式中，因為第一磊晶層106A成長在凹蝕的鰭片104’上，所以它也可以被稱為基底（base）磊晶部件106A。在一些實施例中，第一磊晶層106A可以用適合的技術磊晶成長，例如氣相磊晶（vapor-phase epitaxy，VPE）、超高真空化學氣相沉積（ultra-high vacuum CVD，UHV-CVD）、循環沉積與蝕刻（cyclic deposition and etching，CDE）製程、分子束磊晶（molecular beam epitaxy，MBE）、及/或其他適合的製程。磊晶製程可以使用氣態及/或液態前驅物，此前驅物會與凹蝕的鰭片104’之組成交互作用。在一些實施例中，步驟16可以使用單一矽之氣態物種作為矽的來源。在一些範例中，步驟16只使用甲矽烷（SiH4 ）或只使用二氯矽烷（SiCl2 H2 ）。在一些實施方式中，第一磊晶層106A形成在N型裝置區且在第一摻雜濃度下被原位摻雜N型摻質，例如磷（phosphorous）及砷（arsenide）。例如，砷化氫（AsH3 ）或磷化氫（PH3 ）可以被用於第一磊晶層106A且砷化氫及磷化氫的流量可以被增加或減少，藉此控制第一摻雜濃度。在一些範例中，第一摻雜濃度介於約5 x 1020 原子/立方公分至約3 x 1021 原子/立方公分。在一些實施方式中，在第一磊晶層106A形成期間及之後可能進行一或多次第一磊晶層106A之凹蝕（回蝕）。由於第一磊晶層106A基本上形成於由鰭片104被移除的部分所留下的孔穴中，第一磊晶層106A沿X方向的寬度可能被限制於鰭片104沿X方向的寬度。第一磊晶層106A具有高於鰭片104之摻雜濃度且作為鰭片104與更重摻雜之磊晶層（將形成於第一磊晶層106A上）之間的摻雜濃度之過渡部分。第一磊晶層106A具有從凹蝕的鰭片104’之頂表面測量的厚度TA。第一磊晶層106A之厚度TA可以被最小化，使得第一磊晶層106A之重摻雜磊晶層的厚度可以為了減少接觸電阻之目的而最大化。即使如此，第一磊晶層106A之厚度TA不可以太小，因為第一磊晶層106A需要一個合理數目的單層以履行其過渡功能。在一些實施例中，厚度TA可以介於約4奈米至約5奈米。
參照第1圖中的方法10及第6圖，方法10包含步驟18，其中第二磊晶層106B形成在第一磊晶層106A上。在一些實施例中，因為預期第二磊晶層106B沿Z方向（垂直於基板102之頂表面）成長較快且具有比保形磊晶部件更細長的形狀，所以它也可以被稱為棒狀磊晶部件106B。在一些實施例中，可以用適合的技術磊晶成長第二磊晶層106B，例如氣相磊晶、循環沉積與蝕刻、超高真空化學氣相沉積、或分子束磊晶。和步驟16之操作不同的是，第二磊晶層106B之成長速率被故意放慢，使得磊晶優先地形成在基板之（100）面。在一些實施例中，基板102之朝上的表面包含（100）面（即Z方向垂直於基板之（100）面）且鰭片104也包含具有（100）面之朝上的表面。在步驟18中，由於較慢的磊晶成長速率，磊晶在（100）面發生的較快且允許第二磊晶層106B更接近棒狀。在一些實施例中，勒沙特列原理（Le Chatelier’s Principle）被使用於在基板（100）上達到選擇性磊晶成長。在一個範例中，並非如同步驟16只有使用矽甲烷或只有使用二氯甲烷，而是在步驟18中同時使用矽甲烷及二氯甲烷作為前驅物以形成第二磊晶層106B。在那個範例中，至少以下化學反應可以發生於磊晶製程：（1） SiH2 Cl2 ←→ SiCl2 + H2 ; （2） SiCl2 + H2 ←→ Si + 2HCl; （3） SiH4 ←→ Si + 2H2 ; and （4） SiHCl3 ←→ SiCl2 + HCl。在矽為產物的反應（2）及（3）中，同時也是反應（1）及（4）之產物的H2 及HCl之存在可以將平衡往左移動，並為了（100）面上的選擇性成長而減慢矽的磊晶成長。在一些其他的範例中，可以在步驟18中動態控制HCl的分壓以更加控制第二磊晶層106B之形成。
依舊參照第6圖，棒狀磊晶部件106B可以形成在單鰭片（single-fin）裝置1100的源極/汲極區104SD上或雙鰭片（double-fin）裝置1200的源極/汲極區104SD上。儘管為了簡化起見而未顯示於第6圖，棒狀磊晶部件106B也可以形成在具有多於兩個鰭片的多鰭片（multi-fin）裝置的源極/汲極區上。為了便於參考，單鰭片裝置1100的棒狀磊晶部件106B可以被稱為第一棒狀磊晶部件106B-1而雙鰭片裝置1200的棒狀磊晶部件106B可以被稱為第二棒狀磊晶部件106B-2。第二棒狀磊晶部件106B-2包含兩個延伸自兩個凹蝕的鰭片104’的分支。這兩個分支在往遠離基板的方向延伸時逐漸沿著X方向變寬，且最後在約兩個凹蝕的鰭片104’之間一半的位置合併。在一些範例中，第二棒狀磊晶部件106B-2、閘極間隔物114、及隔離介電層112定義出氣隙（air gap）116。在一些其他的範例中，兩個凹蝕的鰭片104’可以非常接近，使得兩個凹蝕的鰭片104’之間的閘極間隔物114合併或接觸彼此。氣隙116具有一個間隙峰高（peak gap height）（或合併高（merge height））MH。在一些實施例中，間隙峰高MH介於約30奈米至約40奈米之間。在一些範例中，第二棒狀磊晶部件106B-2以相對於隔離介電層112之頂表面的角度A延伸自閘極間隔物114。角度A介於約65∘至約80∘，此角度大於傳統的合併之磊晶部件中相似的角度。角度A決定第二棒狀磊晶部件106B-2沿Z方向增加高度時第二棒狀磊晶部件106B-2沿X方向增厚多少。例如，當角度A為約65∘時，第二棒狀磊晶部件106B-2沿Z方向每成長1奈米，第二棒狀磊晶部件106B-2沿X方向增厚約0.92奈米。在另一個範例中，當角度A為約80∘時，第二棒狀磊晶部件106B-2沿Z方向每成長1奈米，第二棒狀磊晶部件106B-2沿X方向增厚約0.35奈米。
在一些實施方式中，第6圖中的第二磊晶層106B形成在N型裝置區且在高於第一磊晶層106A之第一摻雜濃度的第二摻雜濃度下原位摻雜N型摻質，例如磷及砷。例如，砷化氫（AsH3 ）或磷化氫（PH3 ）可以被用於摻雜第二磊晶層106B，且可以增加或減少砷化氫或磷化氫的流量以控制第二摻雜濃度。在一些範例中，第二摻雜濃度介於約3 x 1021 原子/立方公分至約4 x 1021 原子/立方公分。在一些實施方式中，在形成第二磊晶層106B期間及其之後可以進行一或多次第二磊晶層106B的凹蝕（回蝕）。
參照第1圖中的方法10及第7圖，方法10包含步驟20，其中第三磊晶層106C形成在第二磊晶層106B上。在一些實施例中，因為預期第三磊晶層106C沿著所有方向保形地成長在第二磊晶層106B上，第三磊晶層106C也可以被稱為保形磊晶部件106C。在一些實施例中，第三磊晶層106C可以用適合的技術磊晶成長，例如氣相磊晶、超高真空化學氣相沉積、循環沉積與蝕刻、或分子束磊晶。和步驟16中的操作類似，第三磊晶層106C具有沿所有方向一致的成長速率且對（110）面沒有選擇性。如第7圖所示，保形磊晶部件106C可以形成在單鰭片裝置1100的源極/汲極區104SD上或雙鰭片裝置1200的源極/汲極區104SD上。儘管為了簡單起見而未顯示於第7圖，保形磊晶部件106C也可以形成在具有多於兩個鰭片的多鰭片裝置的源極/汲極區上。為了便於參考，單鰭片裝置1100的保形磊晶部件106C可以被稱為第一保形磊晶部件106C-1而雙鰭片裝置1200的保形磊晶部件106C可以被稱為第二保形磊晶部件106C-2。因為步驟20中的磊晶成長是保形且全方向（沿著所有方向）的，第一保形磊晶部件106C-1較第一棒狀磊晶部件106B-1寬且第二保形磊晶部件106C-2較第二棒狀磊晶部件106B-2寬。在一些實施方式中，第7圖中的第三磊晶層106C形成在N型裝置區中且在高於第二磊晶層106B之第二摻雜濃度的第三摻雜濃度下原位摻雜N型摻質，例如磷及砷。例如，砷化氫（AsH3 ）或磷化氫（PH3 ）可以被用於摻雜第三磊晶層106C，且可以增加或減少砷化氫或磷化氫的流量以控制第三摻雜濃度。在一些範例中，第三摻雜濃度介於約4 x 1021 原子/立方公分至約5 x 1021 原子/立方公分。在一些實施方式中，在形成第三磊晶層106C期間及其之後可以進行一或多次第三磊晶層106C的凹蝕（回蝕）。第一磊晶層106A、第二磊晶層106B、及第三磊晶層106C一起構成磊晶部件106（或源極/汲極部件106），並可以依此稱呼。
參照第1圖中的方法10，方法10包含步驟22，其中進行了更多製程。例如，在磊晶部件106的各層皆形成後，可以沉積一層層間介電（ILD）層於工件100上，也包含沉積在磊晶部件106（或源極/汲極部件106）上。在另一個範例中，可以形成穿過層間介電層的穿孔（via hole）以暴露磊晶部件106，而導電材料可以被沉積在穿孔中以形成源極/汲極接觸。在一些實施方式中，可以形成接觸蝕刻停止層（contact etch stop layer，CESL）於層間介電層及源極/汲極部件106之間。在一些實施例中，可以形成矽化物層於暴露在穿孔中的源極/汲極部件106上，且可以形成一或多層阻障層於穿孔的側壁上以避免導電材料氧化。在一些範例中，接觸蝕刻停止層可以由氮化矽（可以有或沒有碳的摻雜）所組成。矽化物層可以包含矽化鎳（nickel silicide）、矽化鎢（tungsten silicide）、或矽化鈦（titanium silicide），且可以藉由沉積一層金屬層於源極/汲極部件106上並退火此金屬層，使得金屬層與磊晶部件106中的矽反應以形成金屬矽化物，並在此之後移除未反應的金屬層。導電材料可以包含晶種金屬層及填充金屬層。在各種實施例中，晶種金屬層包含鈷（Co）、鎢（W）、釕（Ru）、鎳（Ni）、其他適合的金屬、或其組合。填充金屬層可以包含銅（Cu）、鎢（W）、鋁（Al）、鈷（Co）、其他適合的材料、或其組合。
參照第8圖，其繪示了根據本發明實施例之方法10形成之源極/汲極部件106及用傳統方法形成之源極/汲極部件106之間的比較。第8圖繪示了形成在單鰭片裝置1100的源極/汲極區104SD中的第一傳統源極/汲極部件118及形成在雙鰭片裝置1200的源極/汲極區104SD中的第二傳統源極/汲極部件120。第一傳統源極/汲極部件118在閘極結構110上的投影面積較單鰭片裝置1100的源極/汲極區104SD中的源極/汲極部件106（包含第一磊晶層106A、第一棒狀磊晶部件106B-1、第一保形磊晶部件106C-1）大。類似地，第二傳統源極/汲極部件120在閘極結構110上的投影面積較雙鰭片裝置1200的源極/汲極區104SD中的源極/汲極部件106（包含第一磊晶層106A、第二棒狀磊晶部件106B-2、第二保形磊晶部件106C-2）大。源極/汲極部件的投影面積之縮小可以減少形成於閘極結構110（或取代閘極結構的金屬閘極結構）及源極/汲極部件之間的電容器之寄生電容。如第8圖所示，本發明實施例中源極/汲極部件106的下半部沿X方向較傳統源極/汲極部件118及120窄。
在第8圖中，儘管對鰭片104凹蝕以形成凹蝕的鰭片104’，為了便於參考，未蝕刻的鰭片依舊以虛線表示。在凹蝕之前，鰭片104具有從隔離介電層112之頂表面測量的鰭片高度FH。在一些實施例中，鰭片高度FH介於約50奈米至約60奈米之間且間隙峰高MH介於約30奈米至約40奈米。在這些實施例中，間隙峰高MH介於55%至80%的鰭片高度FH。作為比較，第二傳統源極/汲極部件120也可以包含一個間隙且具有低於50%的鰭片高度FH的傳統間隙峰高。值得注意的是，為了確保製程及設計的整合，傳統源極/汲極部件118及120和本發明實施例的源極/汲極部件106具有基本上相同的高度，這可以構成設計上的約束。此設計約束限制了形成更高的源極/汲極部件的能力。為了減少源極/汲極部件的接觸電阻，最上層的磊晶層（例如第三磊晶層106C）具有高於下層磊晶層（例如第二磊晶層106B）的摻雜濃度。藉由不凹蝕鰭片104以具有低於閘極間隔物114之頂表面的深度（距離）D1，第二磊晶層106B可以較早合併並降低其頂表面距離D1，且允許形成更加重摻雜的第三磊晶層106C於第二磊晶層106B上。例如，當閘極間隔物114（或鰭片側壁）高於凹蝕的鰭片104’之頂表面距離D1，這將需要第二磊晶層106B之高度額外成長約D1始能充分地合併，且鰭片高度FH大於第二磊晶層106B之頂表面的層峰高（peak layer height）距離D2。然而，當閘極間隔物114（或鰭片側壁）和凹蝕的鰭片104’之頂表面一樣高時，第二磊晶層106B之合併可以在磊晶成長過程中更早發生，且鰭片高度FH大於第二磊晶層106B之頂表面的層峰高之距離為距離D1加上距離D2（D1+D2）。在一些實施例中，D1介於約0奈米至約6奈米而D1+D2介於約4奈米至約10奈米。
換句話說，本發明實施例提供一個適合最大化第三磊晶層106C之厚度以降低接觸電阻、且可以良好地控制第二磊晶層106B之厚度的方法。依舊參照第8圖，第三磊晶層106C具有一個測量自第二磊晶層106B之頂表面的特徵厚度T1，且第二磊晶層106B具有一個測量自氣隙116頂端的特徵厚度T2。在一些實施例中，T1介於約8奈米至約14奈米之間而T2介於約4奈米至約20奈米之間。比例T1/T2可以介於約0.5至約2。相對地，傳統源極/汲極部件120之第三磊晶層具有特徵厚度C1且傳統源極/汲極部件120之第二磊晶層具有特徵厚度C2。在一些實施例中，C1介於約4奈米至約10奈米之間而C2介於約28奈米至約34奈米之間。比例C1/C2可以介於約0.1至約0.4。如第8圖所繪示，T1大於C1而T2小於C2。因此可知本發明實施例之方法和用傳統方法所形成之結構相比控制並最小化了第二磊晶層106B之厚度且最大化了第三磊晶層106C之厚度。
在一些實施例中，源極/汲極部件106被實施於也包含P型裝置區（例如P型鰭式場效電晶體的區域）的半導體裝置中的N型裝置區（例如N型鰭式場效電晶體的區域）。在一些實施例中，P型裝置區與N型裝置區相似。例如，P型裝置區也包含複數個鰭片、鰭片之間的隔離介電層、及閘極結構。
雖然並非用以限定，但本發明實施例之一或多個實施例為半導體裝置及其形成提供了許多好處。本發明實施例提供了形成包含多層磊晶層的源極/汲極部件的方法。多層磊晶層包含不同的原位摻雜濃度且包含棒狀磊晶部件。棒狀磊晶部件之實施減少了源極/汲極部件在閘極結構上的投影面積並因此減少了寄生電容。此外，本應用之方法允許磊晶部件於較低的高度適當地合併，並且增加具有較高的原位摻雜濃度之最上層磊晶部件的厚度。重摻雜最上層磊晶部件之更大的厚度減少了源極/汲極部件之接觸電阻。因此， 利用此揭露的方法形成的源極/汲極部件同時減少了寄生電容及接觸電阻。
本發明實施例提供了許多不同的實施例。在一個實施例中，提供了一個方法。此方法包含凹蝕延伸自基板的鰭片、形成基底磊晶部件於凹蝕的鰭片上、形成棒狀磊晶部件於基底磊晶部件上、及形成保形磊晶部件於棒狀磊晶部件上。棒狀磊晶部件之形成包含在第一摻雜濃度下以N型摻質原位摻雜棒狀磊晶部件。保形磊晶部件之形成包含在高於第一摻雜濃度的第二摻雜濃度下原位摻雜保形磊晶部件。
在一些實施例中，基底磊晶部件之形成包含在等於或低於第一摻雜濃度的第三摻雜濃度下以N型摻質摻雜基底磊晶部件。在一些實施方式中，第一摻雜濃度介於約3 x 1021 原子/立方公分至約4 x 1021 原子/立方公分之間。在一些範例中，第二摻雜濃度介於約4 x 1021 原子/立方公分至約5 x 1021 原子/立方公分之間。在一些實施例中，棒狀磊晶部件之形成包含使用複數個矽前驅物，包含矽烷及二氯矽烷。在一些實施方式中，保形磊晶部件之形成包含只使用二氯矽烷作為矽前驅物。
在另一個實施例中，提供了一個裝置。此裝置包含基板；複數個延伸自基板的鰭片，且每一個鰭片包含通道區；設置於複數個鰭片之間的基板上的隔離部件；設置於複數個鰭片旁邊的隔離部件上的間隔物；及設置於與個別鰭片之通道區相鄰的複數個鰭片上的源極/汲極部件；及設置於通道區上的閘極結構。源極/汲極部件包含設置於間隔物之間的複數個鰭片中的每一個鰭片上的第一層；設置於第一層上且延伸出間隔物並橫跨複數個鰭片的第二層，其中第二層以介於約65∘至約80∘的角度延伸出間隔物；以及設置於第二層上且橫跨複數個鰭片的第三層。
在一些實施例中，基板的頂表面包含(100)面。在一些實施例中，第二層定義出一個間隙，此間隙於第二層、間隔物、以及隔離部件間延伸，間隙具有測量自隔離部件的頂表面的間隙峰高，複數個鰭片具有測量自隔離部件的頂表面的鰭片高度，且間隙峰高介於鰭片高度的約55%至約80%。在一些實施例中，第二層具有測量自隔離部件的頂表面的層峰高，複數個鰭片具有測量自隔離部件的頂表面鰭片高度，且鰭片高度高於層峰高，其差距介於約1奈米至約10奈米。在一些範例中，第一層包含一種半導體材料和具有第一摻雜濃度的摻質，而第二層包含此半導體材料和此摻質，此摻質具有高於第一摻雜濃度的第二摻雜濃度。在一些實施例中，第三層包含半導體材料和此摻質，此摻質具有高於第二摻雜濃度的第三摻雜濃度。在一些範例中，半導體材料包含矽且摻質為N型摻質，第二摻雜濃度介於3 x 1021 原子/立方公分至約4 x 1021 原子/立方公分，而第三摻雜濃度介於4 x 1021 原子/立方公分至約5 x 1021 原子/立方公分。
在另一個實施例中，提供了一個裝置。此裝置包含基板;延伸自基板中的N型裝置區的第一複數個鰭片，其中每個第一鰭片包含N型通道區；延伸自基板中的P型裝置區的第二複數個鰭片，其中每個第二鰭片包含P型通道區；設置於基板上，並介於第一鰭片之間，以及介於第二鰭片之間的隔離部件；設置於隔離部件上，並在第一鰭片旁邊，以及在第二鰭片旁邊的多個間隔物；設置於第一鰭片上的源極/汲極部件，其中鰭片與各別鰭片的N型通道區相鄰；設置於N型和P型通道區上的複數個閘極結構。源極/汲極部件包括設置於每個第一鰭片上，並介於間隔物之間的第一磊晶層；設置於第一磊晶層上的第二磊晶層，其延伸出間隔物且橫跨第一鰭片，並以介於約65∘至約80∘的角度延伸出間隔物；以及設置於橫跨第一鰭片的第二磊晶層上的第三磊晶層。
在一些實施例中，基板的頂表面包含（100）面。在一些實施方式中，第二磊晶層定義出一個間隙，此間隙於第二磊晶層、間隔物、以及隔離部件間延伸，間隙具有測量自隔離部件的頂表面的間隙峰高，第一複數個鰭片具有測量自隔離部件的頂表面的鰭片高度，且間隙峰高介於鰭片高度的約55%至約80%。
在一些實施例中，第二磊晶層具有測量自隔離部件的頂表面的層峰高，第一複數個鰭片具有測量自隔離部件的頂表面鰭片高度，且鰭片高度高於層峰高，其差距介於約1奈米至約10奈米。在一些範例中，第一磊晶層包含矽和具有第一摻雜濃度的N型摻質，而第二磊晶層包含矽和此摻質，此摻質具有高於第一摻雜濃度的第二摻雜濃度。在一些實施例中，第三磊晶層包含矽和此摻質，此摻質具有高於第二摻雜濃度的第三摻雜濃度。在一些實施方式中， N型摻質包含砷或磷，第二摻雜濃度介於3 x 1021 原子/立方公分至約4 x 1021 原子/立方公分，而第三摻雜濃度介於4 x 1021 原子/立方公分至約5 x 1021 原子/立方公分。
以上概述數個實施例，以便在本發明所屬技術領域中具有通常知識者可以更理解本實施例的觀點。在本發明所屬技術領域中具有通常知識者應該理解，他們能以本實施例為基礎，設計或修改其他製程和結構，以達到與在此介紹的實施例相同之目的及/或優勢。在本發明所屬技術領域中具有通常知識者也應該理解到，此類等效的製程和結構並無悖離本發明的精神與範圍，且他們能在不違背本發明之精神和範圍之下，做各式各樣的改變、取代和替換。
10:方法 12、14、16、18、20、22:步驟 100:工件 102:基板 104:鰭片 104C:通道區 104SD:源極/汲極區 104’:凹蝕的鰭片 106A:第一磊晶層 106B:第二磊晶層 106B-1:第一棒狀磊晶部件 106B-2:第二棒狀磊晶部件 106C:第三磊晶層 106C-1:第一保形磊晶部件 106C-2:第二保形磊晶部件 110:閘極結構 112:隔離介電層 114:閘極間隔物 115:界面 116:氣隙 1100:單鰭片裝置 1200:雙鰭片裝置 A:角度 A-A’:剖面線 C1、C2、T1、T2:特徵厚度 D1、D2:距離 FH:鰭片高度 MH:間隙峰高 TA:厚度 X、Y、Z:方向
以下將配合所附圖式詳述本發明實施例。應注意的是，依據在業界的標準做法，各種特徵並未按照比例繪製且僅用以說明例示。事實上，可任意地放大或縮小元件的尺寸，以清楚地表現出本發明實施例的特徵。 第1圖是根據本發明之不同實施例，繪示出製造半導體裝置之方法的流程圖。 第2圖是根據本發明之不同實施例，繪示出包含源極/汲極部件之工件的透視圖。 第3、4、5、6、7圖是根據本發明之不同實施例，繪示出工件上的源極/汲極部件在不同製造階段的截面圖。 第8圖是根據本發明之不同實施例，繪示出已製造的源極/汲極部件的截面圖。
100:工件
102:基板
104’:凹蝕的鰭片
106:磊晶層
106A:第一磊晶層
106B-1:第一棒狀磊晶部件
106B-2:第二棒狀磊晶部件
106C:第三磊晶層
106C-1:第一保形磊晶部件
106C-2:第二保形磊晶部件
110:閘極結構
112:隔離介電層
114:閘極間隔物
116:氣隙
1100:單鰭片裝置
1200:雙鰭片裝置
X、Z:方向

Claims (1)

  1. 一種半導體裝置的製造方法，包括： 凹蝕延伸自基板的一鰭片； 形成一基底磊晶部件於該凹蝕的鰭片上； 形成一棒狀磊晶部件於該基底磊晶部件上；以及 形成一保形磊晶部件於該棒狀磊晶部件上， 其中該棒狀磊晶部件之形成包括：以一N型摻質在一第一摻雜濃度下原位摻雜該棒狀磊晶部件， 其中該保形磊晶部件之形成包括：在一第二摻雜濃度下原位摻雜該保形磊晶部件，其中該第二摻雜濃度高於該第一摻雜濃度。
TW108138956A 2018-10-31 2019-10-29 半導體裝置的製造方法及半導體裝置 TW202020995A (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201862753295P 2018-10-31 2018-10-31
US62/753,295 2018-10-31
US16/529,357 2019-08-01
US16/529,357 US10950730B2 (en) 2018-10-31 2019-08-01 Merged source/drain features

Publications (1)

Publication Number Publication Date
TW202020995A true TW202020995A (zh) 2020-06-01

Family

ID=70326710

Family Applications (1)

Application Number Title Priority Date Filing Date
TW108138956A TW202020995A (zh) 2018-10-31 2019-10-29 半導體裝置的製造方法及半導體裝置

Country Status (3)

Country Link
US (3) US10950730B2 (zh)
CN (1) CN111128739A (zh)
TW (1) TW202020995A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI764376B (zh) * 2020-11-17 2022-05-11 台灣積體電路製造股份有限公司 檢測結構及其製造方法，利用檢測結構的半導體結構檢測方法
TWI795776B (zh) * 2020-09-30 2023-03-11 台灣積體電路製造股份有限公司 半導體裝置及其形成方法

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10950730B2 (en) * 2018-10-31 2021-03-16 Taiwan Semiconductor Manufacturing Co., Ltd. Merged source/drain features
US11600728B2 (en) * 2020-06-15 2023-03-07 Taiwan Semiconductor Manufacturing Co., Ltd. Method of manufacturing a facet-free source/drain epitaxial structure having an amorphous or polycrystalline layer
DE102020126052A1 (de) 2020-06-29 2021-12-30 Taiwan Semiconductor Manufacturing Co., Ltd. Verfahren zur herstellung einer halbleitervorrichtung und eine halbleitervorrichtung
US11489075B2 (en) 2020-06-29 2022-11-01 Taiwan Semiconductor Manufacturing Co., Ltd. Method of manufacturing a semiconductor device and a semiconductor device
US20220246611A1 (en) * 2021-01-29 2022-08-04 Taiwan Semiconductor Manufacturing Co., Ltd Semiconductor device and methods of forming
US11862519B2 (en) * 2021-08-30 2024-01-02 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuit device with epitaxial features having adjusted profile and method for manufacturing the same

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7566949B2 (en) * 2006-04-28 2009-07-28 International Business Machines Corporation High performance 3D FET structures, and methods for forming the same using preferential crystallographic etching
US9245805B2 (en) 2009-09-24 2016-01-26 Taiwan Semiconductor Manufacturing Company, Ltd. Germanium FinFETs with metal gates and stressors
US8962400B2 (en) 2011-07-07 2015-02-24 Taiwan Semiconductor Manufacturing Company, Ltd. In-situ doping of arsenic for source and drain epitaxy
US8841701B2 (en) 2011-08-30 2014-09-23 Taiwan Semiconductor Manufacturing Company, Ltd. FinFET device having a channel defined in a diamond-like shape semiconductor structure
US9236267B2 (en) 2012-02-09 2016-01-12 Taiwan Semiconductor Manufacturing Company, Ltd. Cut-mask patterning process for fin-like field effect transistor (FinFET) device
US8847293B2 (en) 2012-03-02 2014-09-30 Taiwan Semiconductor Manufacturing Company, Ltd. Gate structure for semiconductor device
US8836016B2 (en) 2012-03-08 2014-09-16 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor structures and methods with high mobility and high energy bandgap materials
US8853025B2 (en) 2013-02-08 2014-10-07 Taiwan Semiconductor Manufacturing Company, Ltd. FinFET/tri-gate channel doping for multiple threshold voltage tuning
US9093514B2 (en) 2013-03-06 2015-07-28 Taiwan Semiconductor Manufacturing Co., Ltd. Strained and uniform doping technique for FINFETs
US9136106B2 (en) 2013-12-19 2015-09-15 Taiwan Semiconductor Manufacturing Company, Ltd. Method for integrated circuit patterning
US9520482B1 (en) 2015-11-13 2016-12-13 Taiwan Semiconductor Manufacturing Company, Ltd. Method of cutting metal gate
US10510762B2 (en) * 2016-12-15 2019-12-17 Taiwan Semiconductor Manufacturing Co., Ltd. Source and drain formation technique for fin-like field effect transistor
US10950730B2 (en) * 2018-10-31 2021-03-16 Taiwan Semiconductor Manufacturing Co., Ltd. Merged source/drain features

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI795776B (zh) * 2020-09-30 2023-03-11 台灣積體電路製造股份有限公司 半導體裝置及其形成方法
US11721593B2 (en) 2020-09-30 2023-08-08 Tiawan Semiconductor Manufacturing Co., Ltd. Source/drain epitaxial structures for semiconductor devices
TWI764376B (zh) * 2020-11-17 2022-05-11 台灣積體電路製造股份有限公司 檢測結構及其製造方法，利用檢測結構的半導體結構檢測方法

Also Published As

Publication number Publication date
CN111128739A (zh) 2020-05-08
US10950730B2 (en) 2021-03-16
US20220302299A1 (en) 2022-09-22
US11355641B2 (en) 2022-06-07
US11961912B2 (en) 2024-04-16
US20200135914A1 (en) 2020-04-30
US20210202733A1 (en) 2021-07-01

Similar Documents

Publication Publication Date Title
TW202020995A (zh) 半導體裝置的製造方法及半導體裝置
TWI731009B (zh) 半導體裝置及其製造方法
TWI631612B (zh) 半導體裝置及其製造方法
US11735648B2 (en) Epitaxial structures for fin-like field effect transistors
US10930779B2 (en) Method of forming a vertical transistor pass gate device
TWI660507B (zh) 半導體裝置與其形成方法
US20220367673A1 (en) Semiconductor device and manufacturing method thereof
TWI814272B (zh) 半導體元件及其形成方法
TWI720604B (zh) 半導體裝置及其製造方法
TW202046385A (zh) 半導體裝置之製造方法
US11901442B2 (en) Method of manufacturing a semiconductor device and a semiconductor device
US11677015B2 (en) Method of manufacturing a semiconductor device and a semiconductor device
US20230420506A1 (en) Semiconductor device and manufacturing method thereof
TWI821993B (zh) 半導體裝置及其製造方法
US20220052159A1 (en) Forming Source And Drain Features In Semiconductor Devices
US20230317785A1 (en) Source/Drain Regions of Semiconductor Device and Methods of Forming the Same
TW202410151A (zh) 半導體結構、半導體裝置及半導體結構的製造方法
CN116682821A (zh) 半导体器件、半导体结构及其形成方法
TW202230606A (zh) 半導體裝置