JP3682151B2 - 配線評価方法および配線評価装置 - Google Patents
配線評価方法および配線評価装置 Download PDFInfo
- Publication number
- JP3682151B2 JP3682151B2 JP17169697A JP17169697A JP3682151B2 JP 3682151 B2 JP3682151 B2 JP 3682151B2 JP 17169697 A JP17169697 A JP 17169697A JP 17169697 A JP17169697 A JP 17169697A JP 3682151 B2 JP3682151 B2 JP 3682151B2
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- multilayer wiring
- capacitance
- multilayer
- stress current
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
- H01L23/5223—Capacitor integral with wiring layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Description
【０００１】
【発明の属する技術分野】
本発明は、エレクトロマイグレーション耐性の評価に有効な半導体装置、配線評価方法および配線評価装置に関する。
【０００２】
【従来の技術】
近年、コンピューターや通信機器の重要部分には、多数のトランジスタや抵抗等を電気回路を達成するようにむすびつけ、１チップ上に集積化して形成した大規模集積回路（ＬＳＩ）が多用されている。このため、機器全体の性能は、ＬＳＩ単体の性能と大きく結び付いている。ＬＳＩ単体の性能向上は、集積度を高めること、つまり、素子の微細化により実現できる。
【０００３】
素子の微細化が進むと、配線も同時に微細になる。また、ＬＳＩでは高集積化と同時に高速動作が要求され、これにより配線に流れる電流は増加する傾向にある。このような微細化、電流増加により、配線の単位面積当りに流れる電流つまり電流密度は高くなる一方である。
【０００４】
電流密度が高くなると、電流の流れる方向と逆方向に、配線を構成する金属原子が移動し、配線の一部が徐々に細くなり、ついには断線に至ることがある。このような現象はエレクトロマイグレーション（ＥＭ）と呼ばれ、配線の信頼性を決定する重要な要因の１つである。このため、高集積化が進んだＬＳＩにおいては、ＥＭ耐性の評価方法は重要な技術となる。
【０００５】
ＥＭ耐性の評価方法の１つとして、配線の抵抗上昇を利用したものがある。図１３に、その評価システムを示す。これはコンタクトホールまたはビアホールを含む配線のＥＭ耐性を評価するためのものである。
【０００６】
図中、８１は第１の絶縁膜を示しており、この第１の絶縁膜８１上には第１の試験配線８２が形成されている。この第１の試験配線８２は第２の絶縁膜８３で覆われている。この第２の絶縁膜８２には第１の試験配線８２に達する接続孔が形成されている。第１の試験配線８２はこの接続孔内に形成された接続プラグ８４を介して第２の試験配線８５に接続されている。第１の試験配線８２は、実際の装置における拡散層（接続孔がコンタクトホールの場合）または下部配線（接続孔がビアホールの場合）に相当する。
【０００７】
接続プラグ８４から離れた側の第２の試験配線８５の一端から第１の試験配線に向かって一定の電流Ｉを流すと、第２の試験配線８５の他端からボイドが発生し、このボイドは上記一端に沿って成長する。ボイドが成長するに従って抵抗は上昇する。
【０００８】
抵抗の測定は、電流Ｉと、接続プラグ８４下における第１の配線８２の電圧Ｖ１と第２の配線８５の一端における電圧Ｖ２との電圧差により求める。この電圧差は図示しない電圧計を用いて測定する。
【０００９】
そして、電流Ｉを流した始めた時の抵抗をＲ０、電流Ｉを流してからｔ時間経過した時の抵抗をＲｔ、抵抗上昇率を（Ｒｔ／Ｒ０）・１００［％］とした場合に、抵抗上昇率が一定値（例えば１０［％］）に達したときの時間ｔを配線寿命と定義し、この配線寿命でもってＥＭ耐性を評価する。
【００１０】
しかしながら、この種のＥＭ耐性の評価方法には以下のような問題がある。すなわち、第２の試験配線８５が長いほど、同じ抵抗上昇率におけるボイドの体積は大きくなる。したがって、第２の試験配線８５が長いほど、見かけ上、配線寿命が長くなり、配線寿命を正確に評価できなかった。
【００１１】
配線寿命を正確に評価するためには、評価結果から計算によりボイドの体積を求める必要がある。しかし、実際の装置には種々の長さの配線が存在するため、これらの全ての配線について計算を行なうことは、デバイス設計の繁雑化を招くことになり、実用的ではない。
【００１２】
一方、ボイドの体積そのもので配線寿命を定義すれば、第２の試験配線８５が長いほど、見かけ上、配線寿命が長くなるという問題は起こらなくなる。
しかしながら、ボイドの体積を求めるには、ＳＥＭなどによる不良解析（破壊測定）が必要となり、時間がかかるため、効率的ではなかった。
【００１３】
【発明が解決しようとする課題】
上述の如く、従来の多層配線のＥＭ耐性の評価方法の１つとして、配線抵抗の上昇率から配線寿命を評価する方法が知られていた。しかし、この方法では、試験配線が長いほど、見かけ上、配線寿命が長くなり、配線寿命を正確に評価できないという問題があった。
【００１４】
また、このような問題を解決できる方法として、ボイドの体積そのもので配線寿命を定義する方法がある。しかし、この方法では、ＳＥＭなどによる不良解析（破壊測定）が必要となり、時間がかかるため、効率的ではないという問題があった。
【００１５】
本発明は、上記事情を考慮してなされたもので、その目的とするところは、多層配線のＥＭ耐性を正確かつ効率的に評価できる配線評価方法および配線評価装置を提供することにある。
【００１８】
【課題を解決するための手段】
［構成］
上記目的を達成するために、本発明に係る配線評価方法（請求項１）は、第１の配線上に絶縁膜を介して第２の配線が設けられ、かつ前記第１の配線が前記絶縁膜の開口部に形成された接続部材を介して前記第２の配線に接続されてなる多層配線の配線評価方法であって、前記多層配線とともにキャパシタを構成する容量測定用配線を設け、前記多層配線にストレス電流を供給し、前記キャパシタの容量値の変化を利用し、前記多層配線のエレクトロマイグレーション耐性を評価することを特徴とするとを備えたことを特徴とする。
本発明において、下層配線とは、半導体基板の表面に形成された拡散層、または半導体基板上に形成され、前記上層配線よりも下層の導電性膜からなる配線をいう（他の発明においても同様）。
【００１９】
また、本発明に係る他の配線評価方法（請求項２）は、第１の配線上に絶縁膜を介して第２の配線が設けられ、かつ前記第１の配線が前記絶縁膜の開口部に形成された接続部材を介して前記第２の配線に接続されてなる多層配線の配線評価方法であって、前記多層配線とともにキャパシタを構成する容量測定用配線を設け、前記多層配線にストレス電流を一定期間供給した後、前記ストレス電流の供給を停止した状態で前記キャパシタの容量値を測定し、この容量値と前記ストレス電流を供給する前の前記多層配線の容量値との比から、前記ストレス電流の供給により前記多層配線中に生じたボイドの体積を求め、このボイドの体積に基づいて前記多層配線のエレクトロマイグレーション耐性を評価することを特徴とする。
【００２０】
また、本発明に係る他の配線評価方法（請求項３）は、第１の配線上に絶縁膜を介して第２の配線が設けられ、かつ前記第１の配線が前記絶縁膜の開口部に形成された接続部材を介して前記第２の配線に接続されてなる多層配線の配線評価方法であって、前記多層配線とともにキャパシタを構成する容量測定用配線を設け、前記多層配線にストレス電流を一定供給した後、前記ストレス電流の供給を停止した状態で前記キャパシタの容量値を測定する第１の工程と、この容量値と前記ストレス電流を供給する前の前記多層配線の初期容量値との比から、前記ストレス電流の供給により前記多層配線中に生じたボイドの体積を求める第２の工程と、前記ストレス電流の供給を開始し、前記多層配線にストレス電流を一定供給した後、前記ストレス電流の供給を停止した状態で前記キャパシタの容量値を測定する第３の工程と、この容量値と前記初期容量値との比から、前記ストレス電流の供給により前記多層配線中に生じたボイドの体積を求める第４の工程を含み、前記第３の工程と前記第４の工程を少なくとも１回以上繰り返して、複数回ボイドの体積を求め、これらの複数個のボイドの体積に基づいて前記多層配線のエレクトロマイグレーション耐性を評価することを特徴とする。
【００２１】
具体的には、例えば、前記複数個のボイドの体積を相加平均して得られる平均体積を基づいて前記多層配線のエレクトロマイグレーション耐性を評価する（請求項３）。
【００２２】
また、本発明において、前記容量測定用配線は、前記第１の配線、前記第２の配線または前記接続部材の少なくとも一部分を囲むように配置する（請求項５）。
【００２３】
また、本発明に係る配線評価装置（請求項６）は、第１の配線上に絶縁膜を介して第２の配線が設けられ、かつ前記第１の配線が前記絶縁膜の開口部に形成された接続部材を介して前記第２の配線に接続されてなる多層配線のエレクトロマイグレーション耐性を評価する配線評価装置であって、前記多層配線とともにキャパシタを構成する容量測定用配線と、前記多層配線にストレス電流を供給するストレス電流供給手段と、前記キャパシタの容量を測定する容量測定手段と、この容量測定手段により得られた測定データを用い、前記多層配線のエレクトロマイグレーション耐性を評価する評価手段とを備えていることを特徴とする。
【００２４】
［作用］
本発明（請求項１〜６）によれば、ボイドの体積そのもので配線寿命を定義できるので、配線抵抗の上昇率から配線寿命を評価する場合とは異なり、試験配線が長いほど、見かけ上、配線寿命が長くなるという問題はない。また、ボイドの体積を求めるのに容量を利用しているので、ＳＥＭなどによる不良解析（破壊測定）の場合とは異なり、時間がかかるという問題はない。したがって、本発明によれば、多層配線のＥＭ耐性を正確かつ効率的に評価できるようになる。
【００２５】
また、本発明は容量を利用した非破壊測定であるため、１つの被測定物に対して同じ測定を繰り返して行なうことができる。したがって、本発明（請求項３，４）のように、複数の測定結果に基づいて配線寿命を決定でき、これにより測定のばらつきの影響を小さくでき、より高精度の評価を行なえるようになる。
【００２６】
【発明の実施の形態】
以下、図面を参照しながら本発明の実施の形態（以下、実施形態という）を説明する。
（第１の実施形態）
図１は、本発明の第１の実施形態に係る配線評価装置の基本構成を示す模式図である。
【００２７】
この配線評価装置は、大きく分けて、多層配線構造１と、この多層配線構造１に電流密度１×１０5 〜３×１０6 程度の電流（ストレス電流）を流してＥＭを起こすための電流源２と、多層配線構造１の容量を測定する容量計３と、この容量計３により得られた測定結果に基づいて、ＥＭにより生じた多層配線構造１中のボイドの体積を求め、多層配線構造１の配線寿命を評価するコンピュータ４とから構成されている。
【００２８】
なお、実際には、多層配線構造１にストレス温度を与えるための加熱機構もあるが、省力してある。加熱機構としては、例えばオーブンがあげられる。本実施形態の場合、ストレス温度は１５０〜２５０℃前後で良い。すなわち、従来のＥＭ評価の場合と同程度のストレス温度で良く、加熱機構として特別なものを使用する必要はない。したがって、加熱機構が原因で評価が困難になるという問題はない。
【００２９】
図２に多層配線構造１の平面図、図３に図２の多層配線構造１のＡ−Ａ´断面図、図４に図２の多層配線構造１のＢ−Ｂ´断面図を示す。この多層配線構造１の基本構成は、従来の多層配線構造に容量測定用配線１７を付加したものである。
【００３０】
図中、１１は第１の絶縁膜を示しており、この第１の絶縁膜１１上には第１の試験配線１２が形成されている。この第１の試験配線１２は第２の絶縁膜１３で覆われている。
【００３１】
この第２の絶縁膜１３には第１の試験配線１２に達する接続孔が形成されている。第１の試験配線１２はこの接続孔内に形成された接続プラグ１４を介して第２の試験配線１５に接続されている。この第２の試験配線１５は第３の絶縁膜１６で覆われている。
【００３２】
ここで、第１の試験配線１２は、実際の装置における拡散層（接続孔がコンタクトホールの場合）または下部配線（接続孔がビアホールの場合）に相当するものである。
【００３３】
なお、電流源２の端子を第１および第２の試験配線１２，１５に接続するために、第１および第３の絶縁膜１１，１６にはそれぞれ開口部が形成されることになるが、これらの開口部は省略してある。
【００３４】
ここまでは、従来の多層配線構造と同じである。従来と異なる点は、図４に示すように、評価したい部分の試験配線に絶縁膜を介して容量測定用配線１７が設けられていることにある。
【００３５】
図４（ａ）は、第２の試験配線１５を評価する場合の容量測定用配線１７の配置を示している。容量測定用配線１７は、第３の絶縁膜１６を介して第２の試験配線１５に対して平行に設けられている。
【００３６】
この場合、容量計３の測定端子は、容量測定用配線１７、第２の試験配線１５に接続することになり、それに必要な開口部が絶縁膜１６に形成されることになる。また、第２の試験配線１５にＥＭを起こすために、第２の試験配線１５から第１の試験配線１２に向かってストレス電流を一定期間流す。
【００３７】
一方、図４（ｂ）は、第１の試験配線１２を評価する場合の容量測定用配線１７の配置を示している。容量測定用配線１７は、第２の絶縁膜１３を介して第１の試験配線１２に対して平行に設けられている。
【００３８】
この場合、容量計３の測定端子は、容量測定用配線１７、第１の試験配線１２に接続することになり、それに必要な開口部が絶縁膜１３に形成されることになる。また、第１の試験配線１２にＥＭを起こすために、第２の試験配線１５から第１の試験配線１２に向かってストレス電流を一定期間流す。
【００３９】
ここで、容量測定用配線１７と評価したい試験配線との間の距離は、測定感度を高めるために、ショートの問題が起こらない範囲で、なるべく短くすることが好ましい。
【００４０】
次に容量計３により得られた測定結果に基づいて、ＥＭにより生じた多層配線構造中のボイドの体積を求める方法について説明する。ここでは、第２の試験配線１５中のボイドの体積を求める方法について説明する。
【００４１】
まず、図５に示すように、容量測定用配線１７の配線長をＬ、容量測定用配線１７と第２の試験配線１５との間の距離をｄ、ボイド１８の第２の試験配線１５の長手方向の長さをｌ、第３の絶縁膜１６の誘電率をε0 とする。また、容量測定用配線１７の厚さと第２の試験配線１５の厚さは同じで、それをｔとする。
【００４２】
次に容量測定用配線１７と第３の絶縁膜１６と第２の試験配線１５とで構成されたキャパシタの容量Ｃについて考える。
容量Ｃは、容量測定用配線１７と第２の試験配線１５との対向面積をＳとすると、
Ｃ＝ε0 ・Ｓ／ｄ
となる。
【００４３】
ストレス電流を流す前の容量ＣT0をとすると、Ｓ＝ｔ・Ｌなので、ＣT0＝ε0 ・ｔ・Ｌ／ｄとなる。
一方、ストレス電流を流してから時間がＴｎ経過し、ボイドが形成されているときの容量ＣTnは、Ｓ＝ｔ・（Ｌ−ｌ）なので、ＣTn＝ε0 ・ｔ・（Ｌ−ｌ）／ｄとなる。
【００４４】
以上の結果から、ＣTn／ＣT0＝１−ｌ／Ｌ …（１）
となる。
ここで、容量比ＣTn／ＣT0は容量計３の測定結果から求めることができ、Ｌは既知であることから、（１）式からｌを求めることができる。なお、ＣTnを測定するときにはストレス電流が流れないように、電流源２を図示しない手段によりオフにする。これは測定中に容量が変化するのを防止するためである。
【００４５】
したがって、ボイド１８が第２の試験配線１５の長手方向に沿って一様に成長するとすれば、ボイド１８の体積は、第２の試験配線１５の断面積にｌを乗じたものとなる。以上の計算はコンピュータ４により行なわれる。そして、コンピュータ４は、ボイドの体積つまり配線寿命を提示する。
【００４６】
以上述べたように、本実施形態では、ボイドの体積そのもので配線寿命を定義しているので、抵抗上昇率で定義した配線寿命とは異なり、試験配線が長いほど、見かけ上、配線寿命が長くなるという問題はない。
【００４７】
したがって、本実施形態の配線評価方法は、真の配線寿命を容易に見積ることができる方法であり、従来の抵抗を利用した配線評価方法とは異なり、デバイス設計の繁雑化を招くという問題は無く、実用的なものである。
【００４８】
また、本実施形態によれば、容量比ＣTn／ＣT0を利用することにより、非破壊でボイドの体積を求めることができる。非破壊であることから、同じ多層配線構造について、同じ容量測定を繰り返して行なうことでき、複数の容量比から複数の配線寿命を求めることができる。したがって、これらの相加平均を取ることにより、測定のばらつきの影響を小さくでき、配線寿命を精度高く見積もることが可能となる。
【００４９】
図６に、ストレス温度とストレス電流を流す時間との関係を示す。図から、従来と同程度のストレス温度でも、容量比ＣTn／ＣT0は大きくなるので、感度の高い測定が可能であることが分かる。
【００５０】
なお、本実施形態では、説明を簡単にするために、試験配線の一方の側面のみに容量測定用配線１７を設けたが、図７に示すように、試験配線を囲むように多くの容量測定用配線１７を配置した方がより配線寿命を精度高く見積もることが可能となる。すなわち、各容量測定用配線１７で得られた配線寿命の平均を取ることにより、配線寿命を精度高く見積もることが可能となる。
【００５１】
また、本実施形態では、説明を簡単にするために、試験配線のパターンは配線幅が一定のストライプパターンとしたが、図８に示すように、接続孔の部分で配線幅が広くなるパターンとしても良い。
【００５２】
また、本実施形態では、多層配線構造１を評価システムの一部として説明したが、多層配線構造１を実際のチップ内に組み込んでも良い。すなわち、ダイシングを行なう前のウェハの各チップに多層配線構造１をあらかじめ形成し、ＥＭ評価を行なった後に、ウェハを切断して各チップに分離し、ＥＭ評価で合格したチップを選ぶ（他の実施形態においても同様）。
（第２の実施形態）
図９は本発明の第２の実施形態に係る多層配線構造を示す平面図、図１０は図９の多層配線構造のＡ−Ａ´断面図である。
【００５３】
本実施形態が第１の実施形態と異なる点は、試験用配線１２，１５ではなく、接続プラグ１４のＥＭ耐性を評価することにある。すなわち、本実施形態では、接続プラグ１４の周囲に絶縁膜１３1 を介して容量測定用配線１７が設けられている。
【００５４】
なお、図中、１１1 ，１１2 は絶縁膜を示しており、これら１１1 ，１１2 は図３の第１の絶縁膜１１に相当する。また、１９は接続プラグ、２０は第３の試験配線を示しており、これら１９，２０および試験配線１２は図３の第１の試験配線１２に相当する。このような構成になる理由は、接続プラグ１４と容量測定用配線１７を同一の導電膜をパターニングして形成するからである。
【００５５】
ここで、接続プラグ１４の材料と、接続プラグ１４と接する部分の試験配線１２の材料とは異なっている。このような場合に、ＥＭにより接続プラグ１４にボイド１８が生じる。
【００５６】
具体的には、例えば、接続プラグ１４がＡｌコンタクト、第１の試験配線１２がシリコン基板の表面に形成された拡散層である場合や、接続プラグ１４がＡｌビア、第１の試験配線１２が表面にＴｉＮ等のバリアメタルが形成された下部Ａｌ配線である場合があげられる。
【００５７】
本実施形態でも、第１の実施形態と同様の方法により、接続プラグ１４の寿命を見積もることができ、同様な効果が得られる。
（第３の実施形態）
図１１は、本発明の第３の実施形態に係る多層配線構造を示す断面図であり、図３の断面図に相当するものである。
【００５８】
本実施形態の多層配線構造は、ダマシン配線またはデュアルダマシン配線における配線のＥＭ耐性を評価するためのものであり、第２の試験用配線１５上に絶縁膜１６を介して容量測定用配線１７を設けた点と、溝の底部および側面にライナ材２１を設けた点が第１の実施形態とは異なっている。
【００５９】
ライナー材２１としては、ダマシンプロセスやデュアルダマシンプロセスにおいて使用されるライナー材と同じもの、具体的には、チタン、チタンナイトライド、ニオブまたはタンタルアルミニウム等を用いる。
【００６０】
これらの材料は、接続プラグ１４および第２の試験配線１５の配線材料（例えば、アルミニウム、アルミニウム合金、銅）に比べてＥＭ耐性が高いため、電流を流して図示の如くボイド１８が生じても、ライナー材２１が存在するために、電流は流れ続きボイド１８は図中の右方向に成長する。
【００６１】
このため、第２の試験配線１５と容量測定用配線１７との対向面積は、ボイド１８が成長するほど小さくなる。したがって、第１の実施形態と同様にボイドそのもので配線寿命を定義でき、同様な効果が得られる。
【００６２】
なお、図１１には、第２の試験配線１５がいわゆるＲＩＥ配線（ダマシン配線）のかたちで示されているが、図１２に示すように、デュアルダマシン配線としても良い。この場合、絶縁膜１６の平坦性をより高くでき、より理想に近い平行平板型のキャパシタを構成できるので、より精度の高い測定を行なうことができる。
【００６３】
【発明の効果】
以上詳述したように本発明によれば、配線中のボイドの体積を容量測定により求め、このボイドの体積そのもので配線寿命を定義することにより、正確かつ効率的なＥＭ評価を行なえるようになる。
【図面の簡単な説明】
【図１】本発明の第１の実施形態に係る配線評価装置の基本構成を示す模式図
【図２】多層配線構造を示す平面図
【図３】図２の多層配線構造のＡ−Ａ´断面図
【図４】図２の多層配線構造のＢ−Ｂ´断面図
【図５】試験配線中のボイドの体積を求める方法を説明するための図
【図６】ストレス温度とストレス電流を流す時間との関係を示す図
【図７】第１の実施形態の容量測定用配線の他のパターンを示す平面図
【図８】第１の実施形態の試験配線の他のパターンを示す平面図
【図９】本発明の第２の実施形態に係る多層配線構造を示す平面図
【図１０】図９の多層配線構造のＡ−Ａ´断面図
【図１１】本発明の第３の実施形態に係る多層配線構造を示す断面図
【図１２】図１１の層配線構造の変形例を示す断面図
【図１３】従来の配線評価装置を示す模式図
【符号の説明】
１…多層配線構造
２…電流源（ストレス電流供給手段）
３…容量計（容量測定手段）
４…コンピュータ（評価手段）
１１…第１の絶縁膜
１２…第１の試験配線（第１の配線）
１３…第２の絶縁膜
１４…接続プラグ（接続部材）
１５…第２の試験配線（第２の配線）
１６…第３の絶縁膜
１７…容量測定用配線
１８…ボイド
１９…接続プラグ
２０…第３の試験配線
２１…ライナ材
【発明の属する技術分野】
本発明は、エレクトロマイグレーション耐性の評価に有効な半導体装置、配線評価方法および配線評価装置に関する。
【０００２】
【従来の技術】
近年、コンピューターや通信機器の重要部分には、多数のトランジスタや抵抗等を電気回路を達成するようにむすびつけ、１チップ上に集積化して形成した大規模集積回路（ＬＳＩ）が多用されている。このため、機器全体の性能は、ＬＳＩ単体の性能と大きく結び付いている。ＬＳＩ単体の性能向上は、集積度を高めること、つまり、素子の微細化により実現できる。
【０００３】
素子の微細化が進むと、配線も同時に微細になる。また、ＬＳＩでは高集積化と同時に高速動作が要求され、これにより配線に流れる電流は増加する傾向にある。このような微細化、電流増加により、配線の単位面積当りに流れる電流つまり電流密度は高くなる一方である。
【０００４】
電流密度が高くなると、電流の流れる方向と逆方向に、配線を構成する金属原子が移動し、配線の一部が徐々に細くなり、ついには断線に至ることがある。このような現象はエレクトロマイグレーション（ＥＭ）と呼ばれ、配線の信頼性を決定する重要な要因の１つである。このため、高集積化が進んだＬＳＩにおいては、ＥＭ耐性の評価方法は重要な技術となる。
【０００５】
ＥＭ耐性の評価方法の１つとして、配線の抵抗上昇を利用したものがある。図１３に、その評価システムを示す。これはコンタクトホールまたはビアホールを含む配線のＥＭ耐性を評価するためのものである。
【０００６】
図中、８１は第１の絶縁膜を示しており、この第１の絶縁膜８１上には第１の試験配線８２が形成されている。この第１の試験配線８２は第２の絶縁膜８３で覆われている。この第２の絶縁膜８２には第１の試験配線８２に達する接続孔が形成されている。第１の試験配線８２はこの接続孔内に形成された接続プラグ８４を介して第２の試験配線８５に接続されている。第１の試験配線８２は、実際の装置における拡散層（接続孔がコンタクトホールの場合）または下部配線（接続孔がビアホールの場合）に相当する。
【０００７】
接続プラグ８４から離れた側の第２の試験配線８５の一端から第１の試験配線に向かって一定の電流Ｉを流すと、第２の試験配線８５の他端からボイドが発生し、このボイドは上記一端に沿って成長する。ボイドが成長するに従って抵抗は上昇する。
【０００８】
抵抗の測定は、電流Ｉと、接続プラグ８４下における第１の配線８２の電圧Ｖ１と第２の配線８５の一端における電圧Ｖ２との電圧差により求める。この電圧差は図示しない電圧計を用いて測定する。
【０００９】
そして、電流Ｉを流した始めた時の抵抗をＲ０、電流Ｉを流してからｔ時間経過した時の抵抗をＲｔ、抵抗上昇率を（Ｒｔ／Ｒ０）・１００［％］とした場合に、抵抗上昇率が一定値（例えば１０［％］）に達したときの時間ｔを配線寿命と定義し、この配線寿命でもってＥＭ耐性を評価する。
【００１０】
しかしながら、この種のＥＭ耐性の評価方法には以下のような問題がある。すなわち、第２の試験配線８５が長いほど、同じ抵抗上昇率におけるボイドの体積は大きくなる。したがって、第２の試験配線８５が長いほど、見かけ上、配線寿命が長くなり、配線寿命を正確に評価できなかった。
【００１１】
配線寿命を正確に評価するためには、評価結果から計算によりボイドの体積を求める必要がある。しかし、実際の装置には種々の長さの配線が存在するため、これらの全ての配線について計算を行なうことは、デバイス設計の繁雑化を招くことになり、実用的ではない。
【００１２】
一方、ボイドの体積そのもので配線寿命を定義すれば、第２の試験配線８５が長いほど、見かけ上、配線寿命が長くなるという問題は起こらなくなる。
しかしながら、ボイドの体積を求めるには、ＳＥＭなどによる不良解析（破壊測定）が必要となり、時間がかかるため、効率的ではなかった。
【００１３】
【発明が解決しようとする課題】
上述の如く、従来の多層配線のＥＭ耐性の評価方法の１つとして、配線抵抗の上昇率から配線寿命を評価する方法が知られていた。しかし、この方法では、試験配線が長いほど、見かけ上、配線寿命が長くなり、配線寿命を正確に評価できないという問題があった。
【００１４】
また、このような問題を解決できる方法として、ボイドの体積そのもので配線寿命を定義する方法がある。しかし、この方法では、ＳＥＭなどによる不良解析（破壊測定）が必要となり、時間がかかるため、効率的ではないという問題があった。
【００１５】
本発明は、上記事情を考慮してなされたもので、その目的とするところは、多層配線のＥＭ耐性を正確かつ効率的に評価できる配線評価方法および配線評価装置を提供することにある。
【００１８】
【課題を解決するための手段】
［構成］
上記目的を達成するために、本発明に係る配線評価方法（請求項１）は、第１の配線上に絶縁膜を介して第２の配線が設けられ、かつ前記第１の配線が前記絶縁膜の開口部に形成された接続部材を介して前記第２の配線に接続されてなる多層配線の配線評価方法であって、前記多層配線とともにキャパシタを構成する容量測定用配線を設け、前記多層配線にストレス電流を供給し、前記キャパシタの容量値の変化を利用し、前記多層配線のエレクトロマイグレーション耐性を評価することを特徴とするとを備えたことを特徴とする。
本発明において、下層配線とは、半導体基板の表面に形成された拡散層、または半導体基板上に形成され、前記上層配線よりも下層の導電性膜からなる配線をいう（他の発明においても同様）。
【００１９】
また、本発明に係る他の配線評価方法（請求項２）は、第１の配線上に絶縁膜を介して第２の配線が設けられ、かつ前記第１の配線が前記絶縁膜の開口部に形成された接続部材を介して前記第２の配線に接続されてなる多層配線の配線評価方法であって、前記多層配線とともにキャパシタを構成する容量測定用配線を設け、前記多層配線にストレス電流を一定期間供給した後、前記ストレス電流の供給を停止した状態で前記キャパシタの容量値を測定し、この容量値と前記ストレス電流を供給する前の前記多層配線の容量値との比から、前記ストレス電流の供給により前記多層配線中に生じたボイドの体積を求め、このボイドの体積に基づいて前記多層配線のエレクトロマイグレーション耐性を評価することを特徴とする。
【００２０】
また、本発明に係る他の配線評価方法（請求項３）は、第１の配線上に絶縁膜を介して第２の配線が設けられ、かつ前記第１の配線が前記絶縁膜の開口部に形成された接続部材を介して前記第２の配線に接続されてなる多層配線の配線評価方法であって、前記多層配線とともにキャパシタを構成する容量測定用配線を設け、前記多層配線にストレス電流を一定供給した後、前記ストレス電流の供給を停止した状態で前記キャパシタの容量値を測定する第１の工程と、この容量値と前記ストレス電流を供給する前の前記多層配線の初期容量値との比から、前記ストレス電流の供給により前記多層配線中に生じたボイドの体積を求める第２の工程と、前記ストレス電流の供給を開始し、前記多層配線にストレス電流を一定供給した後、前記ストレス電流の供給を停止した状態で前記キャパシタの容量値を測定する第３の工程と、この容量値と前記初期容量値との比から、前記ストレス電流の供給により前記多層配線中に生じたボイドの体積を求める第４の工程を含み、前記第３の工程と前記第４の工程を少なくとも１回以上繰り返して、複数回ボイドの体積を求め、これらの複数個のボイドの体積に基づいて前記多層配線のエレクトロマイグレーション耐性を評価することを特徴とする。
【００２１】
具体的には、例えば、前記複数個のボイドの体積を相加平均して得られる平均体積を基づいて前記多層配線のエレクトロマイグレーション耐性を評価する（請求項３）。
【００２２】
また、本発明において、前記容量測定用配線は、前記第１の配線、前記第２の配線または前記接続部材の少なくとも一部分を囲むように配置する（請求項５）。
【００２３】
また、本発明に係る配線評価装置（請求項６）は、第１の配線上に絶縁膜を介して第２の配線が設けられ、かつ前記第１の配線が前記絶縁膜の開口部に形成された接続部材を介して前記第２の配線に接続されてなる多層配線のエレクトロマイグレーション耐性を評価する配線評価装置であって、前記多層配線とともにキャパシタを構成する容量測定用配線と、前記多層配線にストレス電流を供給するストレス電流供給手段と、前記キャパシタの容量を測定する容量測定手段と、この容量測定手段により得られた測定データを用い、前記多層配線のエレクトロマイグレーション耐性を評価する評価手段とを備えていることを特徴とする。
【００２４】
［作用］
本発明（請求項１〜６）によれば、ボイドの体積そのもので配線寿命を定義できるので、配線抵抗の上昇率から配線寿命を評価する場合とは異なり、試験配線が長いほど、見かけ上、配線寿命が長くなるという問題はない。また、ボイドの体積を求めるのに容量を利用しているので、ＳＥＭなどによる不良解析（破壊測定）の場合とは異なり、時間がかかるという問題はない。したがって、本発明によれば、多層配線のＥＭ耐性を正確かつ効率的に評価できるようになる。
【００２５】
また、本発明は容量を利用した非破壊測定であるため、１つの被測定物に対して同じ測定を繰り返して行なうことができる。したがって、本発明（請求項３，４）のように、複数の測定結果に基づいて配線寿命を決定でき、これにより測定のばらつきの影響を小さくでき、より高精度の評価を行なえるようになる。
【００２６】
【発明の実施の形態】
以下、図面を参照しながら本発明の実施の形態（以下、実施形態という）を説明する。
（第１の実施形態）
図１は、本発明の第１の実施形態に係る配線評価装置の基本構成を示す模式図である。
【００２７】
この配線評価装置は、大きく分けて、多層配線構造１と、この多層配線構造１に電流密度１×１０5 〜３×１０6 程度の電流（ストレス電流）を流してＥＭを起こすための電流源２と、多層配線構造１の容量を測定する容量計３と、この容量計３により得られた測定結果に基づいて、ＥＭにより生じた多層配線構造１中のボイドの体積を求め、多層配線構造１の配線寿命を評価するコンピュータ４とから構成されている。
【００２８】
なお、実際には、多層配線構造１にストレス温度を与えるための加熱機構もあるが、省力してある。加熱機構としては、例えばオーブンがあげられる。本実施形態の場合、ストレス温度は１５０〜２５０℃前後で良い。すなわち、従来のＥＭ評価の場合と同程度のストレス温度で良く、加熱機構として特別なものを使用する必要はない。したがって、加熱機構が原因で評価が困難になるという問題はない。
【００２９】
図２に多層配線構造１の平面図、図３に図２の多層配線構造１のＡ−Ａ´断面図、図４に図２の多層配線構造１のＢ−Ｂ´断面図を示す。この多層配線構造１の基本構成は、従来の多層配線構造に容量測定用配線１７を付加したものである。
【００３０】
図中、１１は第１の絶縁膜を示しており、この第１の絶縁膜１１上には第１の試験配線１２が形成されている。この第１の試験配線１２は第２の絶縁膜１３で覆われている。
【００３１】
この第２の絶縁膜１３には第１の試験配線１２に達する接続孔が形成されている。第１の試験配線１２はこの接続孔内に形成された接続プラグ１４を介して第２の試験配線１５に接続されている。この第２の試験配線１５は第３の絶縁膜１６で覆われている。
【００３２】
ここで、第１の試験配線１２は、実際の装置における拡散層（接続孔がコンタクトホールの場合）または下部配線（接続孔がビアホールの場合）に相当するものである。
【００３３】
なお、電流源２の端子を第１および第２の試験配線１２，１５に接続するために、第１および第３の絶縁膜１１，１６にはそれぞれ開口部が形成されることになるが、これらの開口部は省略してある。
【００３４】
ここまでは、従来の多層配線構造と同じである。従来と異なる点は、図４に示すように、評価したい部分の試験配線に絶縁膜を介して容量測定用配線１７が設けられていることにある。
【００３５】
図４（ａ）は、第２の試験配線１５を評価する場合の容量測定用配線１７の配置を示している。容量測定用配線１７は、第３の絶縁膜１６を介して第２の試験配線１５に対して平行に設けられている。
【００３６】
この場合、容量計３の測定端子は、容量測定用配線１７、第２の試験配線１５に接続することになり、それに必要な開口部が絶縁膜１６に形成されることになる。また、第２の試験配線１５にＥＭを起こすために、第２の試験配線１５から第１の試験配線１２に向かってストレス電流を一定期間流す。
【００３７】
一方、図４（ｂ）は、第１の試験配線１２を評価する場合の容量測定用配線１７の配置を示している。容量測定用配線１７は、第２の絶縁膜１３を介して第１の試験配線１２に対して平行に設けられている。
【００３８】
この場合、容量計３の測定端子は、容量測定用配線１７、第１の試験配線１２に接続することになり、それに必要な開口部が絶縁膜１３に形成されることになる。また、第１の試験配線１２にＥＭを起こすために、第２の試験配線１５から第１の試験配線１２に向かってストレス電流を一定期間流す。
【００３９】
ここで、容量測定用配線１７と評価したい試験配線との間の距離は、測定感度を高めるために、ショートの問題が起こらない範囲で、なるべく短くすることが好ましい。
【００４０】
次に容量計３により得られた測定結果に基づいて、ＥＭにより生じた多層配線構造中のボイドの体積を求める方法について説明する。ここでは、第２の試験配線１５中のボイドの体積を求める方法について説明する。
【００４１】
まず、図５に示すように、容量測定用配線１７の配線長をＬ、容量測定用配線１７と第２の試験配線１５との間の距離をｄ、ボイド１８の第２の試験配線１５の長手方向の長さをｌ、第３の絶縁膜１６の誘電率をε0 とする。また、容量測定用配線１７の厚さと第２の試験配線１５の厚さは同じで、それをｔとする。
【００４２】
次に容量測定用配線１７と第３の絶縁膜１６と第２の試験配線１５とで構成されたキャパシタの容量Ｃについて考える。
容量Ｃは、容量測定用配線１７と第２の試験配線１５との対向面積をＳとすると、
Ｃ＝ε0 ・Ｓ／ｄ
となる。
【００４３】
ストレス電流を流す前の容量ＣT0をとすると、Ｓ＝ｔ・Ｌなので、ＣT0＝ε0 ・ｔ・Ｌ／ｄとなる。
一方、ストレス電流を流してから時間がＴｎ経過し、ボイドが形成されているときの容量ＣTnは、Ｓ＝ｔ・（Ｌ−ｌ）なので、ＣTn＝ε0 ・ｔ・（Ｌ−ｌ）／ｄとなる。
【００４４】
以上の結果から、ＣTn／ＣT0＝１−ｌ／Ｌ …（１）
となる。
ここで、容量比ＣTn／ＣT0は容量計３の測定結果から求めることができ、Ｌは既知であることから、（１）式からｌを求めることができる。なお、ＣTnを測定するときにはストレス電流が流れないように、電流源２を図示しない手段によりオフにする。これは測定中に容量が変化するのを防止するためである。
【００４５】
したがって、ボイド１８が第２の試験配線１５の長手方向に沿って一様に成長するとすれば、ボイド１８の体積は、第２の試験配線１５の断面積にｌを乗じたものとなる。以上の計算はコンピュータ４により行なわれる。そして、コンピュータ４は、ボイドの体積つまり配線寿命を提示する。
【００４６】
以上述べたように、本実施形態では、ボイドの体積そのもので配線寿命を定義しているので、抵抗上昇率で定義した配線寿命とは異なり、試験配線が長いほど、見かけ上、配線寿命が長くなるという問題はない。
【００４７】
したがって、本実施形態の配線評価方法は、真の配線寿命を容易に見積ることができる方法であり、従来の抵抗を利用した配線評価方法とは異なり、デバイス設計の繁雑化を招くという問題は無く、実用的なものである。
【００４８】
また、本実施形態によれば、容量比ＣTn／ＣT0を利用することにより、非破壊でボイドの体積を求めることができる。非破壊であることから、同じ多層配線構造について、同じ容量測定を繰り返して行なうことでき、複数の容量比から複数の配線寿命を求めることができる。したがって、これらの相加平均を取ることにより、測定のばらつきの影響を小さくでき、配線寿命を精度高く見積もることが可能となる。
【００４９】
図６に、ストレス温度とストレス電流を流す時間との関係を示す。図から、従来と同程度のストレス温度でも、容量比ＣTn／ＣT0は大きくなるので、感度の高い測定が可能であることが分かる。
【００５０】
なお、本実施形態では、説明を簡単にするために、試験配線の一方の側面のみに容量測定用配線１７を設けたが、図７に示すように、試験配線を囲むように多くの容量測定用配線１７を配置した方がより配線寿命を精度高く見積もることが可能となる。すなわち、各容量測定用配線１７で得られた配線寿命の平均を取ることにより、配線寿命を精度高く見積もることが可能となる。
【００５１】
また、本実施形態では、説明を簡単にするために、試験配線のパターンは配線幅が一定のストライプパターンとしたが、図８に示すように、接続孔の部分で配線幅が広くなるパターンとしても良い。
【００５２】
また、本実施形態では、多層配線構造１を評価システムの一部として説明したが、多層配線構造１を実際のチップ内に組み込んでも良い。すなわち、ダイシングを行なう前のウェハの各チップに多層配線構造１をあらかじめ形成し、ＥＭ評価を行なった後に、ウェハを切断して各チップに分離し、ＥＭ評価で合格したチップを選ぶ（他の実施形態においても同様）。
（第２の実施形態）
図９は本発明の第２の実施形態に係る多層配線構造を示す平面図、図１０は図９の多層配線構造のＡ−Ａ´断面図である。
【００５３】
本実施形態が第１の実施形態と異なる点は、試験用配線１２，１５ではなく、接続プラグ１４のＥＭ耐性を評価することにある。すなわち、本実施形態では、接続プラグ１４の周囲に絶縁膜１３1 を介して容量測定用配線１７が設けられている。
【００５４】
なお、図中、１１1 ，１１2 は絶縁膜を示しており、これら１１1 ，１１2 は図３の第１の絶縁膜１１に相当する。また、１９は接続プラグ、２０は第３の試験配線を示しており、これら１９，２０および試験配線１２は図３の第１の試験配線１２に相当する。このような構成になる理由は、接続プラグ１４と容量測定用配線１７を同一の導電膜をパターニングして形成するからである。
【００５５】
ここで、接続プラグ１４の材料と、接続プラグ１４と接する部分の試験配線１２の材料とは異なっている。このような場合に、ＥＭにより接続プラグ１４にボイド１８が生じる。
【００５６】
具体的には、例えば、接続プラグ１４がＡｌコンタクト、第１の試験配線１２がシリコン基板の表面に形成された拡散層である場合や、接続プラグ１４がＡｌビア、第１の試験配線１２が表面にＴｉＮ等のバリアメタルが形成された下部Ａｌ配線である場合があげられる。
【００５７】
本実施形態でも、第１の実施形態と同様の方法により、接続プラグ１４の寿命を見積もることができ、同様な効果が得られる。
（第３の実施形態）
図１１は、本発明の第３の実施形態に係る多層配線構造を示す断面図であり、図３の断面図に相当するものである。
【００５８】
本実施形態の多層配線構造は、ダマシン配線またはデュアルダマシン配線における配線のＥＭ耐性を評価するためのものであり、第２の試験用配線１５上に絶縁膜１６を介して容量測定用配線１７を設けた点と、溝の底部および側面にライナ材２１を設けた点が第１の実施形態とは異なっている。
【００５９】
ライナー材２１としては、ダマシンプロセスやデュアルダマシンプロセスにおいて使用されるライナー材と同じもの、具体的には、チタン、チタンナイトライド、ニオブまたはタンタルアルミニウム等を用いる。
【００６０】
これらの材料は、接続プラグ１４および第２の試験配線１５の配線材料（例えば、アルミニウム、アルミニウム合金、銅）に比べてＥＭ耐性が高いため、電流を流して図示の如くボイド１８が生じても、ライナー材２１が存在するために、電流は流れ続きボイド１８は図中の右方向に成長する。
【００６１】
このため、第２の試験配線１５と容量測定用配線１７との対向面積は、ボイド１８が成長するほど小さくなる。したがって、第１の実施形態と同様にボイドそのもので配線寿命を定義でき、同様な効果が得られる。
【００６２】
なお、図１１には、第２の試験配線１５がいわゆるＲＩＥ配線（ダマシン配線）のかたちで示されているが、図１２に示すように、デュアルダマシン配線としても良い。この場合、絶縁膜１６の平坦性をより高くでき、より理想に近い平行平板型のキャパシタを構成できるので、より精度の高い測定を行なうことができる。
【００６３】
【発明の効果】
以上詳述したように本発明によれば、配線中のボイドの体積を容量測定により求め、このボイドの体積そのもので配線寿命を定義することにより、正確かつ効率的なＥＭ評価を行なえるようになる。
【図面の簡単な説明】
【図１】本発明の第１の実施形態に係る配線評価装置の基本構成を示す模式図
【図２】多層配線構造を示す平面図
【図３】図２の多層配線構造のＡ−Ａ´断面図
【図４】図２の多層配線構造のＢ−Ｂ´断面図
【図５】試験配線中のボイドの体積を求める方法を説明するための図
【図６】ストレス温度とストレス電流を流す時間との関係を示す図
【図７】第１の実施形態の容量測定用配線の他のパターンを示す平面図
【図８】第１の実施形態の試験配線の他のパターンを示す平面図
【図９】本発明の第２の実施形態に係る多層配線構造を示す平面図
【図１０】図９の多層配線構造のＡ−Ａ´断面図
【図１１】本発明の第３の実施形態に係る多層配線構造を示す断面図
【図１２】図１１の層配線構造の変形例を示す断面図
【図１３】従来の配線評価装置を示す模式図
【符号の説明】
１…多層配線構造
２…電流源（ストレス電流供給手段）
３…容量計（容量測定手段）
４…コンピュータ（評価手段）
１１…第１の絶縁膜
１２…第１の試験配線（第１の配線）
１３…第２の絶縁膜
１４…接続プラグ（接続部材）
１５…第２の試験配線（第２の配線）
１６…第３の絶縁膜
１７…容量測定用配線
１８…ボイド
１９…接続プラグ
２０…第３の試験配線
２１…ライナ材
Claims (6)
- 第１の配線上に絶縁膜を介して第２の配線が設けられ、かつ前記第１の配線が前記絶縁膜の開口部に形成された接続部材を介して前記第２の配線に接続されてなる多層配線の配線評価方法であって、前記多層配線とともにキャパシタを構成する容量測定用配線を設け、前記多層配線にストレス電流を供給し、前記キャパシタの容量値の変化を利用し、前記多層配線のエレクトロマイグレーション耐性を評価することを特徴とする配線評価方法。
- 第１の配線上に絶縁膜を介して第２の配線が設けられ、かつ前記第１の配線が前記絶縁膜の開口部に形成された接続部材を介して前記第２の配線に接続されてなる多層配線の配線評価方法であって、前記多層配線とともにキャパシタを構成する容量測定用配線を設け、前記多層配線にストレス電流を一定期間供給した後、前記ストレス電流の供給を停止した状態で前記キャパシタの容量値を測定し、この容量値と前記ストレス電流を供給する前の前記多層配線の容量値との比から、前記ストレス電流の供給により前記多層配線中に生じたボイドの体積を求め、このボイドの体積に基づいて前記多層配線のエレクトロマイグレーション耐性を評価することを特徴とする配線評価方法。
- 第１の配線上に絶縁膜を介して第２の配線が設けられ、かつ前記第１の配線が前記絶縁膜の開口部に形成された接続部材を介して前記第２の配線に接続されてなる多層配線の配線評価方法であって、前記多層配線とともにキャパシタを構成する容量測定用配線を設け、前記多層配線にストレス電流を一定供給した後、前記ストレス電流の供給を停止した状態で前記キャパシタの容量値を測定する第１の工程と、この容量値と前記ストレス電流を供給する前の前記多層配線の初期容量値との比から、前記ストレス電流の供給により前記多層配線中に生じたボイドの体積を求める第２の工程と、前記ストレス電流の供給を開始し、前記多層配線にストレス電流を一定供給した後、前記ストレス電流の供給を停止した状態で前記キャパシタの容量値を測定する第３の工程と、この容量値と前記初期容量値との比から、前記ストレス電流の供給により前記多層配線中に生じたボイドの体積を求める第４の工程を含み、前記第３の工程と前記第４の工程を少なくとも１回以上繰り返して、複数回ボイドの体積を求め、これらの複数個のボイドの体積に基づいて前記多層配線のエレクトロマイグレーション耐性を評価することを特徴とする配線評価方法。
- 前記複数個のボイドの体積を相加平均して得られる平均体積に基づいて前記多層配線のエレクトロマイグレーション耐性を評価することを特徴とする請求項３に記載の配線評価方法。
- 前記容量測定用配線は、前記第１の配線、前記第２の配線または前記接続部材の少なくとも一部分を囲むように配置されていることを特徴とする請求項１ないし請求項３のいずれかに記載の配線評価方法。
- 第１の配線上に絶縁膜を介して第２の配線が設けられ、かつ前記第１の配線が前記絶縁膜の開口部に形成された接続部材を介して前記第２の配線に接続されてなる多層配線のエレクトロマイグレーション耐性を評価する配線評価装置であって、前記多層配線とともにキャパシタを構成する容量測定用配線と、前記多層配線にストレス電流を供給するストレス電流供給手段と、前記キャパシタの容量を測定する容量測定手段と、この容量測定手段により得られた測定データを用い、前記多層配線のエレクトロマイグレーション耐性を評価する評価手段とを具備してなることを特徴とする配線評価装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17169697A JP3682151B2 (ja) | 1997-06-27 | 1997-06-27 | 配線評価方法および配線評価装置 |
| US09/104,276 US6091080A (en) | 1997-06-27 | 1998-06-25 | Evaluation method for wirings of semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17169697A JP3682151B2 (ja) | 1997-06-27 | 1997-06-27 | 配線評価方法および配線評価装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1116969A JPH1116969A (ja) | 1999-01-22 |
| JP3682151B2 true JP3682151B2 (ja) | 2005-08-10 |
Family
ID=15928000
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17169697A Expired - Fee Related JP3682151B2 (ja) | 1997-06-27 | 1997-06-27 | 配線評価方法および配線評価装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6091080A (ja) |
| JP (1) | JP3682151B2 (ja) |
Families Citing this family (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6197685B1 (en) * | 1997-07-11 | 2001-03-06 | Matsushita Electronics Corporation | Method of producing multilayer wiring device with offset axises of upper and lower plugs |
| DE10058078C1 (de) * | 2000-11-23 | 2002-04-11 | Infineon Technologies Ag | Integrierte Schaltungsanordnung mit Analysierschutz und Verfahren zur Herstellung der Anordnung |
| US6489684B1 (en) | 2001-05-14 | 2002-12-03 | Taiwan Semiconductor Manufacturing Company | Reduction of electromigration in dual damascene connector |
| JP3649683B2 (ja) * | 2001-09-18 | 2005-05-18 | 株式会社半導体理工学研究センター | プロセス変数同定方法、プロセス変数同定装置、及び評価用試料 |
| US6603321B2 (en) | 2001-10-26 | 2003-08-05 | International Business Machines Corporation | Method and apparatus for accelerated determination of electromigration characteristics of semiconductor wiring |
| KR100570070B1 (ko) * | 2003-11-18 | 2006-04-10 | 매그나칩 반도체 유한회사 | 습기창을 구비한 구리배선의 신뢰성 측정용 테스트패턴 및그 제조 방법 |
| US7119545B2 (en) * | 2004-09-29 | 2006-10-10 | International Business Machines Corporation | Capacitive monitors for detecting metal extrusion during electromigration |
| DE102006025365B4 (de) * | 2006-05-31 | 2010-10-07 | Advanced Micro Devices, Inc., Sunnyvale | Teststruktur zum Abschätzen von Elektromigrationseffekten, die durch poröse Barrierenmaterialien hervorgerufen werden |
| CN103033740B (zh) * | 2012-12-20 | 2015-08-26 | 工业和信息化部电子第五研究所 | 集成电路的电迁移预警电路 |
| RU2573176C2 (ru) * | 2014-02-06 | 2016-01-20 | Открытое акционерное общество "Ангстрем-Т" | Способ оценки надежности металлической разводки интегральных схем |
| US10103068B2 (en) * | 2015-06-18 | 2018-10-16 | Globalfoundries Inc. | Detecting a void between a via and a wiring line |
| US11099230B2 (en) | 2017-11-30 | 2021-08-24 | International Business Machines Corporation | Electromigration test structures for void localization |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4620145A (en) * | 1984-08-20 | 1986-10-28 | General Electric Company | Non-destructive detection of voids in plastic materials |
| JPH06295950A (ja) * | 1993-04-08 | 1994-10-21 | Matsushita Electron Corp | 半導体装置の配線評価方法 |
| FR2714528B1 (fr) * | 1993-12-27 | 1996-03-15 | Sgs Thomson Microelectronics | Structure de test de circuit intégré. |
| US5777486A (en) * | 1994-10-03 | 1998-07-07 | United Microelectronics Corporation | Electromigration test pattern simulating semiconductor components |
| JP2666774B2 (ja) * | 1995-06-15 | 1997-10-22 | 日本電気株式会社 | エレクトロマイグレーション評価用ｔｅｇ |
| US5686759A (en) * | 1995-09-29 | 1997-11-11 | Intel Corporation | Integrated circuit package with permanent identification of device characteristics and method for adding the same |
| US5757027A (en) * | 1995-11-06 | 1998-05-26 | International Business Machines Corporation | Semiconductor wafer testing method and apparatus |
| JPH09246342A (ja) * | 1996-03-11 | 1997-09-19 | Sony Corp | エレクトロマイグレーション評価方法及び装置 |
| JPH10135298A (ja) * | 1996-10-31 | 1998-05-22 | Mitsubishi Electric Corp | 配線の信頼性評価装置及びその方法 |
| JPH11204607A (ja) * | 1998-01-08 | 1999-07-30 | Oki Electric Ind Co Ltd | 半導体集積回路のｅｍ寿命測定用構造及び測定方法 |
| JPH11214628A (ja) * | 1998-01-23 | 1999-08-06 | Sony Corp | 半導体装置の配線試験方法、配線試験回路および配線試験装置 |
-
1997
- 1997-06-27 JP JP17169697A patent/JP3682151B2/ja not_active Expired - Fee Related
-
1998
- 1998-06-25 US US09/104,276 patent/US6091080A/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US6091080A (en) | 2000-07-18 |
| JPH1116969A (ja) | 1999-01-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3682151B2 (ja) | 配線評価方法および配線評価装置 | |
| US6403389B1 (en) | Method for determining on-chip sheet resistivity | |
| US6320391B1 (en) | Interconnection device for low and high current stress electromigration and correlation study | |
| KR100582831B1 (ko) | 반도체 배선의 전자이동특성의 가속화된 결정을 위한 방법및 장치 | |
| US6066561A (en) | Apparatus and method for electrical determination of delamination at one or more interfaces within a semiconductor wafer | |
| US6897475B2 (en) | Test structure and related methods for evaluating stress-induced voiding | |
| US6278129B1 (en) | Corrosion sensitivity structures for vias and contact holes in integrated circuits | |
| JP2974068B1 (ja) | エレクトロマイグレーション試験用半導体素子 | |
| US6784000B2 (en) | Method for measurement of electromigration in semiconductor integrated circuits | |
| JPH11214628A (ja) | 半導体装置の配線試験方法、配線試験回路および配線試験装置 | |
| US6013952A (en) | Structure and method for measuring interface resistance in multiple interface contacts and via structures in semiconductor devices | |
| JP3741885B2 (ja) | 半導体素子の金属配線パッケージレベルテストパターン及びテスト方法 | |
| US6770847B2 (en) | Method and system for Joule heating characterization | |
| KR100295916B1 (ko) | 최소 영역 디자인 룰 측정을 위한 테스트 구조 및 그 방법 | |
| US20040155316A1 (en) | Evaluation wiring pattern and evaluation method for evaluating reliability of semiconductor device, and semiconductor device having the same pattern | |
| JP3521564B2 (ja) | 半導体装置 | |
| US6736699B2 (en) | Electrolytic polishing apparatus, electrolytic polishing method and wafer subject to polishing | |
| KR100272663B1 (ko) | 배선층의 신뢰성 측정방법 | |
| CN113471173B (zh) | 测试结构及测试方法 | |
| Gill et al. | Predicting thermal behavior of interconnects | |
| US7271047B1 (en) | Test structure and method for measuring the resistance of line-end vias | |
| JP2867525B2 (ja) | コンタクトホール・エレクトロマイグレーション試験デバイスおよびその製造方法 | |
| JPH07235577A (ja) | 配線評価装置およびその使用方法 | |
| JPH04324951A (ja) | 半導体装置 | |
| CN116294979A (zh) | 半导体测试结构及测试方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050208 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050215 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050418 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050517 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050520 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090527 Year of fee payment: 4 |
|
| LAPS | Cancellation because of no payment of annual fees |