JP3649683B2 - プロセス変数同定方法、プロセス変数同定装置、及び評価用試料 - Google Patents
プロセス変数同定方法、プロセス変数同定装置、及び評価用試料 Download PDFInfo
- Publication number
- JP3649683B2 JP3649683B2 JP2001283932A JP2001283932A JP3649683B2 JP 3649683 B2 JP3649683 B2 JP 3649683B2 JP 2001283932 A JP2001283932 A JP 2001283932A JP 2001283932 A JP2001283932 A JP 2001283932A JP 3649683 B2 JP3649683 B2 JP 3649683B2
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- capacitance
- wiring layer
- pitch
- inter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/36—Circuit design at the analogue level
- G06F30/367—Design verification, e.g. using simulation, simulation program with integrated circuit emphasis [SPICE], direct methods or relaxation methods
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Evolutionary Computation (AREA)
- General Engineering & Computer Science (AREA)
- Geometry (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Manufacturing & Machinery (AREA)
- Power Engineering (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Semiconductor Integrated Circuits (AREA)
Description
【発明の属する技術分野】
本発明は、多層配線構造における層間絶縁膜の構造定数及び材料定数を求めるためのプロセス変数同定方法及びプロセス変数同定装置、並びにこのプロセス変数同定方法に用いられる評価試料に関する。
【0002】
【従来の技術】
従来配線間容量の計算は種々の配線構造に対して2次元又は3次元の電界解析を行うことにより実施されてきた。この場合事前に層間絶縁膜の実効誘電率と膜厚及び電極形状、さらに多層絶縁膜の場合にはその3次元形状が事前に分かっている必用があった。この構造定数と材料定数は従来理想的に配線構造に依存せず、一定と仮定され代表的なテスト構造(TEG)を断面TEMで測定したり、大面積のTEGから得られた電気的容量値から類推したりする手段で同定していた。
【0003】
【発明が解決しようとする課題】
上述した方法ではTEGに大面積を必要とするだけでなく、極めて薄い層間絶縁膜の測定精度によって、材料定数(実効誘電率)の抽出誤差が決まるため正確な評価が出来ないという問題があった。
【0004】
さらに微細なピッチ配線間に形成された絶縁膜の材料定数は、大面積の平行平板間に形成された材料定数と異なる〔材質が異なる〕ことが予想されている。しかし、ピッチ配線間に形成された絶縁膜の材料定数を測定することは従来不可能であった。また実際の微細配線では配線構造が理想的には矩形に必ずしもなるとはいえないが、この断面構造の同定その配線間絶縁膜の材料定数に与える影響の解析、測定は不可能になってきた。
【0005】
更に断面TEMで正確に測定しようとすると測定するサンプルを作るのに多大な時間と労力とを要し、従って数多くのサンプルを使った分布まで評価することは事実上不可能であった。
【0006】
本発明の目的は、多層配線構造における層間絶縁膜の材料定数及び構造定数を正確に求められるプロセス変数同定方法及びプロセス変数同定装置、並びにこのプロセス変数同定方法に用いられる評価用試料を提供することにある。
【0007】
【課題を解決するための手段】
本発明は、上記目的を達成するために以下のように構成されている。
【0008】
(1)本発明に係わるプロセス変数同定方法は、平面電極からなる第1の配線層と、第1の平面電極上に配置され、幅Wの複数のピッチ配線がピッチPで配置された第2の配線層と、第2の配線層上に配置され、平面電極からなる第3の配線層と、第1〜3の配線層をそれぞれ絶縁分離する複数の層間絶縁膜とを具備する多層配線構造に対して、少なくとも各層間絶縁膜の構造変数及び材料定数を含むプロセス変数から配線間容量を計算するステップと、求められた配線間容量と前記プロセス変数との関係から、前記プロセス変数を変数とし配線間容量を応答変数とする関数式にモデル化するステップと、前記ピッチ配線の幅又はピッチが異なる多層配線構造を複数作成し、作成された各多層配線構造から配線間容量を測定するステップと、モデル化された関数式に基づいて、測定された配線間容量から実際に形成された多層配線構造の前記プロセス変数を同定するステップとを含むことを特徴とする。
【0009】
(2)本発明に係わるプロセス変数同定方法は、平面電極からなる第1の配線層と、第1の平面電極上に配置され、幅Wの複数のピッチ配線がピッチPで配置された第2の配線層と、第2の配線層上に配置され、平面電極からなる第3の配線層と、第1〜3の配線層をそれぞれ絶縁分離する複数の層間絶縁膜とを具備する多層配線構造における、各層間絶縁膜の構造変数及び材料定数と各配線層間の容量との関係とを複数算出するステップと、実際に形成された前記多層配線構造の各配線間の配線間容量を測定するステップと、算出された配線間容量から測定された容量に一致する配線間容量を選び、選ばれた配線間容量に対応するプロセス変数を実際に形成された多層配線構造のプロセス変数として同定するステップとを含むことを特徴とする。
【0010】
(3)本発明に係わるプロセス変数同定装置は、平面電極からなる第1の配線層と、第1の平面電極上に配置され、幅Wの複数のピッチ配線がピッチPで配置された第2の配線層と、第2の配線層上に配置され、平面電極からなる第3の配線層と、第1〜3の配線層をそれぞれ絶縁分離する複数の層間絶縁膜とを具備する多層配線構造に対して、少なくとも各層間絶縁膜の幾何学形状及び材料定数を含むプロセス変数から配線間容量を計算する容量算出部と、求められた配線間容量と前記プロセス変数との関係から、前記プロセス変数を変数とし配線間容量を応答変数とする関数式にモデル化する関数式生成部と、実際に形成された前記多層配線構造から各配線間の配線間容量を測定する配線間容量測定部と、前記関数式生成部でモデル化された関数式と、前記配線間容量測定部で測定された配線間容量とから前記プロセス変数を同定する手段とを具備してなることを特徴とする。
【0011】
(4)本発明に係わるプロセス変数同定装置は、平面電極からなる第1の配線層と、第1の平面電極上に配置され、幅Wの複数のピッチ配線がピッチPで配置された第2の配線層と、第2の配線層上に配置され、平面電極からなる第3の配線層と、第1〜3の配線層をそれぞれ絶縁分離する複数の層間絶縁膜とを具備する多層配線構造における、少なくとも各層間絶縁膜の幾何学形状及び材料定数を含むプロセス変数と各配線層間の容量との関係とを複数算出する容量算出部と、実際に形成された前記多層配線構造から各配線間の配線間容量を測定する容量測定部と、前記容量測定部で測定された配線間容量に一致する配線間容量を前記容量算出部で算出された配線間容量から選び、同定された配線間容量に基づいて、実際に形成された多層配線構造の前記プロセス変数を同定する同定部とを具備してなることを特徴とする
(5)本発明に係わる評価用試料は、平面電極からなる第1の配線層と、第1の平面電極上に配置され、複数のピッチ配線が所定のピッチで配置された第2の配線層と、第2の配線層上に配置され、平面電極からなる第3の配線層と、第1〜3の配線層をそれぞれ絶縁分離する複数層の層間絶縁膜とを含むTEGを具備する評価用試料であって、前記ピッチ配線の幅又はピッチがそれぞれ異なる複数のTEGを具備してなることを特徴とする。
【0012】
【発明の実施の形態】
本発明の実施の形態を以下に図面を参照して説明する。
【0013】
(第1の実施形態)
図1は、本発明の第1の実施形態に係わる評価用試料に形成されたTEGの概略構成を示す断面図である。
図示されない基板上に平面電極からなる第1の配線層101が形成されている。第1の配線層101上に第1の層間絶縁膜102形成されている。第1の層間絶縁膜102上に複数の第2の配線層103が形成されている。第1の層間絶縁膜102上、且つ第2の配線層103間に第2の層間絶縁膜104(104a〜104c)が形成されている。第2の配線層103及び第2の層間絶縁膜104上に、第3の層間絶縁膜105が形成されている。第3の層間絶縁膜105上に、第4の層間絶縁膜106が形成されている。第4の層間絶縁膜106上に平面電極からなる第3の配線層107が形成されている。
【0014】
なお、図1(a)〜(c)に示すTEGにおいて、第2の配線層103の幅Wは同一に設計されている。ただし、図1(a)〜(c)に示すTEGにおいて、各第2の層間絶縁膜104a〜104cの幅が異なり、第2の配線層103のピッチが異なっている。本実施形態では、図1(a)に示すTEG中の第2の配線層103はピッチPで、図1(b)に示すTEG中の第2の配線層はピッチ2P、図1(c)に示すTEG中の第2の配線層はピッチ3Pで配置されるようにマスクが設計されている。しかし、露光工程における近接効果等において、実際にサンプルに形成される配線幅Wは、それぞれW+ΔWとなる。このズレ量ΔWは、使用した露光装置等によって変化する変数である。
【0015】
また、第1の層間絶縁膜102の膜厚膜厚T1,誘電率ε1、第2の層間絶縁膜104の膜厚T2,誘電率ε2、第3の層間絶縁膜105の膜厚T3,誘電率ε3、第4の層間絶縁膜106の膜厚T4,誘電率ε4はそれぞれ不明である。
【0016】
このような構造で各サンプルには電気的な容量が4種類形成される。従って3種類のTEGによって合計12種の容量が計測できる。第1の配線層101−第2の配線層103間容量をC12,第2の配線層103−第3の配線層107間容量をC23,隣り合う第2の配線層103の配線間容量をC22,更に第1の配線層101−第3の配線層107間容量をC13とする。これら容量Cij(i,j=1〜3)の値は、誘電率ε1〜ε4膜厚T1〜T4によって変化する量であることは公知である。ここでCij(i,j=1〜3)は互いに完全に独立ではなく、C13は他の測定値から計算される値である。従って測定される12種の容量のうち互いに独立なものは9種類となる。
【0017】
ここで、各容量値Cijは以下の解析的な関数式で一般的に表現することができる。
【0018】
Cij=Fij(T1〜T4、ε1〜ε4、ΔW): i、jは1,2,3
ここで、Fijは膜厚T1〜T4、誘電率ε1〜ε4、ズレ量ΔWの9個の変数からなる或る関数である。
【0019】
このFij(T1〜T4、ε1〜ε4、ΔW)は、統計理論に基づいた関数を用いて、表すことができる。例えば、Fijとして変数T1〜T4、ε1〜ε4、ΔWの9個の変数(ここで、T1〜T4、ε1〜ε4、ΔWの9個の変数の代わりにX1〜X9の表記法を用いる)を1次関数で表現すると、
【数1】
となる。
また、2次関数で表すと、
【数2】
ここで、bm,bmn(m,n=1,2,…,8,9)は係数であり、それぞれの係数は、例えば2次元配線間容量シミュレーションによりあらかじめ決定することが出来る。
【0020】
従って、図1(a)〜(c)に示した3種類のTEGサンプルから、9種類の容量Cijの測定を行えば、9個の独立な変数T1〜T4,ε1〜ε4,ΔWを数学的に決定することが出来る。
【0021】
従って、本実施形態においては、あらかじめプロセスのインライン測定データがなくても、各層間絶縁膜102,104,105,106の構造・材料定数T1〜T4,ε1〜ε4,ΔWを簡単な容量測定で同定できることを明らかにすることができる。
【0022】
次に、前述した、Fij(T1〜T4、ε1〜ε4、ΔW)の求め方、並びに容量測定値から各層間絶縁膜の構造・材料定数T1〜T4,ε1〜ε4,ΔWを求める方法について説明する。
【0023】
図2は、本発明の第1の実施形態に係わる多層配線構造における層間絶縁膜の構造・材料定数の算出装置を示すブロック図。図3は、本発明の第1の実施形態に係わる多層配線構造における層間絶縁膜の構造定数及び材料定数の同定装置を示すブロック図。
【0024】
なお、図2に示す装置において、コンピュータ111が各プログラム112〜114の実行、データベース116の読み書き制御、及び配線間容量測定器117及び表示部の制御を行う。
【0025】
(ステップS101)
本実施例では系統的な多次元容量解析を行うために、実験テーブル作成プログラム112を用いて、まず解析シミュレーションのプロセス変数となる各層間絶縁膜の膜厚及び誘電率、並びにΔWの組み合わせが複数登録された実験計画テーブルを作成して、実験計画をたてる。たてられた実験テーブルは、データベース116に登録する。
【0026】
実験計画テーブルを作成するためには、公知の実験計画テーブルである例えばCCC,Box−Benkenテーブル等をプロセス変数の数に応じて利用することが出来る。
【0027】
図4〜6に、実験テーブルの一例として9変数のCCCデザインテーブルの一例を示す。本テーブルの値0、−1、+1は各変数の規格化された値を示し、例えば0は変数の平均値、−1を変数のばらつきの最小値(平均値−ばらつき標準偏差の3倍)、+1を変数のばらつきの最小値(平均値+ばらつき標準偏差の3倍)の値に設定している。
【0028】
(ステップS102)
実験計画テーブルに基づいて、配線間容量シミュレーションプログラム113を用いて、システマティックに容量Cijを計算する。そして、プロセス変数T1〜T4,ε1〜ε4,ΔWに対する容量Cijをデータベース116に登録する。配線間容量シミュレーションプログラム113としては、例えばポアソン方程式を数値解析して容量Cijを求めるプログラムを用いる。
【0029】
(ステップS103)
計算された結果を用いて、データベース116に登録された各プロセス変数と容量Cijとから、関数式Fij演算プログラム114を用いて、容量Cijとプロセス変数の関係を記述する関数式Fijを決定する。前述したパラメータ変数(bm,bmn)をより正確に求めるために、Cij=Fij(T1〜T4,ε1〜ε4,ΔW)を2次関数で表すことが好ましい。
【0030】
応答変数はC12,C22,C23であり、応答変数として図4〜6に示すような量をとった。ここで、Sp=P−ΔW,Ei=εi(1〜4)であり、プロセス変数の一部を変数変換してデータベースの精度および応答関数式Fijの精度を向上させると良い。例えば、容量は膜厚に反比例するので、1/TiをXiとする用にすると良い。
【0031】
(ステップS104)
関数式Fij演算プログラム114により、データベース116に登録されたプロセス変数に対する容量Cijと、求められたFijにプロセス変数を代入して得られる容量との誤差が所定の範囲(例えば±2%)以内に収まっているかどうかを判定する。
【0032】
判定の結果、誤差が所定範囲より大きかった場合、ステップS103に戻って、前述した変数変換等を行って、誤差が所定範囲以内となる関数式Fijが求められるまで行う。
【0033】
(ステップS105)
ステップS104の結果、誤差が所定範囲内に収まっていると判定された場合、関数式Fij自身を再度データベース116に登録する。
【0034】
(ステップS106)
所定のプロセスを用いて図1(a)〜(c)に示したTEGパターンを有する多層配線構造を形成する。作成された各TEGパターンから9個の配線間容量Cijを配線間容量測定器117により測定する。ここで、図1(a)に示す第1のTEGパターンから得られた容量を容量C112,C123,C122、図1(b)に示す第2のTEGパターンから得られた容量を容量C212,C223,C222、図1(c)に示す第3のTEGパターンから得られた容量を容量C312,C323,C322とする。
【0035】
(ステップS107)
膜厚・誘電率同定プログラム115を用いて、各層間絶縁膜の膜厚T1〜T4,誘電率ε1〜ε4,及びΔWを同定する。このステップを以下に具体的に説明する。測定された各TEGパターンから測定された配線間容量Cijをデータベースに登録されたFijに代入して9元連立方程式を作成する。
【0036】
【数3】
【0037】
そして、連立方程式を解いて、各層間絶縁膜の膜厚T1〜T4及び誘電率ε1〜ε4,並びにΔWを求める。この計算は、簡単な数学計算であり、短時間の内に実行することが出来る。
【0038】
図7は応答関数Fijと容量の測定データとから同定された構造及び材料定数の誤差を検証した結果を示す特性図である。
【0039】
ここで、図7において、横軸は真の測定値と初期条件値との差(規格化された数値)、縦軸は真の測定値として抽出した値の誤差(相対値)である。例えば、横軸=0.1すなわち各変数が規格化した値で真の測定値より0.1だけ大きな値を初期値として抽出した場合、抽出された値の誤差は0.09%から0.17%の範囲にあり十分真の測定値を計算することが出来ることが分かる。
【0040】
誤差を0.2%以下に出来ることが示され、本発明が実際の効果をあげることが出来ることが実証された。
【0041】
以上説明したように、複数のピッチ配線TEGを用いた配線層間の電気的容量を測定することにより、従来技術では正確に測定・同定が不可能になってきた微細配線構造定数・材料定数を簡易かつ高精度で同定可能となる。
【0042】
図1(a)〜(c)に示したTEGパターンは、TEGパターンとしては小面積であり、スクライブTEGとして入れられる。
【0043】
従来理想的な配線寸法と材料定数(誘電率)でしか3次元配線データを記述できなかったが、TEG試作の段階で詳細かつ定量的な配線寸法と材料定数を抽出することが出来る。従ってより正確なプロセス情報を設計者にデザインマニュアルとして提供でき、また各寸法・材料定数の変動に対する電気的特性バラツキも定量的に解析可能となるため、マージン設計を適切に行なうための基礎データを容易に作成できる。
【0044】
従って、配線系プロセスの特性バラツキを定量的に解析可能にし、従来のマージンとりすぎの設計手法を適切な設計マージンで行える手段が提供できる。
【0045】
以下に、第2の配線層の構造についていくつか例を示す。
(第1の例)
図8は、図1に示すTEGの第2の配線層の構成の一例を示す図である。図8(a)は第2の配線層の構成を示す平面図、図8(b)は同図(a)のA−A’部の断面図である。
【0046】
本実施形態では、図8に示すように、くし型に構成している。本実施形態のように形成された第2の配線層において、電極端子701aに接続された配線703aと電極端子701bに接続された配線層とが交互に配列されている。容量測定時、二つの電極端子701a、701b間の容量を測定することにより、容量C22を正確に求めることができる。電極端子701aと電極端子701bの対向する長さを対向間隔より十分長くとれば、対向電極端子701a’、701b’のエッジ効果が無視できるため、容量C22を正確に求めることができる。
【0047】
ここで電極端子701bに接続される最外側に配線703bが2本配設されているが、これによって規則的な配線ピッチの再外郭部でのプロセス加工の乱れを抑えることが目的であり、これによって容量C22の測定精度を更に正確にできる利点を有する。パターンの規則性が両端で乱されるため、容量C22の測定精度を更に正確にできる。例えば、配線703bが無いと配線703b‘の配線が他の配線よりも細くなってしまう等の現象が起こる。
【0048】
(第2の例)
図9は、図1に示すTEGサンプルの第2の配線層の構成の一例を示す図である。本例では、図9(a),(b)に示すように、配線703a(703a’)と配線703b(703b’)とが重なり合う長さ(対向長)が異なるTEGサンプルを2種類(2L及び2L’)作成することに特徴がある。なお、各配線の幅及びピッチは同一である。
【0049】
両者のTEGサンプルから得られた容量Cijの差をとることにより、外部配線及びボンディングパッドの寄生効果を完全に除去した、容量Cijを得ることができる。
【0050】
その結果、上記実施形態及び第1の例においては、前述した寄生効果の影響を最小限にとどめるために、比較的長い対向長が必要になる。しかし、本実施形態によれば、第2の配線層の対向長を短くすることができ、TEG面積の縮小の効果がある。
【0051】
(第3の例)
図10は、本発明の第3の例に係わる、TEGの構成を示す図である。上記実施形態では、ピッチ配線の間隔は同一に設計されており、配線幅の異なるTEGを提供した
本例では、3つの試料で第2の配線層103a〜103cの配線幅Wを変化させて、配線幅のズレ量ΔWをプロセス変数としている。本例では容量C12,C23の測定値を大きくすることが出来るため膜厚T1,T3,T4及び誘電率ε1,ε3,ε4の測定精度を上げられる。
【0052】
(第4の例)
図11は、図1に示すTEGサンプルの第2の配線層の構成の一例を示す図である。本例では、各第2の配線層1003が共通の電極1001に接続されている。その結果、第2の例では第2の配線層103に対して2a,2bの二つの電極引出しが必要になるが、それを1本でよくパッド面積を小さく出来る特徴がある。本実施形態では、C22を測定しないのでその代わりにTEG数を多くする必要がある。
【0053】
(第2の実施形態)
第1の実施形態で説明した方法では、3つのTEGパターンを形成し、各パターンから配線間容量を測定する必要がある。本実施形態では、1つのTEGパターンからプロセス変数を同定する方法について説明する。
【0054】
図12はデータベース構築装置の概略構成を示すブロック図である。また、図13は、本発明の第6の実施形態に係わるプロセス変数同定方法の説明に用いるフローチャートである。なお、図12において図2と同一な部分には同一符号を付し、その説明を省略する。
【0055】
(ステップS201,S202)
ステップS201,S202は、第1の実施形態で説明したステップS101,S102と同様なのでその説明を省略する。
【0056】
(ステップS203)
所定のプロセスを用いてTEGサンプルを作成し、作成されたTEGサンプルのそれぞれの層間容量Cijを配線間容量測定器117により測定する。
【0057】
(ステップS204)
求められた容量Cijの組み合わせに対して、誤差の最も小さな構造及び材料定数の組を構築されたデータベース216中から抽出する。この抽出された組を始点として山登り法等を用いて配線容量シミュレーション113を再度繰り返し行うことにより最も一致するプロセス変数の詳細抽出を行い、プロセス変数の同定を行う。
【0058】
以上説明したステップによって、インライン測定データがなくても基本的な構造及び材料定数の組の同定を短時間で決定することが出来る。
【0059】
なお、一つのTEGの容量測定値から構造定数及び材料定数の同定を行うのではなく、複数のTEGからそれぞれ測定された容量値から構造定数及び材料定数の同定を行っても良い。複数のTEGから測定された容量値を用いることにより、精度を増すことができる。
【0060】
なお、本発明は、上記実施形態に限定されるものではなく、その要旨を逸脱しない範囲で、種々変形して実施することが可能である。
【0061】
【発明の効果】
以上説明したように本発明によれば、複数のピッチ配線TEGを用いた配線層間の電気的容量を測定することにより、従来技術では正確に測定・同定が不可能になってきた微細配線構造定数・材料定数を簡易かつ高精度で同定可能となる。
【図面の簡単な説明】
【図1】第1の実施形態に係わる評価用試料に形成されたTEGの概略構成を示す断面図。
【図2】第1の実施形態に係わる層間絶縁膜の構造定数及び材料定数の同定装置を示すブロック図。
【図3】図2に示す同定装置を用いた構造定数及び材料定数の同定方法を示すブロック図。
【図4】第1の実施形態で用いた実験テーブルの一例を示す図。
【図5】第1の実施形態で用いた実験テーブルの一例を示す図。
【図6】第1の実施形態で用いた実験テーブルの一例を示す図。
【図7】応答関数Fijと容量の測定データとから同定された構造及び材料定数の誤差を検証した結果を示す特性図。
【図8】図1に示すTEGの第2の配線層の構成の一例を示す図。
【図9】図1に示すTEGの第2の配線層の構成の一例を示す図。
【図10】図1に示すTEGと異なる構造のTEGの概略構成を示す断面図。
【図11】図1に示すTEGの第2の配線層の構成の一例を示す図。
【図12】第1の実施形態に係わる層間絶縁膜の構造定数及び材料定数の同定装置を示すブロック図。
【図13】図12に示す同定装置を用いた構造定数及び材料定数の同定方法を示すブロック図。
【符号の説明】
101…第1の配線層
102…第1の層間絶縁膜
103…第2の配線層
104…第2の層間絶縁膜
105…第3の層間絶縁膜
106…第4の層間絶縁膜
107…第3の配線層
111…コンピュータ
112…実験テーブル作成プログラム
113…配線容量シミュレーションプログラム
114…演算プログラム
115…膜厚・誘電率同定プログラム
116…データベース
117…配線間容量測定器
Claims (11)
- 平面電極からなる第1の配線層と、第1の平面電極上に配置され、幅Wの複数のピッチ配線がピッチPで配置された第2の配線層と、第2の配線層上に配置され、平面電極からなる第3の配線層と、第1〜3の配線層をそれぞれ絶縁分離する複数の層間絶縁膜とを具備する多層配線構造に対して、少なくとも各層間絶縁膜の構造変数及び材料定数を含むプロセス変数から配線間容量を計算するステップと、
求められた配線間容量と前記プロセス変数との関係から、前記プロセス変数を変数とし配線間容量を応答変数とする関数式にモデル化するステップと、
前記ピッチ配線の幅又はピッチが異なる多層配線構造を複数作成し、作成された各多層配線構造から配線間容量を測定するステップと、
モデル化された関数式に基づいて、測定された配線間容量から実際に形成された多層配線構造の前記プロセス変数を同定するステップとを含むことを特徴とするプロセス変数同定方法。 - 平面電極からなる第1の配線層と、第1の平面電極上に配置され、幅Wの複数のピッチ配線がピッチPで配置された第2の配線層と、第2の配線層上に配置され、平面電極からなる第3の配線層と、第1〜3の配線層をそれぞれ絶縁分離する複数の層間絶縁膜とを具備する多層配線構造における、各層間絶縁膜の構造変数及び材料定数と各配線層間の容量との関係とを複数算出するステップと、
実際に形成された前記多層配線構造の各配線間の配線間容量を測定するステップと、
算出された配線間容量から測定された容量に一致する配線間容量を選び、選ばれた配線間容量に対応するプロセス変数を実際に形成された多層配線構造のプロセス変数として同定するステップとを含むことを特徴とするプロセス変数同定方法。 - 前記層間絶縁膜の構造変数及び材料定数は、それぞれ膜厚及び誘電率であることを特徴とする請求項1又は2に記載のプロセス変数同定方法。
- 前記配線間容量を計算する前に、実験計画法に基づいて各層間絶縁膜の構造定数及び材料定数と各配線層間の容量との関係とを複数算出することを特徴とする請求項1又は2に記載のプロセス変数同定方法。
- 前記プロセス変数は、前記ピッチ配線間に形成されている層間絶縁膜の材料定数を含むことを特徴とすることを特徴とする請求項1又は2に記載のプロセス変数同定方法。
- 前記第2の配線層として、ピッチ配線の幅又はピッチが異なる複数の多層配線構造を実際に作成し、作成された各多層配線構造の各配線間の容量を測定することを特徴とする請求項1又は2に記載のプロセス変数同定方法。
- 平面電極からなる第1の配線層と、第1の平面電極上に配置され、幅Wの複数のピッチ配線がピッチPで配置された第2の配線層と、第2の配線層上に配置され、平面電極からなる第3の配線層と、第1〜3の配線層をそれぞれ絶縁分離する複数の層間絶縁膜とを具備する多層配線構造に対して、少なくとも各層間絶縁膜の幾何学形状及び材料定数を含むプロセス変数から配線間容量を計算する容量算出部と、
求められた配線間容量と前記プロセス変数との関係から、前記プロセス変数を変数とし配線間容量を応答変数とする関数式にモデル化する関数式生成部と、
実際に形成された前記多層配線構造から各配線間の配線間容量を測定する配線間容量測定部と、
前記関数式生成部でモデル化された関数式と、前記配線間容量測定部で測定された配線間容量とから前記プロセス変数を同定する手段とを具備してなることを特徴とするプロセス変数同定装置。 - 平面電極からなる第1の配線層と、第1の平面電極上に配置され、幅Wの複数のピッチ配線がピッチPで配置された第2の配線層と、第2の配線層上に配置され、平面電極からなる第3の配線層と、第1〜3の配線層をそれぞれ絶縁分離する複数の層間絶縁膜とを具備する多層配線構造における、少なくとも各層間絶縁膜の幾何学形状及び材料定数を含むプロセス変数と各配線層間の容量との関係とを複数算出する容量算出部と、
実際に形成された前記多層配線構造から各配線間の配線間容量を測定する容量測定部と、
前記容量測定部で測定された配線間容量に一致する配線間容量を前記容量算出部で算出された配線間容量から選び、同定された配線間容量に基づいて、実際に形成された多層配線構造の前記プロセス変数を同定する同定部とを具備してなることを特徴とするプロセス変数同定装置。 - 平面電極からなる第1の配線層と、第1の平面電極上に配置され、複数のピッチ配線が所定のピッチで配置された第2の配線層と、第2の配線層上に配置され、平面電極からなる第3の配線層と、第1〜3の配線層をそれぞれ絶縁分離する複数層の層間絶縁膜とを含むTEGを具備する評価用試料であって、
前記ピッチ配線の幅又はピッチがそれぞれ異なる複数のTEGを具備してなることを特徴とする評価用試料。 - 前記ピッチ配線に接続される二つの電極を更に具備し、隣り合う前記ピッチ配線がそれぞれ異なる電極に接続されていることを特徴とする請求項9に記載の評価用試料。
- 全てのピッチ配線が共通の電極に接続されていることを特徴とする請求項9に記載の評価用試料。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001283932A JP3649683B2 (ja) | 2001-09-18 | 2001-09-18 | プロセス変数同定方法、プロセス変数同定装置、及び評価用試料 |
TW091110784A TW563170B (en) | 2001-09-18 | 2002-05-22 | Method and apparatus for identifying process variables and sample for evaluation |
KR10-2002-0030234A KR100469024B1 (ko) | 2001-09-18 | 2002-05-30 | 프로세스변수 확인방법, 프로세스변수 확인장치 및 평가용시료 |
US10/247,440 US20030055618A1 (en) | 2001-09-18 | 2002-09-18 | Process variable identification method, process variable identification apparatus, and evaluation sample |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001283932A JP3649683B2 (ja) | 2001-09-18 | 2001-09-18 | プロセス変数同定方法、プロセス変数同定装置、及び評価用試料 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2003092321A JP2003092321A (ja) | 2003-03-28 |
JP3649683B2 true JP3649683B2 (ja) | 2005-05-18 |
Family
ID=19107343
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001283932A Expired - Lifetime JP3649683B2 (ja) | 2001-09-18 | 2001-09-18 | プロセス変数同定方法、プロセス変数同定装置、及び評価用試料 |
Country Status (4)
Country | Link |
---|---|
US (1) | US20030055618A1 (ja) |
JP (1) | JP3649683B2 (ja) |
KR (1) | KR100469024B1 (ja) |
TW (1) | TW563170B (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7089516B2 (en) * | 2004-03-22 | 2006-08-08 | Cadence Design Systems, Inc. | Measurement of integrated circuit interconnect process parameters |
KR101794069B1 (ko) * | 2010-05-26 | 2017-12-04 | 삼성전자주식회사 | 반도체 제조설비 및 그의 시즈닝 공정 최적화 방법 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH02222159A (ja) * | 1989-02-23 | 1990-09-04 | Toshiba Corp | 配線容量評価装置 |
JP2638276B2 (ja) * | 1990-09-25 | 1997-08-06 | 日本電気株式会社 | 電子回路の配線間容量の算出方法 |
JPH09293786A (ja) * | 1996-04-25 | 1997-11-11 | Sony Corp | 多層配線を有する半導体装置及びその配線方法 |
JP3682151B2 (ja) * | 1997-06-27 | 2005-08-10 | 株式会社東芝 | 配線評価方法および配線評価装置 |
-
2001
- 2001-09-18 JP JP2001283932A patent/JP3649683B2/ja not_active Expired - Lifetime
-
2002
- 2002-05-22 TW TW091110784A patent/TW563170B/zh not_active IP Right Cessation
- 2002-05-30 KR KR10-2002-0030234A patent/KR100469024B1/ko active IP Right Grant
- 2002-09-18 US US10/247,440 patent/US20030055618A1/en not_active Abandoned
Also Published As
Publication number | Publication date |
---|---|
KR100469024B1 (ko) | 2005-01-29 |
JP2003092321A (ja) | 2003-03-28 |
TW563170B (en) | 2003-11-21 |
KR20030024554A (ko) | 2003-03-26 |
US20030055618A1 (en) | 2003-03-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6931613B2 (en) | Hierarchical feature extraction for electrical interaction calculations | |
US6061508A (en) | Modeling and processing of on-chip interconnect capacitance | |
US7635985B2 (en) | Test pattern for analyzing delay characteristic of interconnection line and method for analyzing delay characteristic of interconnection line using the same | |
KR20040018935A (ko) | 회로모의실험방법 | |
US20140351779A1 (en) | Integrated circuit (ic) design method with enhanced circuit extraction models | |
US5847967A (en) | Method of calculating a parasitic load in a semiconductor integrated circuit | |
CN114342053A (zh) | 周期性半导体装置偏移计量学系统及方法 | |
JP3649683B2 (ja) | プロセス変数同定方法、プロセス変数同定装置、及び評価用試料 | |
US20100076580A1 (en) | Semiconductor integrated circuit design method for determining thickness of wiring based on plural factors contributing to thickness of wiring | |
KR20100118934A (ko) | T-커넥션, t-커넥션의 설계 방법 및 t-커넥션의 콤팩트 모델링 | |
US20030057571A1 (en) | Wiring modeling technique | |
JP4774545B2 (ja) | 比誘電率の値を求める方法、及び比誘電率値求得装置 | |
US6500722B2 (en) | Inductor recognition method, layout inspection method, computer readable recording medium in which a layout inspection program is recorded and process for a semiconductor device | |
CN110931380B (zh) | 测试方法 | |
KR101676288B1 (ko) | 캐패시턴스 계산방법, 이를 수행하는 시뮬레이션 장치, 및 이를 저장하는 기록매체 | |
US9715570B1 (en) | Systems and methods for modeling asymmetric vias | |
CN109219871A (zh) | 使用设计分析的计量目标的电相关放置 | |
JPH1097560A (ja) | コンピュータ支援設計システム | |
KR100716798B1 (ko) | 고주파용 디바이스의 모델링 방법 | |
US7298160B2 (en) | Method of measuring gate capacitance by correcting dissipation factor error | |
US7308377B2 (en) | Test method of embedded capacitor and test system thereof | |
JP2005301618A (ja) | 寄生容量抽出方法およびプログラム | |
US20060162960A1 (en) | System for determining printed circuit board passive channel losses | |
JP3370775B2 (ja) | 容量係数算出方法 | |
CN112069750A (zh) | 版图的验证方法、装置、设备和存储介质 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20041018 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20041109 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050107 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050201 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050215 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 3649683 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090225 Year of fee payment: 4 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090225 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100225 Year of fee payment: 5 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100225 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110225 Year of fee payment: 6 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110225 Year of fee payment: 6 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110225 Year of fee payment: 6 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120225 Year of fee payment: 7 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120225 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130225 Year of fee payment: 8 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140225 Year of fee payment: 9 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
EXPY | Cancellation because of completion of term |