TW563170B - Method and apparatus for identifying process variables and sample for evaluation - Google Patents

Method and apparatus for identifying process variables and sample for evaluation Download PDF

Info

Publication number
TW563170B
TW563170B TW091110784A TW91110784A TW563170B TW 563170 B TW563170 B TW 563170B TW 091110784 A TW091110784 A TW 091110784A TW 91110784 A TW91110784 A TW 91110784A TW 563170 B TW563170 B TW 563170B
Authority
TW
Taiwan
Prior art keywords
wiring
capacitance
wiring layer
process variable
pitch
Prior art date
Application number
TW091110784A
Other languages
English (en)
Inventor
Hiroo Masuda
Original Assignee
Semiconductor Tech Acad Res Ct
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Tech Acad Res Ct filed Critical Semiconductor Tech Acad Res Ct
Application granted granted Critical
Publication of TW563170B publication Critical patent/TW563170B/zh

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00Computer-aided design [CAD]
    • G06F30/30Circuit design
    • G06F30/36Circuit design at the analogue level
    • G06F30/367Design verification, e.g. using simulation, simulation program with integrated circuit emphasis [SPICE], direct methods or relaxation methods

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Evolutionary Computation (AREA)
  • General Engineering & Computer Science (AREA)
  • Geometry (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Power Engineering (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Integrated Circuits (AREA)

Description

563170 A7 B7 經濟部智慧財產局員工消費合作社印製 五、發明説明(1) 【發明領域】 本發明係關於用以求出多層配線構造中的層間絕緣膜 的構造常數以及材料常數之製程變數識別方法及製程變數 識別裝置以及此製程變數識別方法所使用的評價試樣。 【發明背景】 【習知技藝之說明】 習知配線間電容的計算是對種種配線構造藉由進行二 次元或三次元的電場解析而實施。此情形需事前知道層間 絕緣膜(Interlayer insulating film)的有效介電常數與膜厚 以及電極形狀,再者多層絕緣膜的情形需事前知道其三次 元形狀。此構造常數以及材料常數習知理想上是不依存於 配線構造,假定爲一定,以剖面T E Μ測定代表的測試構 造(T E G : TestElementGroup),或者由大面積的 T E G得到的電容値類推的手段進行識別(Identify )。 上述方法TEG不僅需要大面積,也有因藉由極薄的 層間絕緣膜的測定精度決定材料常數(有效介電常數)的 抽出誤差而無法進行正確的評價的問題。 再者,形成於微細的間距(Pitch )配線間的絕緣膜的 材料常數預料與形成於大面積的平行平板間的材料常數不 同〔材質不同〕。但是,測定形成於間距配線間的絕緣膜 的材料常數習知是不可能。而且在實際的微細配線,配線 構造理想上不能說一定爲矩形,惟給予此剖面構造的識別 其配線間絕緣膜的材料常數的影響的解析、測定是不可能 (請先閲讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) -4- 563170 A7 B7 經濟部智慧財產局員工消費合作社印製 五、發明説明(3 【發明槪要】 本發明的目的是提供可正確地求出多層配線構造中的 層間絕緣膜的材料常數以及構造常數之製程變數識別( Identification )方法及製程變數識別裝置以及此製程變數識 別方法所使用的評價用試樣。 本發明爲了達成上述目的如以下所示而構成。 (1 )、與本發明有關的製程變數識別方法,其特徵 包含: 對具備由平面電極構成的第一配線層;配置於第一平 面電極上,寬度W的複數個間距配線以間距P配置的第二 配線層;配置於第二配線層上,由平面電極構成的第三配 線層;分別絕緣隔離第一〜第三配線層的複數層層間絕緣 膜的多層配線構造,至少由包含各層間絕緣膜的構造變數 以及材料常數之製程變數計算配線間電容的步驟; 由求出的配線間電容與該製程變數的關係,模型化成 令該製程變數爲變數,令配線間電容爲響應變數的函數式 的步驟; 作成複數個該間距配線的寬度或間距不同的多層配線 構造,由作成的各多層配線構造測定配線間電容的步驟; 以及 根據被模型化的函數式,由被測定的配線間電容識別 實際形成的多層配線構造的該製程變數的步驟。 (請先閲讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準(CNS ) A4規格(210'〆297公釐) -5- 563170 Α7 Β7 經濟部智慧財產局員工消費合作社印製 五、發明説明(3) (2 )、與本發明有關的製程變數識別方法,其特徵 包含: 算出複數次具備由平面電極構成的第一配線層;配置 於第〜平面電極上,寬度W的複數個間距配線以間距p配 置的第二配線層;配置於第二配線層上,由平面電極構成 的第Η配線層;分別絕緣隔離第--第三配線層的複數層 層間絕緣膜的多層配線構造中的各層間絕緣膜的構造變數 以及材料常數與各配線層間的電容的關係的步驟; 測定實際形成的該多層配線構造的各配線間的配線間 電容的步驟;以及 選擇與由算出的配線間電容測定的電容一致的配線間 電容,令對應所選擇的配線間電容的製程變數爲實際形成 的多層配線構造的製程變數而進行識別的步驟。 (3 )、與本發明有關的製程變數識別裝置,其特徵 包含: 電容算出部,對具備由平面電極構成的第一配線層; 配置於第一平面電極上,寬度W的複數個間距配線以間距 Ρ配置的第二配線層;配置於第二配線層上,由平面電極 構成的第三配線層;分別絕緣隔離第--第三配線層的複 數層層間絕緣膜的多層配線構造,至少由包含各層間絕緣 膜的幾何學形狀以及材料常數之製程變數計算配線間電容 , 函數式生成部,由求出的配線間電容與該製程變數的 關係,模型化成令該製程變數爲變數,令配線間電容爲響 — --- (請先閲讀背面之注意事項再填寫本頁)
本紙張尺度適用中國國家標準(CNS ) Α4規格(210 X 297公釐) -6 - 563170 A7 B7 五、發明説明(4) 應變數的函數式; (請先閱讀背面之注意事項再填寫本頁) 配線間電容測定部,由實際形成的該多層配線構造測 定各配線間的配線間的配線間電容;以及 手段,由被該函數式生成部模型化的函數式與被該配 線間電容測定部測定的配線間電容識別該製程變數。 (4 )、與本發明有關的製程變數識別裝置,其特徵 包含: 電容算出部,算出複數次具備由平面電極構成的第一 配線層;配置於第一平面電極上,寬度W的複數個間距配 線以間距P配置的第二配線層;配置於第二配線層上,由 平面電極構成的第三配線層;分別絕緣隔離第一〜第三配 線層的複數層層間絕緣膜的多層配線構造中的至少包含各 層間絕緣膜的幾何學形狀以及材料常數之製程變數與各配 線層間的電容的關係; 電容測定部,由實際形成的該多層配線構造測定各配 線間的配線間電容;以及 經濟部智慧財產局員工消費合作社印製 識別部,由該電容算出部算出的配線間電容選擇與被 該電容測定部測定的配線間電容一致的配線間電容,根據 被識別的配線間電容,識別實際形成的多層配線構造的該 製程變數。 (5 )、與本發明有關的評價用試樣,具備由平面電 極構成的第一配線層;配置於第一平面電極上,複數條間 距配線以預定的間距配置的第二配線層;配置於第二配線 層上,由平面電極構成的第三配線層;包含分別絕緣隔離 本紙張尺度適用中國國家標準(CNS )八4規格(210X297公釐) 563170 A7 B7 i、發明説明(5) 第--第三配線層的複數層層間絕緣膜的τ E G,其特徵 爲: 具備該間距配線的寬度或間距分別不同的複數個 T E G而成。 如以上說明如果依照本發明,藉由測定使用複數個間 距配線T E G的配線層間的電容,可簡易且高精度地識別 在習知技術無法正確地測定、識別的微細配線構造常數、 材料常數。 【圖式之簡單說明】 圖1 A〜1 C是顯示形成於與第一實施形態有關的評 儐用試樣的T E G的槪略構成的剖面圖。 圖2是顯示與第一實施形態有關的層間絕緣膜的構造 常數以及材料常數的識別裝置的方塊圖。 圖3是顯示使用圖2所示的識別裝置的構造常數以及 材料常數的識別方法的方塊圖。 圖4 A、B是顯示在第一實施形態使用的實驗表的一 例的圖。 圖5 A、B是顯示在第一實施形態使用的實驗表的一 例的圖。 圖6 A、B是顯示在第一實施形態使用的實驗表的一 例的圖。 圖7是顯示檢驗由響應函數F i j與電容的測定資料識 別的構造以及材料常數的誤差的結果的特性圖。 (請先閲讀背面之注意事項再填寫本頁) -裝· 訂 經濟部智慧財產局員工消費合作社印製 本紙張尺度適用中國國家標準(CNs ) a4規格(210X297公釐) -8- 563170 A7 B7 經濟部智慧財產局員工消費合作社印製 五、發明説明(6) 圖8A、8B是顯示圖1A〜1 C所示的TEG的第 二配線層的構成的一例的圖。 圖9A、9B是顯示圖1A〜1 C所示的TEG的第 二配線層的構成的一例的圖。 圖1 0A〜1 0C是顯示與圖1A〜1 C所示的 T E G不同的構造的T E G的槪略構成的剖面圖。 圖11A、11B是顯示圖1A〜1C所示的TEG 的第二配線層的構成的一例的圖。 圖1 2是顯示與第一實施形態有關的層間絕緣膜的構 造常數以及材料常數的識別裝置的方塊圖。 圖1 3是顯示使用圖1 2所示的識別裝置的構造常數 以及材料常數的識別方法的方塊圖。 【符號說明】 101:第一配線層 1 0 2 :第一層間絕緣膜 103、103a 〜l〇3c、1003 :第二配線 層 1 0 4、1 0 4 a〜1 〇 4 C :第二層間絕緣膜 1 0 6 :第四層間絕緣膜 1 0 5 :第三層間絕緣膜 1 0 7 :第三配線層 1 1 1 :電腦 1 1 2 :程式 (請先閲讀背面之注意事項再填寫本頁) -裝· 、11 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) -9- 563170 A7 ____B7 五、發明説明(7) (請先閲讀背面之注意事項再填寫本頁) 1 1 3 :配線間電容模擬程式 1 1 4 :函數式F ^演算程式 115:製程變數識別程式 116:資料庫 117:配線間電容測定器 7〇la'701b:電極端子 7〇la’ 、701b’ :對向電極端子 703a、703b、703a’ 、703b’ :配 線 1001:共通的電極 【較佳實施例之詳細說明】 以下參照圖示說明本發明的實施形態。 (第一實施形態) 圖1 A〜1 C是顯示形成於與本發明的第一實施形態 有關的評價用試樣的T E G的槪略構成的剖面圖。 經濟部智慧財產局員工消費合作社印製 在未圖示的基板上形成有由平面電極構成的第一配線 層1 0 1。在第一配線層1 〇 1上形成有第一層間絕緣膜 1 0 2。在第一層間絕緣膜1 〇 2上形成有複數層第二配 線層1 0 3。在第一層間絕緣膜1 〇 2上且在第二配線層 1〇3間形成有第二層間絕緣膜1 〇 4 ( 1 〇 4 a〜 1 0 4 c )。在第二配線層1 〇 3以及第二層間絕緣膜 1 0 4上形成有第三層間絕緣膜1 〇 5。在第三層間絕緣 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) · 10 - r563170 A 7 B7 五、發明説明(8) 膜1 0 5上形成有第四層間絕緣膜1 0 6。在第四層間絕 緣膜1 0 6上形成有由平面電極構成的第三配線層1 〇 7 〇 此外,在圖1 A〜C所示的T E G中第二配線層 1 0 3的寬度W是被設計爲相同。但是在圖1 A〜C所示 的T E G中各第二層間絕緣膜1 0 4 a〜1 0 4 c的寬度 不同,第二配線層1 0 3的間距不同。本實施形態圖1 A 所示的T E G中的第二配線層1 0 3是以間距P ;圖1 B 所示的T E G中的第二配線層是以間距2 P ;圖1 C所示 的T E G中的第二配線層是以間距3 P配置而設計光罩( Mask )。但是,在曝光製程中的鄰近效應(Proximity effect )等中,實際形成於樣品(Sample)的配線寬W分別成爲 W+AW。此偏移量AW是因使用的曝光裝置等而變化的 變數。 而且,第一層間絕緣膜1 0 2的膜厚T i、介電常數 ε 1 ;第二層間絕緣膜1 〇 4的膜厚T 2、介電常數ε 2 ; 第三層間絕緣膜1 0 5的膜厚Τ 3、介電常數ε 3 ;第四層 間絕緣膜1 0 6的膜厚Τ 4、介電常數ε 4分別不明。 以這種構造於各樣品形成有四種類的電容。因此,可 藉由三種類的T E G計測合計1 2種的電容。令第一配線 層1 〇 1 -第二配線層1 〇 3間電容爲C i 2 ;第二配線層 1 〇 3 —第三配線層1 0 7間電容爲C 2 3 ;相鄰的第二配 線層1 〇 3的配線間電容爲C 2 2 ;再者令第一配線層 1 0 1 -第三配線層1 0 7間電容爲C i 3。這些電容c i』 本紙張尺度適用中國國家標準(CNS ) Α4規格(210X297公釐) -11 - (請先閲讀背面之注意事項再填寫本頁) 裝·
、1T 經濟部智慧財產局員工消費合作社印製 563170 A7 ___ _B7 五、發明説明()n 構&、材料常數Τι〜T4、ε χ〜ε4、aw的方法。 (請先閲讀背面之注意事項再填寫本頁) 圖2是顯示與本發明的第一實施形態有關的多層配線 構造中的層間絕緣膜的構造、材料常數的算出裝置的方塊 圖。圖3是顯示與本發明的第一實施形態有關的多層配線 構造中的層間絕緣膜的構造常數以及材料常數的識別裝置 的方塊圖。 此外在圖2所示的裝置中,電腦1 1 1進行各程式 1 1 2〜1 1 4的實行、資料庫(Data base) 1 1 6的讀 寫控制以及配線間電容測定器1 1 7以及顯示部的控制。 (步驟S 1 〇 1 ) 本實施例爲了進行系統的多次元電容解析,使用實驗 表作成程式1 1 2,首先作成登錄有複數次成爲解析模擬 的製程變數的各層間絕緣膜的膜厚及介電常數以及△ W的 組合之實驗計劃表,訂立實驗計劃。所訂立的實驗表登錄 在資料庫1 1 6。 爲了作成實驗計劃表,可依照製程變數的數目利用公 知的實驗計劃表的例如C C C、Box-Benken表等。 圖4〜6是實驗表的一例顯示9變數的C C C設計表 (Design table )的一例。本表的値〇、— 1、+ 1是顯示 各變數的被規格化的値,例如0被設定爲變數的平均値, - 1被設定爲變數的誤差的最小値(平均値-誤差標準偏 差的三倍),+ 1被設定爲變數的誤差的最小値(平均値 +誤差標準偏差的三倍)的値。 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐1 「14- " 563170 A7 B7_ 五、發明説明(>3 F i j而得到的電容的誤差是否收斂於預定的範圍(例如 ± 2 % )以內。 判定的結果當誤差比預定範圍還大時,返回到步驟 s 1 0 3,進行前述的變數變換,進行到誤差爲預定範圍 以內的函數式Fi,被求出爲止。 (步驟s 1 〇 5 ) 步驟s 1 〇 4的結果當判定爲誤差收斂於預定範圍內 時,函數式Fu自身再度登錄於資料庫1 1 6。 (步驟S 1 0 6 ) 使用預定的製程形成具有圖1 A〜1 c所示的T E G 圖案(Pattern )的多層配線構造。由作成的各T E G圖案 藉由配線間電容測定器1 1 7測定9個配線間電容C i』_。 此處,令由圖1 A所示的第一 TEG圖案獲得的電容爲電 容Cli2、Ci23、C122 ;令由圖1B所示的第二TEG 圖案獲得的電容爲電容C212、C223、C222 ;令由圖 1 C所示的第三TEG圖案獲得的電容爲電容C 3 12、 C 3 2 3、C 3 2 2。 (步驟S 1 0 7 ) 使用膜厚、介電常數識別程式1 1 5識別各層間絕緣 膜的膜厚Ti〜T4、介電常數ε ε 4以及AW。以下具 體地說明此步驟。將由被測定的各T E G圖案測定的配線 一本紙張尺度適用中國國家標準(CNS ) Α4規格(210x297公釐) - (請先閲讀背面之注意事項再填寫本頁) 裝· 經濟部智慧財產局員工消費合作社印製 563170 A7 B7 經濟部智慧財產局員工消費合作社印製 五、發明説明(>14 間電容C u代入登錄於資料庫的F u,作成9元連立方程 式。 c112 = F12(X工,X2, X3, X4, X5, X6, X7, X8, X9) c122 = F22(xl, X2, X3, X4, X5, X6, X7, X8, X9) c123 = F23Wl, X2, X3, X4, X5, X6, X7, X8, X9> C212 = ^(Xh X2, X3, X4, X5, X6, X7, X8, X9> < C222 = F22<xl, X2, X3, X4, X5, X6, X7, X8, c223 二巧抑工,X2, X3, X4, X5, X6, X7, X8, X9) c312 = F12(xl,X2, X3, X4, X5, X6, X7, X8, X9) c322 = F22(Xl, X2, X3, X七 X5, X6, X7, X8, X9> .c323 = F23(X!,X2, X3, X4, X5, X6, X7, X8, X9) 而且,解出連立方程式求出各層間絕緣膜的膜厚T i〜 τ4、介電常數ε ε 4以及AW。此計算爲簡單的數學 計算,可在短時間以內實行。 圖7是顯示檢驗由響應函數F u·與電容的測定資料識 別的構造以及材料常數的誤差的結果的特性圖。 此處在圖7中,橫軸爲真的測定値與初期條件値的差 (被規格化的數値),縱軸爲作爲真的測定値而抽出的値 的誤差(相對値)。得知例如橫軸=0 . 1即在各變數爲 規格化的値,令僅比真的測定値大0 . 1的値爲初期値而 抽出時,被抽出的値的誤差在0 . 0 9 %到0 . 1 7 %的 H哩,可充分地計算真的測定値。 證實了顯示誤差可爲0.2%以下,本發明可提高實 際的功效。 如以上的說明,藉由測定使用複數個間距配線T E G 的配線層間的電容,可簡易且高精度地識別在習知技術無 (請先閲讀背面之注意事項再填寫本頁) 裝· 訂 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) -17- 563170 A7 B7 五、發明説明(>5 法正確地測定、識別的微細配線構造常數、材料常數。 (請先閲讀背面之注意事項再填寫本頁) 圖1 A〜C所示的T E G圖案就T E G圖案而言爲小 面積,當作劃線(Scribe ) T E G被放入。 雖然在習知理想的配線尺寸與材料常數(介電常數) 僅記述三次元配線資料,但是在T E G試作的階段可抽出 詳細且定量的配線尺寸與材料常數。因此,可用更正確的 製程資訊當作設計手冊提供給設計者,而且,對各尺寸、 材料常數的變動的電氣特性誤差也能定量地解析,故可容 易作成用以適當地進行裕度(Margin)設計的基礎資料。 因此,可提供可定量地解析配線系製程的特性誤差, 以適當的設計裕度可進行習知的逾越裕度的設計手法之手 段。 以下,對於第二配線層的構造顯示幾個例子。 (第一例) 圖8A、8B是顯示圖1A〜1 C所示的TEG的第 經濟部智慧財產局員工消費合作社印製 二配線層的構成的一例的圖。圖8 A是顯示第二配線層的 構成的俯視圖,圖8 B是顯示同圖A的A - A ’部的剖面 圖。 本實施形態如圖8 A所示,構成梳子型。在如本實施 形態所形成的第二配線層中,連接於電極端子7 〇 1 a的 配線7 〇 3 a與連接於電極端子7 0 1 b的配線層是交互 地排列。電容測定時,藉由測定兩個電極端子7 0 1 a ' 7 0 1 b間的電容,可正確地求出電容C22。若取電極端 本紙張尺度適用中國國家標準(CNS) A4規格(2i〇x297公餐) 「18- 563170 經濟部智慧財產局員工消費合作社印製 A7 B7五、發明説明(>6 子7 0 1 a與電極端子7 0 1 b的對向的長度比對向間隔 還長很多的話,因可忽視對向電極端子7 0 1 a ’ 、 7 0 1 b ’的邊緣效應(Edge effect ),故可正確地求出電 容 C 2 2 〇 此處,在連接於電極端子7 0 1 b的最外側配設兩條 配線7 0 3 b ,惟其目的是據此抑制在規則的配線間距的 再外圍部的製程加工的紊亂,據此具有可使電容C 2 2的測 定精度更正確的優點。因圖案的規則性在兩端被擾亂,故 可使電容C 2 2的測定精度更正確。例如若無配線7 0 3 b 的話,會引起配線7 0 3 b ’的配線變的比其他配線還細 等的現象。 (第二例) 圖9 A、9 B是顯示圖1 A〜1 C所示的T E G樣品 的第二配線層的構成的一例的圖。在本例如圖9 A、9 B 所示,具有作成兩種類(2 L以及2 L ’ )配線7 0 3 a (703a’ )與配線703b (703b’ )互相重疊 的長度(對向長)不同的T E G樣品之特徵。此外,各配 線的寬度以及間距爲同一。 藉由取由兩者的T E G樣品所得到的電容C i j的差, 可得到完全除去外部配線以及銲墊(Bonding pad )的寄生 效應之電容C i j。 其結果在上述實施形態以及第一例中,爲了使前述寄 生效應的影響止於最小限,需要較長的對向長。但是,如 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) -19 - (請先閲讀背面之注意事項再填寫本頁) -裝·
、1T 563170 A7 B7 五、發明説明()|9 以及材料常數的識別,故由複數個τ e G由分別測定的電 容値進行構造常數以及材料常數的識別也可以。藉由使用 由複數個TEG測定的電容値,可增加精度。 此外,本發明不限定於上述實施形態,在不脫離其要 曰的fe圍內可實施種種的變形。 (請先閲讀背面之注意事項再填寫本頁} 經濟部智慧財產局員工消費合作社印製 22 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐)

Claims (1)

  1. 56Wf: A8 B8 C8 D8 六、申請專利範圍 1 第91 1 10784號專利申請案 中文申請專利範圍修正本 民國92年卩月/尸日修正 1、 一種製程變數識別方法,其特徵包含: 對具備由平面電極構成的第一配線層;配置於第一平 面電極上,寬度W的複數個間距配線以間距P配置的第二 配線層;配置於第二配線層上,由平面電極構成的第三配 線層;分別絕緣隔離第--第三配線層的複數層層間絕緣 膜的多層配線構造,至少由包含各層間絕緣膜的構造變數 以及材料常數之製程變數計算配線間電容的步驟; 由求出的配線間電容與該製程變數的關係,模型化成 令該製程變數爲變數,令配線間電容爲響應變數的函數式 的步驟; 作成複數個該間距配線的寬度或間距不同的多層配線 構造,由作成的各多層配線構造測定配線間電容的步驟; 以及 根據被模型化的函數式,由被測定的配線間電容識別 貫際形成的多層配線構造的該製程變數的步驟。 2、 如申請專利範圍第1項所述之製程變數識別方法 ’其中該層間絕緣膜的構造變數以及材料常數分別是膜厚 以及介電常數。 3、 如申請專利範圍第1項或第2項所述之製程變數 識別方法,其中該電容算出部是根據實驗計劃法算出複數 次各層間絕緣膜的構造常數以及材料常數與各配線層間的 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) —Γ---ί-------- (請先閲讀背面之注意事項再填寫本頁) 訂 f 經濟部智慧財產局員工消費合作社印製 563170 A8 B8 C8 D8 六、申請專利範圍 2 ^ 電容的關係。 (請先閲讀背面之注意事項再填寫本頁) 4、 如申請專利範圍第1項或第2項所述之製程變數 識別方法’其中該製程變數包含形成於該間距配線間的層 間絕緣膜的材料常數。 5、 如申請專利範圍第1項或第2項所述之製程變數 識別方法,其中該第二配線層是實際作成間距配線的寬度 或間距不同的複數個多層配線構造,測定作成的各多層配 線構造的各配線間的電容。 6、 一種製程變數識別方法,其特徵包含: · 算出複數次具備由平面電極構成的第一配線層;配置 於第一平面電極上,寬度W的複數個間距配線以間距p配 置的第二配線層;配置於第二配線層上,由平面電極構成 的第三配線層;分別絕緣隔離第--第三配線層的複數層 層間絕緣膜的多層配線構造中的各層間絕緣膜的構造變數 以及材料常數與各配線層間的電容的關係的步驟; 測定實際形成的該多層配線構造的各配線間的配線間 電容的步驟;以及 經濟部智慧財產局員工消費合作社印製 選擇與由算出的配線間電容測定的電容一致的配線間 電容,令對應所選擇的配線間電容的製程變數爲實際形成 的多層配線構造的製程變數而進行識別的步驟。 7、 如申請專利範圍第6項所述之製程變數識別方法 ,其中該層間絕緣膜的構造變數以及材料常數分別是膜厚 以及介電常數。 8、 如申請專利範圍第6項所述之製程變數識別方法 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐)'~Jo ' 563170 A8 B8 C8 D8 六、申請專利範圍 3 (請先閲讀背面之注意事項再填寫本頁) ’其中該電容算出部是根據實驗計劃法算出複數次各層間 絕緣膜的構造常數以及材料常數與各配線層間的電容的關 係。 9、如申請專利範圍第6項所述之製程變數識別方法 ’其中該製程變數包含形成於該間距配線間的層間絕緣膜 的材料常數。 1〇、如申請專利範圍第6項所述之製程變數識別方 法’其中該第二配線層是實際作成間距配線的寬度或間距 不同的複數個多層配線構造,測定作成的各多層配線構造 的各配線間的電容。 1 1、一種製程變數識別裝置,其特徵包含: 電容算出部,對具備由平面電極構成的第一配線層; 配置於第一平面電極上,寬度W的複數個間距配線以間距 P配置的第二配線層;配置於第二配線層上,由平面電極 構成的第三配線層;分別絕緣隔離第—第三配線層的複 數層層間絕緣膜的多層配線構造,至少由包含各層間絕緣 膜的幾何學形狀以及材料常數之製程變數計算配線間電容 經濟部智慧財產局員工消費合作社印製 函數式生成部,由求出的配線間電容與該製程變數的 關係,模型化成令該製程變數爲變數,令配線間電容爲響 應變數的函數式; 配線間電容測定部,由實際形成的該多層配線構造測 定各配線間的配線間的配線間電容;以及 製程變數識別手段,由被該函數式生成部模型化的函 -3- 本紙張尺度適用中國國家標準(CNS ) A4規格(210X:297公釐) 563170 經濟部智慧財產局員工消費合作社印製 A8 B8 C8 D8六、申請專利範圍 4 數式與被該配線間電容測定部測定的配線間電容識別該製 程變數。 1 2、一種製程變數識別裝置,其特徵包含: 電容算出部,算出複數次具備由平面電極構成的第一 配線層;配置於第一平面電極上,寬度W的複數個間距配 線以間距P配置的第二配線層;配置於第二配線層上,由 平面電極構成的第三配線層;分別絕緣隔離第--第三配 線層的複數層層間絕緣膜的多層配線構造中的至少包含各 層間絕緣膜的幾何學形狀以及材料常數之製程變數與各配 線層間的電容的關係; 電容測定部,由實際形成的該多層配線構造測定各配 線間的配線間電容;以及 識別部,由該電容算出部算出的配線間電容選擇與被 該電容測定部測定的配線間電容一致的配線間電容,根據 被識別的配線間電容,識別實際形成的多層配線構造的該 製程變數。 1 3、一種評價用試樣,具備由平面電極構成的第一 配線層;配置於第一平面電極上,複數條間距配線以預定 的間距配置的第二配線層;配置於第二配線層上,由平面 電極構成的第三配線層;包含分別絕緣隔離第--第三配 線層的複數層層間絕緣膜的T E G,其特徵爲: 具備該間距配線的寬度或間距分別不同的複數個 T E G而成。 1 4、如申請專利範圍第1 3項所述之評價用試樣, (請先閲讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) -4 - 563170 A8 B8 C8 D8 六、申請專利範圍 5 其中更具備連接於該間距配線的兩個電極,接鄰的該間距 配線分別連接於不同的電極。 1 5、如申請專利範圍第1 3項所述之評價用試樣, 其中所有的間距配線連接於共通的電極。 (請先閲讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) -5- 5^3170*
    91110784號專利申請案 中文圖式修正頁 民國92年2月21日修正
    第3圖 563170
    S5 5 SO _0i.o 908Ό 8000Ό 50Ό _0 noQOw: 950Ό _0 _0 tillu IT 563170
    701a
    703b 第9A圖 701a' f
    第9B圖 563170
    1001a 第11A圖 第11B圖 第13圖
TW091110784A 2001-09-18 2002-05-22 Method and apparatus for identifying process variables and sample for evaluation TW563170B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001283932A JP3649683B2 (ja) 2001-09-18 2001-09-18 プロセス変数同定方法、プロセス変数同定装置、及び評価用試料

Publications (1)

Publication Number Publication Date
TW563170B true TW563170B (en) 2003-11-21

Family

ID=19107343

Family Applications (1)

Application Number Title Priority Date Filing Date
TW091110784A TW563170B (en) 2001-09-18 2002-05-22 Method and apparatus for identifying process variables and sample for evaluation

Country Status (4)

Country Link
US (1) US20030055618A1 (zh)
JP (1) JP3649683B2 (zh)
KR (1) KR100469024B1 (zh)
TW (1) TW563170B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7089516B2 (en) * 2004-03-22 2006-08-08 Cadence Design Systems, Inc. Measurement of integrated circuit interconnect process parameters
KR101794069B1 (ko) * 2010-05-26 2017-12-04 삼성전자주식회사 반도체 제조설비 및 그의 시즈닝 공정 최적화 방법

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02222159A (ja) * 1989-02-23 1990-09-04 Toshiba Corp 配線容量評価装置
JP2638276B2 (ja) * 1990-09-25 1997-08-06 日本電気株式会社 電子回路の配線間容量の算出方法
JPH09293786A (ja) * 1996-04-25 1997-11-11 Sony Corp 多層配線を有する半導体装置及びその配線方法
JP3682151B2 (ja) * 1997-06-27 2005-08-10 株式会社東芝 配線評価方法および配線評価装置

Also Published As

Publication number Publication date
KR100469024B1 (ko) 2005-01-29
JP2003092321A (ja) 2003-03-28
JP3649683B2 (ja) 2005-05-18
US20030055618A1 (en) 2003-03-20
KR20030024554A (ko) 2003-03-26

Similar Documents

Publication Publication Date Title
US6057171A (en) Methods for determining on-chip interconnect process parameters
US6061508A (en) Modeling and processing of on-chip interconnect capacitance
TWI736711B (zh) 力感測裝置及包含力感測裝置之oled顯示裝置
US20070145364A1 (en) Test Pattern for Analyzing Delay Characteristic of Interconnection Line and Method for Analyzing Delay Characteristic of Interconnection Line Using the Same
TW520567B (en) LSI design method having dummy pattern generation process and LCR extraction process and computer program therefor
CN102799732A (zh) 后道金属互连层寄生电容统计模型的获取方法
JP4970749B2 (ja) 容易に変更することができる配線構造体の設計方法
TW518616B (en) Method of manufacturing multi-layer circuit board with embedded passive device
US20050240883A1 (en) Fringe RLGC model for interconnect parasitic extraction
US20070245274A1 (en) Integrated circuit design apparatus and method thereof
US7979825B2 (en) Method and system for the calculation of the sensitivities of an electrical parameter of an integrated circuit
TW563170B (en) Method and apparatus for identifying process variables and sample for evaluation
WO1998043186A2 (en) Circuit simulation
CN105304615B (zh) 半导体结构
US20060036984A1 (en) Device and method for extracting parasitic capacitance of semiconductor circuit
US20020110936A1 (en) Inductor recognition method, layout inspection method, computer readable recording medium in which a layout inspection program is recorded and process for a semiconductor device
US9947602B2 (en) IC structure integrity sensor having interdigitated conductive elements
Grosjean et al. Reduction of an electronic card thermal problem by the modal sub structuring method
JP2004086318A (ja) シミュレーション用等価回路モデル生成装置、回路シミュレーションシステム、シミュレーション用等価回路モデル生成方法、制御プログラムおよび可読記録媒体
US20070168148A1 (en) Test method of embedded capacitor and test system thereof
TWI740739B (zh) 電磁感測元件及其製作方法和厚度感測方法
US7028277B2 (en) Process related deviation corrected parasitic capacitance modeling method
TW444313B (en) Electrical overlay structure for monitoring multilayer alignment in a semiconductor wafer
JP2012104646A (ja) 多層回路基板および層ずれ測定システム
Chang et al. Incorporating process induced effects into RC extraction

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MK4A Expiration of patent term of an invention patent