JP2012104646A - 多層回路基板および層ずれ測定システム - Google Patents
多層回路基板および層ずれ測定システム Download PDFInfo
- Publication number
- JP2012104646A JP2012104646A JP2010251719A JP2010251719A JP2012104646A JP 2012104646 A JP2012104646 A JP 2012104646A JP 2010251719 A JP2010251719 A JP 2010251719A JP 2010251719 A JP2010251719 A JP 2010251719A JP 2012104646 A JP2012104646 A JP 2012104646A
- Authority
- JP
- Japan
- Prior art keywords
- conductor pattern
- layer
- circuit board
- multilayer circuit
- conductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
【解決手段】多層構造の特定の第1層に設けられた第1導体パターン(1)と、多層構造の第1層とは異なる特定の第2層に設けられた第2導体パターン(2)とを備えた多層回路基板であって、第1導体パターンは、第2導体パターンに対向して配置され、第2導体パターンよりも面積が小さく、第1層と第2層との積層において最大の位置ずれが発生した場合にも、第2導体パターンからはみ出さないように設計されており、第2導体パターンは、スリット(3a)により複数の導体パターン(2a、2b)に分割されており、第1導体パターンおよび分割された複数の導体パターンのそれぞれには、導体パターン間の容量を測定するための端子が設けられている。
【選択図】図1
Description
樹脂基板では、製造プロセス、湿度、経年変化等により、誘電率の再現性が悪い。このため、容量や共振周波数の変化をそのまま用いる方法では、誤差が大きくなるという課題があった。
図1、図2は、本発明の実施の形態1に係る多層回路基板の特定の第1層と第2層に設けられた導体パターンの上面図、および側面図である。また、図3、図4は、本発明の実施の形態1に係る多層回路基板で層ずれが発生した場合の上面図および側面図である。図3では、導体パターン1が、導体パターン2a、2bに対して図面上で左方向にずれた状態を例示している。
先の実施の形態1では、容量測定機能に基づいたずれ量検出器4aによりずれ量を測定する場合について説明した。これに対して、本実施の形態2では、ずれ量検出器4aの代わりに共振周波数測定機能に基づいてずれ量を測定するずれ量検出器4bを用いる場合について説明する。
本実施の形態3では、回転ずれを含むずれ量を測定する場合について説明する。図7は、本発明の実施の形態3に係る多層回路基板の特定の第1層と第2層に設けられた導体パターンの上面図である。また、図8は、本発明の実施の形態3に係る多層回路基板で層ずれが発生した場合の上面図である。図8では、導体パターン1が、導体パターン2a〜2dに対して図面上で左方向に、かつ反時計方向にずれた状態を例示している。
Claims (9)
- 多層構造の特定の第1層に設けられた第1導体パターンと、
多層構造の前記第1層とは異なる特定の第2層に設けられた第2導体パターンと
を備えた多層回路基板であって、
前記第1導体パターンは、前記第2導体パターンに対向して配置され、前記第2導体パターンよりも面積が小さく、前記第1層と前記第2層との積層において最大の位置ずれが発生した場合にも、前記第2導体パターンからはみ出さないように設計されており、
前記第2導体パターンは、スリットにより複数の導体パターンに分割されており、
前記第1導体パターンおよび分割された前記複数の導体パターンのそれぞれには、導体パターン間の容量を測定するための端子が設けられている
ことを特徴とする多層回路基板。 - 請求項1に記載の多層回路基板において、
前記第2導体パターンは、1本のスリットにより2分割されている
ことを特徴とする多層回路基板。 - 請求項1または2に記載の多層回路基板において、
前記第1導体パターンおよび前記第2導体パターンからなる1組のずれ量測定用パターンを、スリットの方向を異ならせて2組以上設ける
ことを特徴とする多層回路基板。 - 請求項1に記載の多層回路基板において、
前記第2導体パターンは、第1導体パターンの下部に交点を有する2本のスリットにより4分割されており、前記交点は、前記第1層と前記第2層との積層において最大の位置ずれが発生した場合にも、第1導体パターンからはみ出さないように設計されている
ことを特徴とする多層回路基板。 - 請求項1ないし4のいずれか1項に記載の多層回路基板において、
前記第1層において、前記第1導体パターンと端子との間に、導体パターンとして設けられたインダクタをさらに備える
ことを特徴とする多層回路基板。 - 請求項1ないし4のいずれか1項に記載の多層回路基板において、
前記第1導体パターンに設けられた端子にインダクタを外付け可能な構成を備える
ことを特徴とする多層回路基板。 - 請求項1ないし4のいずれか1項に記載の多層回路基板と、
前記多層回路基板の前記第1導体パターンに設けられた端子と、分割された前記複数の導体パターンに設けられたそれぞれの端子とに接続され、前記第1導体パターンと前記複数の導体パターンとの間のそれぞれの容量値を測定し、測定した1つの容量値を基準として他の容量値との比率を算出することで、前記第1層と前記第2層の積層によるずれ量を算出するずれ量検出器と
を備えたことを特徴とする層ずれ測定システム。 - 請求項5または6に記載の多層回路基板と、
前記多層回路基板の前記第1導体パターンと前記インダクタを介して接続されるとともに、分割された前記複数の導体パターンに設けられたそれぞれの端子に接続され、前記第1導体パターンと前記複数の導体パターンとの間のそれぞれの共振周波数を測定し、測定した1つの共振周波数を基準として他の共振周波数との比率を算出することで、前記第1層と前記第2層の積層によるずれ量を算出するずれ量検出器と
を備えたことを特徴とする層ずれ測定システム。 - 請求項7または8に記載の層ずれ測定システムにおいて、
前記ずれ量検出器は、算出した前記比率とずれ量との関係を規定するずれ量特定データがあらかじめ格納された記憶部を有し、前記ずれ量特定データに基づいて、前記比率に対応するずれ量を算出する
ことを特徴とする層ずれ測定システム。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010251719A JP5595234B2 (ja) | 2010-11-10 | 2010-11-10 | 多層回路基板および層ずれ測定システム |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010251719A JP5595234B2 (ja) | 2010-11-10 | 2010-11-10 | 多層回路基板および層ずれ測定システム |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2012104646A true JP2012104646A (ja) | 2012-05-31 |
JP5595234B2 JP5595234B2 (ja) | 2014-09-24 |
Family
ID=46394708
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010251719A Expired - Fee Related JP5595234B2 (ja) | 2010-11-10 | 2010-11-10 | 多層回路基板および層ずれ測定システム |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5595234B2 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2016146410A (ja) * | 2015-02-06 | 2016-08-12 | 株式会社伸光製作所 | プリント基板 |
WO2021024923A1 (ja) * | 2019-08-07 | 2021-02-11 | パナソニックIpマネジメント株式会社 | 樹脂組成物、プリプレグ、樹脂付きフィルム、樹脂付き金属箔、金属張積層板、及び配線板 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6273795A (ja) * | 1985-09-27 | 1987-04-04 | 株式会社日立製作所 | 多層プリント板の層間ずれの測定方法 |
JP2005327814A (ja) * | 2004-05-12 | 2005-11-24 | Mitsubishi Electric Corp | 多層回路基板 |
JP2006351751A (ja) * | 2005-06-15 | 2006-12-28 | Tokyo Electron Ltd | 基板処理装置及び基板処理方法 |
-
2010
- 2010-11-10 JP JP2010251719A patent/JP5595234B2/ja not_active Expired - Fee Related
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6273795A (ja) * | 1985-09-27 | 1987-04-04 | 株式会社日立製作所 | 多層プリント板の層間ずれの測定方法 |
JP2005327814A (ja) * | 2004-05-12 | 2005-11-24 | Mitsubishi Electric Corp | 多層回路基板 |
JP2006351751A (ja) * | 2005-06-15 | 2006-12-28 | Tokyo Electron Ltd | 基板処理装置及び基板処理方法 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2016146410A (ja) * | 2015-02-06 | 2016-08-12 | 株式会社伸光製作所 | プリント基板 |
WO2021024923A1 (ja) * | 2019-08-07 | 2021-02-11 | パナソニックIpマネジメント株式会社 | 樹脂組成物、プリプレグ、樹脂付きフィルム、樹脂付き金属箔、金属張積層板、及び配線板 |
Also Published As
Publication number | Publication date |
---|---|
JP5595234B2 (ja) | 2014-09-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7961453B2 (en) | Multilayer chip capacitor | |
US20130042702A1 (en) | Force sensor and measuring method of resistance variation thereof | |
EP2257821A1 (en) | Capacitive sensor having cyclic and absolute electrode sets | |
CN108925066A (zh) | 一种多层板层间偏移检测方法及检测系统 | |
JPH0626221U (ja) | 積層型コイル | |
JP5595234B2 (ja) | 多層回路基板および層ずれ測定システム | |
JP6414649B2 (ja) | 多層基板及びその製造方法 | |
CN104093284A (zh) | 一种通过pcb布线设计形成板上电容的方法 | |
JP5609398B2 (ja) | 磁界プローブ | |
JP2010060546A (ja) | 電流センサ | |
US11221236B1 (en) | Angular position sensor and associated method of use | |
JP2007298362A (ja) | 静電容量式液面レベルセンサ | |
US20080186045A1 (en) | Test mark structure, substrate sheet laminate, multilayered circuit substrate, method for inspecting lamination matching precision of multilayered circuit substrate, and method for designing substrate sheet laminate | |
US20200081582A1 (en) | Touch panel | |
JPH09205281A (ja) | 多層プリント配線板の内層回路パターンずれ検査方法 | |
US7308377B2 (en) | Test method of embedded capacitor and test system thereof | |
CN104204834A (zh) | 磁场探头 | |
JP7276284B2 (ja) | 積層コンデンサのシミュレーションモデルの生成方法、および、積層コンデンサのシミュレーション方法 | |
JP5706774B2 (ja) | 計測システム及び平面ステージ | |
JP4451208B2 (ja) | 多層回路基板 | |
US11482781B2 (en) | Electromagnetic wave adjusting device | |
JP2014126454A (ja) | 静電容量式検出装置 | |
WO2019153343A1 (zh) | 矩阵电容板及芯片测试方法 | |
JP5609328B2 (ja) | 磁界プローブ | |
JPH0338897A (ja) | プリント基板の内層導体の位置ずれ検査方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20130830 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20140320 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140401 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140530 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140708 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140805 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5595234 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |