JP2012104646A - 多層回路基板および層ずれ測定システム - Google Patents

多層回路基板および層ずれ測定システム Download PDF

Info

Publication number
JP2012104646A
JP2012104646A JP2010251719A JP2010251719A JP2012104646A JP 2012104646 A JP2012104646 A JP 2012104646A JP 2010251719 A JP2010251719 A JP 2010251719A JP 2010251719 A JP2010251719 A JP 2010251719A JP 2012104646 A JP2012104646 A JP 2012104646A
Authority
JP
Japan
Prior art keywords
conductor pattern
layer
circuit board
multilayer circuit
conductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2010251719A
Other languages
English (en)
Other versions
JP5595234B2 (ja
Inventor
Koji Shibuya
幸司 澁谷
Hirotaka Kamiuma
弘敬 上馬
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2010251719A priority Critical patent/JP5595234B2/ja
Publication of JP2012104646A publication Critical patent/JP2012104646A/ja
Application granted granted Critical
Publication of JP5595234B2 publication Critical patent/JP5595234B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

【課題】基板材料の誘電率に左右されず、高精度にずれ量を測定する。
【解決手段】多層構造の特定の第1層に設けられた第1導体パターン(1)と、多層構造の第1層とは異なる特定の第2層に設けられた第2導体パターン(2)とを備えた多層回路基板であって、第1導体パターンは、第2導体パターンに対向して配置され、第2導体パターンよりも面積が小さく、第1層と第2層との積層において最大の位置ずれが発生した場合にも、第2導体パターンからはみ出さないように設計されており、第2導体パターンは、スリット(3a)により複数の導体パターン(2a、2b)に分割されており、第1導体パターンおよび分割された複数の導体パターンのそれぞれには、導体パターン間の容量を測定するための端子が設けられている。
【選択図】図1

Description

本発明は、回路基板が多層構造でなる多層回路基板に関するもので、特に、層ずれを検出するための導体パターンを有する多層回路基板、および層ずれ測定システムに関する。
従来の多層回路基板の層ずれを検出する方法としては、多層回路基板に層ずれを検出するための導体パターンを作り込み、外部の測定器により、層ずれによる平板間の容量変化を測定する方式、あるいは容量変化に伴う共振周波数の変化を測定する方式が用いられている(例えば、特許文献1参照)。
特許第4451208号公報
しかしながら、従来技術には、以下のような課題がある。
樹脂基板では、製造プロセス、湿度、経年変化等により、誘電率の再現性が悪い。このため、容量や共振周波数の変化をそのまま用いる方法では、誤差が大きくなるという課題があった。
本発明は、前記のような課題を解決するためになされたものであり、基板材料の誘電率に左右されず、高精度にずれ量を測定することのできる多層回路基板および層ずれ測定システムを得ることを目的とする。
本発明に係る多層回路基板は、多層構造の特定の第1層に設けられた第1導体パターンと、多層構造の第1層とは異なる特定の第2層に設けられた第2導体パターンとを備えた多層回路基板であって、第1導体パターンは、第2導体パターンに対向して配置され、第2導体パターンよりも面積が小さく、第1層と第2層との積層において最大の位置ずれが発生した場合にも、第2導体パターンからはみ出さないように設計されており、第2導体パターンは、スリットにより複数の導体パターンに分割されており、第1導体パターンおよび分割された複数の導体パターンのそれぞれには、導体パターン間の容量を測定するための端子が設けられているものである。
また、本発明に係る層ずれ測定システムは、多層回路基板と、多層回路基板の第1導体パターンに設けられた端子と、分割された複数の導体パターンに設けられたそれぞれの端子とに接続され、第1導体パターンと複数の導体パターンとの間のそれぞれの容量値を測定し、測定した1つの容量値を基準として他の容量値との比率を算出することで、第1層と第2層の積層によるずれ量を算出するずれ量検出器とを備えたものである。
また、本発明に係る層ずれ測定システムは、多層回路基板と、多層回路基板の第1導体パターンとインダクタを介して接続されるとともに、分割された複数の導体パターンに設けられたそれぞれの端子に接続され、第1導体パターンと複数の導体パターンとの間のそれぞれの共振周波数を測定し、測定した1つの共振周波数を基準として他の共振周波数との比率を算出することで、第1層と第2層の積層によるずれ量を算出するずれ量検出器とを備えたものである。
本発明の多層回路基板および層ずれ測定システムによれば、多層構造の回路基板における第1層に第1導体パターンを設け、第2層にスリットにより分割された第2導体パターンを設け、複数の容量あるいは共振周波数の計測結果をもとに、比率を算出して層ずれを測定することにより、基板材料の誘電率に左右されず、高精度にずれ量を測定することのできる多層回路基板および層ずれ測定システムを得ることができる。
本発明の実施の形態1に係る多層回路基板の特定の第1層と第2層に設けられた導体パターンの上面図である。 本発明の実施の形態1に係る多層回路基板の特定の第1層と第2層に設けられた導体パターンの側面図である。 本発明の実施の形態1に係る多層回路基板で層ずれが発生した場合の上面図である。 本発明の実施の形態1に係る多層回路基板で層ずれが発生した場合の側面図である。 本発明の実施の形態1に係る多層回路基板に適用される層ずれ測定システムの模式図である。 本発明の実施の形態2に係る多層回路基板に適用される層ずれ測定システムの模式図である。 本発明の実施の形態3に係る多層回路基板の特定の第1層と第2層に設けられた導体パターンの上面図である。 本発明の実施の形態3に係る多層回路基板で層ずれが発生した場合の上面図である。図7の層ずれが発生した場合の上面図である。
以下、本発明の多層回路基板および層ずれ測定システムの好適な実施の形態につき図面を用いて説明する。
実施の形態1.
図1、図2は、本発明の実施の形態1に係る多層回路基板の特定の第1層と第2層に設けられた導体パターンの上面図、および側面図である。また、図3、図4は、本発明の実施の形態1に係る多層回路基板で層ずれが発生した場合の上面図および側面図である。図3では、導体パターン1が、導体パターン2a、2bに対して図面上で左方向にずれた状態を例示している。
本実施の形態1における多層回路基板は、第1層に設けられた導体パターン1、第2層に設けられた導体パターン2a、2b、およびスリット3aを備えて構成されている。導体パターン1は、多層回路基板のある層(特定の第1層に相当)に設けられた導体パターンであり、導体パターン2a、2bは、導体パターン1とは別の層(特定の第2層に相当)に設けられた導体パターンであり、スリット3aにより2分割されている。
本実施の形態1における導体パターン1の大きさは、導体パターン2a、2bを合わせた大きさよりも小さい。そして、第1層と第2層との間で層ずれが生じた場合にも、上面図として見た際に、導体パターン1が、導体パターン2a、2bからはみ出さないように設計されている。
以上の構成により、導体パターン1と導体パターン2a、2bとの間で、導体パターン1を共通の電極として、2つのキャパシタが形成されることとなる。図5は、本発明の実施の形態1に係る多層回路基板に適用される層ずれ測定システムの模式図である。この図5に示されたずれ量検出器4aは、2つのキャパシタの容量を測定し、その比を算出し、ずれ量に換算する機能を有する。
なお、図5には図示されていないが、導体パターン1および2分割された導体パターン2a、2bのそれぞれには、ずれ量検出器4aにより容量を測定するための入出力端子が設けられている。
次に、本発明の実施の形態1における図5に示した層ずれ測定システムの具体的な動作について説明する。層ずれがおこると、図3、図4に示すように、導体パターン2aと2bの間のスリット3aの位置が、図1、図2の状態から変位する。これにより、導体パターン1と導体パターン2a、2bとが対向するそれぞれの面積が変化する。この結果、図5の測定システムのずれ量検出器4aで測定される2つのキャパシタの容量値も、面積変化に対応して変化する。
ここで、導体パターン1と導体パターン2a間の容量、および導体パターン1と導体パターン2b間の容量は、ともに基板の誘電率に比例している。一般的に用いられているFR4等の樹脂基板では、製造プロセス、湿度、経年変化等により、誘電率の再現性が悪いため、測定された容量値自体も再現性が悪い。しかしながら、2つのキャパシタに関して測定された容量値の比をとることで、誘電率の影響はキャンセルされ、基板の誘電率に依存しない値とすることができる。
容量値が対向する面積に比例しているとすれば、容量比と面積比が等しくなる。従って、導体パターン1に対するスリット3aの位置は、導体パターン1の面積を容量比と同じ比に分割される位置にスリットがあるというように幾何的に決定できる。これにより、多層回路基板の特定の第1層と第2層の位置関係が決定できる。すなわち、図3において、スリット3aにより分割された導体パターン2a、2bのそれぞれに対する導体パターン1の面積の比から、スリット3aの方向と直交する方向(図3の紙面上で左右方向に相当)の層ずれ量が決定できる。
以上のように、実施の形態1によれば、容量そのものではなく、容量比を用いて層ずれを測定している。この結果、基板の誘電率に依存しない層ずれ測定を実現できる多層回路基板および層ずれ測定システムを得ることができる。
なお、上述した実施の形態1では、容量比が面積比と等しいとして、ずれ量を算出する方法を述べたが、本発明は、このような方法に限定されるものではない。電磁界シミュレーションや実測により、容量比とずれ量の関係を、ずれ量特定データとしてあらかじめデータベース化しておき、測定された容量比と照らし合わせて、ずれ量を決定するという方法でも、実現可能なのは言うまでもない。この場合は、導体パターンのフリンジ容量等の誤差要因も含めてデータベース化されるので、ずれ量測定の高精度化が見込める。
また、上述した実施の形態1では、基板の特定の方向のずれ量(すなわち、スリットの方向と直交する方向のずれ量)のみを決定する方法を述べたが、本発明は、このような方法に限定されるものではない。1つの多層回路基板に、先の図1に示したパターンを2つ以上、方向を異ならせて備えるようにすれば、別の方向のずれ量も決定できる。すなわち、2方向のずれ量を計測することで、平面上でどの方向にどの程度ずれたかが完全に決定することができる。
実施の形態2.
先の実施の形態1では、容量測定機能に基づいたずれ量検出器4aによりずれ量を測定する場合について説明した。これに対して、本実施の形態2では、ずれ量検出器4aの代わりに共振周波数測定機能に基づいてずれ量を測定するずれ量検出器4bを用いる場合について説明する。
図6は、本発明の実施の形態2に係る多層回路基板に適用される層ずれ測定システムの模式図である。先の実施の形態1における図5の構成と比較すると、本実施の形態2における図6では、導体パターン1とずれ量検出器4b間にインダクタ5が直列に追加された構成となっている。なお、このインダクタ5は、多層回路基板に導体パターンで実現してもよいし、外付けで追加してもよい。
次に、本発明の実施の形態2における図6に示した層ずれ測定システムの具体的な動作について説明する。先の実施の形態1とほとんど同じ動作であるが、ずれ量検出器4bが測定するのは、導体パターン1と2a間の容量とインダクタ5による共振周波数、および導体パターン1と2b間の容量とインダクタ5による共振周波数となる。層ずれが生じると、先の実施の形態1で説明したように、容量が変化する。
容量とインダクタの直列接続の共振周波数は、容量の平方根の逆数に比例する。従って、容量の変化は、共振周波数に反映される。ここで、2つの共振周波数の比をとると、誘電率および2つの共振回路に共用されているインダクタの影響は、キャンセルされ、共振周波数比は、基板の誘電率に依存しない値となる。共振周波数比の平方の逆数が容量比となるので、容量値が対向する面積に比例しているとすれば、先の実施の形態1と同様に、層ずれ量の算出が実現できる。
以上のように、実施の形態2によれば、共振周波数そのものではなく、共振周波数比を用いて層ずれを測定している。この結果、基板の誘電率およびインダクタに依存しない層ずれ測定を実現できる多層回路基板および層ずれ測定システムを得ることができる。
なお、上述した実施の形態2では、共振周波数比の平方の逆数が面積比と等しいとして、ずれ量を算出する方法を述べたが、本発明は、このような方法に限定されるものではない。電磁界シミュレーションや実測により、共振周波数比とずれ量の関係を、ずれ量特定データとしてあらかじめデータベース化しておき、測定された共振周波数比と照らし合わせて、ずれ量を決定するという方法でも、実現可能なのは言うまでもない。この場合は、導体パターンのフリンジ容量等の誤差要因も含めてデータベース化されるので、ずれ量測定の高精度化が見込める。
また、上述した実施の形態2では、基板の特定の方向のずれ量(すなわち、スリットの方向と直交する方向のずれ量)のみを決定する方法を述べたが、本発明は、このような方法に限定されるものではない。1つの多層回路基板に、先の図1に示したパターンを2つ以上、方向を異ならせて備えるようにすれば、別の方向のずれ量も決定できる。すなわち、2方向のずれ量を計測することで、平面上でどの方向にどの程度ずれたかが完全に決定することができる。
実施の形態3.
本実施の形態3では、回転ずれを含むずれ量を測定する場合について説明する。図7は、本発明の実施の形態3に係る多層回路基板の特定の第1層と第2層に設けられた導体パターンの上面図である。また、図8は、本発明の実施の形態3に係る多層回路基板で層ずれが発生した場合の上面図である。図8では、導体パターン1が、導体パターン2a〜2dに対して図面上で左方向に、かつ反時計方向にずれた状態を例示している。
本実施の形態3における多層回路基板は、第1層に設けられた導体パターン1、第2層に設けられた導体パターン2a〜2d、およびスリット3a、3bを備えて構成されている。導体パターン1は、多層回路基板のある層(特定の第1層に相当)に設けられた導体パターンであり、導体パターン2a〜2dは、導体パターン1とは別の層(特定の第2層に相当)に設けられた導体パターンであり、スリット3a、3bにより4分割されている。
本実施の形態1における導体パターン1の大きさは、導体パターン2a、2b、2c、2dを合わせた大きさより小さい。そして、第1層と第2層との間で層ずれが生じた場合にも、上面図として見た際に、導体パターン1が、導体パターン2a、2b、2c、2dからはみ出さないように設計されている。
また、スリット3a、3bは、導体パターン1の下部で交点を持ち、第1層と第2層との間で層ずれが生じた場合にも、この交点が導体パターン1からはみ出さないように設計されている。
以上の構成により、導体パターン1と導体パターン2a、2b、2c、2dとの間で、導体パターン1を共通の電極として、4つのキャパシタが形成されることとなる。そして、先の図5に示されたずれ量検出器4aと同様の回路を用いることで、4つのキャパシタの容量を測定し、その比を算出し、ずれ量に換算する。
次に、本発明の実施の形態3における図5に示した層ずれ測定システムの具体的な動作について説明する。回転ずれを含む層ずれがおこると、図8に示すように、スリット3a、3bの位置が図7の状態から変位する。これにより、導体パターン1と導体パターン2a、2b、2c、2dとが対向するそれぞれの面積が変化する。この結果、測定される容量値も面積変化に対応して変化する。
ここで、導体パターン1と2a間の容量、導体パターン1と2b間の容量、導体パターン1と2c間の容量、および導体パターン1と2d間の容量は、全て基板の誘電率に比例している。
そこで、4つの測定された容量値のうちの1つを基準に、残りの3つの容量値との比をとると、誘電率の影響はキャンセルされ、3つの容量比は、基板の誘電率に依存しない値とすることができる。
容量値が対向する面積に比例しているとすれば、容量比と面積比が等しくなる。回転ずれを含む層ずれのパラメータは、x方向のずれ量、y方向のずれ量、回転すれの角度の3つなので、上記3つの容量比を用いて、導体パターン1に対するスリット3a、3bの位置が、導体パターン1の面積を容量比と同じ比に分割される位置にスリットがあるというように幾何的に決定できる。これにより、多層回路基板の特定の第1層と第2層の位置関係が決定できる。すなわち、図8において、スリット3a、3bにより分割された導体パターン2a〜2dのそれぞれに対する導体パターン1の面積の比から、回転ずれをふくむ層ずれ量が決定できる。
以上のように、実施の形態3によれば、容量そのものではなく、4つの容量値を3つの容量比に変換した値を用いて層ずれを測定している。この結果、先の実施の形態1と同様に、基板の誘電率に依存せず、さらに回転ずれを含む層ずれ測定を実現できる多層回路基板および層ずれ測定システムを得ることができる。
なお、上述した実施の形態3では、容量比が面積比と等しいとして、ずれ量を算出する方法を述べたが、本発明は、このような方法に限定されるものではない。電磁界シミュレーションや実測により、容量比とずれ量の関係を、ずれ量特定データとしてあらかじめデータベース化しておき、測定された容量比と照らし合わせて、ずれ量を決定するという方法でも、実現可能なのは言うまでもない。この場合は、導体パターンのフリンジ容量等の誤差要因も含めてデータベース化されるので、ずれ量測定の高精度化が見込める。
また、上述した実施の形態3では、先の実施の形態1と同様の容量測定による方法を述べたが、先の実施の形態2と同様に、共振周波数測定による方法でも実現可能であることは言うまでもない。
1 導体パターン(第1導体パターン)、2a、2b 導体パターン(第2導体パターン)、3a、3b スリット、4a、4b ずれ量検出器、5 インダクタ。

Claims (9)

  1. 多層構造の特定の第1層に設けられた第1導体パターンと、
    多層構造の前記第1層とは異なる特定の第2層に設けられた第2導体パターンと
    を備えた多層回路基板であって、
    前記第1導体パターンは、前記第2導体パターンに対向して配置され、前記第2導体パターンよりも面積が小さく、前記第1層と前記第2層との積層において最大の位置ずれが発生した場合にも、前記第2導体パターンからはみ出さないように設計されており、
    前記第2導体パターンは、スリットにより複数の導体パターンに分割されており、
    前記第1導体パターンおよび分割された前記複数の導体パターンのそれぞれには、導体パターン間の容量を測定するための端子が設けられている
    ことを特徴とする多層回路基板。
  2. 請求項1に記載の多層回路基板において、
    前記第2導体パターンは、1本のスリットにより2分割されている
    ことを特徴とする多層回路基板。
  3. 請求項1または2に記載の多層回路基板において、
    前記第1導体パターンおよび前記第2導体パターンからなる1組のずれ量測定用パターンを、スリットの方向を異ならせて2組以上設ける
    ことを特徴とする多層回路基板。
  4. 請求項1に記載の多層回路基板において、
    前記第2導体パターンは、第1導体パターンの下部に交点を有する2本のスリットにより4分割されており、前記交点は、前記第1層と前記第2層との積層において最大の位置ずれが発生した場合にも、第1導体パターンからはみ出さないように設計されている
    ことを特徴とする多層回路基板。
  5. 請求項1ないし4のいずれか1項に記載の多層回路基板において、
    前記第1層において、前記第1導体パターンと端子との間に、導体パターンとして設けられたインダクタをさらに備える
    ことを特徴とする多層回路基板。
  6. 請求項1ないし4のいずれか1項に記載の多層回路基板において、
    前記第1導体パターンに設けられた端子にインダクタを外付け可能な構成を備える
    ことを特徴とする多層回路基板。
  7. 請求項1ないし4のいずれか1項に記載の多層回路基板と、
    前記多層回路基板の前記第1導体パターンに設けられた端子と、分割された前記複数の導体パターンに設けられたそれぞれの端子とに接続され、前記第1導体パターンと前記複数の導体パターンとの間のそれぞれの容量値を測定し、測定した1つの容量値を基準として他の容量値との比率を算出することで、前記第1層と前記第2層の積層によるずれ量を算出するずれ量検出器と
    を備えたことを特徴とする層ずれ測定システム。
  8. 請求項5または6に記載の多層回路基板と、
    前記多層回路基板の前記第1導体パターンと前記インダクタを介して接続されるとともに、分割された前記複数の導体パターンに設けられたそれぞれの端子に接続され、前記第1導体パターンと前記複数の導体パターンとの間のそれぞれの共振周波数を測定し、測定した1つの共振周波数を基準として他の共振周波数との比率を算出することで、前記第1層と前記第2層の積層によるずれ量を算出するずれ量検出器と
    を備えたことを特徴とする層ずれ測定システム。
  9. 請求項7または8に記載の層ずれ測定システムにおいて、
    前記ずれ量検出器は、算出した前記比率とずれ量との関係を規定するずれ量特定データがあらかじめ格納された記憶部を有し、前記ずれ量特定データに基づいて、前記比率に対応するずれ量を算出する
    ことを特徴とする層ずれ測定システム。
JP2010251719A 2010-11-10 2010-11-10 多層回路基板および層ずれ測定システム Expired - Fee Related JP5595234B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010251719A JP5595234B2 (ja) 2010-11-10 2010-11-10 多層回路基板および層ずれ測定システム

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010251719A JP5595234B2 (ja) 2010-11-10 2010-11-10 多層回路基板および層ずれ測定システム

Publications (2)

Publication Number Publication Date
JP2012104646A true JP2012104646A (ja) 2012-05-31
JP5595234B2 JP5595234B2 (ja) 2014-09-24

Family

ID=46394708

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010251719A Expired - Fee Related JP5595234B2 (ja) 2010-11-10 2010-11-10 多層回路基板および層ずれ測定システム

Country Status (1)

Country Link
JP (1) JP5595234B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016146410A (ja) * 2015-02-06 2016-08-12 株式会社伸光製作所 プリント基板
WO2021024923A1 (ja) * 2019-08-07 2021-02-11 パナソニックIpマネジメント株式会社 樹脂組成物、プリプレグ、樹脂付きフィルム、樹脂付き金属箔、金属張積層板、及び配線板

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6273795A (ja) * 1985-09-27 1987-04-04 株式会社日立製作所 多層プリント板の層間ずれの測定方法
JP2005327814A (ja) * 2004-05-12 2005-11-24 Mitsubishi Electric Corp 多層回路基板
JP2006351751A (ja) * 2005-06-15 2006-12-28 Tokyo Electron Ltd 基板処理装置及び基板処理方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6273795A (ja) * 1985-09-27 1987-04-04 株式会社日立製作所 多層プリント板の層間ずれの測定方法
JP2005327814A (ja) * 2004-05-12 2005-11-24 Mitsubishi Electric Corp 多層回路基板
JP2006351751A (ja) * 2005-06-15 2006-12-28 Tokyo Electron Ltd 基板処理装置及び基板処理方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016146410A (ja) * 2015-02-06 2016-08-12 株式会社伸光製作所 プリント基板
WO2021024923A1 (ja) * 2019-08-07 2021-02-11 パナソニックIpマネジメント株式会社 樹脂組成物、プリプレグ、樹脂付きフィルム、樹脂付き金属箔、金属張積層板、及び配線板

Also Published As

Publication number Publication date
JP5595234B2 (ja) 2014-09-24

Similar Documents

Publication Publication Date Title
US7961453B2 (en) Multilayer chip capacitor
US20130042702A1 (en) Force sensor and measuring method of resistance variation thereof
EP2257821A1 (en) Capacitive sensor having cyclic and absolute electrode sets
CN108925066A (zh) 一种多层板层间偏移检测方法及检测系统
JPH0626221U (ja) 積層型コイル
JP5595234B2 (ja) 多層回路基板および層ずれ測定システム
JP6414649B2 (ja) 多層基板及びその製造方法
CN104093284A (zh) 一种通过pcb布线设计形成板上电容的方法
JP5609398B2 (ja) 磁界プローブ
JP2010060546A (ja) 電流センサ
US11221236B1 (en) Angular position sensor and associated method of use
JP2007298362A (ja) 静電容量式液面レベルセンサ
US20080186045A1 (en) Test mark structure, substrate sheet laminate, multilayered circuit substrate, method for inspecting lamination matching precision of multilayered circuit substrate, and method for designing substrate sheet laminate
US20200081582A1 (en) Touch panel
JPH09205281A (ja) 多層プリント配線板の内層回路パターンずれ検査方法
US7308377B2 (en) Test method of embedded capacitor and test system thereof
CN104204834A (zh) 磁场探头
JP7276284B2 (ja) 積層コンデンサのシミュレーションモデルの生成方法、および、積層コンデンサのシミュレーション方法
JP5706774B2 (ja) 計測システム及び平面ステージ
JP4451208B2 (ja) 多層回路基板
US11482781B2 (en) Electromagnetic wave adjusting device
JP2014126454A (ja) 静電容量式検出装置
WO2019153343A1 (zh) 矩阵电容板及芯片测试方法
JP5609328B2 (ja) 磁界プローブ
JPH0338897A (ja) プリント基板の内層導体の位置ずれ検査方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130830

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140320

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140401

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140530

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140708

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140805

R150 Certificate of patent or registration of utility model

Ref document number: 5595234

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees