JPH02222159A - 配線容量評価装置 - Google Patents

配線容量評価装置

Info

Publication number
JPH02222159A
JPH02222159A JP4156289A JP4156289A JPH02222159A JP H02222159 A JPH02222159 A JP H02222159A JP 4156289 A JP4156289 A JP 4156289A JP 4156289 A JP4156289 A JP 4156289A JP H02222159 A JPH02222159 A JP H02222159A
Authority
JP
Japan
Prior art keywords
capacitance
wiring
inter
wirings
sum
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP4156289A
Other languages
English (en)
Inventor
Sanae Fukuda
早苗 福田
Naoyuki Shigyo
直之 執行
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP4156289A priority Critical patent/JPH02222159A/ja
Publication of JPH02222159A publication Critical patent/JPH02222159A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 [発明の目的] (産業上の利用分野) この発明は、半導体装置における配線間容量を数値計算
を用いて評価する配線容量評価装置に関する。
(従来の技術) 近年、半導体技術の飛躍的な発展にともなって、素子の
微細化、高集積が進められている。このような傾向にあ
って、素子間を接続するだめの配線にあっても、その配
線幅、配線間隔の縮少化が行なわれている。
このように、配線の微細化が進められると、隣接する配
線間の浮遊容量が増加することになる。
すなわち、1μm程度の配線幅/配線間隔の平行配線で
は、配線下層の基板との容量よりも、配線間容量のほう
が配線容量のほとんどを占めることになる。
したがって、高集積化されて高速動作するLSIの回路
設計を行なうにあたって、このような配線容量の変化を
定量的に把握することは重要となる。
そこで、具体的にはチップ内に配線容量測定用のパター
ンを形成し、このパターンを用いて配線容量を実際に測
定するという方法が採られていた。
測定パターンとしては、従来第8図に示すように、同一
幅の配線1が等間隔で平行に配置されて、配線1−本お
きにそれぞれの電極3,5から同電位が供給されるよう
に接続されている。
ここで、配線間容量を正確に測定するためには、第9図
に示すように、それぞれの配線を独立に配置すべきであ
る。しかし、第9図に示すような配線の場合には、パタ
ーン面積あたりの配線容量が極めて小さくなるので、正
確に測定することが困難となる。したがって、第8図に
示すような配置構成がとられている。
しかしながら、第8図に示すような配線パタンを用いて
配線間容量を測定した場合には、測定される配線容量は
、隣りに配置された配線との容量だけでなく、第8図の
■−■断面を示す第10図に示すように、1本おき毎に
配置された配線との容量がすべて加算される。例えば、
第10図において、配線3と配線4間の容量値C34に
は、配線3と配線2間の容量値C32、配線3と配線6
間の容量値C36等が加算されることになる。このため
、隣接配線間容量は、実際の値よりも大きく測定されて
いた。
一方、従来にあっては、配線間容量をシミュレーション
によって算出することもよく行なわれていた。シミュレ
ーションによって第8図に示すように配置された配線の
配線間容量を算出する場合には、配線間容量が簡単な解
析式で表わすことが極めて困難となるため、適当な領域
を設定して、この領域内で計算する方法がとられている
。しかしながら、このようにして算出する場合には、計
算機のメモリ容量や計算時間等の制約により、計算領域
を限定せざるを得ない。このため、算出された容量値に
は、上述した場合と同様に、計算対象以外の配線との容
量が加算されてしまう。
例えば、第11図に示すように、配線1と配線2間の容
量C12を算出する場合には、計算領域を第11図中の
点線7と実線つとで囲まれる領域の内側に設定する。こ
のような領域の境界において、反射型境界条件を設定し
て、この領域外の配線の影響を含ませている。反射型境
界条件にあっては、設定された境界にあたかも鏡が存在
して、この鏡により電気力線が反射されて境界外に延び
ないものとしている。
このような反射型境界条件の下に、配線間容量C12は
配線1の電位を△■変化させたときに配線2に誘起され
る電荷の変化量△Qを計算し、C12−△Q/△Vとし
てC12を得る。
しかしながら、第11図に示すように設定された計算領
域において、配線2の電位を△V変化させた場合の電界
分布は、反射型境界条件により実効的に第11図に示す
配線3、配線3−1配線5等の電位も△V変化させた場
合の電界分布と等しくなる。このため、計算された配線
間容量C12は、配線1と配線2間の真の容量値に加え
て、配線2と配線3、配線3−1配線5等の△Vだけ電
位が変化する配線間との容量が含まれる。したがって、
計算された配線間容量C工、は、実際の値よりも大きく
なってしまう。
(発明が解決しようとする課題) 上記したように、従来の配線間容量の測定やシミュレー
ションにあっては、隣接配線の配線間容量を真の値に比
べて大きく算出されていた。このため、回路設計にあた
って、配線幅、配線間距離に必要以上のマージンをとっ
ていた。したがって、配線レイアウトの高密度化を困難
にし、回路全体としての高集積化の障害を招いていた。
そこで、この発明は、上記に鑑みてなされたものであり
、その目的とするところは、平行配線の隣接配線間及び
他の配線間の容量を高精度に評価して、半導体装置にお
ける高密度化に寄与することができる配線容量評価装置
を提供することにある。
[発明の構成] (課題を解決するための手段) 上記目的を達成するために、第1の発明は、規則的に配
置された平行配線パターンの周期性を乱すことなく反射
型境界条件を設定した1以上の計算領域内の配線に対し
て配線間容量を数値計算する計算手段と、前記計算手段
により数値計算されたそれぞれの配線間容量値を複数の
それぞれ異なる真の配線間容量の無限級数の和に展開す
る展開手段と、前記展開手段により展開されたそれぞれ
の無限級数の和の項数を有限近似し、有限近似されたそ
れぞれの有限級数の和を連立させてそれぞれの真の配線
間容量値を算出する算出手段とから構成される。
一方、上記目的を達成するために、第2の発明は、規則
的に配置された配線容量測定用の平行配線パターンの周
期性を乱すことなく反射型境界条件を設定した1以上の
計算領域内の配線に対して配線間容量を数値計算する計
算手段と、前記計算手段により数値計算されたそれぞれ
の配線間容量値を複数のそれぞれ異なる真の配線間容量
の無限級数の和に展開する展開手段と、前記展開手段に
より展開されたそれぞれの無限級数の和の項数を有限近
似し、有限近似されたそれぞれの有限級数の和を連立さ
せてそれぞれの真の配線間容量値を算出する算出手段と
、前記配線容量測定用の平行配線パターンを用いて配線
間容量を実測する測定手段と、前記測定手段により実測
された配線間容量値を前記計算手段により数値計算され
た配線間容量値と前記算出手段により算出された真の配
線間容量値とで測定される補正値により補正して真の配
線間容量値の実測値を算出する補正手段とから構成され
る。
(作用) 上記第1の構成において、第1の発明は、数値計算され
た複数の配線間容量値を、それぞれ配線間が異なる複数
の真の配線間容量の無限級数の和で表わして、この無限
級数の項数を有限値に近似し、それぞれの無限級数の和
を連立させて真の配線間容量値を求めるようにしている
一方、上記第2の構成において、第2の発明は、実測し
た配線間容量値を数値計算された配線間容量値と真の配
線間容量値とにより補正して真の配線間容量の実測値を
求めるようにしている。
(実施例) 以下、図面を用いてこの発明の詳細な説明する。
第1図は第1の発明の一実施例に係る配線容量評価装置
の構成を示すブロック図である。同図に示す実施例は、
数値計算によって求めたシミユレーション値と、このシ
ミユレーション値を真の容量値の無限級数の和で表わし
た式とから、隣接配線及び他の配線との真の配線間容量
を算出するようにしたものである。
第1図において、この実施例の配線容量評価装置は、数
値計算実行部11、級数展開部13、連立方程式解法部
15を備えている。
数値計算実行部11は、同一幅、同一間隔で平行に配置
された配線の繰り返しパターンの周期が保たれたように
計算領域を設定し、この計算領域に対して反射型境界条
件を設定して、配線間容量をシミュレーションによって
計算する。数値計算実行部11は、第8図に示した測定
パターンの断面を示す第2図に示すように、例えば半導
体基板17上に間隔S、配線幅Wとして配置された配線
のレイアウトに対する計算領域として、EnタイプとI
。タイプの計算領域を設定する。Eoタイプの計算領域
は、第3図に示すように、計算領域の境界21が配線1
つの中央に位置するように設定されたものである。一方
、Ioタイプの計算領域は、第4図に示すように、計算
領域の境界21が配線19間の中間に位置するように設
定されたものである。ここで、nは計算領域内に含まれ
る配線の本数である。このように設定された計算領域に
おいて、数値計算実行部11で計算された配線間容量は
、無限級数展開部13に与えられる。
無限級数展開部13は、数値計算実行部11から与えら
れそれぞれの配線間容量値を、計算された配線の配置及
び計算領域のタイプに応じて、計算された配線間の容量
及び周囲の配線間との真の容量の無限級数の和に展開す
る。計算された配線間容量値は、反射型境界条件のため
に、計算領域外の配線からの影響が含まれることになり
、周囲の配線との真の配線間容量との和で表わされる。
ここで、真の配線間容量とは、着目した配線の電位を変
化された場合に、着目した配線以外の配線はその電位が
変化せず、その配線からの影響を含まない値である。無
限級数展開部13によって展開された無限級数の和は、
連立方程式解法部15に与えられる。
連立方程式解法部15は、無限級数展開部13により展
開された無限級数の和の式を有限の項数に近似する。こ
の近似は、無限級数の和の式における周囲の配線との真
の容量値が容量を計算しようとする配線と周囲の配線と
の距離がおおきくなるにつれて急激に減少するため、計
算しようとする隣接配線間容量に比べて無視できる位置
さい項を削除することにより行なう。
また、連立方程式解法部15は、隣接配線間容量の計算
値−有限の項数として複数の周囲配線間の真の容量値の
和を1つの式として、これらの式を複数用いて真の容量
値を連立方程式として解いて算出する。
次に、このような構成において、計算領域を例えばE2
.E3.E4.E5及びI2’、+3.I4、■、の各
タイプとした場合を一例として、第2図及び第8図に示
す配線パターンにおける真の配線間容量の評価例を説明
する。
上記の各タイプの計算領域において、計算結果として得
られる配線間容量値は次に示す23個となる。
〈E2タイプ〉 S C12,E2 くE4タイプ〉 S C12,E4・S C13,E4・S C14,E
4S C23,E4 <E、タイプ〉 S C12,E5 、S C>s、 E5、S C工4
. E5S C15,E5・S C23,E5 <I2タイプ〉 5C12,+2 く+3タイプ〉 SCC20+3 、S C13,13 〈I4タイプ〉 S C12,14)S C13,+4・S C14,l
4SC23,r4 <I、タイプ〉 SC12,+5 、SC□3.+s 、S Cよ4.工
5SC15,+5 ・ 5C23,+5 ・ 5C24
,+5ここで、SCz、−はタイプX (EnまたはI
。)の計算領域を用いて数値計算実行部11によって計
算された配線i、j間の容量値である。なお、例えばE
3タイプ等の他のタイプのものと同一となるものは省略
している。
このようなそれぞれのタイプの計算された配線間容量値
は、計算領域に反射型境界条件を設定しているため、計
算領域外の配線からの影響を含んでおり、無限級数展開
部13によってそれらを加えた無限級数の和として展開
される。例えば、S C12,E2は・ SCC20E2 = T C工、十Tc、4+”rcm
6+TC工。
+TC11o+・・・・・・ のように表わされる。上式において、T C+ +は、
配線i、j間の他の配線からの影響を含まない真の容量
値を示している。
ここで、算出しようとする真の容量値をTC工、。
T C13,T C1,4,・” T Cttoとし、
連立方程式解法部15によってTCIII以降の項を省
略して無限級数の和の式の項数を有限に近似する。これ
により、」二連した23個の計算値に対応する無限級こ
こで、A′は」二連した無限級数の和の各真の容量値の
係数となるもので、9×23の行列である。
上記の行列式にあって、計算値から適当な9個の値が連
立方程式解法部15により選択されるとともに、選択さ
れた計算値と同行で9列のA′の値も選択される。選択
された行列をAとすると、この行列は9×9の正則な行
列となり、この正則行列Aの逆行列A−1が計算される
。これにより、9個の真の容量値TC12,TCIIO
は、次式%式% より、着目した配線1と配線2との真の配線間容量値及
び周囲の配線(配線3〜配線10)との配線間容量値が
算出される。
ここで、例えば第2図に示すような配線構造に対して、
配線幅W=1μm、配線間隔S=1μm、基板17との
間の酸化膜厚H=1μm1配線厚さT=0.5μmとす
ると、各配線間の真の容量値TCIIは、第5図に示す
ようになる。第5図から明らかなように、真の容量値は
距離が離れるにしたがって急激に減少することになる。
これは、着目している配線間の配線によるシールド効果
が大きいためである。
したがって、無限級数の和の項数を1=10として有限
個(ここでは9個)に近似しても、十分に精度の高い値
が得られる。
例えば、9×9の正則行列をつくるために、S C12
,E2・S’C12,E4・S C13,E4・S C
13,E5・S C14,E5・S C15,E5・S
 C14,is 、S C1s、+5 、S C23,
15の9個のシミュレーション計算値を選択すると、真
の配線間容量値TC12からTC18は、以下に示すよ
うになる。
T C12= 0.371 (p F /cm)TC1
3= 0.0338 T C14= 0.0149 TC,= 0.00847 TC工。= 0.00552 T C1?= 0.00376 TC18= 0.0018に れらの値は、23個のシミュレーション計算値の中から
9個の値を選択する選び方にはほとんど依存せず、はぼ
同一の値となる。
したがって、上述したような評価方法により、精度の高
い配線間容量を短時間で得ることができるようになる。
次に、第1の発明の第2の実施例を説明する。
第6図は第1の発明の第2の実施例に係る配線容量評価
装置の構成を示すブロック図である。同図に示す実施例
は、前述した第1の実施例に対して、方程式選択部23
を加えた構成としたものである。なお、第6図において
、第1図と同符号のものは同一物であり、その説明は省
略する。
方程式選択部23は、無限級数展開部13によって展開
された無限級数の和の項数を有限として近似し連立方程
式をつくる際に、無視した項の影響が連立方程式の解と
して得られる真の容量値に比べて十分に小さくなるよう
に、連立される方程式を選択するものである。すなわち
、方程式選択部23は、近似された無限級数の和の式に
おける真の容量値の係数からなる行列から正則行列をつ
くる際に、列数を行数に一致させるべく列を選択する。
例えば、計算領域をE4.■4タイプとすると、配線容
量値として以下に示す8個が計算結果として得られる。
S C12,E4 、S C13,E4 、S C14
,E4S C23,[I4 SS C12、I4・S 
C13,14S C1,4,+4 、S C23,14
これらは、すべて周囲の真の配線間容量の無限級数の和
として表わされ、例えばS C23,I4は、S C2
3,ra = T C1,2+ 2 T C□、+TC
工8+TC110+・・・ のように表わされる。
算出する真の容量値をT Cl 2〜TC工。として、
TC17以降を省略して近似すると、シミュレーション
計算値は、次に示すようになる。
ここで、B−は無限級数の和の項の係数からなる5×8
の行列である。
このような連立方程式において、方程式選択部23によ
って上述したように、8個の連立方程式の中から5個の
連立方程式が選択される。すなわち、行列B−から5×
5の正則行列Bがつくられる。正則行列Bがつくられる
と、この正則行列の逆行列13−1が求められる。これ
により、真の容量この式から真の容量値が算出されるこ
とになる。
例えば、8個のシミュレーション計算値から、S C1
2,E4・S C1B、 E4・S C14,p−4S
 C14,+4 、S C23,14の5個のシミュレ
ーション計算値を選択すると、逆行列13−1は次に示
すようになる。
(以下余白) 1つ ここで、α−0,5,β−0,25とする。
このような逆行列13−1を用いて、真の容量値TC1
4,TC19,TC16の値を算出すると、T C。
以降の項を無視して逆行列33−1を求めたにもかかわ
らず、TC1□、TC□、、TC,、の項は相殺されて
結果に影響を与えないことになる。
したがって、方程式選択部23により上述したように連
立方程式を選択することにより、E4及び14タイプの
計算領域でのシミュレーション計算と逆行列B−tの計
算だけの作業で、精度の高い真の配線間容量値が得られ
る。また、E4あるいはI4タイプの計算領域での単独
のシミュレーションでは原理的には求めることができな
い真の配線間容量値TC1,やTC16が、この発明で
の評価装置により算出することが可能となる。
次に、第2の発明の一実施例について説明する。
第7図は第2の発明の一実施例に係る配線容量評価装置
の構成を示すブロック図である。同図に示す実施例は、
前述した第1の発明の第1の実施例に示した構成に加え
て、配線容量測定部25と測定補正部27を備え、実際
に測定した容量を前述したようにして算出した値を用い
て補正して、真の配線間容量の実測値を求めるようにし
ている。
なお、第7図において、第1図と同符号のものは同一物
であり、その説明は省略する。
配線容量測定部25は、第8図に示した配置レイアウト
において、着目した2本の隣接配線のうち一方の配線の
電位を変化させて、他方の配線の電荷の変化量を測定す
ることにより容量を測定する。測定された実測値は測定
値補正部27に与えられる。
測定値補正部27は、連立方程式解法部15により算出
された真の容量値と、数値計算実行部11によってシミ
ュレーションされた計算値とにより実測値を補正する。
第8図に示したテストパターンでの実測は、E2タイプ
の計算領域でのシミュレーションと同等の条件となる。
したがって、数値計算実行部11では、計算領域をE2
タイプとしてテストパタンに即した寸法で数値計算が実
行される。
具体的な補正は、次式に示すようにして行なわれる。
MC12−EC工。X T C12/ S C12,E
2ここで、MC12は補正された実測値、EC,2は実
測値である。このように、真の容量値Te12/計算値
SC工2.E2を補正係数とし、この補正係数を実測値
に掛けることにより実測値を補正するようにしている。
このようにして実測値を補正することにより、第8図に
示すようなテストパターンで測定された実測値から、真
の配線間容量の実測値を高精度に評価することが可能と
なる。
[発明の効果コ 以上説明したように、この第1の発明及び第2の発明を
適用した配線容量評価装置によれば、隣接配線間及び他
の配線間の容量を高い精度で求めることができるように
なる。これにより、LSIの設計に対して信頼できる配
線間容量値を提供することが可能となる。したがって、
LSIの設計期間の短縮化が図られるとともに、配線ス
ペスを最適にレイアウトすることが可能となり、LSI
の高密度化を達成することができるようになる。
【図面の簡単な説明】
第1図は第1の発明の第1の実施例に係る配線容量評価
装置の構成を示すブロック図、第2図は配線のレイアウ
トパターンを示す断面図、第3図乃至第4図は計算領域
のタイプを示す断面図、第5図は真の配線間容量値を示
す図、第6図は第1の発明の第2の実施例に係る配線容
量評価装置の構成を示すブロック図、第7図は第2の発
明の一実施例に係る配線容量評価装置の構成を示すブロ
ック図、第8図乃至第11図は従来の配線容量の測定を
説明するための説明図である。 9・・・固定境界条件を設定する計算領域の境界11・
・・数値計算実行部 13・・・級数展開部 15・・・連立方程式解法部 17・・・基板 19・・・配線 7.21・・・反射型境界条件を設定する計算領域の境
界 23・・・方程式選択部 25・・・配線容量測定部 27・・・測定値補正部 代1!II人’Jr理士三好秀和 第1図 α)

Claims (2)

    【特許請求の範囲】
  1. (1)規則的に配置された平行配線パターンのうち規則
    性を乱すことなく反射型境界条件を設定した1以上の配
    線を含む計算領域に対して配線間容量を数値計算する計
    算手段と、 前記計算手段により数値計算されたそれぞれの配線間容
    量値を異なる複数の真の配線間容量の無限級数の和に展
    開する展開手段と、 前記展開手段により展開されたそれぞれの無限級数の和
    の項数を有限近似し、有限近似されたそれぞれの有限級
    数の和を連立させて前記真の各配線間容量値を算出する
    算出手段と を有することを特徴とする配線容量評価装置。
  2. (2)規則的に配置された配線容量測定用の平行配線パ
    ターンのうち規則性を乱すことなく反射型境界条件を設
    定した1以上の配線を含む計算領域に対して配線間容量
    を数値計算する計算手段と、前記計算手段により数値計
    算されたそれぞれの配線間容量値を異なる複数の真の配
    線間容量の無限級数の和に展開する展開手段と、 前記展開手段により展開されたそれぞれの配線間容量値
    の無限級数の和の項数を有限近似し、有限近似されたそ
    れぞれの有限級数の和を連立させて前記真の各配線間容
    量値を算出する算出手段と、配線容量測定用の平行配線
    パターンを用いて配線間容量を実測する測定手段と、 前記測定手段により実測された配線間容量値を前記計算
    手段により数値計算された配線間容量値と前記算出手段
    により算出された真の配線間容量値とで規定される補正
    値により補正して真の配線間容量の実測値を算出する補
    正手段と、 を有することを特徴とする配線容量評価装置。
JP4156289A 1989-02-23 1989-02-23 配線容量評価装置 Pending JPH02222159A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4156289A JPH02222159A (ja) 1989-02-23 1989-02-23 配線容量評価装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4156289A JPH02222159A (ja) 1989-02-23 1989-02-23 配線容量評価装置

Publications (1)

Publication Number Publication Date
JPH02222159A true JPH02222159A (ja) 1990-09-04

Family

ID=12611880

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4156289A Pending JPH02222159A (ja) 1989-02-23 1989-02-23 配線容量評価装置

Country Status (1)

Country Link
JP (1) JPH02222159A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100469024B1 (ko) * 2001-09-18 2005-01-29 세미콘덕터 테크놀로지 아카데믹 리서치 센터 프로세스변수 확인방법, 프로세스변수 확인장치 및 평가용시료
KR100519504B1 (ko) * 1998-06-30 2005-11-25 매그나칩 반도체 유한회사 반도체장치의 기생커패시턴스 측정 패턴 및 그측정 방법
US7162400B2 (en) 2000-12-28 2007-01-09 Kabushiki Kaisha Toshiba Simulation method, simulation program, and semiconductor device manufacturing method each employing boundary conditions
US8346981B2 (en) 2005-08-23 2013-01-01 Mcci Corporation Connection of peripherals to operating systems

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100519504B1 (ko) * 1998-06-30 2005-11-25 매그나칩 반도체 유한회사 반도체장치의 기생커패시턴스 측정 패턴 및 그측정 방법
US7162400B2 (en) 2000-12-28 2007-01-09 Kabushiki Kaisha Toshiba Simulation method, simulation program, and semiconductor device manufacturing method each employing boundary conditions
KR100469024B1 (ko) * 2001-09-18 2005-01-29 세미콘덕터 테크놀로지 아카데믹 리서치 센터 프로세스변수 확인방법, 프로세스변수 확인장치 및 평가용시료
US8346981B2 (en) 2005-08-23 2013-01-01 Mcci Corporation Connection of peripherals to operating systems

Similar Documents

Publication Publication Date Title
US7484194B2 (en) Automation method and system for assessing timing based on Gaussian slack
US7793241B2 (en) Power network analyzer for an integrated circuit design
US7299442B2 (en) Probabilistic congestion prediction with partial blockages
US6061508A (en) Modeling and processing of on-chip interconnect capacitance
US6898769B2 (en) Decoupling capacitor sizing and placement
US9991249B2 (en) Integrated circuit and computer-implemented method of manufacturing the same
US9471739B2 (en) Integrated circuit (IC) design method with enhanced circuit extraction models
US20210049315A1 (en) Methods and systems to perform automated integrated fan-out wafer level package routing
US6574782B1 (en) Decoupled capacitance calculator for orthogonal wiring patterns
KR100255891B1 (ko) 반도체 집적 회로내의 기생부하 산출방법
US7051314B2 (en) Method of computer-assisted design of integrated circuit chips, and library of delay time values for computer-assisted design of such chips
TW202219807A (zh) 用於電容值提取的系統、方法及儲存媒體
US6671867B2 (en) Analytical constraint generation for cut-based global placement
US5930147A (en) Design support system in which delay is estimated from HDL description
JPH02222159A (ja) 配線容量評価装置
US20050235237A1 (en) Stability metrics for placement to quantify the stability of placement algorithms
Acar et al. Assessment of true worst case circuit performance under interconnect parameter variations
US6854101B2 (en) Method and arrangement for extracting capacitance in integrated circuits having non Manhattan wiring
Fukunaga et al. Placement of circuit modules using a graph space approach
US20070016882A1 (en) Sliding Window Scheme (SWS) for Determining Clock Timing in a Mesh-Based Clock Architecture
US20020124233A1 (en) Process for fast cell placement in integrated circuit design
JPH08221460A (ja) 回路シミュレーション方法および配線間容量抽出装置
JP2638276B2 (ja) 電子回路の配線間容量の算出方法
JP3144785B2 (ja) 信号遅延時間計算方法
JP3034907B2 (ja) 自動フロアプラン装置及び方法