KR100255891B1 - 반도체 집적 회로내의 기생부하 산출방법 - Google Patents

반도체 집적 회로내의 기생부하 산출방법 Download PDF

Info

Publication number
KR100255891B1
KR100255891B1 KR1019960032518A KR19960032518A KR100255891B1 KR 100255891 B1 KR100255891 B1 KR 100255891B1 KR 1019960032518 A KR1019960032518 A KR 1019960032518A KR 19960032518 A KR19960032518 A KR 19960032518A KR 100255891 B1 KR100255891 B1 KR 100255891B1
Authority
KR
South Korea
Prior art keywords
pattern
data
connection
pattern data
layout
Prior art date
Application number
KR1019960032518A
Other languages
English (en)
Other versions
KR970008457A (ko
Inventor
가즈키 아사오
Original Assignee
가네꼬 히사시
닛본 덴기 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가네꼬 히사시, 닛본 덴기 가부시키가이샤 filed Critical 가네꼬 히사시
Publication of KR970008457A publication Critical patent/KR970008457A/ko
Application granted granted Critical
Publication of KR100255891B1 publication Critical patent/KR100255891B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • G06F30/398—Design verification or optimisation, e.g. using design rule check [DRC], layout versus schematics [LVS] or finite element methods [FEM]

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

각 연결 패턴의 위치로부터 패턴 매칭 동작을 위한 데이터를 추출하기 위하여 다른 연결 패턴과 함께 3차원 영역내에서 기준 연결 패턴이 결정된다. 또한 연결 패턴 기생부하(parasitic load)는 데이터로서 주어지고 기준 데이터 패턴 데이터의 일부로서 저장되어 데이터 베이스를 형성한다. 기준 패턴 데이터와 대상 패턴 사이의 패턴 매칭 동작에 의해, 기준 패턴 데이터중 일치하는 기준 패턴 데이터가 실제의 기생부하로서 결정된다. 이로써, 기준 패턴 데이터에 포함되는 견적된 기생 부하가 대상 패턴의 실제 기생부하로 검출된다.

Description

반도체 집적 회로내의 기생부하 산출방법
본 발명은 반도체 집적 회로내의 연결 패턴에서 발생하는 기생용량 및 기생저항 등의 기생부하를 산출하는 방법에 관한 것이다.
근래, 반도체 집적 회로에서는 대규모화, 미세화가 진행되고 있다. 이와 같은 반도체 집적 회로에 있어서, 기생부하에 의해 생긴 지연 시간으로 인하여 심각한 문제가 발생하므로, 신호 라인 또는 연결 패턴에 기인하는 기생부하, 예를 들면 기생용량 및 기생 저항을 무시하는 것은 곤란하였다. 이러한 환경하에서, 시뮬레이션 모델이 기생부하를 시뮬레이션 하기 위하여 종래의 지연 검증 장치(delay verification tool)에서 고려되어 왔으나, 이와 같은 근래의 반도체 집적 회로를 시뮬레이션하는 데에는 정밀도가 충분하지 않다. 특히 타이밍 시뮬레이션의 검증 결과는 부정확하고 실제 시제품과 일치하지 않는다. 이 경우에는 시뮬레이션 모델과 시제품 사이의 불일치를 개선하기 위해 설계의 변경 및 시제품 제작을 반복적으로 행해야 한다. 이것은 신규의 반도체 집적 회로의 설계에 요하는 기간의 장기화를 초래한다.
통상적으로, 이와 같은 트랜지스터가 크기면에서 서브미크론 정도로 매우 작고 고속으로 스위칭 동작을 행하는 경우에는 복수의 트랜지스터를 서로 접속하는 데 사용된 연결 패턴으로 인해 생긴 기생 부하에 의해 반도체 집적 회로의 성능이 좌우되는 것이 최근의 경향이다.
일반적으로, 반도체 집적 회로는 불가피하게 트랜지스터의 스위칭 동작뿐만 아니라 연결 패턴에 기생하는 기생 부하의 존재에 의해 초래되는 지연 시간을 가진다. 이로써, 이와 같은 지연 시간은 반도체 집적 회로의 성능을 좌우하는 주요인 중 한 가지이다. 이러한 상황하에서, 기생부하를 종래 기술에서 달성된 정밀도보다 높은 정밀도로 견적 및 평가하는 것은 반도체 집적 회로의 설계상 매우 중요하다. 이와 같은 정밀한 견적 및 평가는 반도체 집적 회로를 설계하는 데 필요한 기간의 단축을 초래한다.
한편, 반도체 집적 회로의 레이아웃을 나타내는 다양한 종류의 레이아웃 데이터는 LSI의 시험 샘플을 제작하여 이들을 평가하기 위해 사용된다. 여기서 레이아웃 데이터는 반도체 집적 회로에 대한 설계 기준에 따라 정해진 트랜지스터 크기, 패턴폭, 접촉 크기 등을 포함한다.
상술된 바와 같이, 레이아웃 데이터를 사용하여 기생부하를 견적(estimation)하는 방법이 제안되어 있다. 예를 들면, 일본국 미심사된 특개평 4(1992)-273583(이하 참조 문헌 1 이라고 함)에는 또한 기생부하를 고려하여 반도체 집적 회로의 레이아웃 데이터를 검증하는 방법이 개시되어 있다. 이러한 방법에서는 반도체 집적 회로도의 각 층의 평면상에 배치된 연결 패턴은 복수의 직사각형 메시(mesh)에 의해 메시 패턴으로 분할된다. 각각의 직사각형 매시에 대한 설계 데이터는 심볼릭 데이터 형태로 기생부하의 값들과 함에 연결 패턴으로부터 추출한다. 심볼릭 데이터가 사용될 수 있기 때문에, 이 방법으로 메시 패턴에 대한 연결 패턴 데이터를 직접적으로 산출할 수 있는 동시에 각각의 단일 메시의 기생부하를 결정할 수 있다. 또한, 메시의 수 및 접촉의 수를 구함으로써 전체의 연결부하를 산출할 수 있다.
이러한 산출 방법에서는, 각 연결 패턴과 접지 패턴 사이의 용량과, 연결 패턴에 있어서의 기생 저항을 기생 부하로서 산출할 수도 있다.
일본국 미심사된 특개평 5(1993)-81365 호(이하 참조 문헌 2 라고 함)에는 단일 연결 패턴층에 배열된 연결 패턴들간의 기생용량 뿐만아니라, 다른 연결 패턴층들간의 층간 기생용량을 견적할 수 있는 기생 용량의 견적 방법이 개시되어 있다. 이러한 방법에서는, 단일 연결 패턴층 또는 다른 연결 패턴층위의 연결 패턴이 각 층 면에서 사각형 메시로 분할되어 메시 패턴을 형성한다. 이 후, 연결 패턴층들 사이의 연결 패턴들에 중첩되고 인접되는 길이 및 면적이 산출된다. 그 결과로서, 연결 패턴들 사이의 상술한 기생용량과, 다른 연결 패턴층 사이의 충간 기생용량을 산출할 수 있다.
참조 문헌 1에 기재된 방법에서는, 산출할 수 있는 기생부하가 각 연결 패턴과 접지 패턴 사이의 기생용량 및 각 연결 패턴의 기생 저항에 대해서만 제한된다. 특히, 참조 문헌 2에 기술되어 있는, 연결 패턴 사이의 기생용량 및 층간 기생용량에 대해서는 산출할 수 없다.
한편, 참조 문헌 2에 기재된 방법은 단일층내의 연결 패턴들중 인접한 두 개의 패턴들간의 기생용량 및 다른 연결 패턴층들에 배열되어 있고, 수직방향으로 상호 중첩된 2개의 연결 패턴들간의 층간 기생용량을 산출할 수 있다.
이러한 종류의 반도체 집적 회로에서는, 수평방향으로 또는 수직 방향으로 위치하는 여러 가지 연결 패턴 뿐만 아니라 상호 경사진 위치에 있고, 상호 수평방향 및/ 또는 수직방향으로는 중첩되어 있지 않은 다수의 연결 패턴들도 존재한다는 것을 주목해야 한다. 이것은 인접한 연결 패턴들 사이의 기생용량 뿐만 아니라 상호 이격된 연결 패턴들 사이의 기생용량에 대한 고려가 이루어지지 않을 때에는 정확한 산출치를 얻을 수 없다는 것을 보여주고 있다. 참조 문헌 2에서는 어떤 연결 패턴과 이 패턴에 대해 경사진 위치에 배치된 다른 연결 패턴 사이의 기생용량에 대해서는 고려되어 있지 않다. 따라서 참조 문헌 2에서는, 기생 용량이 정확하게 산출될 수 없다.
따라서, 본 발명의 목적은 연결 패턴에 의해 생기는 기생용량, 기생 저항과 같은 기생 부하를 정확하게 산출할 수 있는 기생부하 산출 방법을 제공하는 것이다.
본 발명의 다른 목적은 패턴 매칭 기술을 사용하여 기생 부하를 산출할 수 있는 기생 부하 산출 방법을 제공하는 것이다.
본 발명의 또 다른 목적은 패턴 매칭 동작에 필요한 한 세트의 기준 패턴 데이터를 준비하는 기준 패턴 데이터 준비 방법을 제공하는 것이다.
제1도는 본 발명의 일 실시예에 관한 기생부하(parasitic load) 산출방법을 설명하기 위한 플로차트.
제2도는 제1도을 설명하기 위해 사용되는 연결 패턴 격자를 나타낸 도면.
제3도는 제1도에 나타낸 방법을 보다 상세하게 설명하기 위한 연결 패턴 구조를 나타낸 도면.
제4도는 제1도에 있어서의 기생부하 산출방법을 설명하기 위해 사용되는 다른 연결 패턴 구조를 나타낸 도면.
제5도는 본 발명의 다른 실시예에 관한 기생부하 산출방법을 설명하기 위한 플로차트.
* 도면의 주요부분에 대한 부호의 설명
21~23 : 제1~제3 기억장치 30 : 기준 연결 패턴
31,32, 33 : 주변 연결 패턴 36,37,38 : 연결 패턴 격자 공간
본 발명에 따르면, 레이아웃 데이터 또는 심볼릭 데이터내의 기생 부하를 산출하는 기생 부하 산출 방법이 제공되어 있다. 이 방법은 미리 기준 레이아웃 패턴 데이터와 견적된 기생 부하로 구성된 기준 패턴 데이터를 포함하는 기준 모델을 준비하는 단계와, 상기 기준 레이아웃 패턴 데이터와 상기 레이아웃 데이터 또는 상기 심볼릭 데이터에 의해 표현되는 레이아웃 패턴 데이터사이의 패턴매칭 동작을 수행함으로써 상기 레이아웃 데이터 또는 심볼릭 데이터내의 기생 부하를 산출하는 단계를 구비한다.
또한 본 발명에 따르면, 특정한 연결 패턴을 기준 연결 패턴으로서 한정하는 단계와, 미리 상기 기준 연결 패턴을 포함하는 3 차원 영역을 결정하는 단계와, 기준 연결패턴, 상기 기준연결 패턴 이외에 3 차원 영역내의 메시 패턴들상에 배열된 나머지 연결 패턴들 및 기판과의 조합으로 구성된 레이아웃 패턴으로부터 패턴 매칭 동작에 필요한 데이터를 추출하는 단계와, 추출된 데이터를 사용하여 기준 패턴 데이터를 작성하는 단계를 포함하는 기준 패턴 데이터준비 방법이 얻어진다.
제1도을 참조하여, 본 발명의 실시예에 따르는 기생부하 산출방법에 대하여 설명을 하자. 본 실시예에서는 제1 내지 제3 기억장치(21 내지 23)들이 다음에 설명하는 방법으로 기생 부하를 산출하기 위해 사용되고, 자기 디스크 장치에 의해 수행된다고 가정된다. 여하튼, 산출 결과는 제3 기억장치(23)에 기억된다는 것을 알아야 한다.
자세히 설명하자면, 제1 기억장치(21)는 기생부하가 산출되는 반도체 집적회로에 관한 레이아웃 데이터 또는 심볼릭 데이터를 저장한다. 이러한 경우, 레이아웃 데이터 또는 심볼릭 데이터는 설계 기준, 반도체 집적 회로의 원하는 위치에서 결정된 원점을 가지는 소정의 좌표상에서 표시된 직사각형, 접촉 등과 같은 명시된 패턴들(통로들), 구성에 따라 추출된다. 레이아웃 데이터는 연결패턴들의 두께 데이터와 연결 패턴들간의 절연체들의 데이터와 조합하여 3차원 구조를 명시할 수 있다. 즉, 레이아웃 데이터는 3차원 영역의 3차원 메시상의 3차원 위치를 나타낸다.
제2 기억장치(22)는 3차원 영역내의 레이아웃 데이터와 유사하고, 기준 모델을 명시하는 기준 패턴 데이터를 저장한다. 기준 패턴 데이터는 데이터 베이스 형태로 제2 기억 장치(22)에 저장된다. 기준 패턴 데이터는 3차원 메시에 관한 연결 패턴 정보 및 이 연결 패턴들과 관련된 견적된 기생 부하를 포함한다.
기준 패턴 데이터에 대해서 상세히 설명한다. 3차원 영역내에서는, 3차원 메시들이 제공된다. 메시들상에 있는 연결 패턴들중에서는, 기생 부하를 산출하고자 하는 특정의 연결 패턴이 기준 연결 패턴으로서 한정된다. 기준 연결 패턴 주위에는, 인접 연결 패턴들과,교차 연결 패턴들이 존재한다. 기준 연결 패턴, 인접연결 패턴들 교차연결 패턴들과, 기판의 조합은 레이아웃 패턴 데이터를 결정하는 레이아웃 패턴을 형성한다. 기준 패턴 데이터는 레이아웃 패턴 데이터와 기준 연결 패턴에 대해 견적된 기생 부하를 포함한다는 것을 알게 될 것이다. 여러 가지 레이아웃 패턴들은 어떤 기준 연결 패턴, 기준 연결 패턴이 아닌 메시상의 다른 연결 패턴들 및 기판에 의해 형성될 수 있다. 이와 같은 여러 가지 레아이웃 패턴에 대응하여, 기준패턴 데이터는 기준 연결 패턴에 대해 견적된 기생 부하와 다수 세트의 레이아웃 패턴 데이터를 포함한다. 기준 연결 패턴에 대한 견적된 기생부하는 실제 장치에 의해 측정된 측정치 또는 용량 시뮬레이터에 의해 산출된 시뮬레이션 결과의 형태로 얻어질 수 있다.
제1도, 제2도, 제3도을 함께 참조하여 본 발명에 따르는 기생부하를 산출하는데 사용되는 기준 패턴 데이터의 준비방법에 대하여 설명한다.
먼저, 제2도를 참조하면, 메시 패턴 공간(36)은 원하는 크기의 3차원 영역으로 결정된다.(제1도의 단계 S10). 메시 패턴 공간(36)은 3차원 메시들에 의해 구획된다. 메시들은 도면의 앞쪽에서 뒤쪽의 길이 방향, 및 길이방향 대해 수직인 폭방향에서 상호 평행으로 연장하는 복수의 직선으로 구성되는데, 이러한 길이방향 및 폭방향에서 단위 간격들이 유지되어 있다. 메시 패턴 공간(36)내에 존재하는 연결 패턴은 메시 라인상에 위치되는 것으로 가정한다. 도시된 보기에서는, 3개의 메시층들이 메시 패턴 공간(36)내에 포함되어 있다.
다음에 제3도를 참조하면, 연결 패턴(30 내지 33)은 제2도에 도시된 메시 패턴 공간(36)내의 메시상에 레이아웃된다. 제3도에서는, 연결 패턴(30)이 연결 패턴(30 내지 33)으로부터 기준 연결 패턴으로서 선택된다. 도시된 기준 연결 패턴(30)은 제3도에서 수평으로 연장된 폭방향을 따라 배치된 메시 패턴공간(36)의 중앙에 위치된다.
메시 패턴 공간(36)내에는, 기준 연결 패턴(30) 주변에 나머지 연결 패턴(31 내지 33)이 배치되어 있고, 앞으로는 각각 제1 내지 제3 주변 연결 패턴이라고 칭한다. 제1 내지 제3 주변 연결 패턴(31 내지 33)은 기준 연결 패턴(30)에 대하여 평행인 길이 방향으로 연장되어 있다.
도시된 바와 같이, 제1 주변 연결 패턴(31)은 기준 연결 패턴(30)의 상위 레벨에 위치하고, 기준 연결 패턴(30)과는, 폭방향 및 길이방향에 수직인 높이 방향에서 중첩되어 있지 않다. 한편, 제2 주변 연결 패턴(32)은 기준 연결 패턴(30)과 동일 높이 또는 레벨에 있고, 폭 방향에서 기준 연결 패턴(30)과 병렬로 되어 있고, 이들 사이에 단위 간격이 위치되어 있다. 제3주변 연결 패턴(33)은 기준 연결 패턴(30)의 하위 레벨에 있다. 제3 주변 연결 패턴(33)은 높이 방향에서 기준 연결 패턴(30)과 부분적으로 중첩되어 있으나, 제2 주변 연결 패턴(30)과는 높이 방향에서 중첩되어 있지 않다.
기준 연결 패턴(30) 및 제1 내지 제3 주변 연결 패턴(31 내지 33)은 메시 패턴 공간(36)의 메시 라인상에 위치된다.
기준 패턴 데이터는 메시를 포함하는 메시 패턴 공간(36)에 대해 결정되고, 기생 부하 데이터를 포함한다.
제1도에 도시된 실시예에서는, 메시 패턴 공간(36)내의 레이아웃 패턴(이하 조합 패턴이라고 함)이 결정된다(단계 S11), 조합 패턴은 기준 연결 패턴(30), 제1 내지 제3 주변 연결 패턴(31 내지 33)과 기판의 조합을 구비한다. 레이아웃 패턴 데이터는 조합 패턴에 의해 결정되고 구출된 조합 패턴 데이터로서 추출된다.(단계 S12). 다음에, 프로세스 조건 및 옵션 정보가 결정된다(단계 S13). 메시를 포함하는 각각의 메시 공간에 대해서, 추출된 조합 패턴 데이터의 기준 연결 패턴(30)에 대한 기생 부하의 산출을 행하여, 각각의 프로세스 조건 및 옵션 정보를 만족시킨다(단계 S14). 여기서, 옵션 정보는 패키지 의존성과 동작 주파수 등을 나타낸다. 또한, 추출된 조합 패턴내의 기준 연결 패턴(30)에 대한 기생 부하는 프로세스 조건 또는 옵션 정보 중 하나를 만족시키도록 산출될 수 있다.
도시된 예에 있어서, 제1 산출 결과는 프로세스 조건만을 만족시키는 한편 제2 산출 결과는 프로세스 조건 및 옵션 정보를 둘다 만족시킨다. 각각의 이를 산출 결과는 대응하는 조합 패턴 데이터와 조합되어 기준 패턴 데이터를 형성한다. 제1 산출 결과에 의해 이루어진 기준 패턴 데이터는 제1 데이터 베이스부(221)에 저장되는 한편, 제2 산출 결과에 의해 이루어진 기준 패턴 데이터는 제2 데이터 베이스부(222)에 저장된다. 제1 및 제2 데이터 베이스부(221, 222)는 제2 기억장치(22)(기준 모델)에 포함되어 있다. 이러한 경우, 기준 연결 패턴(30)과 그 주변 연결 패턴의 폭은 서로 동일하지 않아도 된다.
이와 유사한 방법으로, 제1도의 단계(S10)에서 결정된 메시 패턴공간내에 존재할 수 있는 조합 패턴들중 모든 원하는 조합 패턴에 대하여 기준 패턴 데이터가 준비된다. 이렇게 준비된 기준패턴 데이터는 제1 및 제2 데이터 베이스부(221,222)에 저장된다.
상술한 설명으로부터 알 수 있는 바와 같이, 메시 패턴공간을 보다 크게 하면 할수록, 기준패턴 데이터내에 포함된 기준 연결 패턴의 기생 부하의 정밀도를 높일 수 있다.
다음에 제1도 내지 제4도를 참조하여 기생 부하 산출 방법에 따르는 산출 동작에 대하여 설명한다.
먼저, 레이아웃 데이터 또는 심볼릭 데이터로 표시된 레이아웃 패턴 데이터는 판독된 레이아웃 패턴 데이터로서 판독된다. 판독된 레이아웃 패턴 데이터에 대해서는, 기생 부하를 산출하고자 하는 특정 연결 패턴을 기준 연결 패턴으로서 결정한다. 이렇게 결정된 기준 연결 패턴은 연결 패턴의 길이 방향에서 기준패턴 데이터의 작성시에 미리 결정된 3차원 영역과 동일 크기 및 형상을 가진 3 차원 영역으로 분할된다(제1도의 단계 S1). 기준 연결패턴은 기준 패턴 데이터의 작성시와 마찬가지로, 기준 연결 패턴의 길이 방향에 대해 수직인 폭방향에서, 3차원 영역의 중앙에 위치한다.
제4도는 분할된 3차원 영역들의 쌍으로 정의된 메시 패턴 공간(37 ,38) 및 3차원 영역내의 레이아웃 패턴 데이터를 도시한다. 그러므로, 제4도는 2개의 메시 패턴 공간이 형성되어 있다는 점에서 제3도와는 상이하다.
제4도를 참조하면, 메시 패턴 공간(37, 38) 및 메시 패턴 공간(37, 38)내에 존재하는 메시는 높이 및 폭방향에서 오프셋됨이 없이, 제4도의 도면을 교차하는 길이 방향에서 서로 연속되어 있다. 메시 패턴 공간(37, 38)과 그 안에 포함된 메시는 제2도와 제3도에 도시된 메시 패턴 공간(36) 및 메시의 형상 및 크기와 동일한 형상 및 크기를 가진다.
메시 패턴 공간(37, 38)내에는 기준 연결 패턴(30) 및 제1 내지 제3 주변 연결 패턴(31 내지 33)이 메시상에 위치된다. 메시 패턴 공간(37, 38)전체에 걸쳐 각각의 이들 연결 패턴(30 내지 33)은 높이 및 폭방향에서 오프셋됨이 없이, 제4도 내의 길이방향으로 연속적으로 연장되어 있다. 이들 연결 패턴(30 내지 33)은 제2도 및 제3도에 도시된 메시 패턴 공간(36)내에 있는 것과 유사한 방법으로 배치된다.
기준 연결 패턴(30)의 상기 분할의 종료후, 3차원 영역들중의 하나의 영역 즉 메시 패턴 공간(37)내의 조합 패턴 데이터가 검출된다(제1도의 단계 S2). 이후 이렇게 검출된 조합 패턴 데이터는 누적된다(제1도의 단계 S3). 조합 패턴 데이터의 누적후, 기준 연결 패턴(30)이 종료했는가의 여부가 확인된다(제1도의 단계 S4). 제4도에 나타낸 예에 있어서 , 메시 패턴 공간(37)에 인접하는 메시 패턴 공간(38)으로 도시된 다른 3차원 영역이 존재하며, 기준 연결 패턴(30)은 또한 메시 패턴 공간(38)을 통해 연장된다. 이러한 경우에는, 메시 패턴공간(38)내의 다른 조합패턴 데이터가 검출되어 누적된다. 그러므로, 각각의 3차원 영역내의 조합패턴 데이터가 검출되며, 기준 연결 패턴(30)이 종료할 때까지 동일한 방법으로 누적된 조합 패턴 데이터로서 누적된다.
기준 연결 패턴(30)이 종료하면, 외부 입력장치로부터 프로세스 조건 및 옵션정보가 입력된다(제1도의 단계 S5). 여기서 옵션 정보는 패키지 의존성, 동작주파수 등을 포함하는 것을 주목해야 한다.
프로세스 조건 및 옵션 정보가 외부 입력 장치로부터 입력되면, 제2 기억장치(기준 모델)에 저장된 각각의 기준 패턴 데이터에 포함된 상술한 추출된 조합패턴 데이터와 누적된 조합 패턴 데이터 사이에서 패턴 매칭 동작이 행해진다(제1도의 단계 S6). 그러므로, 누적된 조합패턴 데이터와 일치하는 추출된 조합패턴 데이터를 가지며, 원하는 프로세스 조건 및 옵션정보를 만족시키는 기준패턴 데이터에 대한 검출이 이루어진다. 이렇게 검출된 기준패턴 데이터에 대하여 기생부하가 산출된다. 이러한 패턴 매칭 동작은 누적된 조합패턴 데이터의 모두에 대해 행해지고, 일치되는 기준 패턴 데이터의 기생 부하가 산출되어 누적된다.
상기 방법에서는, 레이아웃 데이터 또는 심볼릭 데이터내의 특정 연결 패턴의 기생부하를 산출하는 것이 가능하다. 이렇게 산출된 기생부하는 기억장치(23)에 공급된다.
기생부하는 기생용량뿐만 아니라 기생저항을 포함할 수 있다는 것을 알 수있을 것이다.
제5도를 참조하여, 본 발명의 다른 실시예에 따르는 기생부하산출 방법에 대하여 설명한다.
제1도를 참조하여 기술한 상기 실시예에 의한 기생부하 산출방법에 있어서, 패턴매칭 동작은 레이아웃 데이터 또는 심볼릭 데이터에 의해 이루어진 조합패턴 데이터와 기준 패턴 데이터내에 포함된 조합패턴 데이터 사이에서 행해진다. 한편, 이 실시예에서는 부호를 이동하여 매칭 동작을 수행한다. 특히, 레이아웃 데이터 또는 심볼릭 데이터로 표시된 조합 패턴 데이터와 기준패턴 데이터에 포함된 조합 패턴 데이터를 공통적인 변환규칙에 따라, 간단화된 부호로 변환된다. 이들 부호들을 이용하여, 패턴 매칭 동작이 수행된다. 이들 부호의 각각은 조합 패턴 데이터에 대응하여, 유일하게 결정된다.
제5도를 참조하면, 제1도의 경우와 유사한 방법으로, 원하는 크기의 3차원 영역이 메시 패턴 공간으로서 결정된다(제5도의 단계 S10). 이후 이렇게 결정된 차원 영역내에서 존재할 수 있는 모든 기준 연결 패턴의 각각에 대해서, 기준 연결 패턴, 기준 연결 패턴 주위의 주변 연결 패턴 및 기판의 조합패턴에 관한 결정이 이루어진다(제5도의 단계 S11). 이렇게 결정된 각각의 조합패턴에 대해, 원하는 조합 패턴 데이터가 추출된 조합 패턴 데이터로서 추출된다(제5도의 단계 S12). 추출된 조합 패턴 데이터는 간단화된 부호로 변환되어 기억장치(221)에 저장된다(제5도의 단계 S13). 다음에, 프로세스 조건 및 옵션 정보가 결정된다(제5도의 단계 S14). 프로세스 조건 및 옵션 정보가 결정된 후에, 프로세스 조건만을 만족하는 경우 옵션 정보만을 만족하는 경우, 프로세스 조건 및 옵션 정보의 양자를 만족하는 경우에 있어서, 각 부호마다 기생부하가 산출된다. 이렇게 산출된 기생 부하는 기억장치(222)에 저장된다. 도시된 예에 있어서, 기준 패턴 데이터는 기억장치(221)에 저장된 부호와 이 부호에 대응하며 기억장치(222)에 저장된 기생부하를 포함한다. 여기서, 기억장치(221, 222)는 기억장치(22)(기준모델)에 포함되어 있다는 것을 주의해야 한다.
입력 데이터로서 공급된 레이아웃 데이터 또는 심볼릭 데이터로 표시된 조합 패턴 데이터에 대해서 기준 연결 패턴이 결정되고, 단계 S10 에서 결정된 3차원 영역과 동일한 크기 및 형상을 갖는 3차원 영역으로 각각 분할된다(제5도의 단계 S1). 전술한 분할이 종료된 후에, 3차원 영역내의 조합 패턴 데이터를 조합패턴 데이터로서 추출한다(제5도의 단계 S2). 추출된 조합 패턴 데이터는 단순화된 부호로 변환된다(제5도의 단계 S3). 이들 부호는 누적된 부호로서 누적된다(제5도의 단계 S4). 부호의 누적이 종료된 후에 기준 연결 패턴이 종료했는지의 여부가 확인된다(제5도의 단계 S5). 유사하게, 기준 연결 패턴이 종료할 때까지 단계(S1 내지 S5)가 실행된다. 기준 연결 패턴이 종료하면 외부 입력장치로부터 프로세스 조건 및 옵션 정보가 입력된다(제5도의 단계 S6). 프로세스 조건 및 옵션 정보가 입력된 후에, 기억장치(221)에 저장되어 있는 각각의 기준패턴 데이터에 대응하는 부호와 누적된 부호 사이에 패턴 매칭 동작이 행해진다. 이들 부호의 일치가 검출되면, 일치된 부호에 대응하고, 입력된 프로세스 조건 및 옵션 정보를 만족하는 기생부하가 기억장치(222)로부터 추출된다(제5도의 단계 S7).
상기 패턴 매칭 동작은 누적된 모든 조합 패턴 데이터에 대해 행해지고 일치된다고 검출된 기준 패턴 데이터의 기생 부하는 누적된다. 그러므로, 어떤 원하는 연결 패턴에 대하여, 레이아웃 데이터 또는 심볼릭 데이터내의 기생부하를 산출할 수 있다. 이렇게 산출된 기생부하는 기억장치(23)에 공급된다.
기생부하는 기생용량뿐만 아니라 기생저항을 포함한다는 것을 알 수 있을 것이다.
본 발명에 의하면, 데이터는 3차원 영역에 대한 패턴 매칭 기술에 의해 처리된다. 따라서, 기준 연결 패턴과 영역내에 있는 모든 나머지 연결 패턴 사이 및 기준 연결 패턴과 기판 사이의 기생용량을 산출할 수 있다.

Claims (8)

  1. 레이아웃 데이터 또는 심볼릭 데이터내의 기생 부하를 산출하는 기생 부하 산출 방법에 있어서, 기준 레이아웃 패턴 데이터와 견적된 기생 부하로 구성된 기준 패턴 데이터를 포함하는 기준 모델을 미리 준비하는 단계로서, 상기 기준 레이아웃 패턴 데이터는 3차원 영역의 하나 이상의 연결 패턴들에 기초되고, 상기 견적된 기생 부하는 상기 하나 이상의 연결 패턴들 중의 중첩된 연결 패턴들과 중첩되지 않은 연결 패턴들 둘 다를 위한 상기 3차원 영역의 기생 부하에 기초되는, 상기 기준 모델을 미리 준비하는 단계와, 상기 견적된 기생 부하에 기초하여 상기 기생 부하를 계산하기 위해서, 상기 레이아웃 데이터 또는 상기 심볼릭 데이터로 표시되는 레이아웃 패턴 데이터와 상기 기준 레이아웃 패턴 데이터 사이의 3차원 패턴 매칭 동작을 수행하는 단계를 포함하는 기생 부하 산출 방법.
  2. 기준 패턴 데이터 준비 방법에 있어서, 특정 연결 패턴을 기준 연결 패턴으로서 한정하는 단계와, 상기 기준 연결 패턴을 포함하는 3차원 영역을 미리 결정하는 단계로서, 상기 3차원 영역내에 포함된 어떤 다른 연결 패턴들도 주변 연결 패턴들을 한정하는 상기 3차원 영역을 미리 결정하는 단계와, 상기 3차원 영역내의 기판, 상기 기준 연결 패턴 및 상기 주변 연결 패턴들의 레이아웃에 기초하여 기준 패턴 데이터를 준비하는 단계로서, 상기 기준 패턴 데이터는 상기 기준 연결 패턴과 적어도 하나의 경사 주변 연결 패턴 사이의 관계에 관한 정보를 포함하고, 상기 경사 주변 연결 패턴은, 상기 3차원 영역의 상기 주변 연결 패턴들 중의 하나이며, 상기 기준 연결 패턴과 수직방향으로 중첩되지 않으며, 상기 기준 연결 패턴과 수평방향으로 중첩되지 않는, 상기 기준 패턴 데이터를 준비하는 단계를 포함하는 기준 패턴 데이터 준비 방법.
  3. 제2항에 있어서, 복수의 3차원 영역들은 상기 기준 연결 패턴의 폭방향, 길이방향 및 높이방향으로 분할함으로써 결정되는 기준 패턴 데이터 준비 방법.
  4. 제3항에 있어서, 상기 기준 연결 패턴 및 주변 연결 패턴들은 상기 각각의 3차원 영역들에 의해 한정된 메시 패턴 공간내에서 추출되는 기준 패턴 데이터 준비 방법.
  5. 제3항에 있어서, 상기 기준 패턴 데이터는, 상기 기준 및 주변 연결 패턴들의 위치들, 형상 및 두께와, 산화막의 두께와, 기판과, 관통구멍들의 유무에 관한 정보를 포함하도록 준비되는 기준 패턴 데이터 준비 방법.
  6. 제2항에 있어서, 상기 기준 패턴 데이터는 상기 3차원 영역내의 상기 기판과 상기 연결 패턴들의 레이아웃 패턴으로부터 추출된 레이아웃 패턴 데이터와, 상기 레이아웃 패턴에 대응하는 견적된 기생 부하를 나타내는 데이터를 포함하는 기준 패턴 데이터 준비 방법.
  7. 제6항에 있어서, 상기 기준 패턴 데이터는 프로세스 조건, 패키지 의존성과, 동작 주파수에 대응하는 견적된 기생 부하를 나타내는 데이터를 포함하는 기준 패턴 데이터 준비 방법.
  8. 제6항에 있어서, 여러 가지 크기들의 상기 3차원 영역들의 각각에 대해 상기 패턴 매칭 동작에 필요한 상기 기준 패턴 데이터를 추출하는 단계와, 각각의 3차원 영역내의 상기 기준 연결 패턴 상에서 상기 견적된 기생 부하를 상기 기준 패턴 데이터의 일부로서 얻는 단계를 더 포함하는 기준 패턴 데이터 준비 방법.
KR1019960032518A 1995-07-31 1996-07-30 반도체 집적 회로내의 기생부하 산출방법 KR100255891B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP95-195046 1995-07-31
JP7195046A JP2800881B2 (ja) 1995-07-31 1995-07-31 配線寄生負荷算出方法

Publications (2)

Publication Number Publication Date
KR970008457A KR970008457A (ko) 1997-02-24
KR100255891B1 true KR100255891B1 (ko) 2000-05-01

Family

ID=16334651

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960032518A KR100255891B1 (ko) 1995-07-31 1996-07-30 반도체 집적 회로내의 기생부하 산출방법

Country Status (4)

Country Link
US (1) US5847967A (ko)
JP (1) JP2800881B2 (ko)
KR (1) KR100255891B1 (ko)
DE (1) DE19630927A1 (ko)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6405072B1 (en) 1991-01-28 2002-06-11 Sherwood Services Ag Apparatus and method for determining a location of an anatomical target with reference to a medical apparatus
US6061508A (en) * 1997-07-03 2000-05-09 International Business Machines Corporation Modeling and processing of on-chip interconnect capacitance
US6175947B1 (en) 1998-04-20 2001-01-16 International Business Machines Corporation Method of extracting 3-D capacitance and inductance parasitics in sub-micron VLSI chip designs using pattern recognition and parameterization
KR100519504B1 (ko) * 1998-06-30 2005-11-25 매그나칩 반도체 유한회사 반도체장치의 기생커패시턴스 측정 패턴 및 그측정 방법
DE19900980C1 (de) 1999-01-13 2000-05-11 Siemens Ag Verfahren und Anordnung zur Verifikation eines Layouts einer integrierten Schaltung mit Hilfe eines Rechners sowie dessen Anwendung zur Herstellung einer integrierten Schaltung
JP3230233B2 (ja) * 1999-02-05 2001-11-19 日本電気株式会社 半導体集積回路設計装置及びその配線制御方法並びに配線制御プログラムを格納した記憶媒体
US6363516B1 (en) * 1999-11-12 2002-03-26 Texas Instruments Incorporated Method for hierarchical parasitic extraction of a CMOS design
KR100367615B1 (ko) * 2001-01-06 2003-01-10 엘지전자 주식회사 디지탈 티브이의 리모콘을 이용한 방송정보 표시장치
AU2003224379A1 (en) * 2002-05-16 2003-12-02 Koninklijke Philips Electronics N.V. Method for calibrating and de-embedding, set of devices for de-embedding and vector network analyzer
US7281229B1 (en) * 2004-09-14 2007-10-09 Altera Corporation Method to create an alternate integrated circuit layout view from a two dimensional database
US7231626B2 (en) * 2004-12-17 2007-06-12 Lsi Corporation Method of implementing an engineering change order in an integrated circuit design by windows
US20080260095A1 (en) * 2007-04-16 2008-10-23 Predrag Sukovic Method and apparatus to repeatably align a ct scanner
JP2009025891A (ja) * 2007-07-17 2009-02-05 Nec Electronics Corp 半導体集積回路の設計方法及び設計プログラム
JP2009026829A (ja) * 2007-07-17 2009-02-05 Nec Electronics Corp 半導体集積回路の設計方法及びマスクデータ作成プログラム
JP4580006B2 (ja) * 2008-07-10 2010-11-10 パナソニック株式会社 半導体集積回路のマスクレイアウト設計データの検証方法
JP2011215681A (ja) 2010-03-31 2011-10-27 Fujitsu Ltd 配線間隔検証プログラムおよび配線間隔検証装置
JP6086017B2 (ja) * 2013-04-17 2017-03-01 富士通セミコンダクター株式会社 データ処理装置、及び、データ処理プログラム
US9892218B2 (en) * 2016-04-01 2018-02-13 Synopsys, Inc. Parasitic-aware blockage

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4651284A (en) * 1984-07-27 1987-03-17 Hitachi, Ltd. Method and system of circuit pattern understanding and layout
JPH0355868A (ja) * 1989-07-24 1991-03-11 Nec Corp 電子回路の配線間容量算出方法
US5086477A (en) * 1990-08-07 1992-02-04 Northwest Technology Corp. Automated system for extracting design and layout information from an integrated circuit
JPH04273583A (ja) * 1991-02-28 1992-09-29 Fujitsu Ltd 配線負荷算出方法
US5452224A (en) * 1992-08-07 1995-09-19 Hughes Aircraft Company Method of computing multi-conductor parasitic capacitances for VLSI circuits
JPH0729981A (ja) * 1993-06-24 1995-01-31 Mitsubishi Electric Corp 仮想配線負荷評価方法及び仮想配線負荷評価装置

Also Published As

Publication number Publication date
US5847967A (en) 1998-12-08
JP2800881B2 (ja) 1998-09-21
JPH0944550A (ja) 1997-02-14
KR970008457A (ko) 1997-02-24
DE19630927A1 (de) 1997-02-06

Similar Documents

Publication Publication Date Title
KR100255891B1 (ko) 반도체 집적 회로내의 기생부하 산출방법
US6931613B2 (en) Hierarchical feature extraction for electrical interaction calculations
US7793241B2 (en) Power network analyzer for an integrated circuit design
US5901063A (en) System and method for extracting parasitic impedance from an integrated circuit layout
US5999726A (en) Connectivity-based approach for extracting layout parasitics
US8239804B2 (en) Method for calculating capacitance gradients in VLSI layouts using a shape processing engine
US20080263495A1 (en) Software product for semiconductor device design
US5838582A (en) Method and system for performing parasitic capacitance estimations on interconnect data within an integrated circuit
US5978572A (en) LSI wire length estimation and area estimation
KR101495986B1 (ko) 더블 패터닝 기술을 위한 ｒｃ 코너해
KR100429112B1 (ko) 반도체 장치, 그 설계 방법 및 설계 장치
US6097884A (en) Probe points and markers for critical paths and integrated circuits
US7636904B2 (en) Locating critical dimension(s) of a layout feature in an IC design by modeling simulated intensities
US7185296B2 (en) Method of extraction of wire capacitances in LSI device having diagonal wires and extraction program for same
US6449754B1 (en) Method of measuring the accuracy of parasitic capacitance extraction
JP2002259485A (ja) Ｌｓｉ設計工程におけるｌｃｒ抽出方法及びｌｃｒ抽出を行うコンピュータプログラム
US6854101B2 (en) Method and arrangement for extracting capacitance in integrated circuits having non Manhattan wiring
US6542834B1 (en) Capacitance estimation
US6500722B2 (en) Inductor recognition method, layout inspection method, computer readable recording medium in which a layout inspection program is recorded and process for a semiconductor device
US12009260B2 (en) Method and system of forming integrated circuit
JP2638276B2 (ja) 電子回路の配線間容量の算出方法
CN103134986A (zh) 电阻测试结构及方法
US6526553B1 (en) Chip core size estimation
JP3394321B2 (ja) 集積回路の論理シミュレーション方法

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 19960730

PA0201 Request for examination
PG1501 Laying open of application
E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 19981226

Patent event code: PE09021S01D

AMND Amendment
E601 Decision to refuse application
PE0601 Decision on rejection of patent

Patent event date: 19990701

Comment text: Decision to Refuse Application

Patent event code: PE06012S01D

Patent event date: 19981226

Comment text: Notification of reason for refusal

Patent event code: PE06011S01I

J201 Request for trial against refusal decision
PJ0201 Trial against decision of rejection

Patent event date: 19990930

Comment text: Request for Trial against Decision on Refusal

Patent event code: PJ02012R01D

Patent event date: 19990701

Comment text: Decision to Refuse Application

Patent event code: PJ02011S01I

Appeal kind category: Appeal against decision to decline refusal

Decision date: 19991202

Appeal identifier: 1999101003599

Request date: 19990930

AMND Amendment
PB0901 Examination by re-examination before a trial

Comment text: Amendment to Specification, etc.

Patent event date: 19991029

Patent event code: PB09011R02I

Comment text: Request for Trial against Decision on Refusal

Patent event date: 19990930

Patent event code: PB09011R01I

Comment text: Amendment to Specification, etc.

Patent event date: 19990426

Patent event code: PB09011R02I

B701 Decision to grant
PB0701 Decision of registration after re-examination before a trial

Patent event date: 19991129

Comment text: Decision to Grant Registration

Patent event code: PB07012S01D

Patent event date: 19991124

Comment text: Transfer of Trial File for Re-examination before a Trial

Patent event code: PB07011S01I

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20000217

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20000218

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20030206

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 20040205

Start annual number: 5

End annual number: 5

PR1001 Payment of annual fee

Payment date: 20050204

Start annual number: 6

End annual number: 6

PR1001 Payment of annual fee

Payment date: 20060210

Start annual number: 7

End annual number: 7

PR1001 Payment of annual fee

Payment date: 20070208

Start annual number: 8

End annual number: 8

PR1001 Payment of annual fee

Payment date: 20080205

Start annual number: 9

End annual number: 9

PR1001 Payment of annual fee

Payment date: 20090209

Start annual number: 10

End annual number: 10

PR1001 Payment of annual fee

Payment date: 20100210

Start annual number: 11

End annual number: 11

PR1001 Payment of annual fee

Payment date: 20110126

Start annual number: 12

End annual number: 12

FPAY Annual fee payment

Payment date: 20120119

Year of fee payment: 13

PR1001 Payment of annual fee

Payment date: 20120119

Start annual number: 13

End annual number: 13

FPAY Annual fee payment

Payment date: 20130118

Year of fee payment: 14

PR1001 Payment of annual fee

Payment date: 20130118

Start annual number: 14

End annual number: 14

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee

Termination category: Default of registration fee

Termination date: 20150109