DE19630927A1 - Verfahren zur Berechnung einer Störlast in einer integrierten Halbleiterschaltung - Google Patents

Verfahren zur Berechnung einer Störlast in einer integrierten Halbleiterschaltung

Info

Publication number
DE19630927A1
DE19630927A1 DE19630927A DE19630927A DE19630927A1 DE 19630927 A1 DE19630927 A1 DE 19630927A1 DE 19630927 A DE19630927 A DE 19630927A DE 19630927 A DE19630927 A DE 19630927A DE 19630927 A1 DE19630927 A1 DE 19630927A1
Authority
DE
Germany
Prior art keywords
data
pattern
layout
connection
pattern data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE19630927A
Other languages
English (en)
Inventor
Kazuki Asao
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Publication of DE19630927A1 publication Critical patent/DE19630927A1/de
Withdrawn legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00Computer-aided design [CAD]
    • G06F30/30Circuit design
    • G06F30/39Circuit design at the physical level
    • G06F30/398Design verification or optimisation, e.g. using design rule check [DRC], layout versus schematics [LVS] or finite element methods [FEM]

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Description

Hintergrund der Erfindung
Die Erfindung betrifft ein Verfahren zur Berechnung einer Störlast (parasitic load) wie etwa die Störkapazität und den Störwiderstand, die aus einem Verbindungsmuster einer integrierten Halbleiterschaltung resultieren.
Neuere Entwicklungen sind auf eine integrierte Halbleiter­ schaltung gerichtet, die eine sehr hohe Integrationsdichte und eine sehr feine Struktur aufweist. Bei einer solchen integrierten Halbleiterschaltung wird es schwierig, eine Störlast, wie etwa eine Störkapazität und einen Störwider­ stand, zu vernachlässigen, die aus einer Signalleitung oder einem Verbindungsmuster resultieren, da ein ernsthaftes Problem aufgrund einer Verzögerungszeit auftritt, die durch die Störlast verursacht wird. Unter diesen Umständen wurde ein Simulationsmodell bei einem bekannten Verzögerungsüber­ prüfungswerkzeug betrachtet, um die Störlast zu simulieren, aber es erwies sich als zu ungenau zur Simulation neuerer integrierter Halbleiterschaltungen. Insbesondere ist das Ergebnis einer Überprüfung der Zeitsteuerungssimulation un­ genau und inkonsistent mit einem tatsächlichen Probepro­ dukt. Deshalb mußten wiederholt Designänderungen und Pro­ benherstellungen durchgeführt werden, um die Inkonsistenz zwischen dem Simulationsmodell und dem Probeprodukt zu ver­ bessern. Dies führte zu einer Zeitverlängerung für das De­ sign neuer integrierter Halbleiterschaltungen.
Typischerweise ist es ein neuerer Trend, daß eine Verbesse­ rung einer integrierten Halbleiterschaltung durch eine Störlast bestimmt wird, die durch Verbindungsmuster verur­ sacht wird, welche zur Verbindung einer Mehrzahl Transisto­ ren miteinander verwendet werden, wenn solche Transistoren in der Größe sehr klein werden - in der Größenordnung un­ terhalb von µm - und einen Schaltvorgang mit einer hohen Geschwindigkeit ausführen.
Im allgemeinen hat die integrierte Halbleiterschaltung zu­ sätzlich zum Schaltvorgang der Transistoren eine Verzöge­ rungszeit, die aus der Anwesenheit einer störenden Störlast am Verbindungsmuster herrührt. Eine solche Verzögerungszeit ist ein Schlüsselfaktor zur Beurteilung der Leistung einer integrierten Halbleiterschaltung. Unter diesen Umständen ist es sehr wichtig, bei der Gestaltung der integrierten Halbleiterschaltung die Störlast mit einer höheren Genauig­ keit abzuschätzen und zu berechnen, als dies beim Stand der Technik geschieht. Eine solche genaue Abschätzung und Be­ rechnung führt zu einer Verringerung der für den Entwurf der integrierten Halbleiterschaltung benötigten Zeit.
Andererseits wurden verschiedene Arten von Layout-Daten, die für ein Layout der integrierten Halbleiterschaltung kennzeichnend sind, verwendet, um Probestücke von LSIs (Large Scale Integrated Circuits, hochgradig integrierte Schaltungen) herzustellen und zu berechnen. Hier ist anzu­ merken, daß die Layout-Daten eine Transistorgröße, eine Mu­ sterbreite, eine Kontaktgröße usw. enthalten, die unter Be­ zug auf einen Entwurfstandard für die integrierte Halb­ leiterschaltung bestimmt wurden.
Es wurden Vorschläge bezüglich eines Verfahrens der Ab­ schätzung der Störlast bei der Verwendung der obengenannten Layoutdaten gemacht. Zum Beispiel offenbart die ungeprüfte japanische Patentveröffentlichung JP-A 273583/1992 (im Fol­ genden als Dokument 1 bezeichnet) ein Verfahren zum Über­ prüfen der Layoutdaten der integrierten Halbleiterschaltung auch angesichts einer Störlast. Bei diesem Verfahren werden Verbindungsmuster, die in jeder Schichtebene des integrier­ ten Halbleiterschaltungsdiagramms vorhanden sind, durch eine Mehrzahl von rechteckigen Maschen in ein Maschenmuster unterteilt. Für jede rechteckige Masche werden Design-Daten aus den Verbindungsmustern in Form symbolischer Daten zu­ sammen mit Werten der Störlasten extrahiert. Da die symbo­ lischen Daten verwendet werden können, ist es möglich, mit diesem Verfahren nicht nur die Verbindungsdaten in dem Ma­ schenmuster zu berechnen, sondern auch die Störladung in einer einzelnen Masche zu bestimmen. Zusätzlich kann die Gesamtheit der Verbindungslasten durch Abzählen der Zahl der Maschen und die Zahl der Kontakte berechnet werden.
Bei diesem Berechnungsverfahren ist es auch möglich, als Störlast eine Kapazität zwischen den jeweiligen Verbin­ dungsmuster und einem Grundmuster und auch einen Störwider­ stand in dem Verbindungsmuster zu berechnen.
Die ungeprüfte japanische Patentveröffentlichung JP-A 813 65/1983 (im Folgenden als Dokument 2 bezeichnet) offen­ bart ein Störkapazitäts-Abschätzungsverfahren, das in der rage ist, nicht nur die Störkapazität zwischen Verbindungs­ mustern, die in einer einzelnen Verbindungsmusterschicht angeordnet sind, sondern auch eine Zwischenschicht-Störka­ pazität zwischen verschiedenen Verbindungsmusterschichten, abzuschätzen. Bei diesem Verfahren werden die Verbindungs­ muster aus der einzelnen Verbindungsmusterschicht oder auch den verschiedenen Verbindungsmusterschichten in jeder Schichtebene durch rechteckige Maschen unterteilt, um ein Maschenmuster zu bilden. Anschließend wird eine Berechnung bezüglich der Längen und Flächen, die die Verbindungsmuster überlappen, und den Verbindungsmustern unter den Ver­ bindungsmusterschichten benachbart sind, durchgeführt. Im Ergebnis ist es möglich, die obengenannte Störkapazität zwischen den Verbindungsmustern und die Zwischenschicht- Störkapazität zwischen verschiedenen Verbindungsmuster­ schichten zu berechnen.
Bei dem in Dokument 1 beschriebenen Verfahren ist die bere­ chenbare Störlast nur auf die Störkapazität zwischen jedem Verbindungsmuster und dem Maschenmuster und dem Störwider­ stand in jedem Verbindungsmuster beschränkt. Genauer ge­ sagt, kann keine Berechnung bezüglich der Störkapazität zwischen Verbindungsmustern und der Zwischenschicht-Störka­ pazität, die in Dokument 2 erwähnt ist, durchgeführt wer­ den.
Auf der anderen Seite ist das in Dokument 2 beschriebene Verfahren in der Lage, die Störkapazität zwischen zwei be­ nachbarten Verbindungsmustern innerhalb einer einzelnen Schicht und die Zwischenschicht-Störkapazität zwischen zwei Verbindungsmustern, die auf verschiedenen Verbindungsmu­ sterschichten angeordnet sind, und einander in Vertikal­ richtung überlappen, zu berechnen.
An dieser Stelle ist anzumerken, daß es bei der beschriebe­ nen Art von integrierten Halbleiterschaltungen eine große Vielzahl von Verbindungsmustern gibt, die nicht nur hori­ zontal oder vertikal angeordnete Verbindungsmuster enthal­ ten, sondern auch eine Zahl von Verbindungsmustern, die an zueinander schrägen Positionen angeordnet sind, und die nie miteinander horizontal und/oder vertikal überlappen. Dies zeigt, daß keine genauen Berechnungswerte erhalten werden, wenn den Störkapazitäten zwischen Verbindungsmustern, die voneinander entfernt sind, sowie den Störkapazitäten, zwi­ schen benachbarten Verbindungsmustern, keine Beachtung ge­ schenkt wird. Bezüglich Dokument 2 wird der Störkapazität zwischen einem bestimmten Verbindungsmuster und einem ande­ ren Verbindungsmuster, das an einem zu diesem schräg ver­ setzt angeordneten Platz angeordnet ist, keine Beachtung geschenkt. Dementsprechend kann die Störkapazität in Doku­ ment 2 nicht exakt berechnet werden.
Zusammenfassung der Erfindung
Es ist deshalb eine Aufgabe der Erfindung, ein Verfahren zur Berechnung der Störlast zu schaffen, das in der Lage ist, eine durch die Verbindungsmuster verursachte Störlast, wie etwa eine Störkapazität und einen Störwiderstand, genau zu berechnen.
Es ist eine weitere Aufgabe der Erfindung, ein Verfahren zur Störlastberechnung zu schaffen, das in der Lage ist, die Störlast unter Verwendung einer Musterabgleichtechnik zu berechnen.
Es ist noch eine weitere Aufgabe der Erfindung, ein Verfah­ ren zur Vorbereitung von Referenzmusterdaten zur Vorberei­ tung eines Satzes von Referenzmusterdaten zu schaffen, die für einen Musterabgleichsvorgang benötigt werden.
Erfindungsgemäß wird ein Störlastberechnungsverfahren zur Berechnung einer Störlast in Layout-Daten oder symbolischen Daten geschaffen mit den Schritten:
einleitendes Vorbereiten eines Referenzmodells, das Refe­ renzmusterdaten enthält, die aus Referenzlayoutmusterdaten und einer geschätzten Störlast bestehen; und
Durchführen eines Musterabgleichvorgangs zwischen den Refe­ renzlayoutmusterdaten und Layoutmusterdaten, die durch die Layoutdaten oder die symbolischen Daten dargestellt werden, um so die Störlast in den Layoutdaten oder den symbolischen Daten zu berechnen.
Erfindungsgemäß wird auch ein Verfahren zur Vorbereitung von Referenzmusterdaten geschaffen, mit den Schritten:
Bestimmen eines bestimmten Verbindungsmusters als Referenz­ verbindungsmuster;
einleitendes Bestimmen eines dreidimensionalen Bereichs, der das Referenzverbindungsmuster enthält;
Entnehmen von für den Musterabgleichsvorgang benötigten Da­ ten aus einem Layoutmuster, das eine Kombination der Refe­ renzverbindungsmuster, der verbleibenden Verbindungsmuster, die an Maschenmustern innerhalb des dreidimensionalen Be­ reichs angeordnet sind - mit Ausnahme des Referenzverbindungsmusters - und einem Substrat enthält; und
Vorbereiten von Referenzmusterdaten unter der Verwendung der so entnommenen bzw. extrahierten Daten.
Kurze Beschreibung der Zeichnungen
Fig. 1 ist eine Flußtafel zur Beschreibung eines Störlast­ berechnungsverfahrens entsprechend einer erfindungs­ gemäßen Ausführungsform;
Fig. 2 zeigt Maschenmuster, die in dem in Fig. 1 darge­ stellten Verfahren verwendet werden;
Fig. 3 zeigt eine Musteranordnung zur detaillierteren Be­ schreibung des in Fig. 1 dargestellten Verfahrens;
Fig. 4 zeigt eine weitere Musteranordnung zur Verwendung zur Beschreibung des Störlastberechnungsverfahrens aus Fig. 1;
Fig. 5 ist eine Flußtafel zur Beschreibung eines Verfahrens zur Berechnung einer Störlast entsprechend einer weiteren erfindungsgemäßen Ausführungsform.
Beschreibung der bevorzugten Ausführungsformen
Unter Bezug auf Fig. 1 wird eine erfindungsgemäße Ausfüh­ rungsform bezüglich eines Verfahrens zur Berechnung der Störlast beschrieben. Entsprechend dieser Ausführungsform werden erste bis dritte Speichereinheiten 21 bis 23 zur Be­ rechnung einer Störlast in einer später zu beschreibenden Art verwendet, wobei angenommen sei, daß sie als eine Ma­ gnetplatteneinheit ausgeführt sind.
In jedem Fall ist anzumerken, daß das Ergebnis der Berech­ nung in der dritten Speichereinheit 23 gespeichert wird.
Insbesondere speichert die erste Speichereinheit 21 die Layout-Daten oder symbolischen Daten bezüglich einer inte­ grierten Halbleiterschaltung, für welche die Störlast zu berechnen ist. In diesem Fall werden die Layoutdaten oder die symbolischen Daten in Übereinstimmung mit einem Design­ standard und bestimmten Mustern (Pfaden), Konfigurationen, wie etwa Rechtecken, Verbindungsstellen und ähnlichem ent­ nommen, die an einer festgelegten Koordinate dargestellt sind, wobei als Ursprung ein beliebiger Ort der inte­ grierten Halbleiterspeicherung bestimmt wird. Die Layoutda­ ten können eine dreidimensionale Struktur in Kombination mit den Daten bezüglich der Dicke von Verbindungsmustern und den Daten der Isolatoren zwischen den Verbindungsmu­ stern festlegen. Anders gesagt, stellen die Layoutdaten die dreidimensionalen Positionen eines dreidimensionalen Be­ reichs auf dreidimensionalen Maschen dar.
Die zweite Speichereinheit 22 speichert Referenzmusterda­ ten, die den Layoutdaten innerhalb des dreidimensionalen Bereichs ähnlich sind, und die ein Referenzmodell festle­ gen. Die Referenzmusterdaten werden in der zweiten Spei­ chereinheit 22 in Form einer Datenbasis gespeichert. Die Referenzmusterdaten enthalten Verbindungsmusterinformation auf den dreidimensionalen Maschen und eine angenommene, d. h. geschätzte Störlast, die den Verbindungsmustern zuge­ ordnet ist.
Die Referenzmusterdaten werden anschließend genauer be­ schrieben. Innerhalb des dreidimensionalen Bereiches sind die dreidimensionalen Maschen vorgesehen. Unter den Verbin­ dungsmustern auf den Maschen wird ein bestimmtes Verbin­ dungsmuster, für das die Störlast zu berechnen ist, als Re­ ferenzverbindungsmuster bestimmt. Um das Referenzverbin­ dungsmuster herum existieren benachbarte Verbindungsmuster und überschneidende Verbindungsmuster. Eine Kombination der Referenzverbindungsmuster, der benachbarten Verbindungsmu­ ster, der überschneidenden Verbindungsmuster und eines Sub­ strats bildet ein Layoutmuster, welches die Layoutmusterda­ ten bestimmt. Die Referenzmusterdaten enthalten die Layout­ musterdaten und die geschätzte Störlast des Referenzver­ bindungsmusters. Es ist klar, daß eine große Vielzahl von Layoutmustern mittels jedes Referenzverbindungsmusters, der weiteren Verbindungsmuster auf den Maschen - mit Ausnahme des Referenzverbindungsmusters - und des Substrats gebildet werden können. Entsprechend einer solchen großen Vielzahl von Layoutmustern enthalten die Referenzmusterdaten eine Anzahl von Sätzen von Layoutmusterdaten zusammen mit den geschätzten Störlasten der Referenzverbindungsmuster. Die abgeschätzte Störlast in dem Referenzverbindungsmuster kann in Form von Meßwerten erhalten werden, die in einer reellen Vorrichtung gemessen wurden, oder in Form eines Simulati­ onsergebnisses, das mittels eines Kapazitäts-Simulators be­ rechnet wird.
Unter Bezug auf die kombinierten Fig. 1, 2 und 3 wird nun ein Verfahren zum Vorbereiten der Referenzmusterdaten zur Verwendung bei der erfindungsgemäßen Berechnung der Störlast beschrieben.
Zunächst wird in Fig. 2 ein Maschenmusterraum 36 als drei­ dimensionaler Bereich einer gewünschten Größe (Schritt S10 in Fig. 1) bestimmt. Der Maschenmusterraum 36 wird durch dreidimensionale Maschen unterteilt. Die Maschen sind aus einer Anzahl gerader Linien zusammengesetzt, die sich par­ allel zueinander in Längsrichtung - von der Vorderseite zur Rückseite der Zeichnungsseite - und in der Querrichtung - senkrecht zur Längsrichtung - erstrecken, wobei einheitli­ che Lücken sowohl in Längs- als auch in Querrichtung vor­ handen sind. Es wird angenommen, daß jedes innerhalb des Maschenmusterraumes 36 enthaltene Verbindungsmuster auf den Maschenlinien angeordnet ist. In dem gezeigten Beispiel sind drei Maschenschichten innerhalb des Maschenmusterraums 36 enthalten.
Als nächstes werden in Fig. 3 die Verbindungsmuster 30 bis 33 auf den Maschen innerhalb des Maschenmusterraums 36, der in Fig. 2 dargestellt ist, ausgelegt. In Fig. 3 wird das Verbindungsmuster 30 als Referenzverbindungsmuster unter den Verbindungsmustern 30 bis 33 ausgewählt. Das ausge­ wählte Referenzverbindungsmuster 30 ist in Querrichtung in der Mitte des Maschenmusterraums 36 angeordnet, wobei es sich horizontal in Fig. 3 erstreckt.
Innerhalb des Maschenmusterraums 36 sind die verbleibenden Verbindungsmuster 31 bis 33 um das Referenzverbindungsmu­ ster 30 herum angeordnet, und werden im Anschluß jeweils als erste bis dritte periphere Verbindungsmuster bezeich­ net. Die ersten bis dritten peripheren Verbindungsmuster 31 bis 33 erstrecken sich in Längsrichtung parallel zum Referenzverbindungsmuster 30.
Wie dargestellt ist, ist das erste periphere Verbindungs­ muster 31 oberhalb des Referenzverbindungsmusters 30 ange­ ordnet und überlappt nicht mit dem Referenz­ verbindungsmuster 30 in der Höhenrichtung senkrecht zu den Längs- und Querrichtungen. Andererseits ist das zweite pe­ riphere Verbindungsmuster 32 auf derselben Höhe oder Pegel wie das Referenzverbindungsmuster 30 angeordnet und liegt in Bezug auf die Querrichtung dem Referenzverbindungsmuster 30 daneben mit einer Lücke dazwischen. Das dritte periphere Verbindungsmuster 33 ist auf einem niedrigeren Pegel in Be­ zug auf das Referenzverbindungsmuster 30 angeordnet. Das dritte periphere Verbindungsmuster 33 überlappt teilweise mit dem Referenzverbindungsmuster 30 in Höhenrichtung, aber es überlappt nicht mit dem zweiten peripheren Verbindungs­ muster 32 in Höhenrichtung.
Das Referenzverbindungsmuster 30 und das erste bis dritte periphere Verbindungsmuster 31 bis 33 sind auf den Maschen­ linien innerhalb des Maschenmusterraums 36 angeordnet.
Die Referenzmusterdaten werden für den die Maschen enthal­ tenden Maschenmusterraum 36 bestimmt und enthalten die Störlastdaten.
Bei der in Fig. 1 gezeigten Ausführungsform wird ein Layoutmuster (im Folgenden als Kombinationsmuster bezeich­ net) innerhalb des Maschenmusterraums 36 bestimmt (Schritt S11). Das Kombinationsmuster umfaßt eine Kombination des Referenzverbindungsmusters 30, der ersten bis dritten peri­ pheren Verbindungsmuster 31 bis 33 und des Substrats. Die Layoutmusterdaten werden durch das Kombinationsmuster be­ stimmt und als extrahierte Kombinationsmusterdaten entnom­ men (Schritt S12). Als nächstes werden die Verfahrensbedin­ gung und eine Wahlinformation bestimmt (Schritt S13). Für jeden Maschenmusterbereich, der die Maschen enthält, wird die Störlast des Referenzverbindungsmusters 30 in den entnommenen Kombinationsmusterdaten berechnet, um so jede Verfahrensbedingung und jede Wahlinformation zu erfüllen (Schritt S14). Hierbei gibt die Wahlinformation die Packungsabhängigkeit, eine Betriebsfrequenz und ähnliches an. Alternativ dazu kann die Störlast in dem Referenzver­ bindungsmuster 30 in den entnommenen Kombinationsmusterda­ ten so berechnet werden, daß sie entweder die Verfahrensbe­ dingung oder die Wahlinformation erfüllt.
In den gezeigten Beispielen erfüllt ein erstes Berechnungs­ ergebnis allein die Verfahrensbedingung, während ein zwei­ tes Berechnungsergebnis sowohl die Verfahrensbedingung als auch die Wahlinformation erfüllt. Jedes dieser Berechnungs­ ergebnisse wird mit den entsprechenden Kombinationsmuster­ daten kombiniert, um Referenzmusterdaten zu bilden. Die Re­ ferenzmusterdaten, die aus dem ersten Berechnungsergebnis bestehen, werden in einem ersten Datenbasisabschnitt 221 gespeichert, während die Referenzmusterdaten, die aus dem zweiten Berechnungsergebnis bestehen, in einem zweiten Da­ tenbasisabschnitt 222 gespeichert werden. Die ersten und die zweiten Datenbasisabschnitte 221 und 222 sind in der zweiten Speichereinheit 22 enthalten (Referenzmodell). In diesem Fall müssen die Breite der Referenzverbindungsmuster 30 und der peripheren Verbindungsmuster nicht gleich sein.
In ähnlicher Art werden die Referenzmusterdaten für jede der gewünschten Kombinationsmuster, die innerhalb des im Schritt S10 in Fig. 1 bestimmten Maschenmusterraums möglich sind, vorbereitet. Die so vorbereiteten Referenzmusterdaten werden in den ersten und zweiten Datenbasisabschnitten 221 und 222 gespeichert.
Wie aus dem Vorangehenden klar ersichtlich ist, ist es mög­ lich, die Störlast in dem Referenzverbindungsmuster, das in den Referenzmusterdaten enthalten ist, genauer zu bestim­ men, da der Maschenmusterraum einen größeren Maßstab hat.
Als nächstes wird unter Bezug auf die Fig. 1 bis 4 ein Berechnungsvorgang entsprechend dem Verfahren zur Berech­ nung der Störlast beschrieben.
Zunächst werden die Layoutmusterdaten, die entweder durch die Layoutdaten oder die symbolischen Daten dargestellt werden, als Layoutmusterdaten gelesen. Bezüglich der gele­ senen Layoutmusterdaten wird ein bestimmtes Verbindungsmu­ ster, für das die Störlast zu berechnen ist, als Referenz­ verbindungsmuster bestimmt. Das so bestimmte Referenzver­ bindungsmuster wird in Längsrichtung durch einen dreidimen­ sionalen Bereich geteilt, der eine Größe und eine Konfigu­ ration ähnlich jener des dreidimensionalen Bereichs hat, der vorausgehend durch die Vorbereitung der Referenzmuster­ daten bestimmt wurde (Schritt S1 in Fig. 1). Es sei an die­ ser Stelle angenommen, daß das Referenzverbindungsmuster in der Querrichtung senkrecht zur Längsrichtung des Referenzverbindungsmusters im Zentrum innerhalb des dreidi­ mensionalen Bereichs - wie bei der Vorbereitung der Refe­ renzmusterdaten - angeordnet ist.
Fig. 4 zeigt die Maschenmusterräume 37 und 38, die als ein Paar geteilter dreidimensionaler Bereiche definiert sind, und die Layoutmusterdaten innerhalb der dreidimensionalen Bereiche. Somit unterscheidet sich Fig. 4 von Fig. 3 dahin­ gehend, daß zwei Maschenmusterräume gebildet sind.
In Fig. 4 sind die Maschenmusterräume 37 und 38 sowie die innerhalb der Maschenmusterräume 37 und 38 vorhandenen Ma­ schen in Längsrichtung zusammenhängend angeordnet, wobei sie das Zeichnungsblatt von Fig. 4 ohne Verschiebung sowohl in Höhen- als auch in Querrichtung schneiden. Jeder der Ma­ schenmusterräume 37 und 38 und der darin enthaltenen Ma­ schen hat eine Konfiguration und eine Größe ähnlich jener des Maschenmusterraums 36 und der Maschen, die in Fig. 2 und 3 gezeigt sind.
Innerhalb der Maschenmusterräume 37 und 38 sind das Refe­ renzverbindungsmuster 30 und die ersten bis dritten peri­ pheren Verbindungsmuster 31 bis 33 auf den Maschen angeord­ net. In beiden Maschenmusterräumen 37 und 38 erstrecken sich diese Verbindungsmuster 30 bis 33 kontinuierlich in Längsrichtung in Fig. 4, wobei keine Verschiebung in Höhen- und Querrichtung auftritt. Diese Verbindungsmuster 30 bis 33 sind in einer Art angeordnet, die jenem in den Fig. 2 und 3 gezeigtem Maschenmusterraum 36 enthaltenen ähnlich ist.
Nachdem das oben beschriebene Unterteilungsverfahren des Referenzverbindungsmuster 30 beendet ist, werden Kombinati­ onsmusterdaten innerhalb einer der dreidimensionalen Berei­ che detektiert, nämlich innerhalb des Maschenmusterraums 37 (Schritt S2 in Fig. 1). Dann werden die so detektierten Kombinationsmusterdaten akkumuliert bzw. gespeichert (Schritt S3 in Fig. 1). Nachdem die Kombinationsmusterdaten akkumuliert wurden, wird bestätigt, ob das Referenzverbin­ dungsmuster 30 zu einem Ende gelangt ist oder nicht (Schritt S4 in Fig. 1). In dem in Fig. 4 gezeigten Bei­ spiel, gibt es einen weiteren dreidimensionalen Bereich, der als der Maschenmusterraum 38 im Anschluß an den Ma­ schenmusterraum 37 dargestellt ist, und das Referenzverbin­ dungsmuster 30 erstreckt sich weiter über den Maschenmu­ sterbereich 38. In dieser Situation werden andere Kombina­ tionsmusterdaten innerhalb des Maschenmusterraums 38 detek­ tiert und akkumuliert. Somit werden die Kom­ binationsmusterdaten innerhalb jeder der dreidimensionalen Bereiche detektiert und als akkumulierte Kombinationsmu­ sterdaten in ähnlicher Art akkumuliert, bis das Referenz­ verbindungsmuster 30 zu einem Ende gelangt.
Nachdem das Referenzverbindungsmuster 30 zu einem Ende ge­ langt ist, werden die Verfahrensbedingung und die Wahlin­ formation von einer externen Eingabevorrichtung zugeführt (Schritt S5 in Fig. 1). Es ist hier anzumerken, daß die Wahlinformation die Packungsabhängigkeit, die Betriebsfre­ quenz und ähnliches enthält.
Wenn die Verfahrensbedingung und die Wahlinformation von der externen Eingabevorrichtung zugeführt wurden, wird der Musterabgleichsvorgang durchgeführt zwischen den akkumu­ lierten Kombinationsmusterdaten und den obengenannten ent­ nommenen Kombinationsmusterdaten, die in dem jeweiligen Re­ ferenzmusterdaten enthalten sind, welche in der zweiten Speichereinheit (Referenzmodell) gespeichert sind (Schritt S6 in Fig. 1). Somit werden die Referenzmusterdaten, die aus den mit den akkumulierten Kombinationsmusterdaten über­ einstimmenden und die gewünschte Verfahrensbedingung und Wahlinformation erfüllenden Kombinationsmusterdaten entnom­ men wurden, detektiert. Für die so detektierten Referenzmu­ sterdaten wird die Störlast berechnet. Dieser Musterab­ gleichvorgang wird für alle akkumulierten Kombinationsmu­ sterdaten durchgeführt, und die Störlasten der übereinstim­ menden Referenzmusterdaten werden berechnet und akkumu­ liert.
In der oben beschriebenen Art ist es möglich, die Störlast eines bestimmten Verbindungsmusters in den Layoutdaten oder den symbolischen Daten zu berechnen. Die so berechnete Störlast wird der Speichereinheit 23 zugeführt.
Es ist zu verstehen, daß die Störlast nicht nur die Störka­ pazität, sondern auch den Störwiderstand enthalten kann.
Unter Bezug auf Fig. 5 wird eine weitere erfindungsgemäße Ausführungsform des Verfahrens zur Berechnung der Störlast beschrieben.
Bei dem Verfahren zur Berechnung der Störlast entsprechend der vorangehenden Ausführungsform, die unter Bezug auf Fig. 1 beschrieben wurde, wird der Musterabgleichvorgang zwi­ schen dem Kombinationsmusterdaten, die aus den Layoutdaten oder den symbolischen Daten gebildet sind, und den Kombina­ tionsmusterdaten, die in den Referenzmusterdaten enthalten sind, durchgeführt. Bei dieser Ausführungsform wird der Mu­ sterabgleichsvorgang andererseits unter Verwendung von Co­ des ausgeführt. Genauer gesagt, die Kombinationsmusterda­ ten, die durch die Layoutdaten oder die symbolischen Daten dargestellt sind, und die Kombinationsmusterdaten, die in den Referenzmusterdaten enthalten sind, werden beide mit­ tels einer gemeinsamen Umwandlungsregel in vereinfachte Co­ des umgewandelt. Unter Verwendung dieser Codes wird der Mu­ sterabgleichsvorgang ausgeführt. Diese Codes werden einma­ lig in Übereinstimmung mit den individuellen Kombinations­ musterdaten bestimmt.
In Fig. 5 wird ein dreidimensionaler Bereich einer ge­ wünschten Größe als Maschenmusterraum bestimmt (Schritt S10 in Fig. 5), ähnlich wie im Zusammenhang mit Fig. 1 be­ schrieben wurde. Anschließend werden für alle möglichen Re­ ferenzverbindungsmuster, die innerhalb des so bestimmten dreidimensionalen Bereichs vorhanden sind, Kombinationsmu­ ster der Referenzverbindungsmuster, der peripheren Verbin­ dungsmuster um das Referenzverbindungsmuster herum und des Substrats bestimmt (Schritt S11 in Fig. 5). Für jedes so bestimmte Kombinationsmuster werden gewünschte Kombinati­ onsmusterdaten als die extrahierten Kombinationsmusterdaten entnommen (Schritt S12 in Fig. 5). Die entnommenen Kombina­ tionsmusterdaten werden in vereinfachte Codes umgewandelt, um in der Speichereinheit 221 gespeichert zu werden (Schritt S13 in Fig. 5). Als nächstes werden die Verfah­ rensbedingung und die Wahlinformation bestimmt (Schritt S14 in Fig. 5). Nachdem die Verfahrensbedingung und die Wahlin­ formation bestimmt wurden, wird die Störlast für jeden Code in den Fällen berechnet, in denen die Verfahrensbedingung alleine erfüllt ist, in denen die Wahlinformation alleine erfüllt ist und in denen sowohl die Verfahrensbedingung als auch die Wahlinformation erfüllt sind. Die so berechnete Störlast wird in der Speichereinheit 222 gespeichert. Bei dem gezeigten Beispiel umfassen die Referenzmusterdaten, die in der Speichereinheit 221 gespeicherten Codes und die den Codes entsprechende und in der Speichereinheit 222 ge­ speicherte Störlast. Es ist hier anzumerken, daß die Spei­ chereinheiten 221 und 222 in der Speichereinheit 22 enthal­ ten sind (Referenzmodell).
Für die durch die Layoutdaten oder die symbolischen Daten als Eingabedaten repräsentierten Kombinationsmusterdaten wird das Referenzverbindungsmuster bestimmt und durch jeden dreidimensionalen Bereich mit einer größeren Konfiguration identisch jener des im Schritt S10 (Schritt S1 in Fig. 5) bestimmten dreidimensionalen Bereichs unterteilt. Nach Beendigung der oben beschriebenen Unterteilung werden die in dem dreidimensionalen Bereich enthaltenen Kombinati­ onsmuster als extrahierte Kombinationsmusterdaten entnommen (Schritt S2 in Fig. 5). Die entnommenen Kombinationsmuster­ daten werden in vereinfachte Codes umgewandelt (Schritt S3 in Fig. 5). Diese Codes werden als akkumulierte Codes akku­ muliert (Schritt S4 in Fig. 5). Nach Beendigung dieser Ak­ kumulation der Codes wird bestätigt, ob das Referenzverbin­ dungsmuster zu einem Ende gelangt ist oder nicht (Schritt S5 in Fig. 5). In einer ähnlichen Weise werden die Schritte S1 bis S5 wiederholt ausgeführt, bis das Referenzverbin­ dungsmuster zu einem Ende gelangt ist. Wenn das Referenz­ verbindungsmuster zu einem Ende gelangt ist, werden die Verfahrensbedingung und die Wahlinformation von der exter­ nen Eingabevorrichtung eingegeben (siehe Schritt S6 in Fig. 5). Nach der Eingabe der Verfahrensbedingung und der Wahlinformation wird der Musterabgleichsvorgang zwischen den akkumulierten Codes und den Codes entsprechend den je­ weiligen Referenzmusterdaten, die in der Speichereinheit 221 gespeichert sind, ausgeführt. Bei Detektion der Über­ einstimmung zwischen diesen Codes wird die Störlast aus der Speichereinheit 222 entnommen, die den übereinstimmenden Codes entspricht und die die eingegebene Prozeßbedingung und die Wahlinformation erfüllt (Schritt S7 in Fig. 5).
Das oben beschriebene Musterabgleichsverfahren wird für alle akkumulierten Kombinationsmusterdaten durchgeführt, und die Störlasten der detektierten Referenzmusterdaten, die übereinstimmen, werden akkumuliert. Somit ist es für je­ des gewünschte Verbindungsmuster möglich, die Störlast in den Layoutdaten oder den symbolischen Daten zu berechnen. Die so berechnete Störlast wird der Speichereinheit 23 zu­ geführt.
Es ist zu verstehen, daß die Störlast nicht nur die Störka­ pazität, sondern auch den Störwiderstand enthalten kann.
Erfindungsgemäß werden die Daten unter Verwendung der Mu­ sterabgleichtechnik für den dreidimensionalen Bereich bear­ beitet. Somit ist es möglich, die Störkapazität zwischen den Referenzverbindungsmuster und allen verbleibenden Ver­ bindungsmustern innerhalb des Bereichs und zwischen Refe­ renzverbindungsmustern und dem Substrat zu berechnen.

Claims (9)

1. Störlastberechnungsverfahren zur Berechnung einer Stör­ last in Layout-Daten oder symbolischen Daten mit den Schritten:
einleitendes Vorbereiten eines Referenzmodells, das Refe­ renzmusterdaten enthält, welche aus Referenzlayoutmusterda­ ten und einer geschätzten Störlast bestehen;
Durchführen eines Musterabgleichsvorgangs zwischen den Re­ ferenzlayoutmusterdaten und den Layoutmusterdaten, die durch die Layoutdaten oder die symbolischen Daten darge­ stellt sind, um somit die Störlast in den Layoutdaten oder den symbolischen Daten zu berechnen.
2. Verfahren zur Vorbereitung von Referenzmusterdaten mit den Schritten:
Bestimmen eines bestimmten Verbindungsmusters als Referenzverbindungsmuster;
einleitendes Bestimmen eines dreidimensionalen Bereichs, der das Referenzverbindungsmuster enthält; und
Vorbereiten von Referenzmusterdaten, die durch das Layout der Referenzverbindungsdaten, der peripheren Verbindungsmu­ ster um das Referenzverbindungsmuster herum und durch ein Substrat innerhalb des dreidimensionalen Bereichs bestimmt werden.
3. Verfahren zur Vorbereitung von Referenzmusterdaten nach Anspruch 2, bei dem eine Mehrzahl dreidimensionaler Bereiche durch Tei­ len in Tiefenrichtung, Längsrichtung und Höhenrichtung des Referenzverbindungsmusters bestimmt werden.
4. Verfahren zur Vorbereitung von Referenzmusterdaten nach Anspruch 3, bei dem die in dem Datenabgleichvorgang benö­ tigten Daten aus einem Maschen-Musterraum entnommen werden, der durch die dreidimensionalen Bereiche bestimmt ist.
5. Verfahren zur Vorbereitung von Referenzmusterdaten nach Anspruch 3, bei dem die in dem Datenabgleichvorgang benötigten Daten zumindest die Positionen der Verbindungsmuster, die Konfi­ guration der Verbindungsmuster, die Dicke der Verbindungs­ muster und die Dicke eines Oxydfilms, eines Substrats und die Anwesenheit oder Abwesenheit von Durchgangslöchern ent­ hält.
6. Verfahren zur Vorbereitung von Referenzmusterdaten nach Anspruch 2, bei dem die Referenzmusterdaten Layoutmusterdaten, die von einem Layoutmuster der Verbindungsmuster und des Substrats innerhalb des dreidimensionalen Bereichs entnommen sind, und Daten, die für eine geschätzte Störlast entsprechend dem Layoutmuster repräsentativ sind, enthalten.
7. Verfahren zur Vorbereitung von Referenzmusterdaten nach Anspruch 6, bei dem die Referenzmusterdaten jene Daten ent­ halten, die für eine Verfahrensbedingung, eine Packungsab­ hängigkeit und der geschätzten Störlast entsprechend der Betriebsfrequenz repräsentativ sind.
8. Verfahren zur Vorbereitung von Referenzmusterdaten nach Anspruch 6, das zusätzlich die Schritte umfaßt:
Entnehmen der Referenzmusterdaten, die bei dem Datenab­ gleich für jede der dreidimensionalen Bereiche unterschied­ licher Größe benötigt werden, und
Erhalten der geschätzten Störlast an dem Referenzverbin­ dungsmuster innerhalb jedes dreidimensionalen Bereichs als Teil der Referenzmusterdaten.
9. Verfahren zur Berechnung einer Störlast nach Anspruch 1, das außerdem die Schritte umfaßt:
Vorbereiten der Referenzmusterdaten, die durch ein Layout­ muster innerhalb eines dreidimensionalen Bereichs bestimmt sind als Referenzmodell;
Ausführen des Datenabgleichvorgangs zwischen den Referenz­ layoutmusterdaten in jedem der Referenzmusterdaten und der Layoutmusterdaten, die durch die Layoutdaten oder die sym­ bolischen Daten dargestellt sind; und
Entnehmen übereinstimmender Referenzmusterdaten.
DE19630927A 1995-07-31 1996-07-31 Verfahren zur Berechnung einer Störlast in einer integrierten Halbleiterschaltung Withdrawn DE19630927A1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7195046A JP2800881B2 (ja) 1995-07-31 1995-07-31 配線寄生負荷算出方法

Publications (1)

Publication Number Publication Date
DE19630927A1 true DE19630927A1 (de) 1997-02-06

Family

ID=16334651

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19630927A Withdrawn DE19630927A1 (de) 1995-07-31 1996-07-31 Verfahren zur Berechnung einer Störlast in einer integrierten Halbleiterschaltung

Country Status (4)

Country Link
US (1) US5847967A (de)
JP (1) JP2800881B2 (de)
KR (1) KR100255891B1 (de)
DE (1) DE19630927A1 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10004599C2 (de) * 1999-02-05 2002-11-28 Nec Corp Vorrichtung zum Entwerfen von integrierten Halbleiterschaltungen und Verdrahtungssteuerungsverfahren für dieselbe

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6405072B1 (en) 1991-01-28 2002-06-11 Sherwood Services Ag Apparatus and method for determining a location of an anatomical target with reference to a medical apparatus
US6061508A (en) * 1997-07-03 2000-05-09 International Business Machines Corporation Modeling and processing of on-chip interconnect capacitance
US6175947B1 (en) 1998-04-20 2001-01-16 International Business Machines Corporation Method of extracting 3-D capacitance and inductance parasitics in sub-micron VLSI chip designs using pattern recognition and parameterization
KR100519504B1 (ko) * 1998-06-30 2005-11-25 매그나칩 반도체 유한회사 반도체장치의 기생커패시턴스 측정 패턴 및 그측정 방법
DE19900980C1 (de) 1999-01-13 2000-05-11 Siemens Ag Verfahren und Anordnung zur Verifikation eines Layouts einer integrierten Schaltung mit Hilfe eines Rechners sowie dessen Anwendung zur Herstellung einer integrierten Schaltung
US6363516B1 (en) * 1999-11-12 2002-03-26 Texas Instruments Incorporated Method for hierarchical parasitic extraction of a CMOS design
KR100367615B1 (ko) * 2001-01-06 2003-01-10 엘지전자 주식회사 디지탈 티브이의 리모콘을 이용한 방송정보 표시장치
CN100541224C (zh) * 2002-05-16 2009-09-16 Nxp股份有限公司 用于校准和去嵌入的方法、用于去嵌入的装置组和矢量网络分析仪
US7281229B1 (en) * 2004-09-14 2007-10-09 Altera Corporation Method to create an alternate integrated circuit layout view from a two dimensional database
US7231626B2 (en) * 2004-12-17 2007-06-12 Lsi Corporation Method of implementing an engineering change order in an integrated circuit design by windows
US20080260095A1 (en) * 2007-04-16 2008-10-23 Predrag Sukovic Method and apparatus to repeatably align a ct scanner
JP2009025891A (ja) * 2007-07-17 2009-02-05 Nec Electronics Corp 半導体集積回路の設計方法及び設計プログラム
JP2009026829A (ja) * 2007-07-17 2009-02-05 Nec Electronics Corp 半導体集積回路の設計方法及びマスクデータ作成プログラム
JP4580006B2 (ja) * 2008-07-10 2010-11-10 パナソニック株式会社 半導体集積回路のマスクレイアウト設計データの検証方法
JP2011215681A (ja) 2010-03-31 2011-10-27 Fujitsu Ltd 配線間隔検証プログラムおよび配線間隔検証装置
JP6086017B2 (ja) * 2013-04-17 2017-03-01 富士通セミコンダクター株式会社 データ処理装置、及び、データ処理プログラム
US9892218B2 (en) * 2016-04-01 2018-02-13 Synopsys, Inc. Parasitic-aware blockage

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0355868A (ja) * 1989-07-24 1991-03-11 Nec Corp 電子回路の配線間容量算出方法
JPH0729981A (ja) * 1993-06-24 1995-01-31 Mitsubishi Electric Corp 仮想配線負荷評価方法及び仮想配線負荷評価装置

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0169576B1 (de) * 1984-07-27 1990-12-19 Hitachi, Ltd. Verfahren und System zum Verstehen und Belegen von Schaltungsmustern
US5086477A (en) * 1990-08-07 1992-02-04 Northwest Technology Corp. Automated system for extracting design and layout information from an integrated circuit
JPH04273583A (ja) * 1991-02-28 1992-09-29 Fujitsu Ltd 配線負荷算出方法
US5452224A (en) * 1992-08-07 1995-09-19 Hughes Aircraft Company Method of computing multi-conductor parasitic capacitances for VLSI circuits

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0355868A (ja) * 1989-07-24 1991-03-11 Nec Corp 電子回路の配線間容量算出方法
JPH0729981A (ja) * 1993-06-24 1995-01-31 Mitsubishi Electric Corp 仮想配線負荷評価方法及び仮想配線負荷評価装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10004599C2 (de) * 1999-02-05 2002-11-28 Nec Corp Vorrichtung zum Entwerfen von integrierten Halbleiterschaltungen und Verdrahtungssteuerungsverfahren für dieselbe

Also Published As

Publication number Publication date
JP2800881B2 (ja) 1998-09-21
KR970008457A (ko) 1997-02-24
KR100255891B1 (ko) 2000-05-01
US5847967A (en) 1998-12-08
JPH0944550A (ja) 1997-02-14

Similar Documents

Publication Publication Date Title
DE19630927A1 (de) Verfahren zur Berechnung einer Störlast in einer integrierten Halbleiterschaltung
DE102012200822B4 (de) Verfahren zum Analysieren von Zellen einer Zellenbibliothek
DE102006037162B4 (de) Verfahren und Vorrichtung und deren Verwendung zur Prüfung des Layouts einer elektronischen Schaltung
DE69824765T2 (de) Polygondarstellung im Layout eines integrierten Schaltkreises
DE102015200694A1 (de) Verfahren, computersystem und computerlesbares speichermedium zum erzeugen eines layouts eines integrierten schaltkreises
DE10204657A1 (de) Nachrichtenanalyseeinrichtung und Verfahren zum Anzeigen von Nachrichten
EP0855662A1 (de) Elektrische Analyse integrierter Schaltungen
DE102016118811A1 (de) Integrierte schaltung mit versetzten leitenden merkmalen
EP1141867B1 (de) Verfahren und anordnung zur verifikation eines layouts einer integrierten schaltung mit hilfe eines rechners sowie dessen anwendung zur herstellung einer integrierten schaltung
DE69833720T2 (de) Integrierte Halbleiterschaltung mit On-Chip Kondensatoren
EP1543452B1 (de) Verfahren zum bestimmen der anordnung von kontaktflächen auf der aktiven oberseite eines halbleiterchips
DE4121453C2 (de) Näherungsschlußfolgerungsvorrichtung
DE19963493A1 (de) Verfahren und System zur Prüfmuster-Erzeugung sowie rechnerlesbares Medium, welches das System zur Durchführung des Verfahrens anweist
DE10111030A1 (de) Vorrichtung und Verfahren zur Einfügung einer Verzögerungszeit bei einem ereignisgestützten Prüfsystem
DE112004001651B4 (de) Automatisches Layoutumwandlungsystem und -verfahren
DE10206658B4 (de) Verfahren zum Überprüfen einer integrierten elektrischen Schaltung
DE10238051A1 (de) Integrierte Flip-Chip-Halbleiterschaltung
DE19928612A1 (de) Prüfadapterkarte für eine gedruckte Schaltung, Verfahren zum Prüfen einer gedruckten Schaltung, und Verfahren und Vorrichtung zum Erzeugen von Informationen zum Herstellen der Prüfadapterkarte
DE102004002901A1 (de) Verfahren zur Fehleranalyse einer Halbleiterbaugruppe
DE4329335C2 (de) Mikrocomputer für IC-Karte
DE3937187A1 (de) Verfahren zum herstellen von integrierten schaltungen sowie integrierte schaltung
EP1396801A1 (de) Verfahren zum Entwickeln eines elektronischen Bausteins
DE10149021A1 (de) Datenverarbeitungssystem zum Entwurf eines Layouts einer integrierten elektronischen Schaltung aus einer Vielzahl von elektronischen Bauelementen
DE19644725C1 (de) Vorrichtung und Verfahren zum Prüfen von Leiterplatten
DE19914819A1 (de) Entwicklungswerkzeug

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8130 Withdrawal