DE102016118811A1 - Integrierte schaltung mit versetzten leitenden merkmalen - Google Patents

Integrierte schaltung mit versetzten leitenden merkmalen Download PDF

Info

Publication number
DE102016118811A1
DE102016118811A1 DE102016118811.5A DE102016118811A DE102016118811A1 DE 102016118811 A1 DE102016118811 A1 DE 102016118811A1 DE 102016118811 A DE102016118811 A DE 102016118811A DE 102016118811 A1 DE102016118811 A1 DE 102016118811A1
Authority
DE
Germany
Prior art keywords
conductive
conductive features
conductive feature
features
integrated circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE102016118811.5A
Other languages
English (en)
Other versions
DE102016118811B4 (de
Inventor
Fong-Yuan Chang
Sheng-Hsiung Chen
Po-Hsiang Huang
Jyun-Hao CHANG
Chun-Chen Chen
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of DE102016118811A1 publication Critical patent/DE102016118811A1/de
Application granted granted Critical
Publication of DE102016118811B4 publication Critical patent/DE102016118811B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0207—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H01L23/5283—Cross-sectional geometry
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • G06F30/392—Floor-planning or layout, e.g. partitioning or placement
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • G06F30/394—Routing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/118—Masterslice integrated circuits
    • H01L27/11803—Masterslice integrated circuits using field effect technology
    • H01L27/11807—CMOS gate arrays
    • H01L2027/11868—Macro-architecture
    • H01L2027/11874—Layout specification, i.e. inner core region
    • H01L2027/11875—Wiring region, routing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/118—Masterslice integrated circuits
    • H01L27/11803—Masterslice integrated circuits using field effect technology
    • H01L27/11807—CMOS gate arrays

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Power Engineering (AREA)
  • Geometry (AREA)
  • General Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Evolutionary Computation (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Architecture (AREA)
  • Manufacturing & Machinery (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

Eine integrierte Schaltung beinhaltet mindestens ein erstes leitendes Merkmal und mindestens ein zweites leitendes Merkmal. Das zweite leitende Merkmal weist mindestens einen Erweiterungsabschnitt auf und der Erweiterungsabschnitt des zweiten leitenden Merkmals ragt an dem zweiten leitenden Merkmal über den Überstand des ersten leitenden Merkmals hinaus. Die integrierte Schaltung beinhaltet ferner mindestens ein drittes leitendes Merkmal und mindestens eine erste leitfähige Durchkontaktierung, welche das dritte leitende Merkmal und den Erweiterungsabschnitt des zweiten leitenden Merkmals elektrisch verbindet.

Description

  • ALLGEMEINER STAND DER TECHNIK
  • Ein computergestütztes zellbasiertes Design wurde für die Gestaltung hochintegrierter Schaltungen (ICs – integrated circuits), wie z. B. anwendungsspezifische integrierte Schaltungen (ASICs – application specific integrated circuits) und Gate-Arrays, entwickelt. Die Zelle ist eine Schaltung, die als ein Baustein vorgefertigt und vorverifiziert wurde. Bei einem Standardzelldesign kann jede einzelne Zelle in einer Bibliothek Geometrien von aktiven, Gate- und Metall-Ebenen aufweisen. Zu Beispielen einer Standardzelle oder Gate-Array-Zelle zählen ein Inverter, ein NAND-Gate, ein NOR-Gate, ein Flipflop und andere ähnliche Logikschaltungen.
  • Die Gestaltung einer integrierten Schaltung beinhaltet zwei Schritte: Platzierung und Routing. Während des Platzierungsschrittes werden die Positionen und Ausrichtungen von Zellen bestimmt. Während des Routingschrittes werden Verschaltungen oder leitende Merkmale zum Verbinden von Anschlüssen auf den Zellen hinzugefügt.
  • KURZBESCHREIBUNG DER ZEICHNUNGEN
  • Aspekte der vorliegenden Offenbarung werden am besten aus der folgenden detaillierten Beschreibung verstanden, wenn diese zusammen mit den beigefügten Figuren gelesen wird. Es sei darauf hingewiesen, dass, in Übereinstimmung mit der Standardpraxis in der Industrie, verschiedene Merkmale nicht maßstabsgerecht gezeichnet sind. Tatsächlich können die Abmessungen der verschiedenen Merkmale der Verständlichkeit der Diskussion halber willkürlich vergrößert oder verkleinert sein.
  • 1A bis 1C sind entsprechend schematische Draufsichten unterschiedlicher Stadien eines Verfahrens zur Gestaltung eines Zelllayouts mit versetzten leitenden Merkmalen in Übereinstimmung mit einigen Ausführungsformen der vorliegenden Offenbarung.
  • 2 ist eine schematische Draufsicht einer Zelle in Übereinstimmung mit einigen Ausführungsformen der vorliegenden Offenbarung.
  • 3A und 3B sind entsprechend schematische Draufsichten unterschiedlicher Stadien eines Verfahrens zur Gestaltung eines Zelllayouts mit versetzten leitenden Merkmalen in Übereinstimmung mit einigen Ausführungsformen der vorliegenden Offenbarung.
  • 4A bis 4C sind entsprechend schematische Draufsichten von Zelllayouts in Übereinstimmung mit unterschiedlichen Ausführungsformen der vorliegenden Offenbarung.
  • 5 ist eine schematische Draufsicht einer integrierten Schaltung in Übereinstimmung mit einigen Ausführungsformen der vorliegenden Offenbarung.
  • 6 ist eine schematische Draufsicht einer integrierten Schaltung in Übereinstimmung mit einigen anderen Ausführungsformen der vorliegenden Offenbarung.
  • 7A bis 7C sind entsprechend schematische Ansichten unterschiedlicher Schritte eines Verfahrens zur Herstellung einer Zelle in Übereinstimmung mit einigen Ausführungsformen der vorliegenden Offenbarung.
  • 8 ist ein Verarbeitungssystem zum Erzeugen einer oder mehrerer der oben beschriebenen Layout-Ausführungsformen.
  • DETAILLIERTE BESCHREIBUNG
  • Die folgende Offenbarung sieht viele unterschiedliche Ausführungsformen oder Beispiele zur Implementierung unterschiedlicher Merkmale des vorgesehenen Gegenstandes vor. Spezifische Beispiele von Komponenten und Anordnungen sind unten zur Vereinfachung der vorliegenden Offenbarung beschrieben. Diese sind natürlich lediglich Beispiele und sollen nicht einschränkend sein. Zum Beispiel kann die Ausbildung eines ersten Merkmals über oder auf einem zweiten Merkmal in der folgenden Beschreibung Ausführungsformen beinhalten, in welchen das erste und zweite Merkmal in direktem Kontakt ausgebildet sind, und sie kann auch Ausführungsformen beinhalten, in welchen zusätzliche Merkmale zwischen dem ersten und zweiten Merkmal ausgebildet sein können, derart, dass das erste und zweite Merkmal möglicherweise nicht in direktem Kontakt stehen. Außerdem kann die vorliegende Offenbarung Referenzziffern und/oder -buchstaben in den verschiedenen Beispielen wiederholen. Diese Wiederholung dient dem Zweck der Einfachheit und Klarheit und schreibt an sich keine Beziehung zwischen den verschiedenen diskutierten Ausführungsformen und/oder Konfigurationen vor.
  • Ferner können räumlich bezogene Begriffe, wie z. B. „unterhalb”, „unter”, „untere/r”, „über”, „obere/r” und dergleichen, hierin zur Vereinfachung der Beschreibung zum Beschreiben der Beziehung eines Elementes oder Merkmals zu (einem) anderen Element(en) oder Merkmal(en), wie in den Figuren veranschaulicht, verwendet werden. Die räumlich bezogenen Begriffe sollen unterschiedliche Ausrichtungen der Vorrichtung in Verwendung oder Betrieb zusätzlich zu der in den Figuren dargestellten Ausrichtung mit einschließen. Die Vorrichtung kann anderweitig ausgerichtet sein (um 90 Grad gedreht oder in anderen Ausrichtungen) und die hierin verwendeten räumlich bezogenen Deskriptoren können ebenfalls entsprechend ausgelegt werden.
  • Es wird Bezug auf 1A bis 1C genommen, welche entsprechend schematische Draufsichten unterschiedlicher Stadien eines Verfahrens zur Gestaltung eines Zelllayouts mit versetzten leitenden Merkmalen in Übereinstimmung mit einigen Ausführungsformen der vorliegenden Offenbarung sind. Das Designverfahren beginnt mit 1A, in welcher ein Zelllayout 100, wie z. B. ein Layout einer Standardzelle, aus einer Zellbibliothek erhalten wird. Das Zelllayout 100 weist eine Grenze 110 auf. Die Grenze 110 weist im Wesentlichen eine rechteckige Form auf. Die Grenze 110 beinhaltet eine Oberkante 112, eine Unterkante 114 und die gegenüberliegenden Seitenkanten 116 und 118. Eine Zellhöhe H ist zwischen der Oberkante 112 und der Unterkante 114 definiert. (Es sei darauf hingewiesen, dass während die Oberkante 112 der Grenze 110 in den Figuren nach oben weisend dargestellt ist, ein Drehen des Zelllayouts 100 die Funktionen und relativen Positionen der gezeigten Elemente nicht verändert. Wie in den Figuren gezeigt, ist die Unterkante 114 der Grenze 110 nach unten weisend ausgerichtet gezeigt; jedoch ändert dies nicht, welcher Abschnitt die Unterkante 114 ist, selbst wenn die Ausrichtung eine andere ist.)
  • Das Zelllayout 100 beinhaltet mehrere standardmäßige leitende Merkmale 120, die innerhalb der Grenze 110 definiert sind. In einigen Ausführungsformen sind die standardmäßigen leitenden Merkmale 120 im Wesentlichen parallel zueinander angeordnet und sind im Wesentlichen gleichmäßig voneinander beabstandet angeordnet. Zum Beispiel veranschaulicht 1A vier standardmäßige leitende Merkmale 120, die innerhalb der Grenze 110 des Zelllayouts 100 definiert sind. In einigen anderen Ausführungsformen kann die Zahl der standardmäßigen leitenden Merkmale 120 gemäß unterschiedlicher Designanforderungen variieren. Eine Distanz zwischen benachbarten standardmäßigen leitenden Merkmalen 120 kann gemäß der Designregel bestimmt werden.
  • In einigen Ausführungsformen weisen die standardmäßigen leitenden Merkmale 120 im Wesentlichen die gleiche Länge L1 auf. Die standardmäßigen leitenden Merkmale 120 können aneinander ausgerichtet sein. D. h., die standardmäßigen leitenden Merkmale 120 sind im Wesentlichen in der gleichen Ebene angeordnet. Wie in 1A gezeigt, sind die oberen Enden 122 der standardmäßigen leitenden Merkmale 120 an einer Linie LT ausgerichtet und die unteren Enden 124 der standardmäßigen leitenden Merkmale 120 sind an einer Linie LB ausgerichtet.
  • In einigen Ausführungsformen dienen die standardmäßigen leitenden Merkmale 120 dem Routing über ein 5-geteiltes leitendes Merkmal, was sich darauf bezieht, dass jedes der standardmäßigen leitenden Merkmale 120 fünf Zugangspunkte aufweist. Der Zugangspunkt ist eine Position, an welcher ein leitendes Merkmal (z. B. eine Metall-2-Linie) mit einem anderen leitenden Merkmal (z. B. eine Metall-1-Linie) verbunden werden kann. Die Zahl der Zugangspunkte spielt eine Rolle beim Bestimmen der Routingfähigkeit, wie z. B. Routingdichte und Routingflexibilität.
  • Es wird Bezug auf 1B genommen. Die standardmäßigen leitenden Merkmale 120 von 1A werden geschrumpft und werden zu geschrumpften standardmäßigen leitenden Merkmalen 120'. Wie in 1B gezeigt, sind die geschrumpften standardmäßigen leitenden Merkmale 120' gekürzt. Somit ist eine Distanz zwischen der Oberkante 122 und der Unterkante 124 von mindestens einem der geschrumpften standardmäßigen leitenden Merkmale 120' geringer als eine Distanz zwischen der Linie LT und der Linie LB. Die geschrumpften standardmäßigen leitenden Merkmale 120' liegen innerhalb eines Raumes zwischen der Linie LT und der Linie LB vor. Dadurch werden einige Extraräume durch das Schrumpfen der standardmäßigen leitenden Merkmale 120 von 1A geschaffen. in einigen Ausführungsformen weisen die geschrumpften standardmäßigen leitenden Merkmale 120' noch immer im Wesentlichen die gleiche Länge L2 auf, wobei die Länge L2 der geschrumpften standardmäßigen leitenden Merkmale 120 geringer als die Länge L1 (wie in 1A gezeigt) der standardmäßigen leitenden Merkmale 120 (wie in 1A gezeigt) ist.
  • Es wird Bezug auf 1C genommen. Die oberen Erweiterungsabschnitte 126 und die unteren Erweiterungsabschnitte 128 sind entsprechend zu den geschrumpften standardmäßigen leitenden Merkmalen 120' hinzugefügt. In einigen Ausführungsformen ist zu jedem der geschrumpften standardmäßigen leitenden Merkmale 120' ein Erweiterungsabschnitt, wie z. B. die oberen Erweiterungsabschnitte 126 und die unteren Erweiterungsabschnitte 128, hinzugefügt. Wie in 1C gezeigt, sind die oberen Erweiterungsabschnitte 126 zu einigen der geschrumpften standardmäßigen leitenden Merkmale 120' hinzugefügt, und die unteren Erweiterungsabschnitte 128 sind zu den anderen geschrumpften standardmäßigen leitenden Merkmalen 120' hinzugefügt. Die geschrumpften standardmäßigen leitenden Merkmale 120', denen die unteren Erweiterungsabschnitte 128 hinzugefügt sind, werden hierin als erste leitende Merkmale 130 bezeichnet. Die geschrumpften standardmäßigen leitenden Merkmale 120', denen die oberen Erweiterungsabschnitte 126 hinzugefügt sind, werden hierin als zweite leitende Merkmale 140 bezeichnet.
  • In einigen Ausführungsformen weisen die ersten leitenden Merkmale 130 und die zweiten leitenden Merkmale 140 im Wesentlichen die gleiche Länge L3 auf. Die Länge L3 der ersten leitenden Merkmale 130 und der zweiten leitenden Merkmale 140 kann ähnlich der Länge L1 der standardmäßigen leitenden Merkmale 120 (wie in 1A gezeigt) sein oder sie kann länger oder kürzer als die Länge L1 der standardmäßigen leitenden Merkmale 120 (wie in 1A gezeigt) sein. Die Länge L3 der ersten leitenden Merkmale 130 und der zweiten leitenden Merkmale 140 ist kürzer als die Zellhöhe H der Grenze 110.
  • In einigen Ausführungsformen kann sich das erste leitende Merkmal 130 näher zu der Unterkante 114 der Grenze 110 befinden und das zweite leitende Merkmal 140 kann sich näher zu der Oberkante 112 der Grenze 110 befinden. D. h., eine erste Distanz d1 von den oberen Enden 132 der ersten leitenden Merkmale 130 zu der Oberkante 112 der Grenze 110 ist größer als eine zweite Distanz d2 von den oberen Enden 142 der zweiten leitenden Merkmale 140 zu der Oberkante 112 der Grenze 110. Eine dritte Distanz d3 von den unteren Enden 134 der ersten leitenden Merkmale 130 zu der Unterkante 114 der Grenze 110 ist geringer als eine vierte Distanz d4 von den unteren Enden 144 der zweiten leitenden Merkmale 140 zu der Unterkante 114 der Grenze 110. in einigen Ausführungsformen ragt das erste leitende Merkmal 130 über das untere Ende 144 des zweiten leitenden Merkmals 140 hinaus, während das zweite leitende Merkmal 140 über das obere Ende 132 des ersten leitenden Merkmals 130 hinausragt. In einigen Ausführungsformen befinden sich sowohl das obere Ende 132 als auch das untere Ende 134 jedes ersten leitenden Merkmals 130 innerhalb der Grenze 110, und sowohl das obere Ende 142 als auch das untere Ende 144 jedes zweiten leitenden Merkmals 140 befinden sich innerhalb der Grenze 110.
  • Es wird Bezug auf sowohl 1A als auch 1C genommen. Die ersten leitenden Merkmale 130 und die zweiten leitenden Merkmale 140 sind versetzt, derart, dass die Kapazität zwischen den leitenden Merkmalen, die gemäß eines Layouts ausgebildet werden, das die ersten leitenden Merkmale 130 und die zweiten leitenden Merkmale 140 beinhaltet, kleiner ist als zwischen den leitenden Merkmalen, die gemäß des Layouts ausgebildet werden, das die standardmäßigen leitenden Merkmale 120 beinhaltet.
  • Es wird Bezug auf 2 genommen, bei welcher es sich um eine schematische Draufsicht einer Zelle in Übereinstimmung mit einigen Ausführungsformen der vorliegenden Offenbarung handelt. Die Zelle 200 ist gemäß des Zelllayouts 100 hergestellt, das wie in Bezug auf 1A bis 1C diskutiert ausgelegt ist. Die Zelle 200 beinhaltet eine Grenze 210, mindestens ein erstes leitendes Merkmal 220 und mindestens ein zweites leitendes Merkmal 230. Die Grenze 210 weist eine Oberkante 212, eine Unterkante 214 und die gegenüberliegenden Seitenkanten 216, 218 auf.
  • Die ersten leitenden Merkmale 220 und die zweiten leitenden Merkmale 230 sind innerhalb der Grenze 210 parallel zueinander angeordnet, und die ersten leitenden Merkmale 220 und die zweiten leitenden Merkmale 230 sind versetzt. in einigen Ausführungsformen weisen die ersten leitenden Merkmale 220 und die zweiten leitenden Merkmale im Wesentlichen die gleiche Länge auf. Die ersten leitenden Merkmale 220 und die zweiten leitenden Merkmale 230 bestehen aus einem leitfähigen Material. In einigen Ausführungsformen bestehen die ersten leitenden Merkmale 220 und die zweiten leitenden Merkmale 230 aus Metall, wie z. B. Kupfer, Wolfram, Aluminium oder Kombinationen davon. Die ersten leitenden Merkmale 220 und die zweiten leitenden Merkmale 230 sind linienförmig.
  • In einigen Ausführungsformen sind die ersten leitenden Merkmale 220 und die zweiten leitenden Merkmale 230 abwechselnd angeordnet. Jedes der ersten leitenden Merkmale 220 ist zwischen zwei der zweiten leitenden Merkmale 230 angeordnet. Jedes der zweiten leitenden Merkmale 230 ist zwischen zwei der ersten leitenden Merkmale 220 angeordnet. Die ersten leitenden Merkmale 220 und die zweiten leitenden Merkmale 230 sind bei Ansicht von oben versetzt. In einigen anderen Ausführungsformen ist die Abfolge der ersten leitenden Merkmale 220 und der zweiten leitenden Merkmale 230 nicht abwechselnd.
  • In einigen Ausführungsformen weist jedes der ersten leitenden Merkmale 220 einen ersten Hauptabschnitt 226 und einen ersten Erweiterungsabschnitt 228 auf und jedes der zweiten leitenden Merkmale 230 weist einen zweiten Hauptabschnitt 236 und einen zweiten Erweiterungsabschnitt 238 auf. Die Enden (z. B. die oberen Enden 222) der ersten leitenden Merkmale 220 weisen Überstände gegenüber den zweiten leitenden Merkmalen 230 auf und die zweiten Erweiterungsabschnitte 238 der zweiten leitenden Merkmale 230 ragen an den zweiten leitenden Merkmalen 230 über die Überstände der Enden der ersten leitenden Merkmale 220 hinaus. Die Enden (z. B. die unteren Enden 234) distal zu den zweiten Erweiterungsabschnitten 238 der zweiten leitenden Merkmale 230 weisen Überstände gegenüber den ersten leitenden Merkmalen 220 auf und die ersten Erweiterungsabschnitte 228 distal zu den Enden (z. B. die oberen Enden 222) der ersten leitenden Merkmale 220 ragen an den ersten leitenden Merkmalen 220 über die Überstände der Enden der zweiten leitenden Merkmale 230 hinaus.
  • Die Zahl der durch die Zelle 200 bereitgestellten Zugangspunkte kann durch das Bereitstellen der Erweiterungsabschnitte 228 und 238 erhöht werden. Zum Beispiel kann jedes der ersten leitenden Merkmale 220 fünf Zugangspunkte aufweisen und jedes der zweiten leitenden Merkmale 230 kann fünf Zugangspunkte aufweisen. Da in der Zelle 200 die ersten leitenden Merkmale 220 näher zu der Unterkante 214 angeordnet sind und die zweiten leitenden Merkmale 230 näher zu der Oberkante 212 angeordnet sind, ragen die Teile der ersten leitenden Merkmale 220 über die zweiten leitenden Merkmalen 230 hinaus, wie z. B. die ersten Erweiterungsabschnitte 228, und die Teile der zweiten leitenden Merkmale 230 ragen über die ersten leitenden Merkmale 220 hinaus, wie z. B. die zweiten Erweiterungsabschnitte 238. Eine derartige Anordnung kann die Zahl der Zugangspunkte erhöhen.
  • Zum Beispiel kann jeder erste Hauptabschnitt 226 vier Zugangspunkte aufweisen und jeder erste Erweiterungsabschnitt 228 kann einen Zugangspunkt aufweisen. Jeder zweite Hauptabschnitt 236 kann vier Zugangspunkte aufweisen und jeder zweite Erweiterungsabschnitt 238 kann einen Zugangspunkt aufweisen. Daher stellt die Zelle 200 6-geteilte Zugangspunkte zur Verfügung (z. B. einschließlich eines Zugangspunktes, der durch jeden ersten Erweiterungsabschnitt 228 bereitgestellt wird, vier Zugangspunkten, die durch jeden ersten (zweiten) Hauptabschnitt 226 (236) bereitgestellt werden, und eines Zugangspunktes, der durch jeden zweiten Erweiterungsabschnitt 238 bereitgestellt wird), was mehr als die Zahl der Zugangspunkte jedes ersten leitenden Merkmals 220 oder jedes zweiten leitenden Merkmals 230 allein ist.
  • Es wird Bezug auf 3A und 3B genommen, welche entsprechend schematische Draufsichten unterschiedlicher Stadien eines Verfahrens zur Gestaltung eines Zelllayouts sind, das versetzte leitende Merkmale in Übereinstimmung mit einigen Ausführungsformen der vorliegenden Offenbarung aufweist. Das Verfahren beginnt mit 3A, in welcher ein Zelllayout 300, wie z. B. ein Layout einer Standardzelle, aus einer Zellbibliothek erhalten wird. Das Zelllayout 300 weist eine Grenze 310 und mehrere standardmäßige leitende Merkmale 320a–320f, die innerhalb der Grenze 310 vorliegen, auf. In einigen Ausführungsformen können die standardmäßigen leitenden Merkmale 320a–320f in dem Zelllayout 300 entsprechend unterschiedliche Längen aufweisen. Zum Beispiel können die standardmäßigen leitenden Merkmale 320a eine längste Länge unter den standardmäßigen leitenden Merkmalen 320a–320f aufweisen und die standardmäßigen leitenden Merkmale 320d können eine kürzeste Länge unter den standardmäßigen leitenden Merkmalen 320a–320f aufweisen. In einigen Ausführungsformen können mindestens zwei der standardmäßigen leitenden Merkmale 320a–320f, z. B. die standardmäßigen leitenden Merkmale 320c und 320f, im Wesentlichen die gleiche Länge aufweisen. In einigen Ausführungsformen sind die standardmäßigen leitenden Merkmale 320a–320f nicht aneinander ausgerichtet, d. h. die standardmäßigen leitenden Merkmale 320a–320f sind in dem Zelllayout 300 versetzt angeordnet.
  • Bezugnehmend auf 3B ist mindestens ein Erweiterungsabschnitt 330 gemäß eines gewünschten Routinglayouts zu mindestens einem der standardmäßigen leitenden Merkmale 320 hinzugefügt. Die Erweiterungsabschnitte 330 sind zu einigen der standardmäßigen leitenden Merkmale 320 hinzugefügt, um zusätzliche Zugangspunkte an Positionen bereitzustellen, mit welchen Metall-2-Linien verbunden werden. Zum Beispiel ist ein oberer Erweiterungsabschnitt 330a zu dem standardmäßigen leitenden Merkmal 320a hinzugefügt, ein unterer Erweiterungsabschnitt 330b ist zu dem standardmäßigen leitenden Merkmal 320b hinzugefügt und ein unterer Erweiterungsabschnitt 330d ist zu dem standardmäßigen leitenden Merkmale 320d hinzugefügt. Die Länge jedes der Erweiterungsabschnitte 330 kann die gleiche oder unterschiedlich sein. Da die Länge, die Position und die Zahl der Erweiterungsabschnitte 330 gemäß des gewünschten Routinglayouts variieren können, kann die Designflexibilität und Routingeffizienz entsprechend erhöht werden.
  • In einigen Ausführungsformen befinden sich die leitenden Merkmale 340a–340f, welche die standardmäßigen leitenden Merkmale 320a–320f und die entsprechenden Erweiterungsabschnitte 330a, 330b und 330d beinhalten, innerhalb der Grenze des Zelllayouts 300. Die leitenden Merkmale 340a–340f sind zwischen der Oberkante 312 und der Unterkante 314 des Zelllayouts 300 angeordnet. In einigen Ausführungsformen sind die leitenden Merkmale 340a–340f parallel angeordnet und sind im Wesentlichen gleichmäßig voneinander beabstandet. In einigen Ausführungsformen kann die Länge jedes der leitenden Merkmale 340a–340f unterschiedlich sein und die leitenden Merkmale 340a–340f sind nicht aneinander ausgerichtet. In einigen Ausführungsformen können die leitenden Merkmale 340a–340f auf versetzte Art und Weise angeordnet sein. Daher kann die Kapazität, die zwischen den benachbarten leitenden Merkmalen 340a–340f vorliegt, entsprechend verringert sein.
  • Es wird Bezug auf 4A bis 4C genommen, welche entsprechend schematische Draufsichten eines Zelllayouts in Übereinstimmung mit unterschiedlichen Ausführungsformen der vorliegenden Offenbarung sind. Zum Beispiel beinhaltet das Zelllayout 400a sechs leitende Merkmale 421a–426a, die sequentiell innerhalb der Grenze 410 angeordnet sind, wie in 4A gezeigt. In einigen Ausführungsformen weisen die leitenden Merkmale 421a–426a im Wesentlichen die gleiche Länge auf und die leitenden Merkmale 421a–426a befinden sich in einer parallelen Anordnung. Die leitenden Merkmale 421a–426a können entsprechend einen Hauptabschnitt 430 und einen oberen Erweiterungsabschnitt 432 oder einen unteren Erweiterungsabschnitt 434 beinhalten. In einigen Ausführungsformen sind die Hauptabschnitte 430 in der gleichen Ebene angeordnet und weisen im Wesentlichen die gleiche Länge auf. Der obere Erweiterungsabschnitt 432 und der untere Erweiterungsabschnitt 434 sind gemäß des gewünschten Routinglayouts selektiv zu den entsprechenden Hauptabschnitten 430 hinzugefügt. Aufgrund dessen ragen einige der leitenden Merkmale 421a–426a über andere hinaus. Zum Beispiel befinden sich die leitenden Merkmale 421a und 424a näher zu der Oberkante 412 der Grenze 410 und obere Abschnitte der leitenden Merkmale 421a und 424a ragen über andere leitende Merkmale (z. B. die leitenden Merkmale 422a, 423a, 425a und 426a) hinaus. Auch befinden sich die leitenden Merkmale 422a, 423a, 425a und 426a näher zu der Unterkante 414 der Grenze 410 und der untere Abschnitt der leitenden Merkmale 422a, 423a, 425a und 426a ragt über andere (z. B. die leitenden Merkmale 421a und 424a) hinaus.
  • In einigen anderen Ausführungsform, wie z. B. das Zelllayout 400b in 4B, beinhaltet das Zelllayout 400b sechs leitende Merkmale 421b–426b, die sequentielle innerhalb der Grenze 410 angeordnet sind. In einigen Ausführungsformen ist das Zelllayout 400b eine Standardzelle, die aus einer Zellbibliothek erhalten wird, und die versetzten leitenden Merkmale 421b–426b sind ursprüngliche leitende Merkmale in dem Zelllayout 400b.
  • In wieder anderen Ausführungsformen sind die leitenden Merkmale zufällig innerhalb der Grenze angeordnet, wie in 4C gezeigt. Das Zelllayout 400c kann sechs leitendende Merkmale 421c–426c aufweisen, die sequentiell in einer parallelen Anordnung innerhalb der Grenze 410 angeordnet sind. Die leitenden Merkmale 421c–426c können unterschiedliche Längen aufweisen und die leitenden Merkmale 421c–426c können in unterschiedlichen Ebenen angeordnet sein. In einigen Ausführungsformen erstreckt sich mindestens eines der leitenden Merkmale 421c–426c über den Rand der Grenze 410 hinweg. Zum Beispiel erstreckt sich der untere Abschnitt des leitenden Merkmals 424c über die Unterkante 414 der Grenze 410 hinweg und der obere Abschnitt des leitenden Merkmals 425c erstreckt sich über die Oberkante 412 der Grenze 410 hinweg. In einigen Ausführungsformen ist das Zelllayout 400c eine Standardzelle, die aus einer Zellbibliothek erhalten wird, und die versetzten leitenden Merkmale 421c–426c sind ursprüngliche leitende Merkmale in dem Zelllayout 400c.
  • Es soll verstanden werden, dass die von 4A bis 4C diskutierten Ausführungsformen Beispiele sind, sodass ein Fachmann auf dem Gebiet die folgende detaillierte Beschreibung besser verstehen kann. Ein Fachmann auf dem Gebiet kann die vorliegende Offenbarung leicht als eine Basis für die Gestaltung oder Modifikation anderer Prozesse und Strukturen verwenden. Ein Fachmann auf dem Gebiet sollte auch realisieren, dass derartige äquivalente Konstruktionen sich nicht vom Geist und Umfang der vorliegenden Offenbarung entfernen und dass er verschiedene Änderungen, Substitutionen und Veränderungen hierin vornehmen kann, ohne sich vom Geist und Umfang der vorliegenden Offenbarung zu entfernen.
  • Es wird Bezug auf 5 genommen, bei welcher es sich um eine schematische Draufsicht auf eine integrierte Schaltung in Übereinstimmung mit einigen Ausführungsformen der vorliegenden Offenbarung handelt. Die integrierte Schaltung 500 beinhaltet mehrere Zellen. Zum Beispiel beinhaltet die integrierte Schaltung 500 eine erste Zelle 510 und eine zweite Zelle 550. Die zweite Zelle 550 stößt vertikal an die erste Zelle 510. In einigen Ausführungsformen weisen die erste Zelle 510 und die zweite Zelle 550 im Wesentlichen das gleiche Layout auf.
  • Die erste Zelle 510 weist eine erste Grenze 520, mehrere erste leitende Merkmale 530 und mehrere zweite leitende Merkmale 540 auf. Die erste Grenze 520 weist eine erste Oberkante 522 und eine erste Unterkante 524 zum Definieren einer Zellhöhe dazwischen auf. Die ersten leitenden Merkmale 530 und die zweiten leitenden Merkmale 540 sind innerhalb der ersten Grenze 520 angeordnet. Die ersten leitenden Merkmale 530 und die zweiten leitenden Merkmale 540 weisen die gleiche Länge auf. Die ersten leitenden Merkmale 530 sind näher an der ersten Oberkante 522 angeordnet, während die zweiten leitenden Merkmale 540 näher an der ersten Unterkante 524 angeordnet sind.
  • Die zweite Zelle 550 beinhaltet eine zweite Grenze 560, mehrere dritte leitende Merkmale 570 und mehrere vierte leitende Merkmale 580. Die zweite Grenze 560 weist eine zweite Oberkante 562 und eine zweite Unterkante 564 zum Definieren der Zellhöhe dazwischen auf. Die zweite Unterkante 564 überlappt die erste Oberkante 522. Auch kann eine gemeinsame Grenze zwischen der ersten Zelle 510 und der zweiten Zelle 550 sowohl als die zweite Unterkante 564 als auch die erste Oberkante 522 betrachtet werden. Die dritten leitenden Merkmale 570 und die vierten leitenden Merkmale 580 sind innerhalb der zweiten Grenze 560 angeordnet. Die dritten leitenden Merkmale 570 und die vierten leitenden Merkmale 580 weisen die gleiche Länge auf. Die dritten leitenden Merkmale 570 sind näher zu der zweiten Oberkante 562 angeordnet, während die zweiten leitenden Merkmale 540 näher zu der zweiten Unterkante 564 angeordnet sind.
  • Die ersten leitenden Merkmale 530, die zweiten leitenden Merkmale 540, die dritten leitenden Merkmale 570 und die vierten leitenden Merkmale 580 weisen eine Rechteckform auf. Die ersten leitenden Merkmale 530, die zweiten leitenden Merkmale 540, die dritten leitenden Merkmale 570 und die vierten leitenden Merkmale 580 liegen in einer parallelen Anordnung vor.
  • In einigen Ausführungsformen können sich die ersten leitenden Merkmale 530 über die erste Oberkante 522 hinaus erstrecken und die zweiten leitenden Merkmale 540 können sich über die erste Unterkante 524 hinaus erstrecken. Die dritten leitenden Merkmale 570 können sich über die zweite Oberkante 562 hinaus erstrecken und die vierten leitenden Merkmale 580 können sich über die zweite Unterkante 564 hinaus erstrecken. Die Distanz d3' von der zweiten Unterkante 564 zu den unteren Enden 574 der dritten leitenden Merkmale 570 ist größer als die Distanz d1' von den oberen Enden 532 der ersten leitenden Merkmale 530 zu der ersten Oberkante 522, derart, dass die dritten leitenden Merkmale 570 von den ersten leitenden Merkmalen 530 beabstandet sind. Die Distanz d2' von den oberen Enden 542 der zweiten leitenden Merkmale 540 zu der ersten Oberkante 522 ist größer als die Distanz d4' von der zweiten Unterkante 564 zu den unteren Enden 584 der vierten leitenden Merkmale 580, derart, dass die zweiten leitenden Merkmale 540 von den vierten leitenden Merkmalen 580 beabstandet sind.
  • In einigen Ausführungsformen können die ersten leitenden Merkmale 530, die zweiten leitenden Merkmale 540, die dritten leitenden Merkmale 570 und die vierten leitenden Merkmale 580 ursprüngliche leitende Merkmale aus der Standardzelle sein, die in der Zellbibliothek gespeichert ist. In einigen anderen Ausführungsformen können die ersten leitenden Merkmale 530, die zweiten leitenden Merkmale 540, die dritten leitenden Merkmale 570 und die vierten leitenden Merkmale 580 Hauptabschnitte und Erweiterungsabschnitte beinhalten, wobei der Hauptabschnitt standardmäßige leitende Merkmale aus der Standardzelle oder geschrumpfte standardmäßige leitende Merkmale darstellen kann. Die Zahl, das Verhältnis und die Anordnung der ersten leitenden Merkmale 530, der zweiten leitenden Merkmale 540, der dritten leitenden Merkmale 570 und der vierten leitenden Merkmale 580 können gemäß unterschiedlicher Designregeln und unterschiedlicher Anforderungen variieren.
  • Es wird Bezug auf 6 genommen, bei welcher es sich um eine schematische Draufsicht auf eine integrierte Schaltung in Übereinstimmung mit einigen anderen Ausführungsformen der vorliegenden Offenbarung handelt. Die integrierte Schaltung, wie z. B. die integrierte Schaltung 500, wie in 5 diskutiert, beinhaltet ferner mehrere seitliche leitende Merkmale 600a–600c und leitfähige Durchkontaktierungen 610a–610c zum miteinander Verbinden der seitlichen leitenden Merkmale 600a–600c und der leitenden Merkmale 530, 540, 570 und 580. Das Layout der seitlichen leitenden Merkmale 600a–600c und der leitfähigen Durchkontaktierungen 610a–610c kann durch Werkzeuge ausgelegt werden, wie z. B. durch EDA-Tools. Die ersten leitenden Merkmale 530, die zweiten leitenden Merkmale 540, die dritten leitenden Merkmale 570 und die vierten leitenden Merkmale 580 liegen in Metall-1-Linien vor. Die seitlichen leitenden Merkmale 600a–600d liegen in Metall-2-Linien vor.
  • Das seitliche leitende Merkmal 600a wird zum miteinander Verbinden von mindestens zwei der zweiten leitenden Merkmale 540 an den Erweiterungsabschnitten der zweiten leitenden Merkmale 540 (z. B. die Abschnitte der zweiten leitenden Merkmale 540, die über die ersten leitenden Merkmale 530 hinausragen) genutzt. Die Erweiterungsabschnitte der zweiten leitenden Merkmale 540 und die seitlichen leitenden Merkmale 600a kreuzen sich an den leitfähigen Durchkontaktierungen 610a und die leitfähigen Durchkontaktierungen 610a verbinden die zweiten leitenden Merkmale 540 elektrisch mit dem seitlichen leitenden Merkmal 600a. In einigen Ausführungsformen verbinden die seitlichen leitenden Merkmale 600b mindestens je zwei der ersten leitenden Merkmale 530 und der zweiten leitenden Merkmale 540 miteinander, zum Beispiel kreuzen sich die ersten leitenden Merkmale 530 und die seitlichen leitenden Merkmale 600b an den leitfähigen Durchkontaktierungen 610b und die leitfähigen Durchkontaktierungen 610b verbinden die ersten leitenden Merkmale 530 elektrisch mit dem seitlichen leitenden Merkmal 600b. Das seitliche leitende Merkmal 600c wird zum miteinander Verbinden von mindestens je zwei der dritten leitenden Merkmale 570 und der vierten leitenden Merkmale 580 genutzt, zum Beispiel kreuzen eines der dritten leitenden Merkmale 570 und das eine der vierten leitenden Merkmale 580 entsprechend die seitlichen leitenden Merkmale 600c an den leitfähigen Durchkontaktierungen 610c und die leitfähigen Durchkontaktierungen 610c verbinden das dritte leitende Merkmal 570, das vierte leitende Merkmal 580 und das seitliche leitende Merkmal 600c elektrisch. Das seitliche leitende Merkmal 600d wird zum miteinander Verbinden von mindestens zwei der dritten leitenden Merkmale 570 an den Erweiterungsabschnitten der dritten leitenden Merkmale 570 (z. B. die Abschnitte der dritten leitenden Merkmale 570, die über die vierten leitenden Merkmale 580 hinausragen) genutzt. Die Erweiterungsabschnitte der dritten leitenden Merkmale 570 und die seitlichen leitenden Merkmale 600d kreuzen sich an den leitfähigen Durchkontaktierungen 610d und die leitfähigen Durchkontaktierungen 610d verbinden die dritten leitenden Merkmale 570 elektrisch mit dem seitlichen leitenden Merkmal 600d.
  • In einigen Ausführungsformen ist die Länge der vorstehenden Abschnitte der leitenden Merkmale 530, 540, 570, 580 länger als ein oder gleich einem Abstand (Pitch) P zwischen benachbarten zwei der seitlichen leitenden Merkmale 600a–600d. Der Abstand P kann als die Mindestdistanz zwischen Drähten von Schichten oberhalb der Anschlussschicht betrachtet werden, wie z. B. die Mittellinie von 610d und die Mittellinie von 610c. In einigen Ausführungsformen ist der Abstand P nicht größer als 64 nm. In einigen Ausführungsformen ist die Distanz d5 zwischen den unteren Enden der dritten leitenden Merkmale 570 und den oberen Enden der zweiten leitenden Merkmale 540 größer als eine oder gleich einer Summe des Spalts g zwischen den ersten leitenden Merkmalen 530 und den dritten leitenden Merkmalen 570 und dem Abstand P zwischen dem leitenden Merkmal 600d und dem leitenden Merkmal 600e, z. B. d5 ≥ (g + P).
  • Jedoch sind die Zelllayouts der integrierten Schaltung nur Beispiele, und der Fachmann auf dem Gebiet kann realisieren, dass auch andere Zelllayouts, wie z. B. die in 3A, 4A bis 4C diskutierten Zelllayouts, oder jegliche anderen geeigneten Zelllayouts mit einer versetzten Anordnung der leitenden Merkmale in der integrierten Schaltung zum Bereitstellen zusätzlicher Routingressourcen und Verbessern der Routingflexibilität zum Einsatz kommen können.
  • Es wird Bezug auf 7A bis 7C genommen, wobei 7A bis 7C entsprechend schematische Ansichten unterschiedlicher Schritte eines Verfahrens zur Herstellung einer Zelle in Übereinstimmung mit einigen Ausführungsformen der vorliegenden Offenbarung sind. Bezugnehmend auf 7A ist ein Zelllayout vorgesehen. Zum einfachen Verständnis ist das Zelllayout 700 zum Beispiel wie von 1A bis 1C beschrieben ausgelegt. In einigen Ausführungsformen werden zwei Masken zur Herstellung der leitenden Merkmale genutzt, da die Distanz zwischen den leitenden Merkmalen winzig ist. Zum Beispiel wird in 7B eine erste Maske zur Herstellung der ungeraden Reihen (oder der geraden Reihen) der leitenden Merkmale 710 genutzt. Nachdem die ungeraden Reihen (oder die geraden Reihen) der leitenden Merkmale 710 ausgebildet wurden, wird eine zweite Maske zur Herstellung der geraden Reihen (oder der ungeraden Reihen) der leitenden Merkmale 710 genutzt, wie in 7C gezeigt.
  • Es wird Bezug auf 8 genommen, bei welcher es sich um ein Verarbeitungssystem zum Erzeugen einer oder mehrere der oben beschriebenen Layout-Ausführungsformen handelt. Das Verarbeitungssystem 800 beinhaltet einen Prozessor 802, welcher eine Zentraleinheit, eine Eingabe-/Ausgabeschaltung, eine Signalverarbeitungsschaltung und einen flüchtigen und/oder einen nichtflüchtigen Speicher beinhalten kann. Der Prozessor 802 empfängt eine Eingabe, wie z. B. eine Benutzereingabe, vom Eingabegerät 804. Das Eingabegerät 804 kann eines oder mehrere aus einer Tastatur, einer Maus, einem Tablet, einer berührungsempfindlichen Oberfläche, einem Eingabestift, einem Mikrofon und dergleichen beinhalten. Der Prozessor 802 kann auch eine Eingabe, wie z. B. Standardzellen, Zellbibliotheken, Modelle und dergleichen, von einem maschinenlesbaren permanenten Speichermedium 808 empfangen. Das maschinenlesbare permanente Speichermedium kann sich lokal zu dem Prozessor 802 befinden oder kann sich entfernt von dem Prozessor 802 befinden, wobei Kommunikationen zwischen dem Prozessor 802 und dem maschinenlesbaren permanenten Speichermedium 808 über ein Netzwerk stattfinden, wie z. B. ein Telefonnetzwerk, das Internet, ein lokales Netzwerk, ein Weitverkehrsnetzwerk oder dergleichen. Das maschinenlesbare permanente Speichermedium 808 kann eines oder mehrere aus einer Festplatte, einem Magnetspeicher, einem optischen Speicher, einem nichtflüchtigen Speicher und dergleichen beinhalten. In dem maschinenlesbaren permanenten Speichermedium 808 kann Datenbanksoftware zum Organisieren von Daten und Anweisungen, die auf dem maschinenlesbaren permanenten Speichermedium 808 gespeichert ist, enthalten sein. Das Verarbeitungssystem 800 kann ein Ausgabegerät 806, wie z. B. eines oder mehrere aus einem Anzeigegerät, einem Lautsprecher und dergleichen, zum Ausgeben von Informationen an einen Benutzer beinhalten. Wie oben beschrieben, erzeugt der Prozessor 802 ein Layout für eine integrierte Schaltung. Das Layout kann in dem maschinenlesbaren permanenten Speichermedium 808 gespeichert sein. Eine oder mehrere Herstellungsmaschinen für integrierte Schaltungen, wie z. B. ein Fotomaskengenerator 810, kann mit dem maschinenlesbaren permanenten Speichermedium 808 entweder lokal oder über ein Netzwerk, entweder direkt oder über einen Zwischenprozessor, wie z. B. der Prozessor 802, kommunizieren. In einigen Ausführungsformen erzeugt der Fotomaskengenerator 810 eine oder mehrere Fotomasken zur Verwendung bei der Herstellung einer integrierten Schaltung in Übereinstimmung mit einem Layout, das in dem maschinenlesbaren permanenten Speichermedium 808 gespeichert ist.
  • Die leitenden Merkmale sind in der Zelle nicht in der gleichen Ebene angeordnet, wobei einige der leitenden Merkmale Abschnitte aufweisen, die über andere leitende Merkmale hinausragen, derart, dass die Zugangspunkte der Zelle erhöht werden können, da die Erweiterungsabschnitte der leitenden Merkmale als zusätzliche Zugangspunkte angesehen werden können.
  • Gemäß einiger Ausführungsformen der vorliegenden Offenbarung beinhaltet eine integrierte Schaltung mindestens ein erstes leitendes Merkmal mit mindestens einem Ende und mindestens ein zweites leitendes Merkmal mit mindestens einem Erweiterungsabschnitt. Das Ende des ersten leitenden Merkmals weist einen Überstand gegenüber dem zweiten leitenden Merkmal auf und der Erweiterungsabschnitt des zweiten leitenden Merkmals ragt an dem zweiten leitenden Merkmal über den Überstand des Endes des ersten leitenden Merkmals hinaus. Die integrierte Schaltung beinhaltet ferner mindestens ein drittes leitendes Merkmal und mindestens eine erste leitfähige Durchkontaktierung, welche das dritte leitende Merkmal und den Erweiterungsabschnitt des zweiten leitenden Merkmals elektrisch verbindet.
  • Gemäß einiger Ausführungsformen beinhaltet eine integrierte Schaltung mehrere erste leitende Merkmale und mehrere zweite leitende Merkmale. Jedes der ersten leitenden Merkmale weist ein erstes Ende auf und die ersten Enden der ersten leitenden Merkmale sind aneinander ausgerichtet. Jedes der zweiten leitenden Merkmale weist ein erstes Ende auf und die ersten Enden der zweiten leitenden Merkmale sind aneinander ausgerichtet. Die ersten leitenden Merkmale und die zweiten leitenden Merkmale sind zum Ausbilden einer versetzten Konfiguration angeordnet.
  • Gemäß einiger Ausführungsformen beinhaltet ein Verfahren zur Konfigurierung eines Layouts einer integrierten Schaltung unter Verwendung eines Prozessors Folgendes: unter Verwendung des Prozessors, Erzeugen mehrerer leitender Merkmale; unter Verwendung des Prozessors, Erweitern einer Länge von mindestens einem der leitenden Merkmale zum Ausbilden einer versetzten Konfiguration; Erzeugen eines Satzes von Anweisungen zur Herstellung einer integrierten Schaltung basierend auf dem Layout der integrierten Schaltung; und Speichern des Satzes von Anweisungen in einem nichttransitorischen maschinenlesbaren Speichermedium.
  • Das Vorstehende umreißt Merkmale mehrerer Ausführungsformen, sodass ein Fachmann auf dem Gebiet die Aspekte der vorliegenden Offenbarung besser verstehen kann. Ein Fachmann auf dem Gebiet sollte verstehen, dass die vorlegende Offenbarung leicht als eine Basis zum Auslegen oder Modifizieren anderer Prozesse und Strukturen zum Ausführen der gleichen Zwecke und/oder Erreichen der gleichen Vorteile der hierin vorgestellten Ausführungsformen verwendet werden kann. Ein Fachmann auf dem Gebiet sollte auch realisieren, dass sich derartige äquivalente Konstruktionen nicht vom Geist und Umfang der vorliegenden Offenbarung entfernen und dass verschiedene Änderungen, Substitutionen und Veränderungen hierin vorgenommen werden können, ohne sich vom Geist und Umfang der vorliegenden Offenbarung zu entfernen.

Claims (20)

  1. Integrierte Schaltung, welche Folgendes umfasst: mindestens ein erstes leitendes Merkmal mit mindestens einem Ende; mindestens ein zweites leitendes Merkmal mit mindestens einem Erweiterungsabschnitt, wobei das Ende des ersten leitenden Merkmals einen Überstand gegenüber dem zweiten leitenden Merkmal aufweist, wobei der Erweiterungsabschnitt des zweiten leitenden Merkmals an dem zweiten leitenden Merkmal über den Überstand des Endes des ersten leitenden Merkmals hinausragt; mindestens ein drittes leitendes Merkmal; und mindestens eine erste leitfähige Durchkontaktierung, welche das dritte leitende Merkmal und den Erweiterungsabschnitt des zweiten leitenden Merkmals elektrisch verbindet.
  2. Integrierte Schaltung nach Anspruch 1, wobei sich das dritte leitende Merkmal und der Erweiterungsabschnitt des zweiten leitenden Merkmals an der ersten leitfähigen Durchkontaktierung kreuzen.
  3. Integrierte Schaltung nach Anspruch 1 oder 2, wobei das zweite leitende Merkmal ein Ende distal zu dem Erweiterungsabschnitt des zweiten leitenden Merkmals aufweist, das erste leitende Merkmal mindestens einen Erweiterungsabschnitt distal zu dem Ende des ersten leitenden Merkmals aufweist, wobei das Ende des zweiten leitenden Merkmals einen Überstand gegenüber dem ersten leitenden Merkmal aufweist und der Erweiterungsabschnitt des ersten leitenden Merkmal an dem ersten leitenden Merkmal über den Überstand des Endes des zweiten leitenden Merkmals hinausragt.
  4. Integrierte Schaltung nach Anspruch 3, welche ferner Folgendes umfasst: ein viertes leitendes Merkmal; und eine zweite leitfähige Durchkontaktierung, welche das vierte leitende Merkmal und den Erweiterungsabschnitt des ersten leitenden Merkmals elektrisch verbindet.
  5. Integrierte Schaltung nach Anspruch 4, wobei sich das vierte leitende Merkmal und der Erweiterungsabschnitt des ersten leitenden Merkmals an der zweiten leitfähigen Durchkontaktierung kreuzen.
  6. integrierte Schaltung nach Anspruch 4 oder 5, welche ferner Folgendes umfasst: ein fünftes leitendes Merkmal mit einem Ende, das im Wesentlichen an einem Ende des Erweiterungsabschnittes des ersten leitenden Merkmals ausgerichtet ist; und eine dritte leitfähige Durchkontaktierung, welche das vierte leitende Merkmal und das fünfte leitende Merkmal elektrisch verbindet.
  7. integrierte Schaltung nach einem der vorhergehenden Ansprüche, welche ferner Folgendes umfasst: mindestens ein viertes leitendes Merkmal mit einem Ende, das im Wesentlichen an einem Ende des Erweiterungsabschnittes des zweiten leitenden Merkmals ausgerichtet ist; und mindestens eine zweite leitfähige Durchkontaktierung, welche das dritte leitende Merkmal und das vierte leitende Merkmal elektrisch verbindet.
  8. Integrierte Schaltung nach einem der vorhergehenden Ansprüche, wobei das erste leitende Merkmal, das zweite leitende Merkmal und das dritte leitende Merkmal linienförmig sind.
  9. Integrierte Schaltung nach einem der vorhergehenden Ansprüche, wobei das erste leitende Merkmal parallel zu dem zweiten leitenden Merkmal verläuft.
  10. integrierte Schaltung nach einem der vorhergehenden Ansprüche, wobei das erste leitende Merkmal aus Metall besteht.
  11. Integrierte Schaltung nach Anspruch 10, wobei das zweite leitende Merkmal aus Metall besteht.
  12. Integrierte Schaltung, welche Folgendes umfasst: mehrere erste leitende Merkmale, wobei die ersten leitenden Merkmale jeweils ein erstes Ende aufweisen, wobei die ersten Enden der ersten leitenden Merkmale aneinander ausgerichtet sind; und mehrere zweite leitende Merkmale, wobei die zweiten leitenden Merkmale jeweils ein erstes Ende aufweisen, wobei die ersten Enden der zweiten leitenden Merkmale aneinander ausgerichtet sind, wobei die ersten leitenden Merkmale und die zweiten leitenden Merkmale zum Ausbilden einer versetzten Konfiguration angeordnet sind.
  13. Integrierte Schaltung nach Anspruch 12, welche ferner Folgendes umfasst: mehrere dritte leitende Merkmale, wobei die dritten leitenden Merkmale jeweils ein Ende aufweisen, wobei die Enden der dritten leitenden Merkmale aneinander ausgerichtet sind, wobei die ersten leitenden Merkmale, die zweiten leitenden Merkmale und die dritten leitenden Merkmale zum Ausbilden der versetzten Konfiguration angeordnet sind.
  14. Integrierte Schaltung nach Anspruch 12 oder 13, wobei die ersten leitenden Merkmale jeweils ein zweites Ende distal zu dem ersten Ende des entsprechenden ersten leitenden Merkmals aufweisen und die zweiten Enden der ersten leitenden Merkmale aneinander ausgerichtet sind.
  15. Integrierte Schaltung nach Anspruch 14, wobei die zweiten leitenden Merkmale jeweils ein zweites Ende distal zu dem ersten Ende des entsprechenden zweiten leitenden Merkmals aufweisen und die zweiten Enden der zweiten leitenden Merkmale aneinander ausgerichtet sind.
  16. Integrierte Schaltung nach einem der Ansprüche 12 bis 15, wobei die ersten leitenden Merkmale im Wesentlichen die gleiche Länge aufweisen.
  17. Integrierte Schaltung nach einem der Ansprüche 12 bis 16, wobei die zweiten leitenden Merkmale im Wesentlichen die gleiche Länge aufweisen.
  18. Verfahren zur Konfigurierung eines Layouts einer integrierten Schaltung unter Verwendung eines Prozessors, wobei das Verfahren Folgendes umfasst: unter Verwendung des Prozessors, Erzeugen mehrerer leitender Merkmale; unter Verwendung des Prozessors, Erweitern einer Länge von mindestens einem der leitenden Merkmale zum Ausbilden einer versetzten Konfiguration; Erzeugen eines Satzes von Anweisungen zur Herstellung einer integrierten Schaltung basierend auf dem Layout der integrierten Schaltung; und Speichern des Satzes von Anweisungen in einem nichttransitorischen maschinenlesbaren Speichermedium.
  19. Verfahren nach Anspruch 18, welches ferner Folgendes umfasst: unter Verwendung des Prozessors, Schrumpfen der Länge von mindestens einem der leitenden Merkmale vor dem Erweitern.
  20. Verfahren nach Anspruch 18 oder 19, wobei das Erweitern das mindestens eine der leitenden Merkmale über eine Zellgrenze des Layouts der integrierten Schaltung hinaus erweitert.
DE102016118811.5A 2016-06-02 2016-10-05 Integrierte Schaltungen mit versetzten leitenden Merkmalen und Verfahren zur Konfiguration eines Layouts einer integrierten Schaltung Active DE102016118811B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/171,862 2016-06-02
US15/171,862 US10312192B2 (en) 2016-06-02 2016-06-02 Integrated circuit having staggered conductive features

Publications (2)

Publication Number Publication Date
DE102016118811A1 true DE102016118811A1 (de) 2017-12-07
DE102016118811B4 DE102016118811B4 (de) 2020-09-03

Family

ID=60327638

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102016118811.5A Active DE102016118811B4 (de) 2016-06-02 2016-10-05 Integrierte Schaltungen mit versetzten leitenden Merkmalen und Verfahren zur Konfiguration eines Layouts einer integrierten Schaltung

Country Status (5)

Country Link
US (2) US10312192B2 (de)
KR (2) KR20170136960A (de)
CN (1) CN107464805B (de)
DE (1) DE102016118811B4 (de)
TW (1) TWI676256B (de)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018106233A1 (en) * 2016-12-07 2018-06-14 Intel Corporation Integrated circuit device with crenellated metal trace layout
US10235490B1 (en) * 2017-05-08 2019-03-19 Cadence Design Systems, Inc. Methods and systems for centering of pins during instance abutment
US10503863B2 (en) 2017-08-30 2019-12-10 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuit and method of manufacturing same
US10515944B2 (en) 2017-11-14 2019-12-24 Taiwan Semiconductor Manufacturing Co., Ltd. Integrated circuit and method of generating integrated circuit layout
KR102387946B1 (ko) * 2018-05-21 2022-04-18 삼성전자주식회사 클럽풋 구조의 도전 패턴을 포함하는 집적 회로
US20210202466A1 (en) * 2019-12-31 2021-07-01 Taiwan Semiconductor Manufacturing Company, Ltd. Layout architecture for a cell
KR20220041280A (ko) 2020-09-24 2022-04-01 삼성전자주식회사 반도체 장치
CN112466848B (zh) * 2020-11-23 2022-08-02 海光信息技术股份有限公司 电路结构和电子器件

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030111732A1 (en) * 2001-12-13 2003-06-19 Akira Goda Superconductor device and method of manufacturing the same
DE102014110957A1 (de) * 2014-07-24 2016-01-28 Taiwan Semiconductor Manufacturing Company, Ltd. Statische Dual-Port-RAM-Zelle

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4953526B2 (ja) * 2001-07-27 2012-06-13 富士通セミコンダクター株式会社 タイミング優先でセル配置するｌｓｉのレイアウト方法及びその装置
TWI220268B (en) 2003-09-17 2004-08-11 Faraday Tech Corp Method for programming a routing layout design through one via layer
US7533361B2 (en) * 2005-01-14 2009-05-12 Cabot Corporation System and process for manufacturing custom electronics by combining traditional electronics with printable electronics
US7605767B2 (en) * 2006-08-04 2009-10-20 Raytheon Company Space-fed array operable in a reflective mode and in a feed-through mode
US7462038B2 (en) * 2007-02-20 2008-12-09 Qimonda Ag Interconnection structure and method of manufacturing the same
US8207569B2 (en) 2007-06-06 2012-06-26 Qualcomm, Incorporated Intertwined finger capacitors
US8046730B1 (en) * 2008-08-11 2011-10-25 Cadence Design Systems, Inc. Systems and methods of editing cells of an electronic circuit design
US8004042B2 (en) * 2009-03-20 2011-08-23 Taiwan Semiconductor Manufacturing Company, Ltd. Static random access memory (SRAM) cell and method for forming same
JP5431223B2 (ja) * 2010-03-29 2014-03-05 東洋炭素株式会社 気体発生装置
US8856710B2 (en) * 2011-06-29 2014-10-07 Taiwan Semiconductor Manufacturing Co., Ltd. Tool and method for modeling interposer RC couplings
US8788984B2 (en) * 2011-10-07 2014-07-22 Baysand Inc. Gate array architecture with multiple programmable regions
US8533641B2 (en) * 2011-10-07 2013-09-10 Baysand Inc. Gate array architecture with multiple programmable regions
US9501600B2 (en) 2013-05-02 2016-11-22 Taiwan Semiconductor Manufacturing Company, Ltd. Standard cells for predetermined function having different types of layout
US9653393B2 (en) 2013-12-12 2017-05-16 Taiwan Semiconductor Manufacturing Company, Ltd. Method and layout of an integrated circuit
US9355205B2 (en) * 2013-12-20 2016-05-31 Taiwan Semiconductor Manufacturing Company, Ltd. Method and apparatus of a three dimensional integrated circuit
US9613175B2 (en) 2014-01-28 2017-04-04 Globalfoundries Inc. Method, computer system and computer-readable storage medium for creating a layout of an integrated circuit
US9767243B2 (en) 2014-05-27 2017-09-19 Taiwan Semiconductor Manufacturing Company, Ltd. System and method of layout design for integrated circuits
US9734276B2 (en) * 2014-10-22 2017-08-15 Samsung Electronics Co., Ltd. Integrated circuit and method of designing layout of the same
WO2016209224A1 (en) * 2015-06-24 2016-12-29 Intel Corporation Integrated circuit layout using library cells with alternating conductive lines
US10872698B2 (en) * 2015-07-27 2020-12-22 Siemens Healthcare Gmbh Method and system for enhancing medical image-based blood flow computations using physiological measurements

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030111732A1 (en) * 2001-12-13 2003-06-19 Akira Goda Superconductor device and method of manufacturing the same
DE102014110957A1 (de) * 2014-07-24 2016-01-28 Taiwan Semiconductor Manufacturing Company, Ltd. Statische Dual-Port-RAM-Zelle

Also Published As

Publication number Publication date
KR102102422B1 (ko) 2020-06-01
TWI676256B (zh) 2019-11-01
DE102016118811B4 (de) 2020-09-03
CN107464805A (zh) 2017-12-12
US10312192B2 (en) 2019-06-04
TW201813037A (zh) 2018-04-01
KR20190034169A (ko) 2019-04-01
US10777505B2 (en) 2020-09-15
US20190096807A1 (en) 2019-03-28
KR20170136960A (ko) 2017-12-12
US20170352623A1 (en) 2017-12-07
CN107464805B (zh) 2021-10-15

Similar Documents

Publication Publication Date Title
DE102016118811B4 (de) Integrierte Schaltungen mit versetzten leitenden Merkmalen und Verfahren zur Konfiguration eines Layouts einer integrierten Schaltung
DE102017124097B4 (de) Stromnetzstrukturen und verfahren zu ihrer herstellung
DE69824765T2 (de) Polygondarstellung im Layout eines integrierten Schaltkreises
DE102017117813B4 (de) System zum entwerfen einerintegrierten schaltung und verfahren zum ausbilden eineslayoutentwurfs einer integrierten schaltung und computerlesbaresmedium
DE102013109011B4 (de) Stapel von Elektroden und damit hergestellte dreidimensionale Halbleitervorrichtungen
DE102014112789B4 (de) Zellen-Layout und Struktur
DE102015200694A1 (de) Verfahren, computersystem und computerlesbares speichermedium zum erzeugen eines layouts eines integrierten schaltkreises
DE102005047989B4 (de) Halbleiterspeichervorrichtungen mit versetzten aktiven Regionen
DE202016008735U1 (de) Integrierter Schaltkreis und Masken zur Herstellung eines integrierten Schaltkreises
DE102019116952B4 (de) Integrierte-schaltkreis-struktur, layout-schaubild-verfahren und system
DE102019123621A1 (de) Routungsressourcenverbesserndes verfahren zum generieren von layout-diagrammen, und system dafür
DE102017120185A1 (de) Verfahren und integrierter Schaltungsentwurf mit nichtlinearen Stromschienen
EP1141867B1 (de) Verfahren und anordnung zur verifikation eines layouts einer integrierten schaltung mit hilfe eines rechners sowie dessen anwendung zur herstellung einer integrierten schaltung
DE69833720T2 (de) Integrierte Halbleiterschaltung mit On-Chip Kondensatoren
DE102019128571A1 (de) Verfahren zum erzeugen eines layoutdiagramms mit zelle mit darauf basierenden stiftmustern und halbleitervorrichtung
DE112017007883B4 (de) Supraleitende Kopplungseinheit in planarer Quanteneinheit, Verfahren und Supraleiter-Fertigungssystem zur Herstellung derselben
DE102020118475A1 (de) Ein hotspot-vermeidungsverfahren zur herstellung integrierter schaltungen
DE60213217T2 (de) Verfahren zur Herstellung von lithographischen Masken
DE102005039394B4 (de) Verfahren zum Suchen potentieller Fehler eines Layouts einer integrierten Schaltung
DE602004012696T2 (de) Verfahren zum Analysieren elektrischer Bauteile, Vorrichtung zum Analysieren elektronischer Bauteile und elektrische Bauteile welche diese verwenden
DE10206658B4 (de) Verfahren zum Überprüfen einer integrierten elektrischen Schaltung
DE102019135843A1 (de) Optimierung von zwischenräumen zwischen sram- und standardzellen
DE10303186B4 (de) Verfahren zur Simulation einer elektrischen Schaltung
DE10058782B4 (de) Verfahren zum Herstellen einer Kondensatoranordnung
DE112020004388T5 (de) Elektrostatischer Kapazitätssensor und Eingabevorrichtung

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final