DE10058782B4 - Verfahren zum Herstellen einer Kondensatoranordnung - Google Patents
Verfahren zum Herstellen einer Kondensatoranordnung Download PDFInfo
- Publication number
- DE10058782B4 DE10058782B4 DE10058782A DE10058782A DE10058782B4 DE 10058782 B4 DE10058782 B4 DE 10058782B4 DE 10058782 A DE10058782 A DE 10058782A DE 10058782 A DE10058782 A DE 10058782A DE 10058782 B4 DE10058782 B4 DE 10058782B4
- Authority
- DE
- Germany
- Prior art keywords
- electrode
- region
- dielectric
- electrodes
- capacitors
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000003990 capacitor Substances 0.000 title claims abstract description 124
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 18
- 239000007772 electrode material Substances 0.000 claims abstract description 4
- 238000000034 method Methods 0.000 claims description 24
- 210000004027 cell Anatomy 0.000 description 27
- 230000015654 memory Effects 0.000 description 17
- 238000013459 approach Methods 0.000 description 6
- 239000000758 substrate Substances 0.000 description 6
- 230000001427 coherent effect Effects 0.000 description 5
- 230000008901 benefit Effects 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 3
- 238000001459 lithography Methods 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- 238000005530 etching Methods 0.000 description 2
- 239000002243 precursor Substances 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 238000000926 separation method Methods 0.000 description 2
- 238000003491 array Methods 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000018109 developmental process Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 238000010292 electrical insulation Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
- H01L27/101—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including resistors or capacitors only
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
- H10B53/30—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors characterised by the memory core region
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Semiconductor Memories (AREA)
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
Abstract
Verfahren
zum Herstellen einer Kondensatoranordnung auf einem Träger, mit
einer Mehrzahl von Kondensatoren mit einem gemeinsamen Kontaktbereich,
– bei welchem ein erster Elektrodenbereich (32) auf einem Oberflächenbereich (20a) des Trägers (20) ausgebildet wird, der gemeinsam kontaktierte erste Elektroden (32-1, 32-2) der Kondensatoren bildet, und
– bei welchem mindestens ein Dielektrikumsbereich (34, 34-1, 34-2) zumindest zum Teil auf dem ersten Elektrodenbereich (32) ausgebildet wird,
– wobei auf dem ersten Elektrodenbereich (32) jeweils auf vom Dielektrikumsbereich (34) abgedeckten Bereichen (32a, 32b) eine Mehrzahl nicht in elektrischem Kontakt stehender zweiter Elektroden (36-1, 36-2) ausgebildet wird,
– indem durch direktes Aufbringen eines Elektrodenmaterials zumindest zum Teil auf dem Di-elektrikumsbereich (34, 34-1, 34-2) zunächst ein zusammenhängender zweiter Elektrodenbereich (36) ausgebildet wird und
– wobei dann daraus die Mehrzahl zweiter Elektroden (36-1, 36-2) durch Strukturieren gebildet wird und dabei
– der erste Elektrodenbereich (32) in einem Zwischenbereich (32e) zwischen benachbarten...
– bei welchem ein erster Elektrodenbereich (32) auf einem Oberflächenbereich (20a) des Trägers (20) ausgebildet wird, der gemeinsam kontaktierte erste Elektroden (32-1, 32-2) der Kondensatoren bildet, und
– bei welchem mindestens ein Dielektrikumsbereich (34, 34-1, 34-2) zumindest zum Teil auf dem ersten Elektrodenbereich (32) ausgebildet wird,
– wobei auf dem ersten Elektrodenbereich (32) jeweils auf vom Dielektrikumsbereich (34) abgedeckten Bereichen (32a, 32b) eine Mehrzahl nicht in elektrischem Kontakt stehender zweiter Elektroden (36-1, 36-2) ausgebildet wird,
– indem durch direktes Aufbringen eines Elektrodenmaterials zumindest zum Teil auf dem Di-elektrikumsbereich (34, 34-1, 34-2) zunächst ein zusammenhängender zweiter Elektrodenbereich (36) ausgebildet wird und
– wobei dann daraus die Mehrzahl zweiter Elektroden (36-1, 36-2) durch Strukturieren gebildet wird und dabei
– der erste Elektrodenbereich (32) in einem Zwischenbereich (32e) zwischen benachbarten...
Description
- Die Erfindung betrifft ein Verfahren zum Herstellen einer Kondensatoranordnung.
- Bei hochintegrierten Speichereinrichtungen werden die Informationsinhalte der Speicherzellen zum Beispiel durch entsprechende Kondensatoren aufgenommen und bereitgestellt. Diese Kondensatoren werden bei der Herstellung der Speichereinrichtungen oder der Speicherzellen auf einem Halbleitersubstrat aufstrukturiert und entsprechend verschaltet. Bei hochintegrierten Schaltkreisen ist der Platzbedarf der einzelnen Bauteile, insbesondere also auch der Speicherkondensatoren, ein wesentlicher Faktor.
- Es wurde daher vorgeschlagen, mehrere voneinander im wesentlichen unabhängige Speicherkondensatoren in bezug auf jeweils eine Elektrode, zum Beispiel die untere oder Bottomelektrode, miteinander elektrisch verbunden auszubilden, so dass die so verbundenen Kondensatoren räumlich besonders eng benachbart ausgebildet werden können, weil bestimmte Kontakte oder Leitungen gemeinsam benutzt werden können und nicht in einer Mehrzahl ausgebildet werden müssen. Dabei ist jeder Kondensator mit seiner unteren oder Bottomelektrode auf einem Träger angeordnet, worauf dann zumindest zum Teil eine Dielektrikumsschicht vorgesehen wird, woran sich dann zumindest zum Teil die separat vorgesehenen oberen oder Topelektroden anschließen. Zur Ausbildung des Konzepts der Kondensatorkette muss eine entsprechende elektrische Verbindung zum Beispiel in bezug auf die unteren oder Bottomelektroden vorgesehen sein.
- Bei bekannten Kondensatoranordnungen mit Kondensatorketten, insbesondere bei sogenannten Chain FeRAMs oder CFRAMs ist problematisch, dass eine bestimmte Mindestgröße der Speicherkondensatoren aufgrund der zu fordernden Funktionszuverlässigkeit nicht unterschritten werden kann, und zwar selbst dann, wenn statt einer zweidimensionalen, planaren Kondensatoranordnung unter Verwendung entsprechender Seitenwände dreidimensionaler Strukturen dreidimensionale Kondensatoranordnungen genutzt werden.
- Auch beim Einhalten sämtlicher Designregeln ist es derzeit nicht möglich, die notwendigen theoretischen Zellflächen oder Kondensatorflächen zu erreichen. Aufgrund des Herstellungsverfahrens sind nämlich die entsprechenden Kondensatoren größer ausgebildet als es unbedingt erforderlich wäre.
- Die JP 2000-156 472 A beschreibt unter anderem eine Anordnung für Kondensatoren für Speichereinrichtungen, bei welcher ein erster Elektrodenbereich in Form einer Bottomelektrode als gemeinsame Elektrode für jeweilige Speicherkondensatoren verwendet wird, wobei auch ein gemeinsames Dielektrikum vorgesehen wird, und wobei darüber hinaus eine Mehrzahl zweiter Elektrodenbereiche in Form so genannter Topelektroden vorgesehen wird.
- Aus der Publikation "High-Density Chain Ferroelectric Random Access Memory (Chain FRAM)", Journal of Solid State Circuits, Volume 33, No. 5, May 1998, sind Speichereinrichtungen vom RAM-Typ mit einem ferroelektrischen Speichermechanismus vom so genannten Chain-Typ bekannt. Bei den dort vorgesehenen Speicherzellen wird maßgeblich auf eine parallele Verbindung eines Transistors und eines ferroelektrischen Kondensators abgestellt, wobei ein Speicherzellenblock aus einer Mehrzahl Speicherzellen und einem Blockauswahltransistor besteht. Die Mehrzahl Speicherzellen sind in Reihe miteinander verknüpft.
- Der Erfindung liegt die Aufgabe zugrunde, ein Verfahren zum Herstellen einer Kondensatoranordnung anzugeben, bei welchem die Kondensatoren der Kondensatoranordnung besonders platzsparend auf einem Träger ausgebildet werden.
- Die Aufgabe wird bei einem Verfahren zum Herstellen einer Kondensatoranordnung erfindungsgemäß durch die Merkmale des Anspruchs 1 gelöst. Vorteilhafte Weiterbildungen des erfindungsgemäßen Verfahrens sind Gegenstand der abhängigen Unteransprüche.
- Beim erfindungsgemäßen Verfahren zum Herstellen einer Kondensatoranordnung mit einer Mehrzahl von Kondensatoren auf einem Träger mit einem gemeinsamen Kontaktbereich wird ein Vorgehen vorgeschlagen, bei welchem ein erster Elektrodenbereich auf einem Oberflächenbereich des Trägers ausgebildet wird, der gemeinsam kontaktierte erste Elektroden der Kondensatoren bildet, und bei welchem mindestens ein Dielektrikumsbereich zumindest zum Teil auf dem ersten Elektrodenbereich ausgebildet wird, wobei auf dem ersten Elektrodenbereich jeweils auf vom Dielektrikumsbereich abgedeckten Bereichen eine Mehrzahl nicht in elektrischem Kontaktstehender zweiter Elektroden ausgebildet wird, indem durch direktes Aufbringen eines Elektrodenmaterials zumindest zum Teil auf dem Dielektrikumsbereich zunächst ein zusammenhängender zweiter Elektrodenbereich ausgebildet wird und wobei dann daraus die Mehrzahl zweiter Elektroden durch Strukturieren gebildet wird und dabei der erste Elektrodenbereich in einem Zwischenbereich zwischen benachbarten zweiten Elektroden bis auf dadurch geschaffene erste Elektroden elektrisch verbindende Verbindungsbereiche abgetragen wird.
- Beim erfindungsgemäßen Verfahren zum Herstellen einer Kondensatoranordnung wird also auf dem ersten Elektrodenbereich auf vom Dielektrikumsbereich abgedeckten Bereichen davon eine Mehrzahl im Wesentlichen zumindest nicht in direktem elektrischem Kontakt stehende zweite Elektrodenbereiche ausgebildet.
- Es ist somit eine Idee des erfindungsgemäßen Verfahrens, auf einem mit einem Dielektrikum abgedeckten gemeinsamen ersten Elektrodenbereich eine Mehrzahl räumlich separater und/oder unabhängiger zweiter Elektrodenbereiche auszubilden. Durch dieses Vorgehen wird eine entsprechende Mehrzahl zueinander dicht benachbarter Kondensatoren ausgebildet, wobei der erste gemeinsame Elektrodenbereich von sämtlichen Kondensatoren gemeinsam als eine Elektrode genutzt wird, z.B. als Bottomelektrode. Die den ersten Elektrodenbereich, welcher zum Beispiel als Bottomelektrode ausgebildet ist, gegenüberstehenden zweiten Elektrodenbereiche stehen zumindest nicht in direktem elektrischen Kontakt miteinander und bilden somit jeweils die entsprechende Gegenelektrode für jeden Kondensator der Mehrzahl von Kondensatoren. Der Vorteil dieser Vorgehensweise besteht darin, dass für jeden einzelnen Kondensator der Kondensatoranordnung nicht mehr ein separater erster Elektrodenbereich auf dem Träger ausgebildet werden muss. Die Trennung der Kondensatoren erfolgt somit durch die räumliche Trennung der zweiten Elektrodenbereiche im Hinblick auf ihren räumlichen Abstand und im Hinblick auf ihre elektrische Isolation. Diese Kondensatoranordnung oder Kondensatorkette nutzt somit eine Elektrode im wesentlichen gemeinsam, so dass eine im Stand der Technik zusätzliche notwendige Verbindungseinrichtung in Form eines Verbindungsbereichs oder dergleichen nicht notwendig ist. Neben einer möglichen weiteren Miniaturisierung und höheren Integration der Kondensatoranordnung ist somit auch ihre Herstellung vereinfacht, weil eben das Aufbringen oder Strukturieren der zusätzlichen Verbindungsbereiche für die verbundenen ersten Elektroden oder Bottomelektroden entfallen können. Dadurch wird ein entsprechender Lithographieschritt oder dergleichen obsolet.
- Es ist von Vorteil, dass zumindest ein Teil der Mehrzahl zweiter Elektrodenbereiche durch Aufbringen eines gemeinsamen und im wesentlichen zusammenhängenden zweiten Elektrodenbereichs auf dem Dielektrikumsbereich und dann durch anschlie ßendes Strukturieren ausgebildet wird. Hier wird also zunächst ein bestimmter Bereich des Dielektrikumsbereichs oder auch der gesamte Dielektrikumsbereich mit dem Material für die zweiten Elektrodenbereiche im Wesentlichen zusammenhängend beschichtet. Die Strukturierung der einzelnen separaten zweiten Elektrodenbereiche erfolgt dann durch entsprechendes anschließendes Strukturieren, zum Beispiel im Rahmen eines Masken-/Ätzprozesses.
- Bei einer anderen Ausführungsform des erfindungsgemäßen Verfahrens wird auf den ersten Elektrodenbereich eine Mehrzahl im wesentlichen zumindest nicht in direktem Kontakt stehender Dielektrikumsbereiche ausgebildet. Dies hat den Vorteil, dass bereits durch das Vorsehen einer Mehrzahl separater und somit räumlich getrennter Dielektrikumsbereiche eine Vorstrukturierung auf dem ersten Elektrodenbereich im Hinblick auf die auszubildenden zweiten Elektrodenbereiche erfolgt.
- Das Ausbilden der Mehrzahl von Dielektrikumsbereichen geschieht vorteilhafterweise durch direktes Aufbringen eines entsprechenden Dielektrikumsmaterials auf dem jeweiligen ersten Elektrodenbereich. Dadurch wird also die Anordnung und Auswahl der Dielektrikumsbereiche jeweils bereits beim Aufbringen des entsprechenden Dielektrikums gegeben.
- Andererseits ist es von Vorteil, dass zumindest ein Teil der Mehrzahl von Dielektrikumsbereichen durch Aufbringen eines gemeinsamen und im wesentlichen zusammenhängenden Dielektrikumsbereichs auf dem jeweiligen ersten Elektrodenbereich und durch anschließendes Strukturieren ausgebildet wird. Bei dieser Alternative oder zusätzlichen Maßnahme wird somit zunächst ein zusammenhängender Bereich mit dem Dielektrikum beschichtet und die geometrische Ausgestaltung und Ausbildung der separaten Dielektrikumsbereiche nachfolgend durch ein entsprechendes Strukturieren, zum Beispiel im Rahmen eines Masken-/Ätzprozesses realisiert.
- Besonders bevorzugt wird, dass zumindest ein Teil der Mehrzahl zweiter Elektrodenbereiche durch zumindest im Bereich der ersten Elektrodenbereiche ausgebildete Dielektrikumsbereiche im wesentlichen bündig und/oder abdeckendes Aufbringen eines entsprechenden Elektrodenmaterials ausgebildet wird. Dies geschieht insbesondere durch gemeinsames und/oder gleichzeitiges Strukturieren auf dem ersten Elektrodenbereich sukzessive ausgebildeter zusammenhängender Dielektrikumsbereiche und zweiter Elektrodenbereiche. Durch diese Maßnahme wird also erreicht, dass alternativ zum Vorgehen, bei welchem auf einem zusammenhängenden Dielektrikumsbereich mehrere voneinander separierte zweite Elektrodenbereiche ausgebildet werden, die zweiten Elektrodenbereiche im wesentlichen bündig und deckungsgleich mit den entsprechend ausgebildeten Dielektrikumsbereichen realisiert werden. Dies kann zum Beispiel auch dadurch geschehen, dass zunächst der erste Elektrodenbereich zumindest zum Teil mit einem Dielektrikumsbereich abgedeckt und dann nachfolgend mit dem Material für die zweiten Elektrodenbereiche überzogen wird. Das Ausbilden der Mehrzahl zweiter separater Elektrodenbereiche kann dann durch entsprechendes simultanes Strukturieren der zweiten Elektrodenbereiche und der Dielektrikumsbereiche erfolgen.
- Dabei ist es ferner auch von Vorteil, dass der erste Elektrodenbereich gemäß dem erfindungsgemäßen Verfahren in einem Zwischenbereich zwischen benachbarten zweiten Elektrodenbereichen und/oder Dielektrikumsbereichen, insbesondere von einer dem Träger abgewandten Seite her, durch Strukturieren bis auf dadurch geschaffene erste Elektrodenbereiche im wesentlichen verbindende Verbindungsbereiche abgetragen wird. Dies bedeutet, dass die Mehrzahl von Kondensatoren dadurch realisiert wird, dass in eine zusammenhängende Schichtstruktur, bestehend aus dem ersten Elektrodenbereich und dem darüber angeordneten Dielektrikumsbereich und zweiten Elektrodenbereich ein entsprechendes Muster eingeschnitten wird, so dass unabhängige und voneinander räumlich separierte zweite Elektrodenbereiche, zum Beispiel als Topelektroden oder dergleichen, ausgebildet werden, wobei der Zusammenhang des ersten Elektrodenbereichs, welcher auf dem Träger angeordnet ist, und der entsprechende elektrische Kontakt erhalten bleiben.
- Der erste Elektrodenbereich wird als gemeinsame Bottomelektrode für die Mehrzahl von Kondensatoren der Kondensatoreinrichtung verwendet. Zusätzlich ist es vorgesehen, dass die zweiten Elektrodenbereiche als getrennte Topelektroden für die Mehrzahl von Kondensatoren der Kondensatoranordnung verwendet werden.
- Insbesondere eignet sich das erfindungsgemäße Verfahren zur Herstellung einer Kondensatoranordnung für eine Speichereinrichtung mit FeRAM-Zellen oder dergleichen, insbesondere nach dem Prinzip der Kettenkondensatoren, Chain FeRAM oder CFRAM-Zellen.
- Eine Kondensatoranordnung, hergestellt gemäß dem erfindungsgemäßen Herstellungsverfahren, und insbesondere für eine Speichereinrichtung oder dergleichen, mit einer Mehrzahl von Kondensatoren auf einem Träger, insbesondere einem Halbleitersubstrat oder dergleichen, wobei jeder Kondensator eine auf den Träger angeordnete Bottomelektrode, ein zumindest zum Teil darauf vorgesehene Dielektrikumsschicht sowie eine zumindest zum Teil darauf vorgesehen separate Topelektrode aufweist und wobei die Kondensatoren in bezug auf die Bottomelektrode eine gemeinsame elektrische Verbindung aufweisen, ist dadurch gekennzeichnet, dass die gemeinsame elektrische Verbindung als im Wesentlichen integraler Bestandteil eines die Bottomelektroden bildenden und diese im wesentlichen elektrisch verbindenden gemeinsamen ersten Elektrodenbereichs ausgebildet ist.
- Durch diese Maßnahme wird erreicht, dass die Mehrzahl von Kondensatoren der Kondensatoranordnung miteinander elektrisch verbundene Bottomelektroden aufweisen, welche durch den ersten Elektrodenbereich gebildet werden. Eine zusätzlich vorzusehende elektrische Verbindung und vor allem deren Strukturierung im Rahmen des Herstellungsverfahrens entfallen.
- Die Aspekte sowie weitere Vorteile des erfindungsgemäßen Verfahrens ergeben sich zusammenfassend aus der nachfolgenden Darstellung:
Besonders platzsparende Anordnungen von Speicherzellen, insbesondere für ferroelektrische Speicher, wurde im Rahmen des sogenannten Chain-FeRAM-Konzepts oder CFRAM-Konzepts vorgeschlagen, deren grundlegende Schaltungsanordnung in1 gezeigt ist. Ein Vorteil dieses Konzepts ist, dass durch die gemeinsame Nutzung von Kontakten, Leitungen und/oder Elektroden durch nebeneinander auf dem Substrat angeordnete Zellen die Zellfläche pro gespeicherter Informationseinheit (pro Bit) stark reduziert werden kann. Es wird dabei eine theoretische Grenze von 4F2 pro Bit angegeben. Diese theoretische Untergrenze kann jedoch aufgrund herstellungstechnischer Notwendigkeiten in der Regel nicht erreicht werden. F stellt dabei die sogenannte minimale Strukturgröße der jeweilig verwendeten Technologie dar. Diese wird auch als feature size bezeichnet. Diese Strukturgröße F wird zum Vergleich von Zellengrößen bei unterschiedlich eingesetzten Technologien verwendet. - Ähnlich wie bei DRAMs ist auch bei CFRAMs eine bestimmte Mindestgröße der Speicherkondensatoren für eine zuverlässige Funktion der Speicherzellenanordnung notwendig. Aus dieser Mindestgröße der Speicherkondensatoren ergibt sich eine gewisse Mindestfläche für die Kondensatorelektroden. Bei bestimmten Technologiegenerationen kann diese Mindestfläche nicht mehr in einer planaren, also zweidimensionalen Struktu rierung der Speicherzelle untergebracht werden. Um diese Mindestfläche für diese Kondensatoren erreichen zu können, ist der Übergang zu einer dreidimensionalen Struktur notwendig, bei der nicht nur die Grundfläche, sondern auch Seitenwände und Seitenflächen der aufgebrachten Strukturen eingesetzt und genutzt werden. Beim Anordnen solcher dreidimensionaler Kondensatoren nach den gängigen Designregeln in einem regelmäßigen Array oder einer regelmäßigen Zellenanordnung ist es dann nicht mehr möglich, die theoretische Zellfläche von 4F2 zu erreichen, insbesondere bei einem CFRAM.
-
6 zeigt ein mögliches Layout für die in1 gezeigte Kondensatoranordnung10 , wobei die Kontaktbereiche K1 bis K3 durch die ersten Elektrodenbereiche32 in Verbindung mit dem jeweiligen Plugbereich PB bzw. durch die zweiten Elektrodenbereiche36 benachbarter Kondensatorpaare und den jeweiligen Plugbereich PT gebildet werden. - Bei der bekannten Ausführungsform der
6 , welche eine Kondensatoranordnung10 in geschnittener Seitenansicht zeigt, sind drei Paare Kondensatoren100-1 ,100-2 ausgebildet, die entlang einer Reihe auf der Oberfläche20a des Trägers20 vorgesehen sind. Bei der in6 gezeigten Kondensatoranordnung sind der ursprünglich durchgehende Dielektrikumsbereich34 und der zweite Elektrodenbereich36 jeweils in einem Bereich32e des ersten Elektrodenbereichs32 durch Ausnehmung der darüber angeordneten zentralen Abschnitte34e und36e unterbrochen und ausgenommen, wobei aber der jeweilige erste Elektrodenbereich32 nicht angetastet wurde und somit in seiner ursprünglichen Form vorliegt. - Die Kondensatoren
100-1 und100-2 der Kondensatorpaare weisen jeweils einen gemeinsamen ersten Elektrodenbereich32 auf, durch welchen die jeweiligen Bottomelektroden BE-1 und BE-2 geformt werden. Die ersten Elektrodenbereiche32 bzw. die entsprechenden Bottomelektroden BE-1, BE-2 sind mittels eines Plugbereiches PB mit dem Substrat oder Träger20 verbunden. - Zusätzlich sind die sich gegenüberstehenden Kondensatoren
100-2 ,100-1 benachbarter Paare von Kondensatoren zusätzlich über einen zusammenhängend und gemeinsam ausgebildeten zweiten Elektrodenbereich36 miteinander elektrisch leitend verbunden. Zusätzlich ist ein Plugbereich PT vorgesehen, durch welchen die Topelektroden TE-2 und TE-2 der Kondensatoren100-2 und100-1 benachbarter Paare mit dem Substrat oder Träger20 elektrisch leitend verbunden sind. - Die Wortleitungen WL sind in schematischer Form in
6 angedeutet. - Die Kondensatoranordnung der
6 ist in5 in Draufsicht auf das Layout noch einmal dargestellt, um die Flächenverhältnisse besser zu verdeutlichen, wobei die Kondensatoranordnung10 in lateraler Richtung zeilenartig fortgeschrieben wird und wobei die Darstellung der6 sich aus der5 durch Anbringung des Schnittes entlang der Schnittlinie X-X ergibt. - In der
5 ist die kleinste strukturell darstellbare Einheit (feature size) mit F bezeichnet. - Der lineare Abstand zwischen dem Zentrum des Plugs PB für die Bottomelektroden BE-1 und BE-2 und dem Zentrum des Plugs PT für die Topelektroden TE-1 und TE-2 benachbarter Kondensatorpaare beträgt 3F. Die Ausnehmungen
34e ,36e im Bereich32e des ersten Elektrodenbereichs32 haben eine lineare Ausdehnung von 1F. Die Breiten der Bottomelektroden BE-1 und BE-2 betragen ebenfalls 1F. Für die Seitenbereiche der Kondensatoren100-1 und100-2 vom Seitenbereich32c der Bottomelektroden BE-1 und BE-2 zum Seitenbereich des jeweils nachfolgenden zweiten Elektrodenbereichs34-1 bzw.34-2 hin wird mit 0,5F veranschlagt. Die laterale Breite der Kondensatoranordnung10 beträgt 2F und der Abstand benachbarter linearer Kondensatoranordnungen10 beträgt 1F. Da ein Überlapp der oberen Elektroden oder Topelektroden TE-1 und TE-2 im Hinblick auf die unteren oder Bottomelektroden BE-1 bzw. BE-2 hin entfällt, beträgt die Grundfläche eines Kondensators100-1 bzw.100-2 2F × 1,5F = 3F2. - Dies ist gegenüber einem anderen konventionellen Ansatz eine Einsparung um 25 %, wie sich im Vergleich der
5 und6 mit den8 und9 ergibt. - In
7 ist ein anderer konventioneller Aufbau einer Kondensatoranordnung70 mit herkömmlichen Kondensatoren71-1 ,71-2 dargestellt. Bei dieser konventionellen Anordnung ist auf der Oberfläche20a des Trägers20 zunächst ein Verbindungsbereich72 explizit aufgebracht. Auf diesem Verbindungsbereich72 sind dann getrennte Bottomelektroden BE-1 und BE-2 vorgesehen, wobei der Verbindungsbereich72 elektrisch leitfähig ausgebildet ist, um die beiden Bottomelektroden BE-1 und BE-2 miteinander elektrisch leitend zu verbinden. Nachfolgend ist dann ein gemeinsamer Dielektrikumsbereich34 ausgebildet, der beide Bottomelektroden BE-1 und BE-2 überdeckt. Nachfolgend werden dann im Bereich der Bottomelektroden BE-1 und BE-2, diese aber nicht berührend oder kontaktierend, getrennte oder separat voneinander ausgebildete Topelektroden TE-1 und TE-2 als zweite und getrennte Elektrodenbereiche36-1 und36-2 ausgebildet. - Die
8 und9 zeigen nun in zu den5 und6 analoger Art und Weise diese andere konventionelle Kondensatoranordnung70 in Draufsicht des Layouts bzw. in geschnittener Seitenansicht des Layouts in bezug auf die Schnittlinie Y-Y aus8 . - Bemerkenswert ist, dass aus einem Vergleich der
8 mit der Kondensatoranordnung der5 folgt, dass die lineare Ausdehnung eines einzelnen Kondensators bei der anderen konventionellen Ausführungsform der8 3,5F beträgt, während sie, wie oben bereits beschrieben wurde, bei der Kondensatoranordnung gemäß5 3F beträgt, so dass im Flächenvergleich ein Kondensator dieser Kondensatoranordnung 9F2 pro Bit beansprucht, während dies bei der anderen konventionellen Vorgehensweise einen Platzbedarf von 3F × 3,5F = 10,5F2 entspricht. - Dies entspricht einer Flächeneinsparung von etwa 14 %. Dabei kommt noch hinzu, dass bei der anderen konventionellen Vorgehensweise die Verbindungsbereiche
72 oder die sogenannten Straps explizit vorgesehen werden müssen, was bei der konventionellen Vorgehensweise eine weitere Lithographieebene notwendig macht. - Durch das vorgestellte erfindungsgemäße Vorgehen wird ein Verfahren geschaffen, mit welchem die Zellfläche pro Bit bei gleichzeitig technologischer Vereinfachung des Herstellungsvorgangs deutlich verringert werden kann.
- Bei CFRAMs sind immer mindestens zwei benachbarte Speicherkondensatoren mit einer gemeinsamen Elektrode verbunden, vorzugsweise mit der unteren Elektrode oder Bottomelektrode. Ein herkömmlicher Ansatz besteht darin, zwei einzelne Kondensatoren nebeneinander auf dem Träger herzustellen und auszubilden, wobei auch für eine entsprechende elektrische Verbindung der zunächst separierten Elektroden gesorgt werden muss.
- Gegenstand des erfindungsgemäßen Herstellungsverfahrens sind, wie oben bereits beschrieben wurde, verschiedene Vorgehensweisen, bei denen zum Beispiel zunächst ein ausgedehnterer, insbesondere länglicher, Kondensator hergestellt wird. Aus diesem werden dann, wie oben bereits beschrieben wurde, zum Beispiel die zwei benötigten Kondensatoren durch Abtragen entsprechender Materialschichten erzeugt. Der Abstand zwischen den benachbarten Kondensatoren kann somit in Bezug auf einander reduziert werden, womit sich auch eine Reduzierung der Zellgröße ergibt. Ferner entfällt der Herstellungsprozess für eine konventionellerweise u.U. notwendige elektrische Verbindung der Bottomelektroden. Es entfällt eine weitere Lithographieebene.
- Insgesamt gesehen wird durch den beschriebenen erfindungsgemäßen Herstellungsprozess der Abstand zwischen benachbarten Kondensatoren der Kondensatoranordnung reduziert und damit die Zellfläche pro Bit verringert, wobei zusätzlich eine Lithographieebene eingespart werden kann.
- Nachfolgend wird die Erfindung anhand einer schematischen Zeichnung auf der Grundlage bevorzugter Ausführungsformen näher erläutert.
-
1 zeigt in schematischer Form eine grundlegende Schaltungsanordnung für eine Speichereinrichtung, die unter Verwendung einer mit dem erfindungsgemäßen Verfahren hergestellten Kondensatoranordnung realisiert werden kann. -
2 zeigt eine Vorstufe einer Kondensatoranordnung unter Verwendung einer Ausführungsform des erfindungsgemäßen Verfahrens. -
3 zeigt eine bekannte Kondensatoranordnung. -
4 zeigt eine erfindungsgemäß hergestellte Kondensatoranordnung. -
5 zeigt eine andere bekannte Kondensatoranordnung unter mehrfacher Verwendung der in3 gezeigten Kondensatoranordnung. -
6 zeigt die in5 gezeigte bekannte Kondensatoranordnung in seitlicher Querschnittsansicht entlang der in5 gezeigten Schnittlinie X-X. -
7 zeigt eine andere Kondensatoranordnung aus dem Stand der Technik. -
8 zeigt eine andere herkömmliche Kondensatoranordnung unter vielfacher Anwendung der in7 gezeigten Kondensatoranordnung in Draufsicht. -
9 zeigt die in8 gezeigte herkömmliche Kondensatoranordnung in geschnittener Seitenansicht entlang der Linie Y-Y. - In
1 ist in schematischer Form die grundlegende Schaltungsanordnung für eine Speichereinrichtung1 mit vier Speicherzellen S0 bis S3 dargestellt, und zwar in der Form eines Chain-FeRAMs oder CFRAMS. - Jede der Speicherzellen S0 bis S3 weist einen ferroelektrischen Kondensator
100-0 bis100-3 auf, die somit eine erfindungsgemäße Kondensatoranordnung10 bilden. Jeder der Kondensatoren100-0 , ...,100-3 ist mit seinen Anschlüssen a0, b0 bis a3, b3 mit den Sourcebereichen bzw. Drainbereichen entsprechender Auswahltransistoren T0 bis T3 verbunden, deren Gatebereiche mit entsprechenden Wortleitungen WL0 bis WL3 kontaktiert sind. -
1 zeigt somit eine CFRAM-Kette mit vier Speicherzellen S0 bis S3. Diese Kette ist eingangsseitig über einen zwischengeschalteten Kettenauswahltransistor oder Block Select Transistor BS mit der Bitleitungseinrichtung BL und ausgangsseitig mit einer Plateleitungseinrichtung PL verbunden. Durch den Kettenauswahltransistor oder Block Select Transistor BS wird die jeweilige Kette, hier bestehend aus den Speicherzellen S0 bis S3, ausgewählt. Innerhalb der Kette werden die einzelnen Speicherzellen S0 bis S3 über die Wortleitungseinrichtungen WL0 bis WL3 und die entsprechenden Zellenauswahltransistoren T0 bis T3 angesprochen. - Die Speicherzellenkondensatoren
100-0 bis100-3 sind jeweils benachbart über Kontaktbereiche K1 bis K3 miteinander elektrisch leitend verbunden. Das heißt, der Anschluss b0 des ersten Speicherkondensators100-0 ist über den Anschlussbereich oder Kontaktbereich K1 mit dem Anschluss a1 des zweiten Speicherkondensators100-1 verbunden usw. - In
2 ist in einer schematischen und teilweise geschnittenen Seitenansicht eine Vorstufe der Kondensatoranordnung10 dargestellt, welche mit Hilfe einer Ausführungsform des erfindungsgemäßen Herstellungsverfahrens erzeugt wurde. - Auf einem Träger
20 , insbesondere einem Halbleitersubstrat oder dergleichen, ist in einem Bereich der Oberfläche20a davon ein erster Elektrodenbereich32 ausgebildet. Dieser erste Elektrodenbereich32 liegt mit einer Unterfläche32d auf der Oberfläche20a des Trägers20 auf. In einem zweiten Verfahrensschritt wurde dann nachfolgend ein Dielektrikumsbereich34 derart aufgebracht, dass die Oberseite32a , die Seitenbereiche32c und auch Bereiche der freigebliebenen Oberfläche20a des Trägers20 bedeckt sind. Der Dielektrikumsbereich34 ist bei dieser Ausführungsform des erfindungsgemäßen Verfahrens als zusammenhängende Schicht ausgebildet. Auf diese zusammenhängende Dielektrikumsschicht34 wurde dann nachfolgend ein zweiter Elektrodenbereich36 aufgebracht, welcher den Dielektrikumsbereich34 im wesentlichen zusammenhängend abdeckt. -
3 zeigt im Vergleich dazu eine bekannte Kondensatoranordnung10 ebenfalls in geschnittener Seitenansicht, die im Wesentlichen der in6 verwendeten Kondensatoranordnung entspricht. - Die in der Figur gezeigte bekannte Kondensatoranordnung weist zwei Kondensatoren
100-1 und100-2 auf. Die beiden Kondensatoren100-1 und100-2 sind auf der Oberfläche20a des Trägers20 aufgebracht und besitzen eine elektrisch verbundene untere oder Bottomelektroden BE-1 und BE-2, welche durch den gemeinsamen ersten Elektrodenbereich32 gebildet werden. Die beiden Kondensatoren100-1 und100-2 weisen auch einen gemeinsamen Dielektrikumsbereich34 auf, welcher die Bereiche der Oberfläche32a und32b sowie die Seitenflächen32c des ersten Elektrodenbereichs32 und auch Teile der Oberfläche20a des Trägers20 abdeckt. Im Gegensatz zur in2 gezeigten Vorstufe ist bei der in3 gezeigten Kondensatoranordnung ein Bereich36e des zweiten Elektrodenbereichs36 oberhalb des zentralen Oberflächenbereiches32e des ersten Elektrodenbereichs32 abgetragen oder entfernt worden, so dass zwei zweite Elektrodenbereiche36-1 und36-2 ausgebildet sind, die die oberen Elektroden oder Topelektroden TE-1 und TE-2 der beiden Kondensatoren100-1 und100-2 formen, wobei die Topelektroden TE-1 und TE-2 keinen direkten elektrischen Kontakt miteinander aufweisen und somit voneinander separiert sind. - Bei der in
4 gezeigten Ausführungsform für eine erfindungsgemäß hergestellte Kondensatoranordnung10 mit einem ersten Kondensator100-1 und einem zweiten Kondensator100-2 ist im Gegensatz zur Ausführungsform der3 nicht nur ein zentraler Bereich36e des ursprünglich geschlossen ausgebildeten zweiten Elektrodenbereichs36 entfernt worden, sondern vielmehr auch ein entsprechend darunterliegender zentraler Bereich34e des Dielektrikumsbereichs34 sowie auch der zentrale Bereich32e des ersten Elektrodenbereichs32 . - Durch die Ausnehmung des Bereiches
32e des ersten Elektrodenbereichs32 werden somit zwei im wesentlichen räumlich getrennte erste Elektrodenbereiche32-1 und32-2 gebildet, welche die unteren Elektroden oder Bottomelektroden BE-1 und BE-2 des ersten und des zweiten Kondensators100-1 bzw.100-2 bilden, wobei aber diese beiden Bottomelektroden BE-1 und BE-2 über einen zentralen Verbindungsbereich32f des ersten Elektrodenbereichs32 miteinander elektrisch verbunden sind.
Claims (6)
- Verfahren zum Herstellen einer Kondensatoranordnung auf einem Träger, mit einer Mehrzahl von Kondensatoren mit einem gemeinsamen Kontaktbereich, – bei welchem ein erster Elektrodenbereich (
32 ) auf einem Oberflächenbereich (20a ) des Trägers (20 ) ausgebildet wird, der gemeinsam kontaktierte erste Elektroden (32-1 ,32-2 ) der Kondensatoren bildet, und – bei welchem mindestens ein Dielektrikumsbereich (34 ,34-1 ,34-2 ) zumindest zum Teil auf dem ersten Elektrodenbereich (32 ) ausgebildet wird, – wobei auf dem ersten Elektrodenbereich (32 ) jeweils auf vom Dielektrikumsbereich (34 ) abgedeckten Bereichen (32a ,32b ) eine Mehrzahl nicht in elektrischem Kontakt stehender zweiter Elektroden (36-1 ,36-2 ) ausgebildet wird, – indem durch direktes Aufbringen eines Elektrodenmaterials zumindest zum Teil auf dem Di-elektrikumsbereich (34 ,34-1 ,34-2 ) zunächst ein zusammenhängender zweiter Elektrodenbereich (36 ) ausgebildet wird und – wobei dann daraus die Mehrzahl zweiter Elektroden (36-1 ,36-2 ) durch Strukturieren gebildet wird und dabei – der erste Elektrodenbereich (32 ) in einem Zwischenbereich (32e ) zwischen benachbarten zweiten Elektroden (36-1 ,36-2 ) bis auf dadurch geschaffene erste Elektroden (32-1 ,32-2 ) elektrisch verbindende Verbindungsbereiche (32f ) abgetragen wird. - Verfahren nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, dass auf dem ersten Elektrodenbereich (
32 ) jeweils eine Mehrzahl nicht in direktem Kontakt stehende Dielektrikumsbereiche (34-1 ,34-2 ) ausgebildet werden. - Verfahren nach Anspruch 2, dadurch gekennzeichnet, dass zumindest ein Teil der Mehrzahl von Dielektrikumsbereichen (
34-1 ,34-2 ) durch direktes Aufbringen eines entsprechenden Dielektrikums auf dem ersten Elektrodenbereich (32 ) ausgebildet wird. - Verfahren nach einem der Ansprüche 2 oder 3, dadurch gekennzeichnet, dass zumindest ein Teil der Mehrzahl von Dielektrikumsbereichen (
34-1 ,34-2 ) durch Aufbringen eines zusammenhängenden Dielektrikumsbereichs (34 ) auf dem ersten Elektrodenbereich (32 ) und durch anschließendes Strukturieren ausgebildet wird. - Verfahren nach einem der Ansprüche 2 bis 4, dadurch gekennzeichnet, dass zumindest ein Teil der Mehrzahl zweiter Elektroden (
36-1 ,36-2 ) zumindest im Bereich des ersten Elektrodenbereichs (32 ) mit zumindest einem Teil der Mehrzahl von Dielektrikumsbereichen (34 ,34-1 ,34-2 ) bündig ausgebildet wird, insbesondere durch gemeinsames Strukturieren eines auf dem ersten Elektrodenbereich (32 ) ausgebildeten zusammenhängenden Dielektrikumsbereichs (34 ) und des darauf ausgebildeten zusammenhängenden zweiten Elektrodenbereichs (36 ). - Verfahren nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, dass eine Kondensatoranordnung (
10 ) für eine Speichereinrichtung (1 ) mit FeRAM-Zellen (S0, ..., S3) hergestellt wird.
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE10058782A DE10058782B4 (de) | 2000-11-27 | 2000-11-27 | Verfahren zum Herstellen einer Kondensatoranordnung |
US09/995,209 US6645809B2 (en) | 2000-11-27 | 2001-11-27 | Process for producing a capacitor configuration |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE10058782A DE10058782B4 (de) | 2000-11-27 | 2000-11-27 | Verfahren zum Herstellen einer Kondensatoranordnung |
Publications (2)
Publication Number | Publication Date |
---|---|
DE10058782A1 DE10058782A1 (de) | 2002-06-06 |
DE10058782B4 true DE10058782B4 (de) | 2006-03-23 |
Family
ID=7664795
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE10058782A Expired - Fee Related DE10058782B4 (de) | 2000-11-27 | 2000-11-27 | Verfahren zum Herstellen einer Kondensatoranordnung |
Country Status (2)
Country | Link |
---|---|
US (1) | US6645809B2 (de) |
DE (1) | DE10058782B4 (de) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6724026B2 (en) * | 2002-09-19 | 2004-04-20 | Infineon Technologies Aktiengesellschaft | Memory architecture with memory cell groups |
US7041551B2 (en) * | 2003-09-30 | 2006-05-09 | Infineon Technologies Ag | Device and a method for forming a capacitor device |
US9768181B2 (en) * | 2014-04-28 | 2017-09-19 | Micron Technology, Inc. | Ferroelectric memory and methods of forming the same |
US10818666B2 (en) | 2019-03-04 | 2020-10-27 | Micron Technology, Inc. | Gate noble metal nanoparticles |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000156472A (ja) * | 1998-04-13 | 2000-06-06 | Toshiba Corp | 半導体記憶装置 |
DE10057806A1 (de) * | 2000-11-22 | 2002-06-06 | Infineon Technologies Ag | Ferroelektrische Speicheranordnung und Verfahren zu ihrer Herstellung |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6198652B1 (en) | 1998-04-13 | 2001-03-06 | Kabushiki Kaisha Toshiba | Non-volatile semiconductor integrated memory device |
US6445023B1 (en) * | 1999-03-16 | 2002-09-03 | Micron Technology, Inc. | Mixed metal nitride and boride barrier layers |
-
2000
- 2000-11-27 DE DE10058782A patent/DE10058782B4/de not_active Expired - Fee Related
-
2001
- 2001-11-27 US US09/995,209 patent/US6645809B2/en not_active Expired - Lifetime
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000156472A (ja) * | 1998-04-13 | 2000-06-06 | Toshiba Corp | 半導体記憶装置 |
DE10057806A1 (de) * | 2000-11-22 | 2002-06-06 | Infineon Technologies Ag | Ferroelektrische Speicheranordnung und Verfahren zu ihrer Herstellung |
Non-Patent Citations (1)
Title |
---|
IEEE Journal of Solid-Stqate Circuits, Vol. 33, No. 5, 1988, S. 787-792 * |
Also Published As
Publication number | Publication date |
---|---|
US6645809B2 (en) | 2003-11-11 |
DE10058782A1 (de) | 2002-06-06 |
US20020081790A1 (en) | 2002-06-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE69835780T2 (de) | Halbleiter-Speicherbauelement und Verfahren zu seiner Herstellung | |
DE10306281B4 (de) | Anordnung und Verfahren zur Herstellung von vertikalen Transistorzellen und transistorgesteuerten Speicherzellen | |
DE10330072B4 (de) | Zellen eines dynamischen Speichers mit wahlfreiem Zugriff mit seitlich versetzten Speicherknoten und Verfahren zu ihrer Herstellung | |
DE4238801C2 (de) | Dynamischer Ram mit verbessertem Layout und Verfahren zum Anordnen der Speicherzellen eines dynamischen Ram | |
DE102005047989B4 (de) | Halbleiterspeichervorrichtungen mit versetzten aktiven Regionen | |
DE4318660C2 (de) | Halbleitereinrichtung und Herstellungsverfahren dafür | |
DE4323363A1 (de) | Verfahren zur Herstellung eines Kondensators für ein Halbleiterspeicherbauelement | |
DE4341698B4 (de) | Halbleiterbauelement mit einem Speicherkondensator und Verfahren zu dessen Herstellung | |
DE3910033A1 (de) | Halbleiterspeicher und verfahren zu dessen herstellung | |
DE19517344B4 (de) | Halbleitervorrichtung und Verfahren zur Herstellung derselben | |
DE2705757C2 (de) | Dynamischer Schreib-Lese-Speicher | |
DE4442432A1 (de) | Verfahren zum Herstellen von Kondensatoren in Halbleiterspeichervorrichtungen | |
DE4203565C2 (de) | Verfahren zur Herstellung einer Halbleitervorrichtung | |
DE19708031B4 (de) | Nichtflüchtiger Halbleiterspeicher und Verfahren zu dessen Herstellung | |
DE19724222B4 (de) | Dram | |
DE4312651A1 (de) | Dynamischer Halbleiterspeicher und Herstellungsverfahren dafür | |
DE10212868A1 (de) | Halbleitervorrichtung und Verfahrfen für ihre Herstellung | |
DE10058782B4 (de) | Verfahren zum Herstellen einer Kondensatoranordnung | |
DE60204239T2 (de) | Elektroden, verfahren und vorrichtung für eine speicherstruktur | |
DE4420026A1 (de) | Halbleiterspeichervorrichtung | |
DE10348200A1 (de) | Halbleitervorrichtung mit einem Kondensator und Verfahren zur Herstellung desselben | |
DE3425072A1 (de) | Speicherzelle mit einem halbleitersubstrat | |
DE10057806B4 (de) | Ferroelektrische Speicheranordnung und Verfahren zu ihrer Herstellung | |
DE10134101B4 (de) | Integrierter Halbleiterspeicher und Herstellungsverfahren | |
EP0931339B1 (de) | Verfahren zur herstellung eines dram-kondensators mit gestapelten elektroden |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
8364 | No opposition during term of opposition | ||
8339 | Ceased/non-payment of the annual fee |