DE3425072A1

DE3425072A1 - Speicherzelle mit einem halbleitersubstrat

Info

Publication number: DE3425072A1
Application number: DE19843425072
Authority: DE
Inventors: Andrew G. Saratoga Calif. Varadi; Karl H.K. San Jose Calif. Yang
Original assignee: National Semiconductor Corp
Current assignee: National Semiconductor Corp
Priority date: 1983-07-11
Filing date: 1984-07-07
Publication date: 1985-01-24
Also published as: FR2549274B1; JPS60149160A; GB2143675B; GB8416781D0; FR2549274A1; GB2143675A

Description

Die Erfindung befaßt sich mit Halbleiterstrukturen und Verfahren zu ihrer Herstellung und sie betrifft insbesondere eine verbesserte hochwirksame Speicherzelle für dynamischen Direktzugriff sowie Verfahren zur Herstellung solcher Zellen.

Bei der Herstellung großer dynamischer Direktzugriffsspeicher (RAM) werden in weitem Umfang kapazitive Speicherzellen mit einem einzelnen Transistor benutzt, um wirtschaftliche Lese- und Schreibspeicherzellen mit direktem Zugriff zu bilden. In solchen Zellen wird Information als elektrische Ladung auf einem kleinen Kondensator gespeichert. Bei solchen RAM's liegt in der Regel der Wert der Kapazität in der Größenordnung von 50 Femtofarad (fF =10 F). Eine binäre Null kann durch die Ladung Null und eine binäre Eins durch die Ladung mit einigen hundert Femtocoulomb (fC = 10 C) dargestellt werden.

Bei einer solchen RAM-Zelle wirkt der Transistor als Ein/Ausschalter zum Verbinden des Kondensators, die zugleich auch für andere RAM-Zellen gemeinsam vorgesehen ist. Der Transistor ist auch mit einer Wortleitung verbunden, die für zahlreiche andere RAM-Zellen gemeinsam vorgesehen sein kann. Wenn die Wortloitung eingeschaltet wird, schaltet sie alle damit verbundene Transistoren ein, aber nur einer von diesen Transistoren liegt an einer gleichzeitig eingeschalteten

Bitleitung. Wenn also die Zelle für einen Lesevorgang ausgewählt wird, wird die in dem Speicherkondensator gespeicherte Ladung aufgeteilt zwischen dem Kondensator und der Kapazität der Datenleitung. Es sind wohlbekannte periphere Schaltungen zum Lesen und Beschreiben der RAM-Zellen sowie zum periodischen Erneuern ihrer Inhalte vorgesehen.

Eine zum Stand der Technik gehörige dynamische RAM-Zelle ist beschrieben in der Arbeit "A 64 kbit MOS Dynamic RAM with Novel Memory Capacitor" in IEEE Journal of Solid-state Circuits, Band SC-15, Nr. 2 vom April 1980 auf Seite 184. Dort ist eine dynamische RAM-Zelle für einen 64 kBit RAM beschrieben. Bei dieser RAM-Zelle sind drei getrennte Schichten aus polykristallinem Silizium dazu benutzt, den Speicherknoten, die Grundplatte, und die Wortleitungen sowie eine Metalleitung als Bitleitung zu bilden. Diese Direktzugriffsspeicherzelle ist, obwohl sie für Speicher mit einer Bemessung für 64.000 Bits geeignet ist, aus verschiedenen Gründen nur schwer für Speicher mit einer höheren Speicherdichte zu implementieren. Zunächst wurden Speicher mit einer höheren Dichte in der Regel durch Schrumpfen der Zellgröße von Einzelzellen in dem dynamischen RAM hergestellt, wobei jedoch noch immer eine im wesentlichen konstante Gesamtgröße der Form beibehalten wurde. Somit wurde der Speicherkon-

densator für eine einzelne RAM-Zelle fortschreitend kleiner, wobei es zunehmend schwierig wurde, die Änderung der Spannung festzustellen, die auftritt, wenn die Bitleitung für eine solche Zelle abgefühlt wird. Ein anderer Nachteil bereits bekannter dynamischer Direktzugriffsspeicherzellen liegt in der unerwünschten Größe des Anteils der Plättchenspeicherfläche, der für deren Fabrikation erforderlich ist. In der Regel wurden solche Zellen auf eine Art und Weise ausgebildet, gemäß welcher der Schalter, in der Regel ein Transistor, auf der Plättchenoberfläche neben einer als Kondensator benutzten Zone angeordnet wird. Abgesehen von der Beanspruchung eines größeren Teils der Oberfläche des Plättchens erfordert eine solche Ausbildung die Anwendung von Fabrikationsverfahren, bei denen Transistoren und Kondensatoren in einer einzigen Verfahrensstufe hergestellt werden, was weder für die Transistoren noch für die Kondensatoren besonders günstig ist. Weiterhin erfordert ein solcher Aufbau senkrechte Übergänge von Zelle zu Zelle, um die Leitwege über Diffusionen hinwegzuführen, ohne unerwünschte Transistoren zu bilden. Jede Zunahme der Gesamtrauheit der Oberfläche einer Zelle wie z.B. solche ι Rauheiten, welche die Herstellung senkrechter Sprünge begleiten, erzeugt Schwierigkeiten hinsichtlich Stufendeckung (step coverage), Ausrichtung, Randeffekten,

Randfeldern und anderen bekannten Problemen.

Weiter erfordert die Ausbildung einer Direktzugriffsspeicherzelle auf diese Art, daß alle Zonen des Transistors und alle Zonen des Kondensators in der Regel nach photolithographischen Verfahren hergestellt werden. Bekanntlich erfordert die Kompensation von Herstellungstoleranzen während solcher Prozesse beträchtliche Vergrößerungen des Plättchenoberflächenbereichs. Ein weiterer Nachteil bekannter Direktzugriffsspeicherzellen besteht darin, daß die Ausbildung solcher Zellen mit Beschränkungen hinsichtlich der Herstellung elektrischer Anschlüsse an die Wort- und Bitleitungen verbunden ist. Dies ist deswegen, der Fall, weil die Wort- und Bitleitungen oberhalb der Plättchenoberfläche hergestellt werden, aber viele Schichten unterhalb der Oberfläche des Halbleiteraufbaues liegen. Dies macht die Herstellung der elektrischen Anschlüsse an solche Leitungen schwierig. Eine andere bereits bekannte dynamische RAM-Zelle ist beschrieben in der Arbeit "A 5-V Only 16-kbit Stacked-Capacitor MOS RAM" in IEEE Transactions of Electron Devices, Band ED-27, Nr. 8, August 1980, auf Seite 1596. In dieser Arbeit ist eine Speicherzelle mit einem Transistor beschrieben, bei welcher der Speicherkondensator teilweise oberhalb der Übertragungsgatezone einer jeden RAM-Zelle angeordnet

ist. Es ist schwierig, die in dieser Arbeit beschriebene Direktzugriffsspeicherzelle auf sehr große dynamische Speicherreihen anzuwenden und zwar aus verschiedenen Gründen. Zunächst nimmt die Zelle einen unerwünscht großen Oberflächenanteil auf dem Plättchen ein, u.a. weil genügend Raum verbleiben muß, um einen elektrischen Anschluß durch viele Überlagerungsschichten zu einer Elektrode des Transistors herzustellen. Das Freilassen von Raum für eine elektrische Anschlußverbindung beschränkt den zulässigen Flächenanteil des Speicherkondensators erheblich und erfordert, daß einzelne Maskierungs- und Ätzstufen viele Male wiederholt werden müssen, um die untere und obere Kondensatorplatte sowie das Dielektrikum des Kondensators abzugrenzen. Der sich so ergebende Aufbau hat eine äußerst rauhe Topographie oder Oberflächenstruktur, was natürlich Schwierigkeiten hinsichtlich der Isolierung der Ränder zahlreicher Schichten, Randeffekte und Herstellung senkrechter Kontakte zur Folge hat. Wegen der besonderen Zellenstruktur kann die Wortleitung für die Zelle nicht durch überlagerndes Metall abgekürzt oder kurzgeschlossen werden, und daher hat die Zelle eine re-■ lativ hohe RC-Konstante und sie arbeitet bei geringerer Geschwindigkeit als erwünscht ist. Ferner kann wegen der von der Art der Herstellung der Anschluß-

~ Q —

H25072

,Si·

verbindungen an die Wortleitung herrührenden Beschränkung der Speicherkondensator keinen so großen F]ächenanteil wie erwünscht einnehmen und ist daher nicht in der Lage, eine Ladung von maximaler Größe zu speichern. Durch die Erfindung wird eine verbesserte dynamische RAM-Zelle geschaffen, deren Besonderheiten die Herstellung dynamischer RAM's von sehr hoher Speicherdichte erlauben, in der Größenordnung von 256.000 Bits und mehr. Gegenstand der Erfindung ist eine dynamische RAM-Zelle, bei der die gesamte Zellenfläche als Speicherkondensator nutzbar ist. Bei dieser Zelle ist die Notwendigkeit metallener Bitleitungen beseitigt und es wird die Herstellung einfacherer zuverlässigerer elektrischer Verbindungen zwischen der Source-Zone und dem Speicherkondensator ermöglicht. Eine dynamische RAM-Zelle gemäß der Erfindung hat eine flachere Oberflächenstruktur als die bereits bekannten Zellen. Außerdem wird die Herstellung vergrabener Bitleitungen dadurch möglich, daß solche Bitleitungen unter Verwendung eines besonderen Implantats hergestellt und mit einer vergleichsweise dickeren Schicht von Isoliermaterial geschützt werden, so daß die Wortleitungen die Bitleitungen kreuzen können, ohne Gate-Zonen zu bilden.

Mit der dynamischen Dir?ktzugriffsspeicherzelle gemäß der Erfindung werden η· π zahlreiche weiteren Vorteile gegenüber den bereits bekannten Zellen für

Direktzugriffsspeicher erlangt. Da der Kondensator vollständig oberhalb der Schaltvorrichtung, eines Transistors, aufgebaut ist, kann die Zelle auf einem erheblich kleineren Oberflächenanteil des Plättchens hergestellt werden als dies bisher möglich war. Ferner erlaubt die Stapelung des Transistors und des Kondensators die Verwendung von Herstellungsverfahren, die sowohl für den Transistor als auch für den Kondensator optimale Voraussetzungen bieten, statt daß für die Herstellung beider ein Kompromiß in Kauf genommen werden muß. Es kann ein optimales Verfahren zur Herstellung verschiedener Arten von Transistoren angewendet werden, worauf anschließend ein optimales Verfahren für die Herstellung des gewünschten Kondensators durchgeführt wird. Durch die Erfindung wird die Notwendigkeit beseitigt, senkrechte Sprünge über Diffusionen zur Vermeidung der Ausbildung von Transistoren auszuführen. Durch das Vermeiden senkrechter Sprünge wird im Ergebnis die Oberflächenstruktur der Zelle bedeutend glatter als bei den bekannten Strukturen, wodurch

j die Möglichkeit der Herstellung kleinerer Zellen mit höherer Genauigkeit möglich wird. Bei einer bevorzugten Ausführungsform wird kein Metall für einen Kontakt zwischen den Bitleitungen und dem Transistör benötigt, weil die Bitleitungen mit einer ersten Implantation oder Diffusion hergestellt werden und

weil die Source/Drain-Zonen mit einer zweiten Implantation oder Diffusion geschaffen werden. Eine laterale Diffusion des für jede benutzten Fremdstoffes verbindet die beiden und bildet einen zuverlässigen Kontakt.

Die neue Zellenausbildung erlaubt es, daß der Zellenkondensator annähernd dieselbe Größe hat wie die gesamte Zelle und maximiert die Kondensatorgröße für jede gegebene Zellengröße. Außerdem beseitigt der neue Aufbau bekannte Schwierigkeiten einer genauen und zuverlässigen Isolierung der Ränder verschiedener Schichten, und er vermeidet auch die bekannten Schwierigkeiten einer zuverlässigen Gestaltung von dünnem Siliziumdioxid und anderen dielektrischen Materialien.

Bei der bevorzugten Ausführungsform umfaßt die Grundplatte für eine ganze Reihe oder Gruppe von Speicherzellen ein einziges Blatt von elektrisch leitendem Material, das so gestaltet ist, daß nur die periphere Schaltung und die Anschlußkontakte auf der Unterlage freiliegen. Daher sind die Herstellungstoleranzen enger und der gesamte Herstellungsvorgang einfacher. Die mit dem Stapelaufbau gemäß der Erfindung verbundene spezielle Zellenstruktur ermöglicht es, daß Metall entweder die Bitleitungen oder die Wortleitungen ohne Schwierigkeit kurzschließt, wobei Wege durch dazwischenliegende Schichtein hindurch gebildet werden. Exotische oder ungewöhnliche Metalle wie

Tantal, Platin oder Metallsilicide können ebenfalls leicht und ohne erhebliche Änderungen des Verfahrens angewendet werden. Da die Struktur sich leicht beim Kreuzen durch Überlagerung elektrisch leitender Bahnen anpaßt, können die RAM-Zellen gemäß der Erfindung in Mikroprozessoren oder anderen Vorrichtungen angewendet werden, bei denen es häufig erwünscht ist, das Speicherfeld durch andere leitende Bahnen zu überkreuzen.

Bei einer Ausführungsform der Erfindung enthält eine Direktzugriffsspeicherzelle ein Halbleitersubstrat, in diesem eine Datenbahnzone zur Übertragung von Daten; eine Schaltvorrichtung, insbesondere in Form eines Transistors, ist mit der Datenbahnzone und einem Ladungsspeicher verbunden, um beide miteinander gewünschtenfalls zu verbinden; die Speicherzone enthält eine untere elektrisch leitende Zone, die mindestens teilweise oberhalb der Schaltvorrichtung angeordnet ist; eine dielektrische Schicht ist über der gesamten elektrisch leitenden Zone angeordnet und eine obere elektrisch leitende Zone ist auf der dielektrischen Schicht und oberhalb der Datenbahnzone, der Schaltvorrichtung und der unteren elektrisch leitenden Zone angeordnet.

Ein Verfahren gemäß der Erfindung zur Herstellung von Direktzugriffsspeicherzellen mit einem Halb- ■ > leitersubstrat enthält folgende Schritte: Zunächst

wird ein Fremdstoff eines ersten Leitfähigkeitstyps auf entgegengesetzten Seiten einer elektrisch loitenden Übertragungsgatezone und in ausgewählten Bereichen eingeführt, um dadurch räumlich voneinander getrennte Source- und Drain-Zonen in der Nachbarschaft der Übertragungsgatezone sowie mindestens eine Bitleitungszone in den ausgewählten Bereichen zu bilden; die Bitleitungszone wird mit der Drain-Zone verbunden; es wird eine erste elektrisch leitende Platte ausgebildet, die nur mit der Source-Zone verbunden ist und die ganze Übertragungsgatezone sowie die, gesamte Source-Zone überlagert; dann wird eine Schicht aus Isoliermaterial über zumindest der ganzen ersten elektrisch leitenden Platte angebracht; und es wird eine zweite elektrisch leitende Platte oberhalb zumindest der ganzen ersten elektrisch leitenden Platte gebildet.

Im folgenden wird die Erfindung anhand der Zeichnungen erläutert. Es zeigen F i g. 1 einen Querschnitt eines Halbleiter-Substrats mit darüber lagerndem Siliziumdioxid und Siliziumnitrid, zur Veranschaulichung des Anfangsaufbaues für eine Ausführungsweise des Verfahrens gemäß der Erfindung;

F i g. 2 eine anschließende Querschnittsansicht nach der Ausbildung der Feldoxidzonen;

F i g. 3 ist eine weitere Querschnittsansicht nach der Bildung einer Bitleitungsbahn;

F i g. 4 ist eine darauf folgende Querschnittsansicht nach der Einführung von Fremdstoffen vom P-Leitfähigkeitstyp zur Einstellung der Schwellenspannung des auszubildenden MOS-Transistors und Aufbringung einer Schicht aus polykristallinem Silizium zur Bildung der Wortleitungsbahn und der Übertragungsgatezone;

F i g. 5 ist eine weitere Querschnittsansicht nach der Gestaltung der Wortleitung und der Übertragungsgatezonen sowie Einführung von Fremdstoffen vom N-Typ zur Bildung der Source- und Drain-Zonen;

F i g. 6 ist eine weitere Querschnittsansicht nach Ausbildung einer zweiten Schicht von polykristallinem Silizium, welche die untere Platte des Kondensators bei jeder RAM-Zelle bildet;

F i g. 7 ist eine weitere Querschnittsansicht nach der Ausbildung der dritten Schicht aus polykristallinem Silizium zur Bildung der oberen Platte für die Kondensatoren aller RAM-Zellen in dem Speicher-^ feld;

F i g. 8 ist eine Querschnittsansicht des fertiggestel1ten Halbleiteraufbaues; F i g. 9 ist eine Grundrißansicht zur Erläuterung eines Feldes von RAM-Zellen, die gemäß der

Erfindung hergestellt sind;

Fig. 10 ist ein elektrisches Schaltsehema einer einzelnen RAM-Zelle gemäß der Erfindung und erläutert die Beziehung zwischen der in den Figuren 1 bis 9 dargestellten Struktur und einer solche RAM-Zellen enthaltenden Schaltung.

Die Figuren 1 bis 9 erläutern ein Verfahren zur Herstellung einer Direktzugriffsspeicherzelle gemäß der Erfindung zusammen mit dem sich daraus ergebenden Aufbau. Wie in Fig. 1 gezeigt, ist auf einem Silizium-Halbleitersubstrat 10 vom P-Leitfähigkeitstyp mit einem spezifischen Widerstand von 6 bis 7 Ohm-cm eine erste verhältnismäßig dünne Schicht von Siliziumdioxid 12 gebildet. Das Siliziumdioxid 12 ist etwa 700 Angström dick und durch Erhitzen des Substrats 10 in einer Sauerstoff- und Wasserstoffatmosphäre auf eine Temperatur von 900⁰C für die Dauer von 3 0 Minuten hergestellt. Auf der Oberseite des Siliziumdioxids 12 ist eine Schicht 14 von Siliziumnitrid niit einer Dicke von annähernd 1500 Angström, vorzugsweise durch das Aufdampfverfahren aufgebracht. Über die Oberseite des Nitrids 14 ist durch bekannte Verfahren eine annähernd 12.500 Angström dicke Schicht eines Photoresists 16 aufgebracht. Gleichfalls mit bekannten Verfahren wird die Photoresistschicht 16 maskiert und so gestaltet, daß die Zonen 16a und 16b entstehen. Die Photoresistschichten

16a und 16b bewirken die Begrenzung der Feldoxidzonen, d.h. der Zonen mit relativ dickem Siliziumdioxid, das benutzt wird, um einzelne Vorrichtungen oder Gruppen von Vorrichtungen gegenüber anderen Vorrichtungen elektrisch zu isolieren.

Diejenigen Bereiche des Siliziumnitrids 14, die nicht durch die Maske 16 geschützt sind, werden dann unter Verwendung eines Plasma-Ätzverfahrens mit CF₄ Plasma entfernt. Dann wird Bor oder ein anderer Fremdstoff vom P-Leitfähigkeitstyp durch die Öffnungen in der Maskierungsschicht 16 implantiert, um die Feldimplantatzonen 18a, 18b und 18c, wie in Fig. 2 gezeigt, zu bilden. Diese Feldimplantatzonen 18 haben eine Fremdstoffkonzentration der Größenordnung von 2,5 χ 10 Atomen pro ecm und werden durch einen Ionenimplantationsprozeß gebildet, bei dem die Implantationsenergie 75 kEV beträgt. Der sich so ergebende Aufbau wird dann einer relativ lang dauernden thermischen Oxidation unterworfen, etwa 6 1/3 Stunden bei 950⁰C, um Zonen aus Siliziumdioxid 21a, 21b und 21c zu bilden, alle wie in Fig. 2 gezeigt. Während dieses Prozesses hebt das aus der Oxidation des Siliziumsubstrats gebildete Siliziumdioxid die Nitridschicht 14 in der in Fig. 2 dargestellten Art und Weise. Die endgültigen Siliziumdioxid-Feldzonen 21 sind annähernd 8250 Angström dick.

Dann wird die Maske 16 entfernt und es wird eine neue Maske 23 gebildet, gleichfalls unter Benutzung photolithographischer Verfahren. Die neue Maske 23 sowie die bei dieser Verfahrensstufe darunter liegende Struktur sind in Fig. 2 gezeigt. Bei der bevorzugten Ausführungsweise ist die Maske 23 gleichfalls mit Photoresist gebildet und etwa 12.500 Angström dick. Wie aus den folgenden Verfahrensstufen hervorgeht, wird die Maske 23 dazu benutzt, um die örtliche Lage der Bitleitbahnbereiche festzulegen.

Als nächstes werden, wie in Fig. 3 gezeigt, und unter Benutzung des gleichen Plasma-Prozesses wie oben in Verbindung mit der Entfernung der Nitridschicht 14 in Fig. 1 beschrieben, die freigelegten Teile der Nitridschicht 14 in Fig. 2 entfernt. Die darunter liegende relativ dünne Schicht von Silizium-^ dioxid 12 wird gleichfalls entfernt, beispielsweise durch Naßätzung.

Unter Verwendung von Ionenimplantation wird Arsen oder ein anderes geeignetes Dotierungsmittel vom N-Leitfähigkeitstyp über die Öffnung in der Maske 23 in das Substrat 10 eingeführt. Bei der bevorzugten Ausführungsweise wird Arsen mit einer Implantationsenergie von 40 kEV eingeführt, um eine Fremdstoffkonzentration von 5 χ 10 Atomen pro ecm in dem Substrat zu erzeugen. Die resultierende Bit-

leitbahnzone 25 ist im Querschnitt in Fig. 3 gezeigt. Im allgemeinen stellen die Bitleitbahnen eine Verbindung zu jedem Transistor in dem Substrat her wie es in Fig. 9 gezeigt ist und werden gewöhnlich orthogonal zu den Wortleitbahnen ausgebildet. Dann wird die Halbleiterstruktur bei 95O⁰C 60 Minuten lang in Dampf reoxidiert, um eine relativ dicke Schicht von Siliziumdioxid 27 über der Bitleitbahnzone 25 und zwischen den Feldoxidzonen 21b und 21a zu bilden, wie in Fig. gezeigt. Dieses relativ dickere Siliziumdioxid 27 und das Arsenimplantat erlauben die Aufbringung von elektrisch leitendem Material auf die Oberseite der Bitleitung 25,ohne unerwünschte Gate-Zonen von Transistoren zu bilden. Die vergrabenen Bitleitbahnen beseitigen ferner die Notwendigkeit vertikaler Sprünge oder anderer "Brücken" über die Bitleitbahnen. Das äußere Erscheinungsbild der Struktur nach der Formierung des Siliziumdioxids 27 ist in Fig. 3 gezeigt.

Die Siliziumnitridschicht 14 und die Siliziumdioxidschicht 12 werden dann von der Oberfläche der Struktur entfernt. Danach wird die Struktur auf 900⁰C für 98 Minuten erhitzt, um eine Schicht von Siliziumdioxid 30 über die Oberfläche des Substrats zwischen den Feldoxidzonen 21b und 21c zu bilden, die dann etwa 300 Angström dick ist. Das Siliziumdioxid 30

ist das Gate-Oxid für einen MOS-Transistor, der in diesem Bereich gebildet wird. Ein ausgewählter Fremdstoff vom P-Leitfähigkeitstyp wie Bor wird dann in die Zone zwischen dem Siliziumdioxid 21b und 21c eingeführt. Bei der bevorzugten Ausführungsweise wird eine Bor-Fremdstoffkonzentration von 6 χ 10 Atomen pro ecm erhalten, wobei eine Implantationsenergie von 50 kEV aufgewendet wird. Diese Fremdstoffe bilden die Zone 32, die in Fig. 4 gezeigt ist. Die Fremdstoffkonzentration der Zone 3 2 wird so gewählt, daß die gewünschte Schwellenspannung des zu bildenden MOS-Transistors erreicht wird, die mit den Kondensatoren die Direktzugriffsspeicherzellen bildet.

Eine Schicht von polykristallinem Silizium wird danach auf der Oberfläche des Plättchens gebildet wie in Fig. 4 gezeigt. Bei der bevorzugten Ausführung wird polykristallines Silizium 35 unter Verwendung eines bekannten chemischen Aufdampfverfahrens bis zu einer Dicke von etwa 5500 Angström aufgebracht. Die Rückseite des Plättchens wird dann geätzt, um das Polysilizium von der Rückseite zu entfernen.

Das polykristalline Silizium 35 wird dann durch Einführen von Fremdstoff vom N-Leitfähigkeitstyp, z.B. Phosphor, dotiert, um seinen spezifischen Widerstand auf 20 Ohm-cm zu senken.

In Fig. 4 ist auch eine Photoresistschicht 36, annähernd 12.500 Angstrom dick, auf der Oberseite des Plättchens aufgebracht und in üblicher Weise gestaltet, um die Zonen 36a, 36b und 36c abzugrenzen. Die Photoresistschicht 36 wird auf der polykristallinen Siliziumschicht 35 verbleiben gelassen, wo immer die Schicht 35 verbleiben soll. Die exponierten Bereiche der Schicht 35 werden dann beseitigt, wobei in der Regel ein Plasma mit Cl„ und SF_r benutzt wird.

Die Markierungsschicht 3 6 wird dann von der Struktur entfernt und eine relativ dünne Schicht von Siliziumdioxid (nicht dargestellt) wird durch Erhitzen des Substrats für 36 Minuten auf 900⁰C gebildet. Diese relativ dünne Schicht von Siliziumdioxid bedeckt das Substrat in den Bereichen des Substrats, welche als Source und Drain des MOS-Transistors wirken und soll das einkristalline Silizium schützen. Dann wird Fremdstoff vom N-Leitfähigkeitstyp, vorzugsweise Arsen, implantiert, um die Squrce/Drain-Zonen auf jeder Seite der Übertragungsgatezone 35b zu bilden wie in Fig. 5 gezeigt. Bei der bevorzugten Ausführung werden die Source/Drainbereiche durch Ionenimplantation bei einer Energie von 50 kEV gebildet, um eine Fremdstoffkonzentration von 5 χ 10 Atomen pro ecm zu erzeugen. Im allgemeinen werden die Drain-Zonen für jeden Transistor in die Oberfläche des Plättchens auf

einem Flächenbereich in der Nachbarschaft eines der Bitleitungsbereiche 25 implantiert. Somit diffundieren während des anschließenden thermischen Herstellungsvorganges die Fremdstoffe in der Bitleitung und in dem Drain seitlich sowie auch tiefer in das Plättchen. Durch geeignete Wahl der planaren Lage der Bitleitungen und der Drain-Zonen verursacht diese laterale Diffusion, daß die beiden Zonen sich miteinander vereinigen und dabei die Drain-Zonen mit den Bitleitungen verbinden. Wie aus dem vorstehenden hervorgeht, können die Bitleitungen und die Drain-Zonen beliebig geformt werden. Ihre Gestalt in der bevorzugten Ausführungsform ist am deutlichsten in der Grundrißansicht der Struktur in Fig. 9 zu sehen.

Über der aufgedampften Siliziumdioxidschicht wird durch Erhitzen der Struktur auf 950⁰C für 13 Minuten eine Isolierschicht gebildet, um eine Zwischenpolysiliziumdioxidschicht 40 zu erzeugen wie ebenfalls in Fig. 5 gezeigt. Bei der bevorzugten Ausführung ist die Siliziumdioxidschicht 40 3000 Angström dick.

Eine Schicht aus Photoresist 42 wird über der Oberseite der ganzen Struktur aufgebracht, vorzugsweise bis zu einer Dicke von 12.500 Angström. Die Photoresistschicht 42 wird entsprechend gestaltet und von der Zone 43 entfernt, wo ein elektrischer

Kontakt zu der Source-Zone 38b gewünscht wird. Die Gestalt der Struktur in diesem Stadium des Verfahrens ist in Fig. 5 gezeigt.

Die Maske 42 wird entfernt und wie in Fig. 6 gezeigt eine zweite Schicht von polykristallinem Silizium 45 auf der Gesamtfläche der Struktur bis zu einer Dicke von etwa 1700 Angström aufgebracht. Das polykristalline Silizium 45 wird dann dotiert unter Verwendung eines Arsen-Implantats bei 80 kEV bis zu einer Konzentration von 8 χ 10 Atomen pro ecm, um die elektrische Leitfähigkeit der Schicht zu verbessern. Eine Photoresistschxcht 48 wird dann auf der ganzen Oberseite der Struktur aufgebracht und so gestaltet, daß durch sie die obere Elektrode des Speicherkondensators begrenzt wird, z.B. durch ihre allgemeine Entfernung von der Oberseite der Bitleitung 25 und der Drain-Zone 38a wie in Fig. 6 gezeigt. Die zweite Schicht aus polykristallinem Silizium wird dann von diesen freigelegten Bereichen entfernt, wobei der gleiche Plasmaprozeß wie oben in Verbindung mit der ersten Schicht des polykristallinen Siliziums beschrieben benutzt wird. Das Aussehen der Struktur bei diesem Verfahrensstadium ist in Fig. 6 dargestellt.

Eine Grundrißansicht der Struktur, welche das Ausmaß der Zonen aus polykristallinem Silizium ver-

anschaulicht, ist in Fig. 9 gezeigt. Jede Zone aus elektrisch leitendem polykristallinem Silizium wirkt als untere Kondensatorplatte für die entsprechende Direktzugriffsspeicherzelle. Wie ersichtlich, ist die spezielle Lage jeder Platte in Bezug auf die darunter liegende Struktur unerheblich mit Ausnahme davon, daß die Platte in elektrischem Kontakt mit einem Schalter steht, d.h. der Source-Zone einer entsprechenden MOS-Vorrichtung. Zumindest bis zu diesem Ausmaß sind die Umgrenzungen jeweils einer Platte des Kondensators beliebig. Zum Beispiel können gewünschtenfalls alle oberen Platten von Kondensatoren in dem Speicherfeld um einen beliebigen Winkel aus ihrer Lage in Fig. 9 verdreht sein. Die Abmessungen der unteren Platte jeweils eines Kondensators werden bestimmt durch die Mindestleitungsbahnbreite, die notwendig ist, um zu gewährleisten, daß keine Platte eine der benachbarten Platten berührt .

Nach Beseitigung der Maske 48 und unter Anwendung eines chemischen Aufdampfverfahrens werden annähernd 3 00 Angström von Siliziumnitrid auf der ganzen Oberseite der Struktur aufgebracht, um die Schicht 50 zu bilden, die in Fig. 7 gezeigt ist. Die Struktur wird dann erhitzt, um jede zweite Schicht von polykristallinem Silizium, die als Ergebnis von

Löchern in dem Nitrid 50 freigelegt ist, zu reoxidieren. Die Reoxidation füllt jeweils solche Löcher mit Siliziumdioxid und verhindert Kurzschlüsse, die anderenfalls zwischen den darüber liegenden Schichten und der zweiten Schicht des Polysiliziums 45 auftreten würden. Auf der ganzen Oberseite des Siliziumnitrids 50 (und allem Siliziumdioxid, das während der Reoxidation gebildet wird) wird eine dritte Schicht von polykristallinem Silizium 53 annähernd 3300 Angström dick aufgebracht, wobei gleichfalls chemische Aufdampfverfahren benutzt werden. Die dritte Schicht von polykristallinem Silizium 53 wird dann mit Phosphor dotiert, um seine Leitfähigkeit zu verbessern, und es wird wiederum eine Rückätzung durchgeführt, falls erwünscht. Eine weitere Schicht von Photoresist wird auf der Oberseite der Struktur aufgebracht und gestaltet, und polykristallines Silizium 53 bzw. Siliziumnitrid wird geätzt, wobei ein Plasma mit Cl^ und SF, benutzt wird. Im allgemeinen wird das polykristalline Silizium 53 und das Siliziumnitrid 50 auf der ganzen Oberfläche des Plättchens verbleiben gelassen mit Ausnahme von den Stellen, wo periphere Stromkreise zum Steuern des Direktzugriffszellenspeicherfeldes gewünscht werden. Da diese wohlbekannten peripheren Schaltungen nicht in jeder der _: Figuren gezeigt sind, werden das polykristalline

Silizium 53 und das Nitrid 50 an Ort und Stelle auf der ganzen Oberseite der dargestellten Struktur gezeigt.

Der Umstand, daß weder das Siliziumnitrid 50 noch die polykristalline Siliziumschicht 53 in ihren Konturen gestaltet zu werden brauchen, bildet einen wesentlichen Vorteil für das Verfahren und den Aufbau gemäß der Erfindung im Gegensatz zum Stand der Technik. Zahlreiche Probleme der bekannten Halbleiterherstellung, die sich aus den Schwierigkeiten hinsichtlich Stufendeckung, Randeffekten, Konturierung dünner dielektrischer Schichten, Randfeldern und anderen Erscheinungen ergeben, werden sämtlich vermieden. Die Verwendung einer Blanko-Isolierschicht und einer Blanko-Grundplatte für den Kondensator erlaubt eine Herstellung der größtmöglichen Kondensatoren für eine gegebene Zellengröße und beseitigt die Notwendigkeit, Maskierungs- und Gestaltungstoleranzen für die obere Platte und die Isolierschicht jedes Kondensators vorzusehen. Der Aufbau und das Verfahren gemäß dieser Erfindung erlauben die Gestaltung des Randes der oberen Platte und des dünnen Dielektrikums bei Annäherung an den Umfang des gesamten Direktzugriffsspeicherfeldes . Dies macht es möglich, die Zellengröße der einzelnen RAM-Zellen schrumpfen zu lassen und Speicher höherer Dichte herzustellen.

Die Herstellung der Kondensatorplatten oberhalb des Transistors oder einer anderen Schaltvorrichtung, die benutzt wird, um den Kondensator mit dem Datenweg zu verbinden, gestattet auch die Optimierung des dazugehörigen Halbleiterprozesses. Bei den Direktzugriffsspeicherzellen früherer Art wurde ein einzelnor Prozeß benutzt, um Transistoren und Kondensatoren herzustellen und eine Optimierung des Prozesses für beide Funktionen war nicht leicht möglich. Von besonderem Vorteil für den Herstellungsprozeß gemäß dieser Erfindung ist die Möglichkeit der Verwendung eines optimalen Transistorherstellungsverfahrens mit weniger Rücksichtnahme auf die Auswirkung dieses Prozesses auf die Herstellung von Kondensatoren. Im Gegensatz zum Stand der Technik ermöglicht das Herstellungsverfahren gemäß der Erfindung die Herstellang von Kondensatoren nach der Herstellung der Transistoren und die Verwendung günstigerer Verfahren für beide.

Wie als nächstes»in Fig. 8 gezeigt, wird eine Schicht aus Siliziumdioxid 60 mit einer Dicke von etwa 9800 Angström auf der Oberseite des Plättchens aufgebracht. Diese Schutzschicht wird verdichtet durch Erhitzen auf 900°C für 20 Minuten. Eine weitere in den Figuren nicht dargestellte Maske wird auf

der Oberseite des Plättchens angeordnet und so ge-

staltet, daß solche Bereiche freigelegt sind, an denen ein metallischer Kontakt erwünscht ist, z.B. Zonen mit N+Leitfähigkeit oder Polysilizium. Bei der bevorzugten Ausführungsform soll ein metallischer Kontakt zu der ersten Schicht von polykristallinem Silizium in periodischen Intervallen hergestellt werden, um deren Widerstand herabzusetzen. Unter Verwendung eines Plasmas, das CHF., enthält, wird Vapox 60 geätzt, ebenso wie es erforderlich ist, in den darunter liegenden Schichten um die gewünschten Teile der ersten Schicht von polykristallinem Silizium 35 oder die N+Zonen oder die dritte Schicht von Polysilizium freizulegen wie es bei peripheren Stromkreisen erforderlich ist. Diese Maske wird dann entfernt, und es wird ein Kontaktdiffusionsschritt durchgeführt, um den Kontaktwiderstand zu erniedrigen.

Dann wird eine Aluminiumlegierung mit 1,5 % Silizium über die ganze Oberseite des Plättchens gesprüht und damit eine annähernd 12.000 Angström dicke Schicht 62 erzeugt. Die Schicht 62 wird dann maskiert und geätzt und es werden bekannte photolithographische Verfahren benutzt, um die gewünschten Zonen aus Metall 62a, 62b und 62c wie in Fig. 8 gezeigt zu erzeugen. Die Metallschicht wird dann durch Aufheizen auf eine Temperatur von 500⁰C für 3 0 Minuten legiert. Von besonderem Vorteil für

das Herstellungsverfahren und den Aufbau gemäß der Erfindung ist die Fähigkeit,jede gewünschte darunter liegende Schicht von polykristallinem Silizium durch erneutes Anbringen des elektrischen Kontaktes an solche Schichten kurzzuschließen. Wie aus Fig. 9 zu ersehen, können Wege durch ^:das überlagernde Material hindurch zum Kurzschließen entweder der Bitleitungen oder der Wortleitungen, wie gewünscht, hergestellt werden. Eine solche Flexibilität ist bei den Zellen bekannter Art nicht möglich.

Fig. 8 zeigt auch die vollständige Ansicht der Direktzugriffsspeicherzelle nach der bevorzugten Ausführungsform der Erfindung. Wie Fig. 8 zeigt, enthält die Zelle eine Übertragungsgatezone 35b bzw. Source- und Drain-Zonen 38b und 38a sowie eine vergrabene Bitleitung, die dazu dient, die Anschlüsse an die Drains einer gewünschten Zahl von RAM-Zellen herzustellen. Durch die Kombination der zweiten Schicht aus polykristallinem Silizium 45 mit der in dichtem Abstand befindlichen aber elektrisch getrennten dritten Schicht aus polykristallinem Silizium 53 wird ein Kondensator gebildet. Das Metall 62 dient zum Kurzschließen der ersten Schicht aus Polysilizium in gewünschten Intervallen, um den Gesamtwiderstand , d<;r Wortleitungen zu verringern.

Fig. 9 ist eine Grundrißansicht des in Fig. 8 gezeigten Aufbaues zusammen mit verschiedenen um-

gebenden Direktzugriffsspeicherzellen, die auf demselben Substrat hergestellt sind. Fig. 9 zeigt,wie die im Querschnitt in Fig. 8 gezeigte Zellenausbildung angeordnet werden kann, um einen Direktzugriffsspeicher mit sehr hoher Speicherdichte zu schaffen. Wie Fig. zeigt, überschreitet eine Reihe von Bitleitungen die Struktur von einer Seite zur anderen, wobei sich periodisch Stümpfe 25a von den Bitleitungen 25 aus erstrecken, welcher die später gebildeten Drain-Zonen 38a von Transistorpaaren berühren. Eine Reihe von Wortleitungen 35 aus polykristallinem Silizium überschreiten die Struktur von oben nach unten und sind bei der bevorzugten Ausführungsform von einer Metallleitung 62 überlagert. Periodische Kurzschlüsse zwischen den Metalleitungen 62 und den Leitungen aus Polysilizium vermindern den effektiven Widerstand der Gesamtstruktur. Ihre Zahl wird bestimmt durch die gewünschten Verzögerungen der aus Polysilizium bestehenden Wortleitungen der ersten Schicht. Die Kurzschlüsse werden durch Einätzen von Öffnungen in das dielektrische Material hergestellt, das die dritte Schicht aus Polysilizium 53 überlagert.

Wo immer das Gate-Oxid genügend dünn ist und eine der Polysilizxumlextungen 3 5 das Substrat zwischen Source- und Drain-Zone 38a bzw. 38b kreuzt, wird eine Übergangsgatezone 35b gebildet. Die zweite

Schicht aus polykristallinem Silizium 45c ist über effektiv der gesamten Zellenfläche angeordnet. Sechs solche Platten aus polykristallinem Silizium 45 sind in Fig. 9 gezeigt. Quer über die ganze Oberseite der Struktur und daher nicht in Fig. 9 gezeigt, sind die dünnen Schichten aus Siliziumnitrid 50 und die dritte Schicht aus polykristallinem Silizium 53, welche eine gemeinsame dielektrische und Grundplatte für alle Speicherkondensatoren auf der Unterlage bilden. Fig. 10 ist ein elektrisches Schaltschema der Direktzugriffsspeicherzelle wie sie im Querschnitt in Fig. 8 und im Grundriß in Fig. 9 dargestellt ist. Die Schaltungskomponenten von Fig. 10 entsprechen denjenigen in den anderen Figuren und sind mit denselben Bezugsziffern versehen. Fig. 10 zeigt, daß die Wortleitung eine Schicht aus polykristallinem Silizium 35b und aus Metall 62 enthält; die Bitleitung besteht aus einer implantierten Zone 25; und die obere Platte des"'Speicherkondens.ators besteht zusammen mit der Energiespeiseleitung aus der dritten Schicht aus polykristallinem Silizium 53. Der Schalter zum Anschluß des kapazitiven Speichers an die Bitleitung enthält die aus polykristallinem Silizium bestehende Gate-Zone 35b sowie die Drain- und Source-Zone 38a bzw. 38b eines MOS-Transistors. Das Oxid 30 der Gate-Zone trennt die

erste Schicht aus Polysilizium von der Source- und Drain-Zone. Die mit der Source gekoppelte Kondensatorplatte besteht aus der zweiten Schicht aus polykristallinem Silizium 45c. Wie schon gesagt, wird die erste Schicht von polykristallinem Silizium für die Übertragungsgatezonen benutzt, während die zweite und dritte Schicht dazu dienen, Speicherkondensatoren zu bilden, die oberhalb der Schaltvorrichtungen angeordnet sind. Bei der bevorzugten Ausführungsform wird das Metall nicht direkt in der Speicherzelle für direkten Zugriff benutzt, sondern es berührt die Wortleitungen in periodischen Intervallen auf dem ganzen Speicherzellenfeld. Dies ermöglicht die Fabrikation von Wortleitungen aus einem polykristallinem Silizium, die eine sehr kurze RC-Verzögerung haben. Da bei der bevorzugten Ausführungsform ein besonderes Implantat dazu benutzt wird, die Bitleitungen herzustellen und darauf die Bildung einer dicken Schicht aus Siliziumdioxidschicht folgt, kreuzen die polykristallinen Wortleitungen die Bitleitungen, ohne Gate-Zonen entstehen zu lassen. Die Speicherfläche des jeder Zelle zugeordneten Kondensators nimmt im wesentlichen die ganze Zellenfläche ein, womit für eine verbesserte Leistungsfähigkeit im Vergleich zu den bereits bekannten Strukturen gesorgt ist. Außerdem ergibt die Struktur und das Herstellungsverfahren gemäß der Er-

findung eine wesentlich flachere Oberflächengestaltung oder Topographie, die leichter und zuverlässiger durch überlagernde Schichten überquert werden kann. Hierdurch wird für verbesserte Ausstoßziffern an brauchbaren Einheiten und für eine Senkung der Kosten gesorgt.

Mit dem vorstehenden wurde eine Beschreibung der bevorzugten Ausführungsform der dynamischen Direktzugriffsspeicherzelle gemäß der Erfindung und eines Verfahrens zu ihrer Herstellung gegeben. Es wurden besondere Zeiten, Temperaturen, Dicken, Leitfähigkeitstypen und zahlreiche andere Einzelheiten angegeben, um die Art und Weise der Herstellung der Struktur und deren Beschaffenheit zu erläutern; auf diese Einzelheiten ist jedoch die Erfindung nicht als beschränkt anzusehen. Zum Beispiel sind die Ausdrücke Source und Drain hier benutzt worden, um bestimmte Elektroden zu kennzeichnen wie dies an sich bekannt ist; diese Ausdrücke können aber auch austauschbar angewendet werden, je nach der elektrischen Vorspannung bzw. Vorbelastung der Zelle.

Außerdem kann das Verfahren, wenngleich es in Verbindung mit der Herstellung von Silizium-Gate-MOS-Vorrichtungen erläutert wurde, auch leicht in entsprechender Anpassung auf die Herstellung von Metall-Gate-MOS-Vorrichtungen angewandt werden. In solchen Ausführungen werden die Source/Drain-Zonen nicht not-

wendigerweise von selbst auf die Metall-Gates ausgerichtet sein. Sie können aber unter Verwendung der üblichen MOS-Technik hergestellt werden.

- Leerseite

Claims

O I P..-I NG. J. RICHTER " " P'A T E N'T A N W A. L T E ZÜGEL. VERTRETER BEIM EPA · PROFESSIONAL REPRESENTATIVES BEFORE EPO · MANDATAIRES AGREES PRES L1OEB 2OOO HAMBURG 36 g J|j[ \ fQ NEUER WALL 1O 'S" (O 4O) 34 OO 45/34 OO 56 TELEGRAMME: INVENTIUS HAMBURS TELEX 2163 551 INTU D UNSER ZEICHEN/OUR FILE N. 84205 W(M/ 1 β Anmelder: NATIONAL SEMICONDUCTOR CORPORATION, 2900 Semiconductor Drive, Santa Clara, Kalif.95051 (V.St.A.) Speicherzelle mit einem Halbleitersubstrat. Patentansprüche;

1. Speicherzelle mit einem Halbleitersubstrat, auf dem sich ein Datenleiterbereich zum übertragen von Daten befindet,

wobei eine Schaltvorrichtung mit dem Datenleiterbereich und einem Ladungsspeicher verbunden ist, um beide gewünschtenfalls miteinander zu verbinden, und wobei der Ladungsspeicher folgende Merkmale aufweist:

eine untere elektrisch leitende Zone, die mindestens zum Teil über der Schaltvorrichtung angeordnet ist,

eine obere elektrisch leitende Zone auf der dielektrischen Schicht und oberhalb des Datenleiterbereichs,

der Schaltvorrichtung und der unteren elektrischen leitenden Zone.

2. Speicherzelle für direkten Zugriff mit einem Halbleitersubstrat, räumlich voneinander getrennten Source- und Drain-Zonen von einem ersten Leitfähigkeitstyp in dem Substrat, einer elektrisch leitenden Übertragungsgatezone, die zwischen der Source- und der Drain-Zone angeordnet und von dem Substrat, der Source- und der Drain-Zone durch eine Schicht aus einem Isoliermaterial getrennt ist;

mit einem elektrischen Leiter, der an die Übertragungsgatezone angeschlossen ist und zum Zuführen von Steuersignalen dient;

mit einer Datenübertragungszone von dem ersten Leitfähigkeitstyp in dem Substrat, die sich bis zu der Drain-Zone erstreckt;

mit einer ersten elektrisch leitenden Platte, die oberhalb von Teilen des elektrischen Leiters, der gesamten Drain-Zone und der gesamten Übertragungsgatezone angeordnet und nur mit der Source-Zone elektrisch leitend verbunden ist; und

einer zweiten elektrisch leitenden Platte, ι die über dem gesamten Aufbau angeordnet und von der ersten leitenden Platte durch Isoliermaterial getrennt ist, so daß die erste und die zweite elektrisch leitende Platte einen Kondensator zur Spei-

cherung von Ladung bilden.

3. Verfahren zur Herstellung einer Direktzugriffsspeicherzelle auf einem Halbleitersubstrat, dadurch gekennzeichnet,

daß in das Substrat zunächst Fremdstoff von einem ersten Leitfähigkeitstyp auf einander entgegengesetzten Seiten einer elektrisch leitenden Übertragungsgatezone und in ausgewählten Bereichen eingeführt wird, um hierdurch je eine voneinander räumlich getrennte Source- und Drain-Zone in der Nachbarschaft der Übertragungsgatezone sowie mindestens eine Bitleiterzone in dem ausgewählten Bereich zu bilden, die mit der Drain-Zone verbunden ist;

daß eine erste elektrisch leitende Platte gebildet wird, die nur mit der Source-Zone verbunden ist und die gesamte Übertragungsgatezone und die gesamte Source-Zone überlagert;

daß eine Schicht aus einem Isoliermaterial über zumindest der ganzen ersten elektrisch leitenden Platte angebracht wird; und

daß eine zweite elektrisch leitende Platte oberhalb der gesamten ersten elektrisch leitenden Platte angebracht wird.