-
Die
Erfindung betrifft eine integrierte ferroelektrische Speicheranordnung
mit sogenannter "Chain"-Struktur sowie ein
Verfahren zur Herstellung derselben. Eine solche integrierte ferroelektrische Speicheranordnung
sowie ein Herstellungsverfahren dafür sind, z. B. aus
JP 2000-156 472 A bekannt, die der
nachveröffentlichten
US 6,198 652 B1 entspricht.
-
Eine
derartige spezielle Anordnung von Speicherzellen für ferroelektrische
Speicher wurde von D. Takashima et al. in einem Fachbericht: "High-Density Chain
Ferroelectric Random Access Memory (Chain FRAM)" in IEEE Journal of Solid State Circuits,
Band 33, Nr. 5, Mai 1998, Seite 787 und in einem weiteren Fachbericht "A sub-40 ns Random Access
Chain FRAM Architecture with a 7 ns Cell-Plate-Line Drive" in IEEE International
Solid-State Circuits
Conference, 1999 vorgeschlagen.
-
Beim
Aufbau von ferroelektrischen Speicherzellen nach dem sogenannten
Stackprinzip werden beide Kondensatorelektroden der Speicherzellen
direkt mit den entsprechenden Source-/Draingebieten der zugehörigen Auswahltransistoren
im Substrat verbunden. Diese Anordnung ist sehr platzsparend, im
Gegensatz zu sogenannten Offset-Zellen, bei denen der Kondensator
neben und nicht über
dem Transistor liegt und die Kondensatorelektroden über je eine
Metallebene angeschlossen werden müssen.
-
Bei
Chain FRAMs müssen
aufgrund der Anordnung der Speicherzellen sowohl zwischen unterer Kondensatorelektrode
und dem Substrat als auch zwischen oberer Kondensatorelektrode und
dem Substrat elektrische Kontakte in Form sogenannter Kontaktplugs
hergestellt werden. Da diese beiden Kontaktplugs Kontaktverbindungen
zu unterschiedlichen Elektrodenebenen herstellen müssen, können sie
nicht im selben Prozessschritt hergestellt werden. Insbesondere
der Kontaktplug zur oberen Kondensatorelektrode ist problematisch,
da unter der Kondensatorelektrode die isolierende ferroelektrische Schicht
liegt. Diese muss für
einen elektrischen Kontakt entfernt werden, was eine Lithographie
direkt auf der ferroelektrischen Schicht erfordert. Dies sollte
jedoch generell vermieden werden, da dadurch die Trennfläche zwischen
ferroelektrischer Schicht und oberer Kondensatorelektrode kontaminiert
werden kann, was die elektrischen Eigenschaften des Speicherkondensators
verschlechtert.
-
Die
beiliegende 3 zeigt eine kettenförmige Schaltungsanordnung
eines aus vier Speicherzellen <0>, <1>, <2> und <3> bestehenden Chain FRAMs,
wobei eine Speicherzelle aus einem ferroelektrischen Kondensator
Cferro und einem dazu parallel geschalteten
Auswahltransistor besteht und die Gateelektroden jedes Auswahltransistors
mit Wortleitungen WL0-WL3 verbunden sind. Eine solche Kette wird
durch einen gemeinsamen "Block
Select Transistor" mit
einem Auswahlsignal "BS" ausgewählt. Dessen
Drain oder Sourcebereich ist mit der Bitleitung BL verbunden. Selbstverständlich kann
auch eine andere Anzahl von Speicherzellen z.B. 2, 8, 16 oder 32
FRAM-Zellen zu einer Kette zusammengeschaltet werden.
-
Die 4a-4d zeigen
jeweils in Form einer schematischen ebenen Schnittdarstellung (4a)
und in Form von Querschnittsdarstellungen (4b-4d),
wie die Kontaktplugs bisher nach beim Anmelder üblichen Methoden hergestellt
wurden.
-
Zunächst zeigt 4c den
Schichtaufbau mit planaren Speicherkondensatoren, wobei deren obere
Elektrodenplatte mit der Bezugszahl 2, deren untere Elektrodenplatte
mit 4 und deren ferroelektrische Schicht mit 3 bezeichnet
sind. Die Querschnittsdarstellung in 4d zeigt
den Aufbau mit Speicherkondensatoren mit dreidimensionaler unterer
Kondensatorelektrode. Die untere Kondensatorelektrode besteht aus
einem pla naren Elektrodenstreifen 4s und einer höckerartigen
Erhebung 4. Die ferroelektrische Schicht 3 bedeckt
den Elektrodenstreifen 4s und die höckerartigen Erhebungen 4,
während
die obere Elektrodenplatte 2 in dreidimensionaler Ausbildung
die höckerartige
Erhebung 4 der unteren Kondensatorelektrode bedeckt.
-
Die 4a und 4b zeigen
in ebener Draufsicht und im Querschnitt eine Kette von zwei FRAM-Speicherzellen <0> und <1> mit dreidimensionalen
Speicherkondensatoren gemäß 4d.
Bei der Herstellung einer derartigen Speicherzellenkette werden
zuerst die Kontakte 5 zur unteren Kondensatorelektrode,
d.h. zum Elektrodenstreifen 4s geätzt und gefüllt; anschließend wird
die untere Kondensatorelektrode bestehend aus dem Elektrodenstreifen 4s und
der höckerartigen
Erhebung 4 abgeschieden, wobei die Kontaktplugs 5 elektrischen
Kontakt zum Substrat, d.h. zum Source-/Drainbereich des Auswahltransistors
ermöglichen. Über die
untere Kondensatorelektrode 4, 4s wird dann die
ferroelektrische Schicht 3 abgeschieden, welche im Bereich
der danach herzustellenden Kontaktplugs 6 zur oberen Kondensatorelektrode 2 wieder
entfernt werden muss (siehe die Isolierbereiche 9). Hierzu
ist eine Lithographie direkt auf dem Dielektrikum 3 notwendig. Anschließend wird
die obere Kondensatorelektrode 2 abgeschieden, wobei der
elektrische Kontakt durch den Kontaktplug 6 zum Substrat,
d.h. zum Source-/Drainbereich des zugehörigen Auswahltransistors hergestellt
wird. In 4a ist auch gezeigt, dass die
von einer Speicherzelle, z.B. <0>, belegte Grundfläche 10,5
F2 = 3 F × 3,5 F beträgt. F gibt
darin das minimale Featuremaß an.
In 4b sind die Wortleitungen WL mit der Bezugszahl 7 bezeichnet.
-
Zur
Herstellung des Kontaktplugs 6 zur oberen Kondensatorelektrode 2 muss
also die untere Elektrode, d.h. der Elektrodenstreifen 4s derselben und
das Dielektrikum in den mit 9 bezeichneten Bereichen um
den Kontaktplug 6 herum entfernt werden, so dass die nachfolgend
abgeschiedene obere Elektrode 2 einen elektrischen Kontakt
zu dem Plug 6 erhält.
Dies ist, wie erwähnt,
nachteilig, da die Grenzfläche
zwischen Dielektrikum und oberer Elektrode kontaminiert werden kann.
-
Bei
der in der oben zitierten JP 2000-156 472 A beschriebenen ferroelektrischen
Speicheranordnung ist für
die Herstellung des elektrischen Kontakts zwischen den oberen Kondensatorelektroden
und den Kontaktplugs, obwohl sie von oben hergestellt werden, eine
besondere Metallisierungsebene erforderlich, die in 36 dieser
Druckschrift eine interne metallische Verdrahtung ist. Speziell
zeigen die 36A bis 36D dieser
Druckschrift die bekannte ferroelektrische Speicheranordnung, die
für die
Verbindung der Plugs mit der oberen Kondensatorelektrode die gesonderte
Metallisierungslage benötigt. Ferner
fällt auf,
dass dieser Plug in zwei Prozessschritten hergestellt wird. Zunächst reicht
nämlich dieser
Plug gemäß 36B dieser Druckschrift von der Elektrode
des Auswahltransistors bis unter eine Schicht aus manokristalinem
epitaktisch gewachsenem Si. Diese Si-Schicht wird dann in einem Ätzschritt
zusammen mit den darüberliegenden
ferroelektrischen Kondensatorschichten und einer darüberliegenden
TiN-Schicht durchgeätzt. Das
dadurch entstandene Via (Kontaktloch) wird zunächst mit einer isolierenden
SiO2-Schicht ausgekleidet und anschließend mit
Wolfram gefüllt.
In diesem Zustand sind die obere Kondensatorelektrode und das darunterliegende
Dielektrikum des Speicherkondensators einer Speicherzelle noch nicht
strukturiert. Zur Verbindung des mit Wolfram gefüllten Vias mit der oberen Kondensatorelektrode
wird dann gemäß 36D dieser Druckschrift eine interne Verdrahtung
aus Wolfram durch Sputtern gebildet. Erst dann werden die obere Kondensatorelektrode,
das ferroelektrische Dielektrikum, die darüberliegende Barrieremetalllage
und die genannte innere Verdrahtung durch Lithographie und RIE-Ätzen gemustert.
-
Eine
weitere Ferroelektrische Speicheranordnung und ein Herstellungsverfahren
dafür ist
aus
DE 199 29 308
C1 bekannt.
-
Bei
diesem Verfahren werden einstückige Kontaktplugs
gebildet, die die obere Kondensatorelektrode von oben kontaktieren,
jedoch zwischen strukturierten, oberen Elektroden und zwischen strukturierten
Dielektrikumsbereichen verkaufen.
-
Es
ist Aufgabe der Erfindung, ein Verfahren zur Herstellung einer integrierten
ferroelektrischen Speicheranordnung und eine integrierte ferroelektrische
Speicheranordnung so anzugeben, dass eine Strukturierung des Dielektrikums
vor dem Abscheiden der oberen Kondensatorelektrode nicht notwendig
ist.
-
Gemäß einem
ersten wesentlichen Aspekt wird die obige Aufgabe gelöst durch
eine integrierte ferroelektrische Speicheranordnung, bei der in
Speicherzellen ferroelektrische Speicherkondensatoren, die eine
untere, eine ferroelektrische Schicht darüber und darüber eine obere Kondensatorelektrode
aufweisen, über
Auswahltransistoren in einem Substrat angeordnet sind, die unteren
Kondensatorelektroden der Speicherzellen durch jeweils erste Kontaktplugs jeweils
mit einem Source-/Draingebiet
eines zugehörigen
Auswahltransistors im Substrat verbunden sind und die oberen Kondensatorelektroden
der Speicherzellen durch jeweils einstückige zweite Kontaktplugs jeweils
mit dem anderen Source-/Draingebiet des zugehörigen Auswahltransistors verbunden
sind, wobei die zweiten Kontaktplugs, jeweils ein durch die obere Kondensatorelektrode,
die ferroelektrische Schicht und durch die untere Kondensatorelektrode
oder zwischen den unteren Kondensatorelektroden hindurchgehendes
Kontaktloch mit einem leitenden metallischen Kontaktmaterial füllen, und
wobei das die zweiten Kontaktplugs bildende Kontaktmaterial selbst
die obere Kondensatorelektrode von oben kontaktiert. Des weiteren
wird die obige Aufgabe gemäß einem
zweiten wesentlichen Aspekt gelöst durch
ein Verfahren zur Herstellung einer integrierten ferroelektrischen
Speicheranordnung, bei dem in Speicherzellen ferroelektrische Speicherkondensatoren
die eine untere Kondensatorelektrode eine ferroelektrische Schicht
darüber
und darüber
eine obere Kondensatorelektrode aufweisen, über Auswahltransistoren in
einem Substrat angeordnet werden und die unteren Kondensatorelektroden
jeder Speicherzelle durch erste Kontaktplugs jeweils elektrisch
mit einem Source-/Draingebiet eines zugehörigen Auswahltransistors verbunden
werden und die oberen Kondensatorelektroden Speicherzellen durch
jeweils einstückige
zweite Kontaktplugs jeweils mit dem anderen Source-/Draingebiet
des zugehörigen
Auswahltransistors verbunden werden, wobei in einem ersten Schritt
zunächst
die ersten Kontaktplugs hergestellt werden, in einem zweiten Schritt
die obere und untere Kondensatorelektrode und die ferroelektrische
Schicht der Speicherkondensatoren jeder Speicherzelle hergestellt
werden, in einem dritten Schritt zur Bildung der zweiten Kontaktplugs
jeweils ein Kontaktloch durch die obere Kondensatorelektrode und
die ferroelektrische Schicht bis zum Substratbereich des zugehörigen Auswahltransistors
von oben geätzt
wird, sodass die obere Kondensatorelektrode und die ferroelektrische
Schicht das Kontaktloch ringförmig
umgeben, und in einem vierten Schritt die im dritten Schritt für die zweiten
Kontaktplugs hergestellten Kontaktlöcher mit einem gut leitenden
metallischen Kontaktmaterial ausgefüllt werden, das selbst die
obere Kondensatorelektrode des jeweiligen Speicherkondensators von
oben kontaktiert.
-
Nachstehend
wird das erfindungsgemäße Herstellungsverfahren
und eine in dieser Weise hergestellte integrierte ferroelektrische
Speicheranordnung in Ausführungsbeispielen
anhand der Zeichnung näher
beschrieben.
-
1a, 1b, 1c und 1d zeigen jeweils
in schematischer ebener Draufsicht und im Querschnitt ein erstes
und zweites Ausführungsbeispiel
einer mit dem erfin dungsgemäßen Herstellungsverfahren
hergestellten integrierten ferroelektrischen Speicheranordnung,
wobei 1a und 1b eine
Kette mit planaren Kondensatoren und 1c und 1d eine
Kette mit dreidimensionalen Kondensatoren zeigen,
-
2a, 2b und 2c zeigt
in schematischer planarer Draufsicht und im Querschnitt jeweils ein
drittes und viertes Ausführungsbeispiel
einer mit dem erfindungsgemäßen Herstellungsverfahren
hergestellten integrierten ferroelektrischen Speicheranordnung,
-
3 zeigt
die bereits diskutierte, dem Stand der Technik entsprechende, Schaltungsanordnung
einer FRAM-Kette aus vier im Stack angeordneten ferroelektrischen
Speicherzellen und
-
4a, 4b, 4c und 4d zeigt das
bereits diskutierte bislang übliche
Herstellungsverfahren einer integrierten ferroelektrischen Speicheranordnung.
-
1a und 1b zeigen
jeweils in schematischer ebener Draufsicht und im Querschnitt eine mit
dem erfindungsgemäßen Verfahren
hergestellte Kette ferroelektrischer Speicherzellen 10 und 11 mit planaren
Kondensatoren, die bei diesem Ausführungsbeispiel aus einer ebenen
oberen Kondensatorelektrode 12, einer ebenen ferroelektrischen
Schicht 13 und einer ebenen unteren Kondensatorelektrode 14 bestehen.
Die untere Kondensatorelektrode 14 ist durch einen Kontaktplug 15 (erster
Kontaktplug) mit einem Substratbereich, d.h. einem Drain- oder Sourcebereich
eines zugehörigen
(nicht gezeigten) Auswahltransistors verbunden. Das heißt, dass
beim Herstellungsprozess zuerst, wie im Stand der Technik, der erste
Kontaktplug 15 zur unteren Kondensatorelektrode 14 hergestellt
wird und dann der gesamte Kondensator aus der unteren Kondensatorelektrode 14,
der ferroelektrischen Schicht 13 und der oberen Kondensatorelektrode 12 in
dieser Reihenfolge herge stellt werden. Eine Strukturierung der ferroelektrischen
Schicht 13 vor dem Abscheiden der oberen Kondensatorelektrode 12 ist
nicht nötig.
-
Erfindungsgemäß wird der
zweite Kontaktplug 16 von der oberen Kondensatorelektrode 12 zum
zugehörigen
Substratbereich von oben nach unten hergestellt, indem durch die
obere Kondensatorelektrode 12 und das Dielektrikum 13 hindurch
bis auf das Substrat geätzt
wird. Das so entstandene Kontaktloch wird mit einem elektrisch leitenden
metallischen Kontaktmaterial gefüllt,
das die obere Kondensatorelektrode 12 von oben aber nicht
von unten kontaktiert (siehe Pfeil U der die Richtung nach unten anzeigt).
Gegebenenfalls kann eine Planarisierung des Kontaktmaterials des
zweiten Kontaktplugs 16 mittels CMP erfolgen, wie in 1d.
Die Wortleitungen sind mit der Bezugszahl 17 bezeichnet.
-
Bei
der in 1c und 1d jeweils
in ebener Draufsicht und im Schnitt dargestellten zweiten Ausführungsform,
die eine Kette von ferroelektrischen Speicherzellen mit dreidimensionalen
Kondensatoren aufweist, werden dieselben Verfahrensschritte zur
Herstellung ausgeführt,
wie sie soeben anhand der 1a und 1b beschrieben
wurden. Jeder dreidimensionale Kondensator weist eine untere Kondensatorelektrode 24s, 24 auf,
die ihrerseits aus einem unteren Elektrodenstreifen 24s und
einer höckerartigen
Erhebung 24 besteht. Die ferroelektrische Schicht 23 bedeckt
den unteren Elektrodenstreifen 24s und die höckerartige
Erhebung 24 von oben, und die obere Kondensatorelektrode 22 liegt dreidimensional über der
ferroelektrischen Schicht 23, dort wo sie die höckerartige
Erhebung 24 überdeckt.
Bei der Herstellung der in 1c und 1d gezeigten
ferroelektrischen Speicherzellen 20 und 21 werden
zunächst
die ersten Kontaktplugs 25 zur Diffusionsbarriere 24s der
unteren Kondensatorelektrode und dann der gesamte Kondensator hergestellt. Anschließend werden
von oben Kontaktlöcher
durch die obere Elektrodenschicht 22, die Dielektrikumsschicht 23 und
gegebenenfalls durch den unteren Elektrodenstreifen 24s geätzt und
danach diese Kontaktlöcher
unter Bildung zweiter Kontaktplugs 26 zur oberen Kondensatorelektrode 22 mit
einem gut leitenden metallischen Material ausgefüllt. Die Wortleitungen sind
in 1d mit 27 bezeichnet.
-
In
den Ausführungsbeispielen
gemäß 1 ist der Abstand zwischen dem unteren
Elektrodenstreifen 14 bzw. 24S und dem zweiten
Kontaktplug zur oberen Elektrode 12 bzw. 22 so
groß angenommen
(typisch 0,5 F, d.h. 0,5 × minimum
feature size), dass eine Justage des Kontaktlochs problemlos möglich ist.
Gemäß 1c ist
die minimale Grundfläche
der Speicherzelle, wie im Stand der Technik 10,5 F2 =
3 F × 3,5
F.
-
In 2a, 2b und 2c sind
in ebener Draufsicht und im Querschnitt jeweils zwei selbstjustierende
Ausführungsbeispiele
erfindungsgemäßer FRAM-Zellen
gezeigt, bei denen sich die Grundfläche der Speicherzelle in einer
Richtung um 0,5 F verringert (2a). Verglichen
mit der im vorigen Ausführungsbeispiel
erreichten größeren minimalen Grundfläche der
Speicherzelle von 10,5 F2 bedeutet die Verringerung
in der einen Richtung um 0,5 F eine Verringerung der minimalen Grundfläche einer
Zelle auf 9 F2, d.h. um ca. 17 %.
-
2b zeigt
im Querschnitt FRAM-Speicherzellen 30 und 31 mit
dreidimensionalen Kondensatoren bestehend aus dem unteren Elektrodenstreifen 34s mit
der höckerartigen
Erhebung 34, einer ferroelektrischen Schicht 33 und
einer oberen Kondensatorelektrode 32. Die elektrische Isolation
zwischen dem erfindungsgemäß von oben
hergestellten zweiten Kontaktplug 36 und dem Elektrodenstreifen 34s ist
durch eine isolierende Abstandshalterschicht 38 gewährleistet,
die gleichzeitig für
die Selbstjustage bei der Herstellung des zweiten Kontaktplugs 36 zur oberen
Kondensatorelektrode 32 von oben sorgt.
-
2c zeigt
im Querschnitt ferroelektrische Speicherzellen 30a, 31a,
mit dreidimensionalen Kondensatoren bei denen die obere Kondensatorelektrode 32 und
die ferroelektrische Schicht 33 den Elektrodenstreifen 34s in
dem durch die Bezugszahl 32a angedeuteten Bereich überlappen
und ringförmig
um den zweiten Kontaktplug 36 herum liegen, so dass die
elektrische Isolation zwischen der oberen Kondensatorelektrode 32 und
dem Elektrodenstreifen 34s durch die ferroelektrische Schicht 33 selbst
erreicht ist. Die beiden in 2 dargestellten
Ausführungsformen
haben den Vorteil, dass die Lithographie für den zweiten Kontaktplug 36 relativ
unkritisch wird, da die Maskierung für die Ätzung des Kontaktlochs nicht
durch Photolack sondern durch die isolierende Abstandshalterschicht 38 bzw.
die strukturierten Kondensatorelektroden selbstjustierend ist.
-
Bei
den in 2 dargestellten ferroelektrischen
Speicheranordnungen werden die zweiten Kontaktplugs 36 zu
dem im Substrat liegenden Bereich des zugehörigen Auswahltransistors erfindungsgemäß auch von
oben hergestellt, wie dies vorstehend anhand der 1 beschrieben
wurde.
-
Dies
bedeutet, dass bei den beschriebenen Ausführungsbeispielen der erfindungsgemäßen integrierten
ferroelektrischen Speicheranordnungen der Herstellungsprozess durch
die vorgeschlagene spezielle Methode der Herstellung des zweiten
Kontaktplugs zur oberen Kondensatorelektrode des Speicherkondensators
von oben vereinfacht und eine Strukturierung der ferroelektrischen
Schicht vor dem Abscheiden der oberen Elektrode vermieden ist. Zusätzlich ist
bei den in 2 dargestellten beiden
Ausführungsbeispielen
der Erfindung durch die selbstjustierende Ätzung des Kontaktlochs die
Zellfläche
um ca. 17 % verringert.