JP4481464B2 - 半導体記憶装置及びその製造方法 - Google Patents
半導体記憶装置及びその製造方法 Download PDFInfo
- Publication number
- JP4481464B2 JP4481464B2 JP2000284710A JP2000284710A JP4481464B2 JP 4481464 B2 JP4481464 B2 JP 4481464B2 JP 2000284710 A JP2000284710 A JP 2000284710A JP 2000284710 A JP2000284710 A JP 2000284710A JP 4481464 B2 JP4481464 B2 JP 4481464B2
- Authority
- JP
- Japan
- Prior art keywords
- diffusion layer
- upper electrode
- layer
- gate
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 125
- 238000004519 manufacturing process Methods 0.000 title description 34
- 238000009792 diffusion process Methods 0.000 claims description 303
- 239000003990 capacitor Substances 0.000 claims description 111
- 239000000758 substrate Substances 0.000 claims description 76
- 238000002955 isolation Methods 0.000 claims description 53
- 239000000463 material Substances 0.000 claims description 3
- 239000010410 layer Substances 0.000 description 403
- 229910052751 metal Inorganic materials 0.000 description 237
- 239000002184 metal Substances 0.000 description 237
- 239000012535 impurity Substances 0.000 description 228
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 38
- 229920005591 polysilicon Polymers 0.000 description 38
- 230000015572 biosynthetic process Effects 0.000 description 11
- 238000005530 etching Methods 0.000 description 10
- 238000000034 method Methods 0.000 description 10
- 230000000694 effects Effects 0.000 description 9
- 239000007772 electrode material Substances 0.000 description 4
- 230000000737 periodic effect Effects 0.000 description 4
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 230000010354 integration Effects 0.000 description 3
- 229910004121 SrRuO Inorganic materials 0.000 description 2
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 239000005380 borophosphosilicate glass Substances 0.000 description 2
- 230000000295 complement effect Effects 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 239000011229 interlayer Substances 0.000 description 2
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 2
- 238000010187 selection method Methods 0.000 description 2
- 238000000926 separation method Methods 0.000 description 2
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical compound [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 2
- 108091008716 AR-B Proteins 0.000 description 1
- 229910015801 BaSrTiO Inorganic materials 0.000 description 1
- 102100040896 Growth/differentiation factor 15 Human genes 0.000 description 1
- 101000893549 Homo sapiens Growth/differentiation factor 15 Proteins 0.000 description 1
- CBENFWSGALASAD-UHFFFAOYSA-N Ozone Chemical compound [O-][O+]=O CBENFWSGALASAD-UHFFFAOYSA-N 0.000 description 1
- 208000034530 PLAA-associated neurodevelopmental disease Diseases 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 238000001505 atmospheric-pressure chemical vapour deposition Methods 0.000 description 1
- 230000022131 cell cycle Effects 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 230000010287 polarization Effects 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
- H10B53/30—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors characterised by the memory core region
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
- H01L27/105—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including field-effect components
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Semiconductor Memories (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は強誘電体キャパシタを有する半導体記憶装置に関し、特に高集積化された強誘電体メモリセルアレイを有する半導体記憶装置及びその製造方法に関わる。
【０００２】
【従来の技術】
強誘電体メモリセルは低消費電力を備えた高信頼性の不揮発性半導体記憶装置として開発されている。その中でセルトランジスタ（Ｔ）のソースドレイン間にキャパシタ（Ｃ）の両端をそれぞれ接続し、これをユニットセルとし、このユニットセルを複数直列に接続した型強誘電体メモリ（以下ＴＣ並列ユニット直列接続型強誘電体メモリと称する）が高集積化を備えた点で注目されている。このような不揮発性半導体記憶装置は例えば、図３４に回路構成が示される。
【０００３】
この半導体記憶装置の特徴は、１つのトランジスタと１つのキャパシタとが並列接続された単位を１メモリセルとしていて、メモリセルが複数個直列接続された構成となっている点にある。すなわち、メモリセルのキャパシタの下部電極がゲートに隣接したソース／ドレイン領域のいずれかに接続され、キャパシタの上部電極がソース／ドレインの他方に接続されて、メモリセルが構成されている。
【０００４】
この構成では、メモリセルの１ブロックは８又は１６ビットのユニットセルからなっている。各ブロックはビット線容量の増加やスイッチングトランジスタのオン抵抗の増加を考慮して電気的に切断される。このようなメモリセルの１ブロックは通常はブロック選択トランジスタにより切断動作が行われる。ここで、ビット線に接続されたキャパシタとは１ブロック内で反対側の端部のキャパシタにキャパシタを駆動するプレート線が配置されねばならない。
【０００５】
このような半導体記憶装置は例えば、D.Takashima et.al.,JSSCC,pp787-792,May,1998、米国特許第５９０３４９２号公報及び特開２０００−２２０１０号公報にも記載されている。
【０００６】
従来のＴＣ並列ユニット直列接続型強誘電体メモリを有する半導体記憶装置の構造は図３５から図４０に示される。図３５において、従来の半導体記憶装置のブロック選択回路周辺の上面図が示される。この図３５中で２本の平行する直線上の領域で示された２つのメモリセルブロック中にそれぞれ１つずつブロック選択回路が含まれている。図３５中で“Ｑ−Ｒ”線上の断面図が図３６に示される。
【０００７】
第１ブロック選択トランジスタはそれぞれ半導体基板１０３上に形成された第１ゲート１００、第１不純物拡散層１０１、第２不純物拡散層１０２を有している。第１ビット線コンタクト配線１０４が第１不純物拡散層１０１に接続されている。第１金属配線コンタクト１０５がビット線コンタクト１０４に接続されている。第２ビット線コンタクト配線１０６が第１金属配線コンタクト１０５に接続されている。ビット線１０７が第２ビット線コンタクト配線１０６に接続されている。
【０００８】
第１セルトランジスタは第２不純物拡散層１０２、それぞれ半導体基板１０３上に形成された第２ゲート１０８、及び第３不純物拡散層１０９を有し、ブロック選択トランジスタに隣接している。
【０００９】
第１キャパシタはそれぞれ第２不純物拡散層１０２及び第２ゲート１０８上方に形成された第１下部電極１１０、第１強誘電体膜１１２、第１上部電極１１３を有している。第１下部電極１１０はポリシリコンプラグ１１４を介して、第２不純物拡散層１０２に接続されている。コンタクトプラグ１１５は第３不純物拡散層１０９に接続されている。第１金属配線１１６はコンタクトプラグ１１５に接続されている。第１金属コンタクト１１７は第１上部電極１１３と第１金属配線１１６との間に形成され、接続されている。
【００１０】
第１セルトランジスタと第１キャパシタとで、第１のメモリセルを構成している。
【００１１】
第２セルトランジスタは第３不純物拡散層１０９、第３ゲート１１８、及び第４不純物拡散層１１９を有している。
【００１２】
第２キャパシタは第２ゲート１１８及び第４不純物拡散層１１９上方に形成された第２下部電極１１９と、この第２下部電極上に形成された第２強誘電体膜１２０と、この第２強誘電体膜１２０上に形成された第２上部電極１２１とを有している。第２下部電極１１９は第２ポリシリコンプラグ１２２を介して、第４不純物拡散層１１９に接続されている。第２金属コンタクト１２３は第２上部電極１２１と第１金属配線１１６との間に形成され、それらに接続されている。
【００１３】
第２セルトランジスタと第２キャパシタとで、第２メモリセルを構成している。
【００１４】
素子分離膜１２４は半導体基板１０３上に形成され、第１不純物拡散層１０１に近接している。
【００１５】
マイクロローディング効果により、第１上部電極１１３の断面形状が第２上部電極１２１と比較してダメージを受け、変化を被る。マイクロローディング効果は上部電極間の距離の差に基づいて生じる。特に、第１上部電極と他の隣接する上部電極との距離が第１上部電極と第２上部電極との距離と比べて大きくなっている。
【００１６】
メモリセル中では、各メモリキャパシタには周期的なパターンがあり、各メモリセルブロック中のメモリセル領域中の各上部電極間は等しい距離となっている。同様に下部電極もマイクロローディング効果を受け、その断面形状はブロック選択トランジスタ周辺で変化している。
【００１７】
マイクロローディング効果は０．３μｍ以下の設計寸法の場合に顕著である。他の部分と比べて、その寸法が異なる非周期的な個所で、レジストなどのマスク材を過剰にエッチングすることで、マスク形状が縮小してしまうことから生じる。
【００１８】
すなわち、エッチング工程で非周期的部分である上部電極では、周期的な部分の上部電極に比べて、エッチングスピードが変化している。このため、非周期的な部分の上部電極のためのレジスト端部は所定の形状から変形してしまう。メモリセルの終端では、上部電極パターンの開口部が比較的に大きくなってしまう。このため、メモリセルが等間隔となっているメモリセルブロック内の他の部分に比べて、その部分での望ましい加工形状を得ることが困難である。
【００１９】
ここで、２つのメモリセルブロックは２つのブロック選択トランジスタを間に挟んで、互いに対向して配置されている。各メモリセルブロック内のメモリセルブロックの終端にある上部電極間の距離は２つのブロック選択トランジスタの長さに相当し、メモリセルブロック内の通常のキャパシタ部分の上部電極間の距離の１．５倍に相当している。そのため、メモリセルブロック終端にある上部電極は他の通常の上部電極の７０％から９０％に縮小されている。
【００２０】
ここで、従来の強誘電体半導体記憶装置の製造工程中で、上部電極形成の状態を図４０に示す。図４０（Ａ）は上部電極材料上に所望の形状にパターニングしたレジストの上面図である。図中で左側２つのレジスト１９０、１９１はブロック選択トランジスタに面していて、他のレジスト１９２，１９３同士の間の離間距離Ｍよりも大きい離間距離Ｌをその相互間に有している。
【００２１】
この図４０（Ａ）の“Ｙ−Ｚ”線上の断面図が図４０（Ｂ）に示される。ここでは、下部電極材料１９４上に強誘電体膜１９５が設けられている、この強誘電体材料１９５上に上部電極材料１９６が設けられている。この上部電極材料１９６上に上部電極を形成するためのレジスト１９０，１９１，１９２，１９３が形成されている。
【００２２】
この図４０（Ａ）、（Ｂ）中で点線で示される部分は上部電極形成用レジストが余分にエッチングされている領域を示す。もし、等間隔で上部電極が形成されていれば、点線の部分は上部電極形成用レジストとして形成される領域である。
【００２３】
上部電極用レジストを形成後、各上部電極は各レジストを用いて形成される。上部電極形成後、強誘電体膜、下部電極が順に形成される。この製造順序のために、先に形成される上部電極は強誘電体膜および下部電極よりも小さくなっている。すなわち、強誘電体膜や下部電極の不要部分を上方から除去するために強誘電体膜上に上部電極の存在しない部分を設けておく必要があるために上部電極は強誘電体膜よりも小さく形成されている。
【００２４】
図３５中で、“Ｓ−Ｔ”線上での断面図は図３６に示される。図３７では図３６に示されるメモリセルブロックに隣接した別のメモリセルブロックである図３５中の“Ｕ−Ｖ”線上の断面が示される。このメモリセルブロックも同様にブロック選択トランジスタと、メモリセルを有している。
【００２５】
第２ブロック選択トランジスタはそれぞれが半導体基板１０３上に形成された第４ゲート１３０、第５不純物拡散層１３１,及び第６不純物拡散層１３２を有する。
【００２６】
第３ビット線コンタクト配線１３３は第５不純物拡散層１３１に接続されている。第２金属配線コンタクト１３４は第３ビット線コンタクト配線１３３に接続されている。第４ビット線コンタクト配線１３５は第２金属配線コンタクト１３４に接続されている。第２ビット線１３６は第４ビット線コンタクト配線１３５に接続されている。
【００２７】
素子分離絶縁膜１３７は半導体基板１０３上に第６不純物拡散層に隣接して形成されている。通過ワード線１００がこの素子分離絶縁膜１３７上に形成されていて、この通過ワード線１００は図３６に示されたメモリセルブロックではブロック選択トランジスタの第１ゲート１００となっている。
【００２８】
第３セルトランジスタはそれぞれが半導体基板１０３上に形成された第７不純物拡散層１３８、第５ゲート１０８、及び第８不純物拡散層１３９を有している。ここで、第７不純物拡散層１３８は素子分離絶縁膜１３７に接して設けられている。
【００２９】
第３キャパシタはそれぞれが第８不純物拡散層１３９及び第５ゲート１０８上方に形成された第３下部電極１４０、第３強誘電体膜１４１、第３上部電極１４２を有している。第３下部電極１４０は第３ポリシリコンプラグ１４３を介して第８不純物拡散層１３９に接続されている。
【００３０】
第３セルトランジスタと第３キャパシタとで第３メモリセルを構成している。
【００３１】
第２コンタクトプラグ１４４は第７不純物拡散層１３８に接続されている。第２金属配線１４５は第２コンタクトプラグ１４４に接続されている。第３金属コンタクト１４６は第３上部電極１４２と第２金属配線１４５との間に設けられ、それぞれに接続されている。
【００３２】
第４セルトランジスタは第８不純物拡散層１３９、第３ゲート１１８及び第９不純物拡散層１４７を有している。
【００３３】
第３下部電極１４０及び第４強誘電体膜１４１は第３ゲート１１８及び第８不純物拡散層１３９の上方に形成されている。
【００３４】
第４キャパシタは第３下部電極１４０と、第３強誘電体膜１４１と、第４強誘電体膜１４１上で、第３ゲート１１８上方に形成された第４上部電極１４８とを有している。
【００３５】
第４セルトランジスタと第４キャパシタとで、第４メモリセルを構成している。
【００３６】
第４金属コンタクト１４９が第４上部電極１４８上に形成される。第３金属配線１５０は第４金属コンタクト１４９上に形成される。
【００３７】
第３コンタクトプラグ１５１は第６不純物拡散層１３２上に形成され、第２金属配線１４５に接続される。こうして第２ブロック選択トランジスタへメモリセルブロック終端の第３メモリセルが接続される。
【００３８】
図３７に示される構成では、上部電極と不純物拡散層とを接続する金属層と断面上で同一階層の金属配線層である第２金属配線１４５を用いて素子分離領域１３７を挟んで、第６不純物拡散層１３２と第７不純物拡散層１３８とを接続している。そのため、階層ワード線などの他のワード線を設ける場合には、この第２金属配線１４５及びその上方の第２ビット線１３６以外に追加して他の階層の配線を設ける必要がある。このように素子分離領域をまたがる配線、階層ワード線、ビット線の３階層の配線を設けることは不都合な状況である。このように配線階層数を増加することは製造工程の複雑化をも招いてしまう。
【００３９】
ここで、ＣＯＰタイプ（Capacitor On Plug）の構造を用いた場合、オフセットタイプの構造に比べて、メモリセル面積が半分に縮小できる。しかし、この場合、メモリセル領域内でのブロック選択トランジスタの面積比が増加する。さらに、第２金属配線１４５を用いて、素子分離領域１３７をはさんで、第６不純物拡散領域１３２と第７不純物拡散領域１３８とを接続する場合には、ブロック選択トランジスタの面積は第２金属配線１４５の密度に依存して決まることになる。
【００４０】
上述のように第２コンタクトプラグ１４４と第３金属コンタクト１４６との間の距離、第２コンタクトプラグ１４４と第４金属コンタクト１４９との間の距離または、第２金属配線１４５と第３金属配線１５０との距離に基づいてメモリセル面積は主として決定され、増加される。これに対して、第２コンタクトプラグ１４４と第５ゲートとの間の距離、または第５ゲートと第７不純物拡散層１３８の最遠端との距離はメモリセル面積へは顕著な影響は及ぼさない。
【００４１】
次に図３８にはプレート線近傍で、２つのメモリセルブロックが配置された上面図が示される。図３８中で“Ｗ−Ｘ”線上での断面図が図３９に示される。
【００４２】
図３９に示されるようにメモリセルブロックは複数のメモリセルを有している。メモリセルブロックの終端にある第５セルトランジスタはそれぞれが半導体基板１０３上に形成された第１０不純物拡散層１６０、第５ゲート１６１及び第１１不純物拡散層１６２を有している。
【００４３】
メモリセルブロックの終端から２番目に位置する第６セルトランジスタはそれぞれが半導体基板１０３上に形成された第１１不純物拡散層１６２、第６ゲート１６３、第１２不純物拡散層１６４を有している。
【００４４】
メモリセルブロックの終端から３番目に位置する第７セルトランジスタはそれぞれが半導体基板１０３上に形成された第１２不純物拡散層１６４、第７ゲート１６５、第１３不純物拡散層１６６を有している。
【００４５】
第４金属コンタクト１６７は第１０不純物拡散層１６０と、この第１０不純物拡散層１６０上方に形成された第１プレート線１６８とに接続されている。
【００４６】
他のメモリセルブロックに接続された第２プレート線１６９は第１１不純物拡散層１６２上方に形成され、第１プレート線１６８と垂直方向で同一位置に配置されている。
【００４７】
第５キャパシタはそれぞれが第１０不純物拡散層上方に形成された第４下部電極１７０と、第４強誘電体膜１７１と、第５上部電極１７２とを有している。
【００４８】
第５メモリセルは第５セルトランジスタと第５キャパシタとを有している。
【００４９】
第６キャパシタはそれぞれが第１１不純物拡散層１６２及び第６ゲート１６３上方に形成された第５下部電極１７４、この第５下部電極１７４上に形成された第５強誘電体膜１７５、この第５強誘電体膜１７５上に形成された第６上部電極１７６を有している。第５下部電極１７４は第４ポリシリコンプラグ１７７を介して第１１不純物拡散層１６２に接続されている。
【００５０】
第５金属コンタクト１７８は第１２不純物拡散層１６４に接続されている。第４金属配線１７９は第５金属コンタクト１７８に接続されている。第６金属コンタクト１８０は第６上部電極１７６と第４金属配線１７９との間に形成され、それらに接続されている。
【００５１】
第６メモリセルは第６セルトランジスタと第６キャパシタとを有している。
【００５２】
第７キャパシタはそれぞれが第１３不純物拡散層１６６及び第７ゲート１６５上方に形成された第６下部電極１８１、この第６下部電極１８１上に形成された第６強誘電体膜１８２、この第６強誘電体膜１８２上に形成された第７上部電極１８３を有している。第６下部電極１８１は第５ポリシリコンプラグ１８４を介して第１３不純物拡散層１６６に接続されている。第７金属コンタクト１８５は第７上部電極１８３と第４金属配線１７９との間に設けられ、それらに接続されている。
【００５３】
第７メモリセルは第７セルトランジスタと第７キャパシタとを有している。
【００５４】
このような構造において、第５上部電極１７２と第６上部電極１７６との間の距離Ｌは第６上部電極１７６と第７上部電極１８３との間の距離Ｍよりも大きくなっている。この距離の差異は第５上部電極１７２が第５ゲート１６１から水平方向において、離間していることによる。距離Ｍは同じメモリセルブロック内で隣接して配置されたメモリキャパシタ同士の距離と等しい。
【００５５】
マイクロローディング効果により、第５上部電極１７２は同一メモリセルブロック内の第６上部電極１７６、第７上部電極１８３や他の上部電極と比べて小さく形成されている。第５上部電極１７２の大きさが他の上部電極に比べて異なることで、第５メモリキャパシタは特性が劣化する可能性がある。
【００５６】
【発明が解決しようとする課題】
以上のような従来の半導体記憶装置では、以下の課題が生じる。
【００５７】
従来のメモリセルブロック終端のブロックセレクター部では、ブロック選択トランジスタが配置され、キャパシタは設けられていない。このため、等間隔で設けられていたキャパシタが存在しないことから、メモリセルの周期性が崩れることになる。従来のメモリセルのブロック終端では、メモリセルの周期性が崩れ、キャパシタ間の距離は、通常のキャパシタ間の距離よりもブロック選択トランジスタがある分だけ大きくなってしまう。
【００５８】
使用するキャパシタがセルの周期が崩れる終端に存在していると、加工時のマイクロローディング効果により、上部電極や下部電極の断面形状が変化したり、キャパシタ間の距離が増大することにより、レジスト寸法の変化によりメモリセルブロック終端部でのキャパシタ特性の劣化が懸念される。
【００５９】
レジスト開口面積が比較的に大きい部分であるメモリセルのブロック終端では、他のメモリセルに比べてエッチング量が大きくなり、所望のレジスト形状が得られなくなってしまう。
【００６０】
また、プレート線近傍のメモリセルにおいても周期性が保たれないことから、同様にメモリ特性への影響が懸念される。
【００６１】
さらにブロック選択トランジスタ近傍で素子分離領域を挟んだ不純物領域を接続するのに金属配線を用いることは、高集積化に障害となる。
【００６２】
本発明の目的は以上のような従来技術の課題を解決することにある。
【００６３】
特に、本発明の目的は、メモリセルのキャパシタ特性をメモリセルブロック内の位置に依らず、均一にした半導体記憶装置及びその製造方法を提供することにある。
【００６４】
又、本発明の他の目的は、配線層数を増大させること無く、ブロック選択トランジスタ部の面積を大きくさせずに、階層ワード線を配置して、高密度化された半導体記憶装置を提供することにある。
【００６５】
【課題を解決するための手段】
上記目的を達成するために、半導体基板と、この半導体基板上に形成され、ゲート及びこのゲートを挟んで対向して配置された第１拡散層及び第２拡散層を有し、連続して直列に前記第１拡散層及び前記第２拡散層を共有するように接続された複数のメモリトランジスタを有するメモリトランジスタ群と、一対一で前記複数の第１拡散層に接続された複数のプラグ電極と、前記半導体基板上に形成され、前記メモリトランジスタ群中の一端の１つのメモリトランジスタに隣接して設けられ、拡散層及びゲートを有するブロック選択トランジスタと、前記メモリトランジスタ群の一端の前記第２拡散層に接続された第１配線と、前記プラグ電極に接続された下部電極と、この下部電極上に形成された強誘電体膜と、この強誘電体膜上に形成され、前記第１配線に接続された第１上部電極と、前記ブロック選択トランジスタの上方の前記強誘電体膜上に形成され、前記メモリトランジスタ、前記プラグ電極、前記ブロック選択トランジスタ、及び前記第１配線から分離された第２上部電極と、前記半導体基板、前記メモリトランジスタ、前記プラグ電極、前記第１上部電極、前記第２上部電極、前記強誘電体膜及び前記下部電極のそれぞれの上方に形成された絶縁層とを具備し、前記第２上部電極と前記第２上部電極と隣接する前記メモリセルの前記第１上部電極との距離が、隣接するメモリセルの同一下部電極上に形成された前記第１上部電極同士の距離と等しいことを特徴とする半導体記憶装置である。
【００６６】
本発明の別の特徴は、半導体基板と、この半導体基板上に形成され、第１拡散層、第２拡散層、この第１拡散層及び第２拡散層の間に設けられた第１ゲートを有し、前記第１拡散層及び前記第２拡散層を共有するように直列に接続された複数のメモリトランジスタと、前記第１拡散層に接続された下部電極、この下部電極上に形成された第１強誘電体膜、及びこの第１強誘電体膜上に形成され、前記第２拡散層に接続された第１上部電極を有し、前記第１拡散層及び前記第２拡散層を共有するように直列に接続された複数のメモリセルとを備えたメモリセルブロックと、前記半導体基板上に形成され、前記メモリセルブロックの一端のメモリトランジスタの第１拡散層に隣接して設けられた素子分離領域と、 前記半導体基板上に形成され、前記素子分離領域に隣接して設けられ、第３拡散層、第４拡散層及び第２ゲートを有するブロック選択回路と、この素子分離領域上に設けられ、前記メモリセルブロックの一端のメモリセルの下部電極及び前記第３拡散層に接続された第１導電層と前記第１導電層上に設けられた第２強誘電体膜と、この第２強誘電体膜上に設けられ、前記メモリセルブロック、前記第１導電層、前記第２強誘電体膜、前記第３拡散層、前記第４拡散層及び前記第２ゲートから分離された第２導電層を具備することを特徴とする半導体記憶装置である。
【００６７】
本発明の別の特徴は、半導体基板上にゲート及びこのゲートを挟んで対向して配置された第１拡散層及び第２拡散層を有するセルトランジスタを形成する工程と、前記半導体基板上にゲート及びこのゲートを挟んで対向して配置された第３拡散層及び第４拡散層を有し、前記セルトランジスタに隣接するブロック選択トランジスタを形成する工程と、前記セルトランジスタ及びブロック選択トランジスタの上方に前記第１拡散層に接続された下部電極層を形成する工程と、この下部電極層上に強誘電体膜を形成する工程と、この強誘電体膜上に上部電極層を形成する工程と、この上部電極層を複数の第１の上部電極からなる第１の上部電極群と、前記第１の上部電極群の一端に隣接し、前記第１の上部電極群からの距離が前記第１の上部電極同士の距離と等しい距離をおいて第２の上部電極に形成する工程と、前記下部電極層及び強誘電体膜をキャパシタ形状に形成する工程と、第１の上部電極を前記第２拡散層に接続する配線層を形成する工程と、前記半導体基板、セルトランジスタ、ブロック選択トランジスタ、下部電極層、強誘電体膜、配線層、第１の上部電極及び第２の上部電極を絶縁層にて被覆して、前記第２の上部電極を前記強誘電体膜以外から絶縁させる工程とを有することを特徴とする半導体記憶装置の製造方法である。
【００７５】
【発明の実施の形態】
次に，図面を参照して、本発明の実施の形態を説明する。以下の図面の記載において、同一又は類似の部分には、同一又は類似の符号を付している。ただし、図面は模式的なものであり，厚みと平面寸法との関係、各層の厚みの比率等は、現実のものとは異なる。従って、具体的な厚みや寸法は以下の説明を参酌して判断すべきものである。また、図面相互間においても互いの寸法の関係や比率が異なる部分が含まれている。
【００７６】
（第１の実施の形態）
図１乃至図７及び図３４を用いて第１の実施の形態を説明する。図１は、強誘電体キャパシタを有する半導体記憶装置の断面図である。図２はその半導体記憶装置の上面図である。
【００７７】
図１は図２の中の“Ａ−Ｂ”線上での断面図に相当する。図３は図２に続く図２中央から右側方向の半導体記憶装置の上面図である。図４は図３中の“ＡＲ−ＢＲ”線上での断面図である。
【００７８】
図１の断面図中の各構成要素は図２の上面図中の各構成要素の横方向位置に対応して、図示されている。また、図４の断面図中の各構成要素は図３の上面図中の各構成要素の横方向位置に対応して、図示されている。
【００７９】
本実施の形態の回路図は図３４に示される。
【００８０】
図３４に示される通り、いくつかの個数のメモリセルブロック１が一対のビット線ＢＬ，ＢＬＢの間、プレート線ＰＬ，ＰＬＢの第１の一対の間、プレート線ＰＬＡ，ＰＬＡＢの第２の一対の間、いくつかのグループのワード線Ｗｌ１，ＷＬ２，．．．、ＷＬ８、ＷＬＡ１，ＷＬＡ２，．．．、ＷＬＡ８の間、ブロック選択線ＢＳ，ＢＳＢ，ＢＳＡ、ＢＳＡＢのいくつかの一対の間に配置される。
【００８１】
各ワード線はワード線選択回路２に接続される。ワード線選択回路２は階層ワード線ＭＷＬに接続される。ビット線対ＢＬ、ＢＬＡはセンスアンプ回路３に接続される。各メモリセルブロック１は複数個のセルトランジスタ４、セルトランジスタと同数個の複数個の強誘電体キャパシタ５、及びブロック選択トランジスタ６を有している。
【００８２】
ここで、１つのメモリセルブロック１中のセルトランジスタ４及び強誘電体キャパシタ５の個数は通常８又は１６個であるが、他の個数も場合により適宜設定できる。各セルトランジスタ４はそれぞれのメモリセルブロック１内で直列に接続されている。セルトランジスタ４の各ゲートはそれぞれワード線の１つに接続されている。
【００８３】
図１に示されるようにＰ型半導体基板１０が用意されている。第１ブロック選択トランジスタ６は第１不純物拡散層１１、第２不純物拡散層１２、及び第１ゲート１３を有している。
【００８４】
第１セルトランジスタ４２０は、第２不純物拡散層１２、第３不純物拡散層１４、及び第２ゲート１５を有している。
【００８５】
第２セルトランジスタ４２１は、第３不純物拡散層１４、第４不純物拡散層１６、及び第３ゲート１７を有している。
【００８６】
第１キャパシタは第１下部電極１８、第１強誘電体膜１９、及び第１上部電極２０を有している。第１下部電極１８は、第１ゲート１３、第２不純物拡散層１２、及び第２ゲート１５の上方に形成され、第１ポリシリコンプラグ２１を介して第２不純物拡散層１２に接続されている。
【００８７】
第１金属プラグ２２は第３不純物拡散層１４に接続されている。第１金属層２３は第１金属プラグ２２に接続されている。第１金属層２３はまた、第１金属コンタクト２４を介して、第１上部電極２０に接続されている。
【００８８】
第１セルトランジスタ４２０と第１キャパシタが第１メモリセルとして動作する。
【００８９】
第１ダミー上部電極２５は第１強誘電体膜１９上で、第１ゲート１３上方に形成されていている。この第１ダミー上部電極２５は、第１ブロック選択トランジスタ６、第１セルトランジスタ４２０、第２セルトランジスタ４２１とは切り離されている。
【００９０】
第２キャパシタはそれぞれが第３ゲート１７及び第４不純物拡散層１６上方に形成された第２下部電極２６、第２強誘電体膜２７、及び第２上部電極２８を有している。
【００９１】
第２下部電極２６は第２ポリシリコンプラグ２９を介して第４不純物拡散層１６に接続されている。第２上部電極２８は第２金属コンタクト３０を介して第１金属層２３に接続されている。
【００９２】
第２セルトランジスタ４２１と第２キャパシタが第２メモリセルとして動作する。
【００９３】
これら第１ブロック選択トランジスタ６、第１メモリセル及び第２メモリセルは１つのメモリセルブロックに含まれる。さらに図１中右方向に、キャパシタとその下方のセルトランジスタとが繰り返して、１つのメモリセルブロック内のメモリセル数分配置されている。さらにこのメモリセルブロックが複数個繰り返されて同一方向に配置されている。
【００９４】
第１ビット線プラグ３１は、第１不純物拡散層１１に接続されている。第１ビット線コンタクト３２はこの第１ビット線プラグ３１に接続されている。第２ビット線プラグ３３はこの第１ビット線コンタクト３２に接続されている。
【００９５】
第１ビット線３４は第１ブロック選択トランジスタ６、第１メモリセル、及び第２メモリセル上方に形成され、第２ビット線プラグ３３に接続されている。
【００９６】
第１素子分離領域３５は半導体基板１０上に形成され、第１不純物拡散層１１に隣接されている。
【００９７】
第１通過ワード線３６はこの第１素子分離領域３５上に形成されている。
【００９８】
第５不純物拡散層４０は半導体基板１０上に形成され、この第１素子分離領域３５の第１不純物拡散層１１に面した面と反対側の面に隣接されている。
【００９９】
第２金属プラグ４１は第５不純物拡散層４０及びビット線コンタクト金属層３２に接続されている。
【０１００】
第４ゲート４２は半導体基板１０上に形成され、第５不純物拡散層４０に隣接されている。
【０１０１】
第６不純物拡散層４３は半導体基板１０上に形成され、第４ゲート４２に隣接されている。
【０１０２】
第２ブロック選択トランジスタ４２２は、第５不純物拡散層４０、第６不純物拡散層４３及び第４ゲート４２から形成される。
【０１０３】
第６不純物拡散層４３に隣接して、第２素子分離領域４１０が形成されている。この第２素子分離領域４１０上に第２通過ワード線４１１が形成されている。
【０１０４】
第３下部電極３７はこの第２通過ワード線４１１上方に形成されている。第３強誘電体膜３８はこの第３下部電極３７上に形成されている。第２ダミー上部電極３９はこの第３強誘電体膜３８上に形成されている。
【０１０５】
第２素子分離領域４１０に隣接して、第７不純物拡散層５０が半導体基板１０上に形成されている。第５ゲート４９は半導体基板１０上に形成され、第７不純物拡散層５０に隣接されている。この第５ゲート４９に隣接して、第８不純物拡散層４１５が形成されている。
【０１０６】
第３セルトランジスタ４２３は第７不純物拡散層５０、第８不純物拡散層４１５及び第５ゲート４９から構成されている。
【０１０７】
第３ポリシリコンプラグ４４は第８不純物拡散層４１５に接続されている。第４下部電極４５は第３ポリシリコンプラグ４４に接続され、第５ゲート４９及び第８不純物拡散層４１５上方に設けられている。
【０１０８】
第４強誘電体膜４６は第４下部電極４５上に形成されている。第３上部電極４７は第４強誘電体膜４６上に形成されている。この第３上部電極４７は、第３金属コンタクト４８を介して第４金属層４１３に接続されている。
【０１０９】
第３キャパシタは第４下部電極４５、第４強誘電体膜４６、及び第３上部電極４７を有している。
【０１１０】
第６ゲート４１６は第８不純物拡散層４１５に隣接して、半導体基板１０上に設けられる。この第６ゲート４１６に隣接して、第９不純物拡散層４１７が設けられる。
【０１１１】
第４セルトランジスタ４２４は、第８不純物拡散層４１５、第６ゲート４１６、及び第９不純物拡散層４１７から構成される。
【０１１２】
第４上部電極５１は第４強誘電体膜４６上、かつ、第６ゲート４１６上方に形成されている。第４金属コンタクト５２は第４上部電極５１上に形成されている。第３金属層５３は第６ゲート４１６及び第９不純物拡散領域４１７上方に形成され、第４金属コンタクト５２に接続されている。
【０１１３】
第４キャパシタは第４下部電極４５、第４強誘電体膜４６、及び第４上部電極５１を有している。
【０１１４】
第６不純物拡散層４３には第３金属プラグ４１２が接続されている。この第３金属プラグ４１２は第４金属層４１３に接続されている。また、第７不純物拡散層５０には第４金属プラグ４１４が接続されている。この第４金属プラグ４１４は第４金属層４１３に接続されている。
【０１１５】
また、第２ブロック選択トランジスタ４２２並びに第３キャパシタ、第４キャパシタ、第２ダミー上部電極３９、第３セルトランジスタ４２３、及び第４セルトランジスタ４２４は同一メモリブロック内に設けられていて、図中左方向にキャパシタとその下方のセルトランジスタが繰り返して、同一メモリセルブロック内で、メモリセル数分配置されている。またメモリセルブロックは複数個が連続して図１中で左方向に配置されている。
【０１１６】
図１及び図２において示された各構成要素は絶縁層６０で被覆されている。
【０１１７】
上述の通り、第１ダミー上部電極２５は第１金属層２３や他のいずれの金属層からも分離されている。このため、第１ダミー上部電極２５はキャパシタとして動作を行わない。
【０１１８】
この実施の形態では、第１ダミー上部電極２５下方には強誘電体膜及び下部電極が存在している。しかし、ダミー上部電極下方には強誘電体膜や下部電極が必ずしも存在する必要はない。ダミー上部電極は絶縁層上に形成されてもよいし、強誘電体膜無しで下部電極上に形成されてもよいし、下部電極無しで強誘電体膜上に形成されてもよい。
【０１１９】
ダミー上部電極の大きさは他の上部電極と同じ大きさであってもよい。また、場合により、ダミー上部電極の大きさは他の上部電極より大きくても小さくてもよい。
【０１２０】
上述の構成では、第１ダミー上部電極２５下には隣接する他のメモリセルに共通して使用される強誘電体膜及び下部電極が存在する。しかし、ダミー上部電極下に個別の強誘電体膜及び下部電極を設けてもよい。
【０１２１】
図２において、下部電極１８，２６，４５の短手方向の幅は例えば約１．２μｍである。上部電極２０，２８，４７，５１及び第１ダミー上部電極２５の短手方向の幅は例えば約１．０μｍである。下部電極１８，２６，４５の長手方向の長さは例えば約２．２μｍである。上部電極２０, ２８，４７，５１の長手方向の長さは例えば約１．０μｍである。第１ダミー上部電極２５の長手方向の長さは例えば約０．５μｍである。
【０１２２】
図１中で下部電極１８，２６，３７, ４５の厚さは例えば約０．１μｍから約０．２μｍである。強誘電体膜１９，２７，３８, ４６の厚さは例えば約０．１μｍから約０．３μｍである。上部電極２０，２８，４７，５１及び第１及び第２ダミー上部電極２５，３９の厚さは約０．１μｍから約０．２μｍである。
【０１２３】
ゲート１３，１５，１７，３６，４２，４９,４１１,４１６の厚さは約０．２μｍである。ポリシリコンプラグ２１，２９，４４の厚さは約０．６μｍである。上部電極２０，２８，４７，５１の上表面から金属層２３，３２，５３,４１３下部表面までの距離は例えば約０．５μｍである。金属層２３，３２，５３，４１３の厚さは例えば約０．４μｍである。金属層２３，３２，５３，４１３の上表面からビット線３４の下表面までの距離は例えば約０．５μｍである。
【０１２４】
一般的に上部電極はその面積が下部電極や強誘電体膜の面積よりも小さくされている。なぜならば、２つの上部電極が１つの強誘電体膜及び下部電極上に形成されるからである。製造工程中の順番でこれらの大きさが定まる。製造工程中で、先に上部電極が所望の形状にエッチングされる。次に、強誘電体膜及び下部電極が所望の形状にエッチングされる。もし、製造工程の順番が変更になれば、上部電極は強誘電体膜や下部電極よりも大きくなり得る。そのような場合１つの上部電極は隣接する２つのメモリセルで共有される。
【０１２５】
上記各構成要素の特定のサイズはあくまでも一例であり、設計,仕様により変更され得る。
【０１２６】
次に図３及び図４に図１及び図２に示された構造のそれぞれにおける右側部分の半導体記憶装置を示している。第５セルトランジスタ４２５は、それぞれが半導体基板１０上に形成された第４不純物拡散層１６、第７ゲート６１、及び第１０不純物拡散層６２を有している。第６ゲート６１は第４不純物拡散層１６に隣接されている、
第５上部電極６３は第２強誘電体膜２７上及び第６ゲート６１上方に形成される。第５金属プラグ６４は第１０不純物拡散層６２に接続される。第５金属層６５は第５上部電極６３及び第１０不純物拡散層６２上方に形成され、第５金属プラグ６４に接続される。第５金属コンタクト６６は第５上部電極６３と第５金属層６５との間に設けられ、それらに接続されている。
【０１２７】
第５キャパシタは第２下部電極２６、第２強誘電体膜２７及び第５上部電極６３を有している。
【０１２８】
第５メモリセルは第５セルトランジスタ４２５と第５キャパシタとを有している。
【０１２９】
第６セルトランジスタ４２６はそれぞれが半導体基板１０上に形成された第１０不純物拡散層６２、第７ゲート６７、及び第１１不純物拡散層６８を有している。第８ゲート６７は第１０不純物拡散層６２に隣接し、第１１不純物拡散層６８は第８ゲートに隣接している。
【０１３０】
第４ポリシリコンプラグ６９は第１１不純物拡散層６８に接続している。第５下部電極７０は第４ポリシリコンプラグ６９に接続され、第７ゲート６７及び第１１不純物拡散層６８上方に形成されている。第５強誘電体膜７１は第５下部電極７０上に形成されている。第６上部電極７２は第５強誘電体膜７１上、及び第７ゲート６７上方に形成されている。第６金属コンタクト７３は第５金属層６５と第６上部電極７２との間に形成され、それらに接続されている。
【０１３１】
第６キャパシタは第５下部電極７０、第５強誘電体膜７１及び第６上部電極７２を有している。
【０１３２】
第６メモリセルは第６セルトランジスタ４２６と第６キャパシタとを有している。
【０１３３】
上記構成で、第１ダミー上部電極２５と第１上部電極２０との間の距離及び第２上部電極２８と第５上部電極６３との間の距離は“Ｘ”に設定される。第１上部電極２０と第２上部電極２８との間の距離は“Ｙ”に設定される。第１上部電極２０と第２上部電極２８との間には第１金属プラグ２２が存在するため、通常においては、距離“Ｙ”は距離“Ｘ”よりも大きくなっている。第１下部電極１８と第２下部電極２６との間に第１金属プラグ２２を製造するためにスペースマージンが必要とされる。
【０１３４】
図２において、“Ｃ−Ｄ”線で示される断面が断面図として図５に示される。図２の横方向位置に対応した位置に図５の各構成が示されている。ここでは図１及び図４で示された断面に表されたメモリセルブロックにその長手方向に互いに平行に隣接するメモリセルブロックが示されている。
【０１３５】
第７セルトランジスタ４２７はそれぞれが半導体基板１０上に形成された第２ゲート１５、第１２不純物拡散層７４、及び第１３不純物拡散層７５を有している。第１２不純物拡散層７４及び第１３不純物拡散層７５は第２ゲート１５に隣接している。
【０１３６】
第５ポリシリコンプラグ７６は第１３不純物拡散層７５に接続されている。第６下部電極７７は第５ポリシリコンプラグ７６に接続され、第２ゲート１５及び第１３不純物拡散層７５上方に形成される。
【０１３７】
第６強誘電体膜７８は第６下部電極７７上に形成される。第７上部電極７９は第６強誘電体膜７８上及び第２ゲート１５上方に形成されている。
【０１３８】
第７金属コンタクト８０は第７上部電極７９上に形成されている。第６金属プラグ８１は第１２不純物拡散層７４に接続されている。
【０１３９】
第６金属層８２は第２ゲート１５及び第１２不純物拡散層７４上方に形成され、第７金属コンタクト８０及び第５金属プラグ８１に接続されている。第７キャパシタは第６下部電極７７、第６強誘電体膜７８及び第７上部電極７９を有している。
【０１４０】
第７メモリセルは第７セルトランジスタ４２７及び第７キャパシタを有している。
【０１４１】
第８セルトランジスタ４２８は第３ゲート１７、第１３不純物拡散層７５、及び第１４不純物拡散層８３を有している。第１３不純物拡散層７５及び第１４不純物拡散層８３は第３ゲート１７に隣接している。
【０１４２】
第６下部電極７７及び第６強誘電体膜７８は第３ゲート１７上方に形成されている。第８上部電極８４は第６強誘電体膜７８上及び第３ゲート１７上方に形成されている。第８金属コンタクト８５は第８上部電極８４上に形成されている。
【０１４３】
第６金属層８６は第３ゲート１７及び第１４不純物拡散層８３上方に形成され、第８金属コンタクト８５に接続されている。第８キャパシタは第６下部電極７７、第６強誘電体膜７８、及び第８上部電極８４を有している。
【０１４４】
第８メモリセルは第８セルトランジスタ４２８と第８キャパシタとを有している。
【０１４５】
第２ビット線８７は第５金属層８２及び第７金属層８６の上方に形成されている。
【０１４６】
第１５不純物拡散層８８は半導体基板１０上に形成され、第１素子分離領域３５に隣接している。第６金属プラグ８９は第１５不純物拡散層８８及び第６金属層８２に接続されている。
【０１４７】
第７下部電極９０は第１素子分離領域３５上方に形成されている。第７強誘電体膜９１は第７下部電極９０上に形成されている。第３ダミー上部電極９２は第７強誘電体膜９１上に形成され、他のトランジスタから分離されている。
【０１４８】
図５に示された構成は絶縁層６０によって被覆されている。
【０１４９】
上述の構成は図中で長手方向に繰り返されて配置されている。
【０１５０】
ここで、第６金属層８２は第１２不純物拡散層７４と第１５不純物拡散層８８とを接続することに使用されている。
【０１５１】
図１において、ブロック選択トランジスタ６が選択された場合には、図４に示されたメモリセルブロックが選ばれて、第１ビット線３４に接続され、図５に示されたメモリセルブロックは選択されず、第２ビット線８７に接続されない。
【０１５２】
上述のメモリセルブロックの選択方法では、一対の隣接するメモリセルブロックを選択するためにフォールデッドビット線方式が用いられている。図３４に示されているように、ブロック選択線の延伸方向に互いに隣接する各メモリセルブロックにそれぞれ接続された一対の相補のビット線が交互に活性化される方式である。
【０１５３】
次に図３４中でのプレート線周辺の構成を図６及び図７を用いて説明する。上面図が図６に示され、図６中で“Ｅ−Ｆ”線上の断面が図７に断面図として示される。図６の各構成要素の横方向位置に対応して、図７にその各構成要素が位置して示される。
【０１５４】
第１６不純物拡散層９３が半導体基板１０上に形成されている。第９ゲート９４は半導体基板１０上に形成され、第１６不純物拡散層９３に隣接している。第１７不純物拡散層９５は半導体基板１０上に形成され、第９ゲート９４に隣接している。第１６不純物拡散層９３、第８ゲート９４、及び第１７不純物拡散領域９５は第９セルトランジスタ４２９を形成する。
【０１５５】
第６ポリシリコンプラグ９６は第１６不純物拡散層９３に接続される。第８下部電極９７は第６ポリシリコンプラグ９６に接続され、第１６不純物拡散層９３及び第８ゲート９４上方に形成される。第８強誘電体膜９９は第８下部電極９７上に形成される。第９上部電極２００は第８強誘電体膜９９上及び第８ゲート９４上方に形成される。第７金属プラグ２０１は第１７不純物拡散層９５上に形成される。
【０１５６】
第８下部電極９７、第８強誘電体膜９９、及び第９上部電極２００は第９キャパシタを構成する。
【０１５７】
ここで、第９セルトランジスタ４２９と第９キャパシタとが第９メモリセルを構成する。
【０１５８】
第９ゲート２０２は半導体基板１０上に形成され、第１７不純物拡散層９５に隣接する。第１８不純物拡散層２０３は半導体基板１０上に形成され、第１０ゲート２０２に隣接する。第７ポリシリコンプラグ２０４は第１８不純物拡散層２０３に接続されている。第１０セルトランジスタ４３０は第１７不純物拡散層９５、第９ゲート２０２、及び第１８不純物拡散層２０３を有する。
【０１５９】
第９下部電極２０５は第７ポリシリコンプラグ２０４に接続され、第９ゲート２０２及び第１８不純物拡散層２０３上方に形成される。第９強誘電体膜２０６は第９下部電極２０５上に形成される。第１０上部電極２０７は第９強誘電体膜２０６上及び第９ゲート２０２上方に形成される。
【０１６０】
第９金属コンタクト２０８は第９上部電極２００に接続される。第１０金属コンタクト２０９は第１０上部電極２０７に接続される。第８金属層２１０は第７金属プラグ２０１、第９金属コンタクト２０８、及び第１０金属コンタクト２０９に接続されている。第４ダミー上部電極２１１は第９強誘電体膜２０６上に形成されている。
【０１６１】
第１０キャパシタは第９下部電極２０５、第９強誘電体膜２０６、及び第１０上部電極２０７を有する。
【０１６２】
第１０メモリセルは第１０セルトランジスタ４３０及び第１０キャパシタを有する。
【０１６３】
図６に示されている“Ｅ−Ｆ”線上のメモリセルブロックの図中で上方のメモリセルブロックを選択する第１プレート線２１２は、第４ダミー上部電極２１１上方に形成され、第８金属層２１０と図７中の上下方向で同一位置に配置されている。
【０１６４】
第８金属プラグ２１３は第１８不純物拡散層２０３に接続される。
【０１６５】
第２プレート線２１４は第８金属プラグ２１３に接続される。ここで、第８金属プラグ２１３周辺領域をプレート線コンタクト領域と称する。第１１金属コンタクト２１５は第２プレート線２１４に接続される。第１１上部電極２１６は第１１金属コンタクト２１５に接続される。第１０強誘電体膜２１７は第１１上部電極２１６下に形成される。第１０下部電極２１８は第１０強誘電体膜２１７下に形成される。
【０１６６】
ここでは、第４ダミー上部電極２１１を設けることにより、プレート線コンタクト領域における上部電極間のスペースが小さくなり、プレート線コンタクト領域における上部電極の存在しないスペースの増加を防止している。このように、回路動作を行う上部電極はメモリセルブロック内で最も外側には配置されることはなく、メモリセルブロック内のどの部分においても上部電極間の一定距離が保たれる。
【０１６７】
なお、図２中で“Ａ−Ｂ”線で示された直線上のメモリセルブロックと“Ｃ−Ｄ”線で示された直線上のメモリセルブロックとはメモリセルブロック単位でフォールデッドビット線配置を取っており、第１ゲート１３が“Ａ−Ｂ”線に位置するメモリセルブロックのブロック選択用ゲート、第１通過ゲート３６が“Ｃ−Ｄ”線に位置するメモリセルブロックの選択ゲートとなっており、第１ゲート１３は“Ｃ−Ｄ”線上のメモリセルブロックでは、通過ゲートとなっており、第１通過ワード線３６は“Ａ−Ｂ”線上のメモリセルブロックでは、通過ゲートとなっている。
【０１６８】
ここでは、第１通過ワード線３６の両端に配置された素子領域の不純物拡散層１１，４０同士を短絡させるために第１ビット線コンタクト３２を用いている。図２中では上下２段に渡って、長手方向にメモリセルブロックが形成されている様子が図示されている。
【０１６９】
各メモリセルブロックは例えば８から１６個のメモリセルとそれぞれ対になるトランジスタを有していて、図２で示されたパターンが連続して８から１６個分繰り返されている。
【０１７０】
なお、下部電極はＴｉ膜上に積層されたＰｔ膜などが使用される。Ｐｔ膜は例えば膜厚１００ｎｍ程度とする。下部電極はＰｔ膜の下にＳｉ層や金属層を形成してもよい。また、Ｉｒ，ＩｒＯ2なども下部電極として使用できる。さらにＴｉ層／ＴｉＮ層／Ｐｔ層の積層構造でも下部電極を形成できる。また、ＳｒＲｕＯ，Ｒｕ，ＲｕＯなども下部電極として使用できる。
【０１７１】
また、強誘電体膜はＳｒＢｉＴａＯの混成膜やＰｂＺｒＴｉＯの混成膜（ＰＺＴすなわち、Ｐｂ（ＺｒxＴｉ1-x）Ｏ3 ）などが使用される。ＰＺＴ膜の場合、膜厚は例えば、１５０ｎｍ程度とする。さらにＢａＳｒＴｉＯ系の混成膜も使用できる。また、ＢａＴｉＯ3、ＰＬＺＴ，ＬｉＮｂＯ3，Ｋ3Ｌｉ2Ｎｂ5Ｏ15なども強誘電体膜として使用できる。つまり、イオン結合性を有する酸化物強誘電体を用いる場合にはいずれも有効である。
【０１７２】
さらに上部電極はＰｔ膜などが使用される。Ｐｔ膜の膜厚は例えば２０ｎｍ程度とする。上部電極にはＰｔ膜の上にさらにＡｌなど他の金属やＳｉ層を形成してもよい。また、Ｉｒ，ＩｒＯ2なども上部電極として使用できる。また、ＳｒＲｕＯ，Ｒｕ，ＲｕＯなども上部電極として使用できる。
【０１７３】
層間絶縁膜はＢＰＳＧ膜やＴＥＯＳ膜が使用できる。
【０１７４】
金属層は例えばＡｌなどの金属で形成できる。
【０１７５】
ここで、上部電極の大きさが大きくなるにつれて、キャパシタの分極量が大きくなり、メモリ特性が向上するので、仕様などに基づいて、適宜、上部電極の大きさは設定できる。
【０１７６】
このように第１の実施の形態はメモリセルに使用しているキャパシタが最外周にこない様に、ブロック選択トランジスタ上部および、プレート線下部に、いずれのセル単位、拡散層、ゲート電極に接続されていないダミーのキャパシタを配置する。
【０１７７】
この第１の実施の形態によれば、ブロック選択トランジスタまたはプレート線近傍に設けられたダミー上部電極を用いることで、メモリキャパシタの特性を向上することができる。
【０１７８】
（第２の実施の形態）
下部電極配線を素子分離領域両端の不純物拡散領域の接続電極として使用した第２の実施の形態について図８乃至１３を用いて説明する。
【０１７９】
図８は半導体記憶装置の上面図を表していて、図８中で“Ｇ−Ｈ”線での断面図が図９に示される。図８中で各構成要素の横方向位置に対応して、図９中に各構成要素が位置して示される。
【０１８０】
図９に示されるようにＰ型半導体基板２３０が用意される。第１セルトランジスタ２３１は第１不純物拡散層２３２、第２不純物拡散層２３３、及び第１ゲート２３４を有している。
【０１８１】
第２セルトランジスタ２３５は第２不純物拡散層２３３、第３不純物拡散層２３６、及び第２ゲート２３７を有している。
【０１８２】
第１キャパシタは、それぞれが第１ゲート２３４上方に形成された第１下部電極２３８、第１強誘電体膜２３９、及び第１上部電極２４０を有している。第１下部電極２３８は第１不純物拡散層２３２上方に形成されていて、第１ポリシリコンプラグ２４１を介して第１不純物拡散層２３２に接続されている。第１金属プラグ２４２は第２不純物拡散層２３３に接続されている。第１金属層２４３は第１金属プラグ２４２に接続されている。第１金属層２４３は第１金属コンタクト２４４を介して、第１上部電極２４０に接続されている。
【０１８３】
第１メモリセルは第１セルトランジスタ２３１と第１キャパシタを有している。
【０１８４】
第２キャパシタはそれぞれが第２ゲート２３７上方に形成された第２下部電極２４５、第２強誘電体膜２４６、及び第２上部電極２４７を有している。第２下部電極２４５は第３不純物拡散層２３６上方に形成され、第２ポリシリコンプラグ２４８を介して、この第３不純物拡散層２３６に接続されている。第２金属コンタクト２４９は第１金属層２４３と第２上部電極２４７との間に接続されている。
【０１８５】
第２メモリセルは第２セルトランジスタ２３５と第２キャパシタとを有している。
【０１８６】
素子分離領域２５０は半導体基板２３０上に形成され、第１不純物拡散層２３２に隣接されている。第４不純物拡散層２５１は半導体基板２３０上に形成され、素子分離領域２５０に隣接されている。通過ワード線２５２は素子分離領域２５０上に形成されている。第３ポリシリコンプラグ２５３は第４不純物拡散層２５１と第１下部電極２３８との間に形成されている。
【０１８７】
第１ダミー上部電極２５４は第１強誘電体膜２３９上及び通過ワード線２５２上方に形成されている。この第１ダミー上部電極２５４はいずれのセルトランジスタにも接続されていない。
【０１８８】
第１階層ワード線２５５は第１ダミー上部電極２５４上方に形成されている。
【０１８９】
上記第１セルトランジスタ２３１、第１キャパシタ、第２セルトランジスタ２３５、及び第２キャパシタは１つのメモリセルブロック中に含まれる。
【０１９０】
第１ビット線２５６はメモリセルブロック上方に形成される。
【０１９１】
上記構成は図９中で長手方向に繰り返されて配置される。
【０１９２】
図９で示された構成は絶縁膜２５７で被覆される。
【０１９３】
ここで、第１下部電極２３８は第１不純物拡散層２３２と第４不純物拡散層２５１との間に接続されている。そのため、第１不純物拡散層２３２と第４不純物拡散層２５１との間に接続用の金属層を設ける必要はない。この構成を採ることで、階層ワード線２５５が素子分離領域２５０上方に設けられている。また、キャパシタの下部電極を不純物拡散層の接続用に用いることで、ブロック選択トランジスタの面積増加を抑制できる。
【０１９４】
ここで、不純物拡散層の接続用に用いるために通常よりも抵抗値を低く設定してキャパシタの下部電極は形成される。すなわち、下部電極の抵抗値としては例えば数１００オームとなっている。なお、下部電極はそのシリーズ抵抗が数１００オーム程度が好ましい。一般にメモリセルでは１０Ｋオーム程度である。
【０１９５】
なお、この実施の形態ではダミー上部電極は省略してもよい。
【０１９６】
図８中で階層ビット線はダミー上部電極よりもその短手方向でその幅が小さく形成されている。
【０１９７】
この図９では省略されているが、第４不純物拡散層２５１の左外側にブロック選択トランジスタが存在する。
【０１９８】
上述の通り、第１ダミー上部電極２５４はセルトランジスタから分離されている。そのため、第１ダミー上部電極２５４はキャパシタとしての動作を行わない。
【０１９９】
この第２の実施の形態では、ダミー上部電極下方に強誘電体膜及び下部電極が設けられている。しかし、ダミー上部電極下方に強誘電体膜及び下部電極が設けられていることは必ずしも必要とされない。ダミー上部電極は絶縁層上に設けてもよいし、強誘電体膜無しで下部電極上に設けてもよいし、下部電極を設けていない強誘電体膜上に設けてもよい。
【０２００】
ダミー上部電極は他の上部電極と同じ大きさであることもできる。また、場合により、ダミー上部電極は他の上部電極よりも小さくても大きくてもよい。
【０２０１】
上述の構成では、ダミー上部電極下の強誘電体膜及び下部電極は他の隣接するメモリセルと共通で設けられている。しかし、ダミー上部電極下の強誘電体膜や下部電極はダミー上部電極用に独立して設けることもできる。
【０２０２】
上記各構成要素のサイズは第１の実施の形態同様に設定できる。
【０２０３】
次に図８において、“Ｉ−Ｊ”線上の半導体記憶装置の断面図は図１０に示される。図８において、各構成要素が配置された横方向位置に対応して、図１０中に、その各構成要素が示される。
【０２０４】
第３セルトランジスタ４２５は第１ゲート２３４、第５不純物拡散層２６０、及び第６不純物拡散層２６１を有している。第５不純物拡散層２６０及び第６不純物拡散層２６１は第１ゲート２３４に隣接している。
【０２０５】
第４ポリシリコンプラグ２６２は第６不純物拡散層２６１に接続されている。第３下部電極２６３は第４ポリシリコンプラグ２６２に接続され、第１ゲート２３４及び第６不純物拡散層２６１上方に形成されている。第３強誘電体膜２６４は第３下部電極２６３上に形成されている。第３上部電極２６５は第３強誘電体膜２６４上及び第１ゲート２３４上方に形成されている。
【０２０６】
第３金属コンタクト２６６は第３上部電極２６５上に形成されている。第２金属プラグ２６７は第５不純物拡散層２６０に接続されている。第２金属層２６８は第１ゲート２３４及び第５不純物拡散層２６０上方に形成され、第３金属コンタクト２６６及び第２金属プラグ２６７に接続されている。
【０２０７】
第３キャパシタは第３下部電極２６３、第３強誘電体膜２６４、及び第３上部電極２６５を有している。
【０２０８】
第３メモリセルは第３セルトランジスタ４３１と第３キャパシタとを有している。
【０２０９】
第４セルトランジスタ４３２は第２ゲート２３７、第６不純物拡散層２６１、及び第７不純物拡散層２６９を有している。第７不純物拡散層２６９は第２ゲート２３７に隣接している。
【０２１０】
第４上部電極２７０は第２ゲート２３７上方に形成されている。第４金属コンタクト２７１は第４上部電極２７０上に形成されている。第３金属層２７２は第２ゲート２３７及び第７不純物拡散層２６９上方に形成され、第４金属コンタクト２７１に接続されている。第４キャパシタは第３下部電極２６３、第３強誘電体膜２６４、及び第４上部電極２７０を有している。
【０２１１】
第４メモリセルは第４セルトランジスタ４３２及び第４キャパシタを有している。
【０２１２】
ブロック選択トランジスタ４３３は第８不純物拡散層２６０、第３ゲート２５２、第９不純物拡散層２７３を有している。第９不純物拡散層２７３は半導体基板２３０上に形成され、第３ゲート２５２に隣接している。
【０２１３】
第３金属プラグ２７４は第９不純物拡散層２７３に接続されている。第４金属層２７５は第３金属プラグ２７４に接続されている。第４下部電極２７６は第３ゲート２５２上方に形成されている。第４強誘電体膜２７７は第４下部電極２７６上に形成される。第２ダミー上部電極２７８は第４強誘電体膜２７７上に形成される。
【０２１４】
階層ワード線２５５は第２ダミー上部電極２７８上に形成されている。
【０２１５】
第３メモリセル、第４メモリセル及びブロック選択トランジスタは同一メモリセルブロックに含まれる。
【０２１６】
第２ビット線２８０がメモリセルブロック上に形成される。
【０２１７】
図１０に含まれる各構成は絶縁層２５７で被覆される。
【０２１８】
図１０に示される構成は図９中でメモリセルブロックの長手方向に繰り返し配置される。
【０２１９】
なお、プレート線近傍の構成は第１の実施の形態と同様であるので、説明は省略される。
【０２２０】
図１０に示されるブロック選択トランジスタ４２７が選択された場合、図１０に示されるメモリセルブロックが選択されて、第２ビット線２８０に接続され、図９に示されるメモリセルブロックは選択されず、第１ビット線２５６とは接続されない。
【０２２１】
ブロック選択トランジスタの面積が、１層目の金属配線のデザインルールで決定されないように、下部電極配線にて通過ゲートの両端の素子領域を接続し、その上を、階層ワード線が通過できるようになる。
【０２２２】
ここで、ＣＯＰ構造（Capacitor On Plug）をとっているため、プラグをキャパシタ領域中に設けることができ、プラグ分の面積を縮小することが可能となり、高集積化に有効である。
【０２２３】
上記のメモリブロック選択方法では、隣接するメモリセルブロック対を選択するようにフォールデッドビット線方式が用いられる。フォールデッドビット線方式では、図３４に示されるようにブロック選択線の伸張方向に隣接して配置される各メモリセルブロックに接続された相補ビット線の一対が交互に活性化される。
【０２２４】
この実施の形態では、階層ワード線の配線数を増やす必要がなく、ブロック選択トランジスタの面積を増加させる必要もない。
【０２２５】
この第２の実施の形態によれば、素子分離絶縁膜をはさんだ下部電極を用いて、直接接続がなされている。この実施の形態の直接接続では、階層ワード線を配置するための素子分離領域周辺のスペースを顕著に削減できる。
【０２２６】
（第３の実施の形態）
本発明の第３の実施の形態は図１１乃至図１４を用いて説明される。
【０２２７】
図１１において、“Ｋ−Ｌ”線上での断面図は図１２に示される。図１１中の各構成要素の横方向位置に対応して、図１２中で、各構成要素は横方向位置がそれぞれ位置されている。
【０２２８】
図１２に示されるように、Ｐ型半導体基板３００が用意される。第１セルトランジスタ３０１は、第１不純物拡散層３０２、第２不純物拡散層３０３、及び第１ゲート３０４を有している。第２セルトランジスタ３０５は、第２不純物拡散層３０３、第３不純物拡散層３０６、及び第２ゲート３０７を有している。
【０２２９】
第１キャパシタはそれぞれが第１ゲート３０４上方に形成された第１下部電極３０８、第１強誘電体膜３０９、及び第１上部電極３１０を有している。第１下部電極３０８は第１不純物拡散層３０２及び第１ゲート３０４上方に形成され、第１ポリシリコンプラグ３１１を介して、第１不純物拡散層３０２に接続されている。
【０２３０】
第１金属プラグ３１２は第２不純物拡散層３０３に接続されている。第１金属層３１３はこの第１金属プラグ３１２に接続されている。また、この第１金属層３１３は第１金属コンタクト３１４を介して、第１上部電極３１０に接続されている。
【０２３１】
第１セルトランジスタ３０１及び第１キャパシタが第１メモリセルを構成している。
【０２３２】
第２キャパシタはそれぞれが第２ゲート３０７上方に形成された第２下部電極３１５、第２強誘電体膜３１６、第２上部電極３１７を有している。第２下部電極３１５は第３不純物拡散層３０６及び第２ゲート３０７上方に形成され、第２ポリシリコンプラグ３１８を介して第３不純物拡散層３０６に接続されている。第２金属コンタクト３１９は第１金属層３１３と、第２上部電極３１７との間に接続されている。
【０２３３】
ここで、第２セルトランジスタ３０５と第２キャパシタは第２メモリセルを構成している。
【０２３４】
素子分離領域３２０は半導体基板３００上に形成され、第１不純物拡散層３０２に隣接して設けられている。第４不純物拡散層３２１は半導体基板３００上に形成され、素子分離領域３２０に隣接されている。通過ワード線３２２は素子分離領域３２０上に形成されている。
【０２３５】
第２金属プラグ３２３は第４不純物拡散層３２１に接続されている。第２金属層３２４は第２金属プラグ３２３に接続されている。ビット線コンタクト３２５は第２金属層３２４とビット線３２６との間に接続されている。
【０２３６】
ここで、第１ダミー上部電極３２７は第１強誘電体膜３０９上及び、通過ワード線３２２上方に形成されている。この第１ダミー上部電極３２７はどのセルトランジスタにも接続されていない。
【０２３７】
第１階層ワード線３２８は第１ダミー上部電極３２７上方に形成されている。この第１階層ワード線３２８は第１ダミー上部電極３２７よりも狭い幅を有している。
【０２３８】
第１メモリセル及び第２メモリセルはともに同一メモリセルブロック内に存在する。
【０２３９】
ビット線３２６はメモリセルブロック上方に配置されている。
【０２４０】
図１２に示された構成はメモリセルブロックの長手方向に繰り返し配置される。
【０２４１】
図１２に示された構成は絶縁層３２９によって被覆される。
【０２４２】
この図１２では、ブロック選択トランジスタは図示を省略しているが、図１２中で、第４不純物拡散層３２１の左外側に位置している。
【０２４３】
上述の通り、第１ダミー上部電極３２７は第１金属層３１３や第２金属層３２４から分離されている。そのため、第１ダミー上部電極３２７はキャパシタとしての動作を行わない。
【０２４４】
この実施の形態ではダミー上部電極下には強誘電体膜及び下部電極が存在する。
【０２４５】
しかし、ダミー上部電極下には必ずしも強誘電体膜又は下部電極を設ける必要はない。ダミー上部電極は絶縁層上に設けることができ、強誘電体膜無しで下部電極上に設けることも、下部電極が存在しない強誘電体膜上にも設けることができる。
【０２４６】
ダミー上部電極の大きさは他の上部電極と同じ大きさとすることができる。場合により、ダミー上部電極は他の上部電極より小さくすることも、大きくすることもできる。
【０２４７】
ダミー上部電極の大きさが他の上部電極よりも大きい場合、ブロック選択トランジスタは通常の大きさよりも大きくする必要がある。
【０２４８】
上述の構成では、ダミー上部電極下に強誘電体膜及び下部電極は隣接する他のメモリセルと共通して使用されている。しかし、ダミー上部電極下の強誘電体膜又は下部電極はダミー上部電極のために個別に設けてもよい。
【０２４９】
上述の各構成のサイズは第１の実施の形態と同様なサイズを用いることができる。
【０２５０】
図１１に示される半導体記憶装置の図１１中で“Ｍ−Ｎ”線上の断面構成は図１２に示される断面構成と同一である。すなわち、この実施の形態ではワード線が伸張する方向に隣接するメモリセルブロック同士で、同一な構成となっている。
【０２５１】
本実施の形態で図３４におけるプレート線周辺の構成は図１３及び図１４に示される。上面図は図１３に示され、図１３中の“Ｏ−Ｐ”線上の断面図は図１４に示される。図１３中の各構成要素の横方向位置に対応して、図１４中で、各構成要素はそれぞれが対応した横方向位置に配置されている。
【０２５２】
第５不純物拡散層３３０は半導体基板３００上に設けられている。第３ゲート３３１は半導体基板３００上に設けられ、第５不純物拡散層３３０に隣接されている。第６不純物拡散層３３２は、半導体基板３００上に設けられ、第３ゲート３３１に隣接されている。第５不純物拡散層３３０、第３ゲート３３１、及び第６不純物拡散層３３２は第３セルトランジスタ４３４を構成している。
【０２５３】
第３ポリシリコンプラグ３３３は、第６不純物拡散層３３２に接続されている。第３下部電極３３４は第３ポリシリコンプラグ３３３に接続され、第６不純物拡散層３３２及び第３ゲート３３１上に形成されている。第３強誘電体膜３３５は第３下部電極３３４上に形成されている。第３上部電極３３６は第３強誘電体膜３３５上及び第３ゲート３３１上方に形成されている。第３金属プラグ３３７は第５不純物拡散層３３０上に形成されている。第３下部電極３３４、第３強誘電体膜３３５、及び第３上部電極３３６は第３キャパシタを構成している。
【０２５４】
第３セルトランジスタ４３４と第３キャパシタとが第３メモリセルを構成している。
【０２５５】
第４ゲート３３８は半導体基板３００上に形成され、第６不純物拡散層３３２に隣接されている。第７不純物拡散層３３９は半導体基板３００上に形成され、第４ゲート３３８に隣接されている。第４セルトランジスタ４３５は第６不純物拡散層３３２、第４ゲート３３８、及び第７不純物拡散層３３９を有している。
【０２５６】
第４金属プラグ３４０は、第７不純物拡散層３３９に接続されている。
【０２５７】
第２ダミー上部電極３４１は、第３強誘電体膜３３５上及び第４ゲート３３８上方に形成されている。
【０２５８】
第３金属コンタクト３４２は第３上部電極３３６に接続されている。
【０２５９】
第３金属層３４３は第３金属プラグ３３７及び第３金属コンタクト３４２に接続されている。
【０２６０】
第１プレート線３４４は第４金属プラグ３４０上に形成されている。
【０２６１】
第２プレート線３４５は図１４に示されたメモリセルブロックとは別のメモリセルブロックのためのもので、第２ダミー上部電極３４１上方に形成され、垂直方向において第３金属層３４３及び第１プレート線３４４と同一位置に配置されている。
【０２６２】
第２ダミー上部電極３４１を設けることで、プレート線に隣接する上部電極間の空間が小さくなり、プレート線近傍の上部電極が存在しない空間の増加を防止できる。
【０２６３】
従って、回路動作を行う上部電極はメモリセルブロックの最外側に位置することがなくなり、どの部分においても上部電極間の一定間隔が保たれる。
【０２６４】
この第３の実施の形態によれば、ダミー上部電極をブロック選択トランジスタ又は、プレート線近傍に配置することで、キャパシタ特性が向上できる。
【０２６５】
（第４の実施の形態）
第１の実施の形態で示された半導体記憶装置の製造方法について図１５乃至図２２を用いて説明する。なお、図１５乃至図２２は図１における“ＡＲ−Ｂ”部分に対応していて、各構成要素の位置は対応した位置に配置されている。
【０２６６】
図１５に示されるように、半導体基板１０上に素子分離領域３５、第１乃至第４不純物拡散層１１，１２，１４，１６、第１乃至第３ゲート１３，１５，１７、通過ワ−ド線３６、絶縁層６０、第１、第２ポリシリコンプラグ２１，２９を順次形成する。
【０２６７】
ここで、素子分離領域３５は、半導体基板１０上に０．３μｍ程度の溝を形成する。次にＴＥＯＳガスとオゾンガスの混合ガスを用いて、基板全面に約１．５μｍのＳｉＯ2膜を気相成長法により堆積させる。これにより、溝にＳｉＯ2からなる素子分離絶縁膜が埋め込まれ、素子形成領域が得られる。
【０２６８】
この後、ゲート絶縁膜（図示せず）を介して、ポリシリコン／ＷＳｉ積層膜による第１乃至第３ゲート電極１３，１５，１７を形成し、ソース、ドレインとなる第１乃至第４不純物拡散層１１，１２，１４，１６を形成してＭＯＳトランジスタを得る。
【０２６９】
次に、図１６に示されるように、絶縁層６０及び第１、第２ポリシリコンプラグ２１，２９上に下部電極層１８，２６、強誘電体膜１９，２７、上部電極層２０，２５，２８を順次形成する。すなわち、絶縁層６０を全面に形成した後、ＣＭＰ法を用いて、基板表面を平坦化した後、全面にキャパシタの下部電極膜１８，２６としてのＴｉ／Ｐｔ膜、強誘電体ＰＺＴ膜１９，２７、及びキャパシタの上部電極２０，２８、ダミー上部電極２５としてＰｔ膜を順次堆積する。強誘電体膜は膜堆積後（もしくはこの上にＰｔ膜を堆積後）のアニ−ルにより結晶化される。
【０２７０】
次に図１７に示されるように第１上部電極２０、第１ダミー上部電極２５、第２上部電極２８をそれぞれレジストを用いてエッチングして形成する。すなわち、強誘電体キャパシタ又はダミー上部電極を形成する部分のみに上部電極膜を残す。
【０２７１】
次に図１８に示されるように第１強誘電体膜１９、第２強誘電体膜２７、第１下部電極１８、第２下部電極２６をそれぞれエッチングにより形成する。さらに第１下部電極１８、第２下部電極２６下方以外の絶縁層６０を除去する。
【０２７２】
次に図１９に示されるように全面に絶縁層６０を堆積する。ＣＭＰ法により、表面の平坦化を行う。
【０２７３】
次に図２０に示されるように第１上部電極２０及び第２上部電極２８上の絶縁層６０を除去して、絶縁層６０中に開口部を設ける。
【０２７４】
次に図２１に示されるように第１不純物拡散層１１及び第３不純物拡散層１４上の絶縁層６０を除去して、開口部を設ける。
【０２７５】
次に図２２に示されるように絶縁層６０中に設けられた開口部にアルミニウムなどの金属からなる金属層を形成して、第１金属プラグ２２、第１金属層２３、第１金属コンタクト２４、第２金属コンタクト３０、第２金属プラグ３１、第１ビット線コンタクト３２を形成する。
【０２７６】
次に、図２２に示された表面にさらに絶縁層６０を形成し、第２ビット線コンタクト形成予定部にコンタクトホールを設け、そのホール中に第２ビット線コンタクト３３を形成し、その上に第１ビット線３４を形成し、さらに全面に絶縁層６０を形成して、図１の構造が完成する。すなわち、第１ビット線３４として、Ｔｉ／ＴｉＮ／ＡｌのＡｌ積層膜を基板全面に堆積し、ＲＩＥ法を用いて、所望形状の第１ビット線３４が形成される。
【０２７７】
上記のような製造方法を採用することで、ダミー上部電極を通常の上部電極と同じ工程で製造することができ、マイクロローディング効果の影響無しに高精度のキャパシタを製造することが可能となる。
【０２７８】
（第５の実施の形態）
上述の各実施の形態では、ＣＯＰ型のキャパシタ構造に本発明を適用した例を示したが、本発明はＣＯＰ型に限定されるものではなく、図２３及び２４に示されるようにキャパシタがセルトランジスタの真上ではなく、メモリセルブロックの短手方向に離間して設けられたオフセット型の半導体記憶装置にも適用できる。
【０２７９】
図２３は本実施の形態の上面図を示したものである。図２３中で、“Ｑ−Ｒ”線上の断面図が図２４に示される。図２３中の各構成要素の横方向位置に対応して、図２４中に各構成要素はそれぞれの横方向位置に配置されている。
【０２８０】
図２３では、メモリセルブロックが図中左右方向に延伸して上下２組形成されている。
【０２８１】
この形態では、半導体基板３５０上に第１乃至第３不純物拡散層３５１、３５５、３７７が形成されている。この第１不純物拡散層３５１に隣接して、第１素子分離領域３５３が形成され、この第１素子分離領域３５３上には第１ゲート３５２が形成されている。
【０２８２】
この第１不純物拡散層３５１、第１ゲート３５２及び図２３中で素子領域３８１と図示される不純物拡散層の内、第１不純物拡散層３５１と反対側面で第１ゲートに面した領域がブロック選択トランジスタを構成している。第１素子分離領域３５３と第２不純物拡散層３５５との間の半導体基板３５０上には第２ゲート３５４が形成されている。
【０２８３】
さらに第２不純物拡散層３５５から離間して、近接した半導体基板３５０中に第２素子分離領域３５７が設けられている。第２不純物拡散層３５５と第２素子分離領域３５７との間の半導体基板上には第３ゲート３５６が形成されている。第１不純物拡散層３５１には隣接して、第３素子分離領域３５８が設けられ、この第３素子分離領域３５８上には通過ワード線３５９が形成されている。
【０２８４】
第１ゲート３５２、第１素子分離領域３５３、第２ゲート３５４上方には第１下部電極３６０、第１強誘電体膜３６１が積層されている。この第１強誘電体膜３６１上で、第２ゲート３５４上方には第１上部電極３６２が形成されている。
【０２８５】
また、第１強誘電体膜３６１上で、第１ゲート３５２上方には第１ダミー上部電極３６３が形成されている。なお、第１下部電極３６０には引き出し用の第１金属コンタクト３６４が第１強誘電体膜３６１の一部分を貫通して設けられている。この第１金属コンタクト３６４は第１の１層目金属層３６５に接続されている。
【０２８６】
この第１の１層目金属層３６５は、図２３に点線で囲まれて示される素子領域中の拡散層（図示せず）の第１金属コンタクト３６４とメモリセルブロックの長手方向において同一位置にコンタクト４５０を介して接続される。
【０２８７】
第１上部電極３６２上には第２金属コンタクト３６６が設けられている。この第２金属コンタクト３６６は第２の１層目金属層３６７に接続されている。
【０２８８】
第２不純物拡散層３５５には第１金属プラグ３６８が接続され、この第１金属プラグ３６８は第２の１層目金属層３６７に接続されている。
【０２８９】
第３ゲート３５６及び第２素子分離領域３５７上方には第２下部電極３６９が設けられている。この第２下部電極３６９上には、第２強誘電体膜３７０が設けられている。この第２強誘電体膜３７０上で、第３ゲート３５６上方には第２上部電極３７２が設けられている。
【０２９０】
この第２上部電極３７２は第３金属コンタクト３７３を介して、第２の１層目金属層３６７に接続されている。なお、第２下部電極３６９には引き出し用の第４金属コンタクト３７４が第２強誘電体３７０の一部分を通過して設けられている。この第４金属コンタクト３７４は第３の１層目金属層３７５に接続されている。この第３の１層目金属層３７５は、図２３に点線で示される素子領域中の拡散層（図示せず）の第１金属コンタクト３７４とメモリセルブロックの長手方向において同一位置にコンタクト４５１を介して接続される。
【０２９１】
第１の不純物拡散層３５１には第２金属プラグ３７６が接続されている。第３素子分離領域３５８の第１不純物拡散層３５１に接する面と対向する面には第５不純物拡散層３７７が形成されている。この第５不純物拡散層３７７には第１ビット線プラグ３７８が接続されている。この第１ビット線プラグ３７８は第２金属プラグ３７６と第４の１層目金属層３７９を介して接続されている。この第４の１層目金属層３７９は第１ビット線プラグ３７８上方でビット線コンタクト３８０に接続されている。このビット線コンタクト３８０は第４の１層目金属層の上方にある第１ビット線３８１に接続されている。
【０２９２】
このオフセット型半導体記憶装置では、図２４に示された断面では、第1キャパシタの下部電極３６０は第１の１層目金属層３６５に接続されていて、セルトランジスタには接続されていないが、図２３に示される通り、この１層目金属層から図２３中の下方向に配線が延伸され第１セルトランジスタにコンタクトが設けられて、接続がなされている。
【０２９３】
このようにセルトランジスタが設けられた素子領域から離間した領域にキャパシタが設けられ、素子領域とキャパシタの上部電極及び下部電極とはそれぞれコンタクト及び１層目金属層を介して接続される。このため、セルトランジスタとキャパシタが別の領域に設けられていて、ＣＯＰ型の強誘電体メモリセル構造に比べて、面積が大きくなっている。
【０２９４】
上記各構成要素は絶縁層３８２によって被覆されている。
【０２９５】
このように第５の実施の形態はメモリセルに使用しているキャパシタが最外周にこない様に、ブロック選択トランジスタ上部に、いずれのセル単位、拡散層、ゲート電極にも接続されていないダミーのキャパシタを配置する。
【０２９６】
この第５の実施の形態によれば、ブロック選択トランジスタ近傍に設けられたダミー上部電極を用いることで、メモリキャパシタの特性を向上することができる。
【０２９７】
（第６の実施の形態）
第５の実施の形態の構造の製造方法について、図２５乃至図３３を用いて説明する。図２５乃至図３３は図２４に対応した工程図となっている。
【０２９８】
図２５に示されるように半導体基板３５０上に第１乃至第３不純物拡散層３５１、３５５、３７７、第１素子分離領域３５３、第２素子分離領域３５７、第３素子分離領域３５８、第１乃至第４ゲート３５２、３５４、３５６、３５９がそれぞれ設けられる。この表面に絶縁層３８２が形成される。ここで、絶縁層３８２はＬＰ−ＣＶＤ法により形成され、例えば、ＢＰＳＧ膜などの層間絶縁膜である。この絶縁膜３８２はＣＭＰにより表面が平坦化される。
【０２９９】
その後、第1金属プラグ３６８形成予定領域、第２金属プラグ３７６形成予定領域。ビット線プラグ３７８形成予定領域が除去され、それぞれタングステンなどからなる金属膜が埋め込まれる。なお、金属膜に替えて、ポリシリコン膜を埋め込んでも良い。
【０３００】
次に図２６に示されるように表面全面に絶縁層４００、４０１、下部電極層３６０，３６９、強誘電体層３６１，３７０、上部電極層３６２，３６３，３７２が形成される。ここでは、表面全面にまず、ＬＰ−ＣＶＤ法により薄いシリコン窒化膜４００が形成され、この上にさらにＬＰ−ＣＶＤ法又はプラズマＣＶＤ法あるいは常圧ＣＶＤ法により薄いシリコン酸化膜４０１が形成される。
【０３０１】
下部電極層３６０，３６９としてＴｉＮ，Ｔｉ，Ｐｔ導電膜が順にスパッタ蒸着され、キャパシタ絶縁膜用の強誘電体膜３６１，３７０としてＰＺＴ膜が形成され、さらにキャパシタ上部電極３６２，３６３，３７２としてＰｔ導電膜がスパッタ蒸着される。
【０３０２】
次に図２７に示されるようにエッチングにより上部電極層が所定の形状に形成され、第１上部電極３６２、第１ダミー上部電極３６３、及び第２上部電極３７２が形成される。
【０３０３】
次に図２８に示されるようにＲＩＥ法を用いたエッチングにより、上方より順に第１強誘電体膜３６１、第２強誘電体膜３７０、第１下部電極３６０、第２下部電極３６９が形成される。
【０３０４】
次に図２９に示されるように全面にプラズマＣＶＤ法を用いて、絶縁層３８２を形成して、ＣＭＰ法により表面が平坦化される。
【０３０５】
次に図３０に示されるように１層目金属層に相当する第１の１層目金属層３６５、第２の１層目金属層３６７、第３の１層目金属層３７５、第４の１層目金属層３７９形成予定領域の絶縁層３８２を除去する。
【０３０６】
次に図３１に示されるように第１金属コンタクト３６４、第２金属コンタクト３６６、第３金属コンタクト３７３、第４金属コンタクト３７４形成予定領域についてそれぞれ、絶縁層３８２をエッチング除去する。第１金属コンタクト３６４、第４金属コンタクト３７４形成予定領域については、第１、第２強誘電体膜３６１，３７０もエッチング除去する。
【０３０７】
次に、図３２に示されるように第１金属プラグ３６８形成予定領域、第２金属プラグ３７６形成予定領域、及びビット線プラグ３７８形成予定領域の絶縁層３８２をエッチング除去する。
【０３０８】
次に、図３３に示されるようにそれぞれの形成予定領域中にアルミニウムなどからなる金属層を形成して、第１金属コンタクト３６４、第１の１層目金属層３６５、第２金属コンタクト３６６、第２の１層目金属層３６７、第１金属プラグ３６８、第３金属コンタクト３７３、第４金属コンタクト３７４、第３の１層目金属層３７５、第２金属プラグ３７６、ビット線プラグ３７８、第４の１層目金属層３７９を形成する。
【０３０９】
ついで、絶縁層３８２を全面に形成し、ビット線コンタクト３８０形成予定領域をエッチングする。
【０３１０】
ついで、ビット線コンタクト形成予定領域に金属層を形成して、ビット線コンタクト３８０を形成する。
【０３１１】
ついで、ビット線コンタクト３８０に接続して、第４の１層目金属層３７９上方にビット線３８１を形成して、図２４に示される構造が完成する。
【０３１２】
このようにオフセット型半導体記憶装置の製造方法においても、ダミー上部電極を通常の上部電極と同じ工程で製造することができ、マイクロローディング効果の影響無しに高精度のキャパシタを製造することが可能となる。
【０３１３】
なお、本発明は上述した各実施形態に限定されるものではなく、その要旨を逸脱しない範囲で、種々変形して実施することができる。
【０３１４】
【発明の効果】
本発明によれば、メモリセルのキャパシタ特性をメモリセルブロック内の位置に依らず、均一にした半導体記憶装置及びその製造方法を提供できる。
【０３１５】
又、本発明によれば、配線層数を増大させること無く、ブロック選択トランジスタ部の面積を大きくさせずに、階層ワード線を配置して、高密度化された半導体記憶装置を提供することが可能である。
【図面の簡単な説明】
【図１】 第１の実施の形態のブロック選択トランジスタ近傍の構成を示す“Ａ−Ｂ”線上の断面図。
【図２】 第１の実施の形態のブロック選択トランジスタ近傍の構成を示す上面図。
【図３】 第１の実施の形態のブロック選択トランジスタ近傍の構成を示す図２の右側部分の上面図。
【図４】 第１の実施の形態のブロック選択トランジスタ近傍の構成を示す“ＡＲ−ＢＲ”線上の断面図。
【図５】 第１の実施の形態のブロック選択トランジスタ近傍の構成を示す“Ｃ−Ｄ”線上の断面図。
【図６】 第１の実施の形態のプレート線近傍の構成を示す上面図。
【図７】 第１の実施の形態のプレート線近傍の構成を示す“Ｅ−Ｆ”線上の断面図。
【図８】 第２の実施の形態のブロック選択トランジスタ近傍の構成を示す上面図。
【図９】 第２の実施の形態のブロック選択トランジスタ近傍の構成を示す“Ｇ−Ｈ”線上の断面図。
【図１０】 第２の実施の形態のブロック選択トランジスタ近傍の構成を示す“Ｉ−Ｊ”線上の断面図。
【図１１】 第３の実施の形態のブロック選択トランジスタ近傍の構成を示す上面図。
【図１２】 第３の実施の形態のブロック選択トランジスタ近傍の構成を示す“Ｋ−Ｌ”線上の断面図。
【図１３】 第３の実施の形態のプレート線近傍の構成を示す上面図。
【図１４】 第３の実施の形態のプレート線近傍の構成を示す“Ｏ−Ｐ”線上の断面図。
【図１５】 本発明の第４の実施の形態である半導体記憶装置の製造方法の一工程を示す断面図。
【図１６】 本発明の第４の実施の形態である半導体記憶装置の製造方法の一工程を示す断面図。
【図１７】 本発明の第４の実施の形態である半導体記憶装置の製造方法の一工程を示す断面図。
【図１８】 本発明の第４の実施の形態である半導体記憶装置の製造方法の一工程を示す断面図。
【図１９】 本発明の第４の実施の形態である半導体記憶装置の製造方法の一工程を示す断面図。
【図２０】 本発明の第４の実施の形態である半導体記憶装置の製造方法の一工程を示す断面図。
【図２１】 本発明の第４の実施の形態である半導体記憶装置の製造方法の一工程を示す断面図。
【図２２】 本発明の第４の実施の形態である半導体記憶装置の製造方法の一工程を示す断面図。
【図２３】 本発明の第５の実施の形態のブロック選択トランジスタ近傍の構成を示す上面図。
【図２４】 本発明の第５の実施の形態のブロック選択トランジスタ近傍の構成を示す“Ｑ−Ｒ”線上の断面図。
【図２５】 本発明の第６の実施の形態である半導体記憶装置の製造方法の一工程を示す断面図。
【図２６】 本発明の第６の実施の形態である半導体記憶装置の製造方法の一工程を示す断面図。
【図２７】 本発明の第６の実施の形態である半導体記憶装置の製造方法の一工程を示す断面図。
【図２８】 本発明の第６の実施の形態である半導体記憶装置の製造方法の一工程を示す断面図。
【図２９】 本発明の第６の実施の形態である半導体記憶装置の製造方法の一工程を示す断面図。
【図３０】 本発明の第６の実施の形態である半導体記憶装置の製造方法の一工程を示す断面図。
【図３１】 本発明の第６の実施の形態である半導体記憶装置の製造方法の一工程を示す断面図。
【図３２】 本発明の第６の実施の形態である半導体記憶装置の製造方法の一工程を示す断面図。
【図３３】 本発明の第６の実施の形態である半導体記憶装置の製造方法の一工程を示す断面図。
【図３４】 従来のＴＣ並列ユニット直列接続型強誘電体メモリの構成を示す回路図。
【図３５】 従来のＴＣ並列ユニット直列接続型強誘電体メモリのブロック選択トランジスタ近傍の構成を示す上面図。
【図３６】 従来のＴＣ並列ユニット直列接続型強誘電体メモリのブロック選択トランジスタ近傍の構成を示す“Ｓ−Ｔ”線上の断面図。
【図３７】 従来のＴＣ並列ユニット直列接続型強誘電体メモリのブロック選択トランジスタ近傍の構成を示す“Ｕ−Ｖ”線上の断面図。
【図３８】 従来のＴＣ並列ユニット直列接続型強誘電体メモリのプレート線近傍の構成を示す上面図。
【図３９】 従来のＴＣ並列ユニット直列接続型強誘電体メモリのプレート線近傍の構成を示す“Ｗ−Ｘ”線上の断面図。
【図４０】 （Ａ）従来のＴＣ並列ユニット直列接続型強誘電体メモリの製造工程の一工程でのブロック選択トランジスタプレート線近傍の構成を示す上面図。（Ｂ）従来のＴＣ並列ユニット直列接続型強誘電体メモリの製造工程の一工程でのブロック選択トランジスタプレート線近傍の構成を示す“Ｙ−Ｚ”線上の断面図。
【符号の説明】
１ メモリセルブロック
２ ワード線選択回路
３ センスアンプ
４ セルトランジスタ
５ 強誘電体キャパシタ
６，４３３ ブロック選択トランジスタ
１０，２３０、３００、３５０ 半導体基板
１１，２３２，３０２，３５１ 第１不純物拡散層
１２，２３３，３０３，３５５ 第２不純物拡散層
１３、２３４，３０４、３５２ 第１ゲート
１４，２３６，３０６、３７７ 第３不純物拡散層
１５，２３７，３０７、３５４ 第２ゲート
１６，２５１，３２１、３５７ 第４不純物拡散層
１７，２５２、３３１、３５６ 第３ゲート
１８，２３８，３０８，３６０ 第１下部電極
１９．２３９，３０９，３６１ 第１強誘電体膜
２０，２４０，３１０、３６２ 第１上部電極
２１，２４１，３１１ 第１ポリシリコンプラグ
２２，２４２，３１２、３６８ 第１金属プラグ
２３，２４３，３１３，３６７ 第１金属層
２４，２４４．３１４、３６４，３７４ 第１金属コンタクト
２５，２５４，３２７、３６３ 第１ダミー上部電極
２６，２４５，３１５、３６９ 第２下部電極
２７，２４６，３１６、３７０ 第２強誘電体膜
２８，２４７，３１７、３７２ 第２上部電極
２９，２４８，３１８ 第２ポリシリコンプラグ
３０，２４９，３１９、３６６ 第２金属コンタクト
３１，３２３，３７８ 第１ビット線プラグ
３２ 第１ビット線コンタクト
３３，３２５ 第２ビット線プラグ
３４，２５６，３８１ 第１ビット線
３５ 第１素子分離領域
３６，３２２、３５９ 第１通過ワード線
３７，２６３，３３４ 第３下部電極
３８，２６４，３３５ 第３強誘電体膜
３９，２７８，３４１ 第２ダミー上部電極
４０、２６０，３３０，３７７ 第５不純物拡散層
４１，２６７，３２３、３３７，３７６ 第２金属プラグ
４２，３３８ 第４ゲート
４３，２６１，３３２ 第６不純物拡散層
４４，２５３，３３３ 第３ポリシリコンプラグ
４５，２７６ 第４下部電極
４６，２７７ 第４強誘電体膜
４７，２６５，３３６ 第３上部電極
４８，２６６，３４２、３７３ 第３金属コンタクト
４９ 第５ゲート
５０，２６９，３３９ 第７不純物拡散層
５１，２７０ 第４上部電極
５２，２７１，３７４ 第４金属コンタクト
５３，２７２，３４３，４１３ 第３金属層
６０，２５７，３２９、３８２，４００，４０１ 絶縁層
６１ 第６ゲート
６２ 第１０不純物拡散層
６３ 第５上部電極
６４ 第５金属プラグ
６５ 第５金属層
６６ 第５金属コンタクト
６７ 第７ゲート
６８ 第１１不純物拡散層
６９，２６２ 第４ポリシリコンプラグ
７０ 第５下部電極
７１ 第５強誘電体膜
７２ 第６上部電極
７３ 第６金属コンタクト
７４ 第１２不純物拡散層
７５ 第１３不純物拡散層
７６ 第５ポリシリコンプラグ
７７ 第６下部電極
７８ 第６強誘電体膜
７９ 第７上部電極
８０ 第７金属コンタクト
８１ 第６金属プラグ
８２ 第６金属層
８３ 第１４不純物拡散層
８４ 第８上部電極
８５ 第８金属コンタクト
８６ 第７金属層
８７、２８０ 第２ビット線
８８ 第１５不純物拡散層
８９ 第６金属プラグ
９０ 第７下部電極
９１ 第７強誘電体膜
９２ 第３ダミー上部電極
９３ 第１６不純物拡散層
９４ 第８ゲート
９５ 第１７不純物拡散層
９６ 第６ポリシリコンプラグ
９７ 第８下部電極
９９ 第８強誘電体膜
２００ 第９上部電極
２０１ 第７金属プラグ
２０２ 第９ゲート
２０３ 第１８不純物拡散層
２０４ 第７ポリシリコンプラグ
２０５ 第９下部電極
２０６ 第９強誘電体膜
２０７ 第１０上部電極
２０８ 第９金属コンタクト
２０９ 第１０金属コンタクト
２１０ 第８金属層
２１１ 第４ダミー上部電極
２１２，３４４ 第１プレート線
２１３ 第８金属プラグ
２１４、３４５ 第２プレート線
２１５ 第１１金属コンタクト
２１６ 第１１上部電極
２１７ 第１０強誘電体膜
２１８ 第１０下部電極
２３１，３０１、４２０ 第１セルトランジスタ
２３５、３０５，４２１ 第２セルトランジスタ
２５０，３２０ 素子分離領域
２５２，３２２、３５９ 通過ワード線
２５５，３２８ 第１階層ワード線
２６０、２７３ ４１５ 第８不純物拡散層
２６８，３２４、３７９ 第２金属層
２７３、４１７ 第９不純物拡散層
２７４，３３７、４１２ 第３金属プラグ
２７５，４１３ 第４金属層
３２５，３８０ ビット線コンタクト
３２６ ビット線
３４０、４１４ 第４金属プラグ
３５３ 第１素子分離領域
３５７，４１０ 第２素子分離領域
３５８ 第３素子分離領域
３６５ 第１の１層目金属層
３６７ 第２の１層目金属層
３７５ 第３の１層目金属層
３７９ 第４の１層目金属層
４１１ 第２通過ワード線
４１６ 第６ゲート
４２２ 第２ブロック選択トランジスタ
４２３，４３１，４３４ 第３セルトランジスタ
４２４，４３２，４３５ 第４セルトランジスタ
４２５ 第５セルトランジスタ
４２６ 第６セルトランジスタ
４２７ 第７セルトランジスタ
４２８ 第８セルトランジスタ
４２９ 第９セルトランジスタ
４３０ 第１０セルトランジスタ
４５０，４５１ コンタクト
【発明の属する技術分野】
本発明は強誘電体キャパシタを有する半導体記憶装置に関し、特に高集積化された強誘電体メモリセルアレイを有する半導体記憶装置及びその製造方法に関わる。
【０００２】
【従来の技術】
強誘電体メモリセルは低消費電力を備えた高信頼性の不揮発性半導体記憶装置として開発されている。その中でセルトランジスタ（Ｔ）のソースドレイン間にキャパシタ（Ｃ）の両端をそれぞれ接続し、これをユニットセルとし、このユニットセルを複数直列に接続した型強誘電体メモリ（以下ＴＣ並列ユニット直列接続型強誘電体メモリと称する）が高集積化を備えた点で注目されている。このような不揮発性半導体記憶装置は例えば、図３４に回路構成が示される。
【０００３】
この半導体記憶装置の特徴は、１つのトランジスタと１つのキャパシタとが並列接続された単位を１メモリセルとしていて、メモリセルが複数個直列接続された構成となっている点にある。すなわち、メモリセルのキャパシタの下部電極がゲートに隣接したソース／ドレイン領域のいずれかに接続され、キャパシタの上部電極がソース／ドレインの他方に接続されて、メモリセルが構成されている。
【０００４】
この構成では、メモリセルの１ブロックは８又は１６ビットのユニットセルからなっている。各ブロックはビット線容量の増加やスイッチングトランジスタのオン抵抗の増加を考慮して電気的に切断される。このようなメモリセルの１ブロックは通常はブロック選択トランジスタにより切断動作が行われる。ここで、ビット線に接続されたキャパシタとは１ブロック内で反対側の端部のキャパシタにキャパシタを駆動するプレート線が配置されねばならない。
【０００５】
このような半導体記憶装置は例えば、D.Takashima et.al.,JSSCC,pp787-792,May,1998、米国特許第５９０３４９２号公報及び特開２０００−２２０１０号公報にも記載されている。
【０００６】
従来のＴＣ並列ユニット直列接続型強誘電体メモリを有する半導体記憶装置の構造は図３５から図４０に示される。図３５において、従来の半導体記憶装置のブロック選択回路周辺の上面図が示される。この図３５中で２本の平行する直線上の領域で示された２つのメモリセルブロック中にそれぞれ１つずつブロック選択回路が含まれている。図３５中で“Ｑ−Ｒ”線上の断面図が図３６に示される。
【０００７】
第１ブロック選択トランジスタはそれぞれ半導体基板１０３上に形成された第１ゲート１００、第１不純物拡散層１０１、第２不純物拡散層１０２を有している。第１ビット線コンタクト配線１０４が第１不純物拡散層１０１に接続されている。第１金属配線コンタクト１０５がビット線コンタクト１０４に接続されている。第２ビット線コンタクト配線１０６が第１金属配線コンタクト１０５に接続されている。ビット線１０７が第２ビット線コンタクト配線１０６に接続されている。
【０００８】
第１セルトランジスタは第２不純物拡散層１０２、それぞれ半導体基板１０３上に形成された第２ゲート１０８、及び第３不純物拡散層１０９を有し、ブロック選択トランジスタに隣接している。
【０００９】
第１キャパシタはそれぞれ第２不純物拡散層１０２及び第２ゲート１０８上方に形成された第１下部電極１１０、第１強誘電体膜１１２、第１上部電極１１３を有している。第１下部電極１１０はポリシリコンプラグ１１４を介して、第２不純物拡散層１０２に接続されている。コンタクトプラグ１１５は第３不純物拡散層１０９に接続されている。第１金属配線１１６はコンタクトプラグ１１５に接続されている。第１金属コンタクト１１７は第１上部電極１１３と第１金属配線１１６との間に形成され、接続されている。
【００１０】
第１セルトランジスタと第１キャパシタとで、第１のメモリセルを構成している。
【００１１】
第２セルトランジスタは第３不純物拡散層１０９、第３ゲート１１８、及び第４不純物拡散層１１９を有している。
【００１２】
第２キャパシタは第２ゲート１１８及び第４不純物拡散層１１９上方に形成された第２下部電極１１９と、この第２下部電極上に形成された第２強誘電体膜１２０と、この第２強誘電体膜１２０上に形成された第２上部電極１２１とを有している。第２下部電極１１９は第２ポリシリコンプラグ１２２を介して、第４不純物拡散層１１９に接続されている。第２金属コンタクト１２３は第２上部電極１２１と第１金属配線１１６との間に形成され、それらに接続されている。
【００１３】
第２セルトランジスタと第２キャパシタとで、第２メモリセルを構成している。
【００１４】
素子分離膜１２４は半導体基板１０３上に形成され、第１不純物拡散層１０１に近接している。
【００１５】
マイクロローディング効果により、第１上部電極１１３の断面形状が第２上部電極１２１と比較してダメージを受け、変化を被る。マイクロローディング効果は上部電極間の距離の差に基づいて生じる。特に、第１上部電極と他の隣接する上部電極との距離が第１上部電極と第２上部電極との距離と比べて大きくなっている。
【００１６】
メモリセル中では、各メモリキャパシタには周期的なパターンがあり、各メモリセルブロック中のメモリセル領域中の各上部電極間は等しい距離となっている。同様に下部電極もマイクロローディング効果を受け、その断面形状はブロック選択トランジスタ周辺で変化している。
【００１７】
マイクロローディング効果は０．３μｍ以下の設計寸法の場合に顕著である。他の部分と比べて、その寸法が異なる非周期的な個所で、レジストなどのマスク材を過剰にエッチングすることで、マスク形状が縮小してしまうことから生じる。
【００１８】
すなわち、エッチング工程で非周期的部分である上部電極では、周期的な部分の上部電極に比べて、エッチングスピードが変化している。このため、非周期的な部分の上部電極のためのレジスト端部は所定の形状から変形してしまう。メモリセルの終端では、上部電極パターンの開口部が比較的に大きくなってしまう。このため、メモリセルが等間隔となっているメモリセルブロック内の他の部分に比べて、その部分での望ましい加工形状を得ることが困難である。
【００１９】
ここで、２つのメモリセルブロックは２つのブロック選択トランジスタを間に挟んで、互いに対向して配置されている。各メモリセルブロック内のメモリセルブロックの終端にある上部電極間の距離は２つのブロック選択トランジスタの長さに相当し、メモリセルブロック内の通常のキャパシタ部分の上部電極間の距離の１．５倍に相当している。そのため、メモリセルブロック終端にある上部電極は他の通常の上部電極の７０％から９０％に縮小されている。
【００２０】
ここで、従来の強誘電体半導体記憶装置の製造工程中で、上部電極形成の状態を図４０に示す。図４０（Ａ）は上部電極材料上に所望の形状にパターニングしたレジストの上面図である。図中で左側２つのレジスト１９０、１９１はブロック選択トランジスタに面していて、他のレジスト１９２，１９３同士の間の離間距離Ｍよりも大きい離間距離Ｌをその相互間に有している。
【００２１】
この図４０（Ａ）の“Ｙ−Ｚ”線上の断面図が図４０（Ｂ）に示される。ここでは、下部電極材料１９４上に強誘電体膜１９５が設けられている、この強誘電体材料１９５上に上部電極材料１９６が設けられている。この上部電極材料１９６上に上部電極を形成するためのレジスト１９０，１９１，１９２，１９３が形成されている。
【００２２】
この図４０（Ａ）、（Ｂ）中で点線で示される部分は上部電極形成用レジストが余分にエッチングされている領域を示す。もし、等間隔で上部電極が形成されていれば、点線の部分は上部電極形成用レジストとして形成される領域である。
【００２３】
上部電極用レジストを形成後、各上部電極は各レジストを用いて形成される。上部電極形成後、強誘電体膜、下部電極が順に形成される。この製造順序のために、先に形成される上部電極は強誘電体膜および下部電極よりも小さくなっている。すなわち、強誘電体膜や下部電極の不要部分を上方から除去するために強誘電体膜上に上部電極の存在しない部分を設けておく必要があるために上部電極は強誘電体膜よりも小さく形成されている。
【００２４】
図３５中で、“Ｓ−Ｔ”線上での断面図は図３６に示される。図３７では図３６に示されるメモリセルブロックに隣接した別のメモリセルブロックである図３５中の“Ｕ−Ｖ”線上の断面が示される。このメモリセルブロックも同様にブロック選択トランジスタと、メモリセルを有している。
【００２５】
第２ブロック選択トランジスタはそれぞれが半導体基板１０３上に形成された第４ゲート１３０、第５不純物拡散層１３１,及び第６不純物拡散層１３２を有する。
【００２６】
第３ビット線コンタクト配線１３３は第５不純物拡散層１３１に接続されている。第２金属配線コンタクト１３４は第３ビット線コンタクト配線１３３に接続されている。第４ビット線コンタクト配線１３５は第２金属配線コンタクト１３４に接続されている。第２ビット線１３６は第４ビット線コンタクト配線１３５に接続されている。
【００２７】
素子分離絶縁膜１３７は半導体基板１０３上に第６不純物拡散層に隣接して形成されている。通過ワード線１００がこの素子分離絶縁膜１３７上に形成されていて、この通過ワード線１００は図３６に示されたメモリセルブロックではブロック選択トランジスタの第１ゲート１００となっている。
【００２８】
第３セルトランジスタはそれぞれが半導体基板１０３上に形成された第７不純物拡散層１３８、第５ゲート１０８、及び第８不純物拡散層１３９を有している。ここで、第７不純物拡散層１３８は素子分離絶縁膜１３７に接して設けられている。
【００２９】
第３キャパシタはそれぞれが第８不純物拡散層１３９及び第５ゲート１０８上方に形成された第３下部電極１４０、第３強誘電体膜１４１、第３上部電極１４２を有している。第３下部電極１４０は第３ポリシリコンプラグ１４３を介して第８不純物拡散層１３９に接続されている。
【００３０】
第３セルトランジスタと第３キャパシタとで第３メモリセルを構成している。
【００３１】
第２コンタクトプラグ１４４は第７不純物拡散層１３８に接続されている。第２金属配線１４５は第２コンタクトプラグ１４４に接続されている。第３金属コンタクト１４６は第３上部電極１４２と第２金属配線１４５との間に設けられ、それぞれに接続されている。
【００３２】
第４セルトランジスタは第８不純物拡散層１３９、第３ゲート１１８及び第９不純物拡散層１４７を有している。
【００３３】
第３下部電極１４０及び第４強誘電体膜１４１は第３ゲート１１８及び第８不純物拡散層１３９の上方に形成されている。
【００３４】
第４キャパシタは第３下部電極１４０と、第３強誘電体膜１４１と、第４強誘電体膜１４１上で、第３ゲート１１８上方に形成された第４上部電極１４８とを有している。
【００３５】
第４セルトランジスタと第４キャパシタとで、第４メモリセルを構成している。
【００３６】
第４金属コンタクト１４９が第４上部電極１４８上に形成される。第３金属配線１５０は第４金属コンタクト１４９上に形成される。
【００３７】
第３コンタクトプラグ１５１は第６不純物拡散層１３２上に形成され、第２金属配線１４５に接続される。こうして第２ブロック選択トランジスタへメモリセルブロック終端の第３メモリセルが接続される。
【００３８】
図３７に示される構成では、上部電極と不純物拡散層とを接続する金属層と断面上で同一階層の金属配線層である第２金属配線１４５を用いて素子分離領域１３７を挟んで、第６不純物拡散層１３２と第７不純物拡散層１３８とを接続している。そのため、階層ワード線などの他のワード線を設ける場合には、この第２金属配線１４５及びその上方の第２ビット線１３６以外に追加して他の階層の配線を設ける必要がある。このように素子分離領域をまたがる配線、階層ワード線、ビット線の３階層の配線を設けることは不都合な状況である。このように配線階層数を増加することは製造工程の複雑化をも招いてしまう。
【００３９】
ここで、ＣＯＰタイプ（Capacitor On Plug）の構造を用いた場合、オフセットタイプの構造に比べて、メモリセル面積が半分に縮小できる。しかし、この場合、メモリセル領域内でのブロック選択トランジスタの面積比が増加する。さらに、第２金属配線１４５を用いて、素子分離領域１３７をはさんで、第６不純物拡散領域１３２と第７不純物拡散領域１３８とを接続する場合には、ブロック選択トランジスタの面積は第２金属配線１４５の密度に依存して決まることになる。
【００４０】
上述のように第２コンタクトプラグ１４４と第３金属コンタクト１４６との間の距離、第２コンタクトプラグ１４４と第４金属コンタクト１４９との間の距離または、第２金属配線１４５と第３金属配線１５０との距離に基づいてメモリセル面積は主として決定され、増加される。これに対して、第２コンタクトプラグ１４４と第５ゲートとの間の距離、または第５ゲートと第７不純物拡散層１３８の最遠端との距離はメモリセル面積へは顕著な影響は及ぼさない。
【００４１】
次に図３８にはプレート線近傍で、２つのメモリセルブロックが配置された上面図が示される。図３８中で“Ｗ−Ｘ”線上での断面図が図３９に示される。
【００４２】
図３９に示されるようにメモリセルブロックは複数のメモリセルを有している。メモリセルブロックの終端にある第５セルトランジスタはそれぞれが半導体基板１０３上に形成された第１０不純物拡散層１６０、第５ゲート１６１及び第１１不純物拡散層１６２を有している。
【００４３】
メモリセルブロックの終端から２番目に位置する第６セルトランジスタはそれぞれが半導体基板１０３上に形成された第１１不純物拡散層１６２、第６ゲート１６３、第１２不純物拡散層１６４を有している。
【００４４】
メモリセルブロックの終端から３番目に位置する第７セルトランジスタはそれぞれが半導体基板１０３上に形成された第１２不純物拡散層１６４、第７ゲート１６５、第１３不純物拡散層１６６を有している。
【００４５】
第４金属コンタクト１６７は第１０不純物拡散層１６０と、この第１０不純物拡散層１６０上方に形成された第１プレート線１６８とに接続されている。
【００４６】
他のメモリセルブロックに接続された第２プレート線１６９は第１１不純物拡散層１６２上方に形成され、第１プレート線１６８と垂直方向で同一位置に配置されている。
【００４７】
第５キャパシタはそれぞれが第１０不純物拡散層上方に形成された第４下部電極１７０と、第４強誘電体膜１７１と、第５上部電極１７２とを有している。
【００４８】
第５メモリセルは第５セルトランジスタと第５キャパシタとを有している。
【００４９】
第６キャパシタはそれぞれが第１１不純物拡散層１６２及び第６ゲート１６３上方に形成された第５下部電極１７４、この第５下部電極１７４上に形成された第５強誘電体膜１７５、この第５強誘電体膜１７５上に形成された第６上部電極１７６を有している。第５下部電極１７４は第４ポリシリコンプラグ１７７を介して第１１不純物拡散層１６２に接続されている。
【００５０】
第５金属コンタクト１７８は第１２不純物拡散層１６４に接続されている。第４金属配線１７９は第５金属コンタクト１７８に接続されている。第６金属コンタクト１８０は第６上部電極１７６と第４金属配線１７９との間に形成され、それらに接続されている。
【００５１】
第６メモリセルは第６セルトランジスタと第６キャパシタとを有している。
【００５２】
第７キャパシタはそれぞれが第１３不純物拡散層１６６及び第７ゲート１６５上方に形成された第６下部電極１８１、この第６下部電極１８１上に形成された第６強誘電体膜１８２、この第６強誘電体膜１８２上に形成された第７上部電極１８３を有している。第６下部電極１８１は第５ポリシリコンプラグ１８４を介して第１３不純物拡散層１６６に接続されている。第７金属コンタクト１８５は第７上部電極１８３と第４金属配線１７９との間に設けられ、それらに接続されている。
【００５３】
第７メモリセルは第７セルトランジスタと第７キャパシタとを有している。
【００５４】
このような構造において、第５上部電極１７２と第６上部電極１７６との間の距離Ｌは第６上部電極１７６と第７上部電極１８３との間の距離Ｍよりも大きくなっている。この距離の差異は第５上部電極１７２が第５ゲート１６１から水平方向において、離間していることによる。距離Ｍは同じメモリセルブロック内で隣接して配置されたメモリキャパシタ同士の距離と等しい。
【００５５】
マイクロローディング効果により、第５上部電極１７２は同一メモリセルブロック内の第６上部電極１７６、第７上部電極１８３や他の上部電極と比べて小さく形成されている。第５上部電極１７２の大きさが他の上部電極に比べて異なることで、第５メモリキャパシタは特性が劣化する可能性がある。
【００５６】
【発明が解決しようとする課題】
以上のような従来の半導体記憶装置では、以下の課題が生じる。
【００５７】
従来のメモリセルブロック終端のブロックセレクター部では、ブロック選択トランジスタが配置され、キャパシタは設けられていない。このため、等間隔で設けられていたキャパシタが存在しないことから、メモリセルの周期性が崩れることになる。従来のメモリセルのブロック終端では、メモリセルの周期性が崩れ、キャパシタ間の距離は、通常のキャパシタ間の距離よりもブロック選択トランジスタがある分だけ大きくなってしまう。
【００５８】
使用するキャパシタがセルの周期が崩れる終端に存在していると、加工時のマイクロローディング効果により、上部電極や下部電極の断面形状が変化したり、キャパシタ間の距離が増大することにより、レジスト寸法の変化によりメモリセルブロック終端部でのキャパシタ特性の劣化が懸念される。
【００５９】
レジスト開口面積が比較的に大きい部分であるメモリセルのブロック終端では、他のメモリセルに比べてエッチング量が大きくなり、所望のレジスト形状が得られなくなってしまう。
【００６０】
また、プレート線近傍のメモリセルにおいても周期性が保たれないことから、同様にメモリ特性への影響が懸念される。
【００６１】
さらにブロック選択トランジスタ近傍で素子分離領域を挟んだ不純物領域を接続するのに金属配線を用いることは、高集積化に障害となる。
【００６２】
本発明の目的は以上のような従来技術の課題を解決することにある。
【００６３】
特に、本発明の目的は、メモリセルのキャパシタ特性をメモリセルブロック内の位置に依らず、均一にした半導体記憶装置及びその製造方法を提供することにある。
【００６４】
又、本発明の他の目的は、配線層数を増大させること無く、ブロック選択トランジスタ部の面積を大きくさせずに、階層ワード線を配置して、高密度化された半導体記憶装置を提供することにある。
【００６５】
【課題を解決するための手段】
上記目的を達成するために、半導体基板と、この半導体基板上に形成され、ゲート及びこのゲートを挟んで対向して配置された第１拡散層及び第２拡散層を有し、連続して直列に前記第１拡散層及び前記第２拡散層を共有するように接続された複数のメモリトランジスタを有するメモリトランジスタ群と、一対一で前記複数の第１拡散層に接続された複数のプラグ電極と、前記半導体基板上に形成され、前記メモリトランジスタ群中の一端の１つのメモリトランジスタに隣接して設けられ、拡散層及びゲートを有するブロック選択トランジスタと、前記メモリトランジスタ群の一端の前記第２拡散層に接続された第１配線と、前記プラグ電極に接続された下部電極と、この下部電極上に形成された強誘電体膜と、この強誘電体膜上に形成され、前記第１配線に接続された第１上部電極と、前記ブロック選択トランジスタの上方の前記強誘電体膜上に形成され、前記メモリトランジスタ、前記プラグ電極、前記ブロック選択トランジスタ、及び前記第１配線から分離された第２上部電極と、前記半導体基板、前記メモリトランジスタ、前記プラグ電極、前記第１上部電極、前記第２上部電極、前記強誘電体膜及び前記下部電極のそれぞれの上方に形成された絶縁層とを具備し、前記第２上部電極と前記第２上部電極と隣接する前記メモリセルの前記第１上部電極との距離が、隣接するメモリセルの同一下部電極上に形成された前記第１上部電極同士の距離と等しいことを特徴とする半導体記憶装置である。
【００６６】
本発明の別の特徴は、半導体基板と、この半導体基板上に形成され、第１拡散層、第２拡散層、この第１拡散層及び第２拡散層の間に設けられた第１ゲートを有し、前記第１拡散層及び前記第２拡散層を共有するように直列に接続された複数のメモリトランジスタと、前記第１拡散層に接続された下部電極、この下部電極上に形成された第１強誘電体膜、及びこの第１強誘電体膜上に形成され、前記第２拡散層に接続された第１上部電極を有し、前記第１拡散層及び前記第２拡散層を共有するように直列に接続された複数のメモリセルとを備えたメモリセルブロックと、前記半導体基板上に形成され、前記メモリセルブロックの一端のメモリトランジスタの第１拡散層に隣接して設けられた素子分離領域と、 前記半導体基板上に形成され、前記素子分離領域に隣接して設けられ、第３拡散層、第４拡散層及び第２ゲートを有するブロック選択回路と、この素子分離領域上に設けられ、前記メモリセルブロックの一端のメモリセルの下部電極及び前記第３拡散層に接続された第１導電層と前記第１導電層上に設けられた第２強誘電体膜と、この第２強誘電体膜上に設けられ、前記メモリセルブロック、前記第１導電層、前記第２強誘電体膜、前記第３拡散層、前記第４拡散層及び前記第２ゲートから分離された第２導電層を具備することを特徴とする半導体記憶装置である。
【００６７】
本発明の別の特徴は、半導体基板上にゲート及びこのゲートを挟んで対向して配置された第１拡散層及び第２拡散層を有するセルトランジスタを形成する工程と、前記半導体基板上にゲート及びこのゲートを挟んで対向して配置された第３拡散層及び第４拡散層を有し、前記セルトランジスタに隣接するブロック選択トランジスタを形成する工程と、前記セルトランジスタ及びブロック選択トランジスタの上方に前記第１拡散層に接続された下部電極層を形成する工程と、この下部電極層上に強誘電体膜を形成する工程と、この強誘電体膜上に上部電極層を形成する工程と、この上部電極層を複数の第１の上部電極からなる第１の上部電極群と、前記第１の上部電極群の一端に隣接し、前記第１の上部電極群からの距離が前記第１の上部電極同士の距離と等しい距離をおいて第２の上部電極に形成する工程と、前記下部電極層及び強誘電体膜をキャパシタ形状に形成する工程と、第１の上部電極を前記第２拡散層に接続する配線層を形成する工程と、前記半導体基板、セルトランジスタ、ブロック選択トランジスタ、下部電極層、強誘電体膜、配線層、第１の上部電極及び第２の上部電極を絶縁層にて被覆して、前記第２の上部電極を前記強誘電体膜以外から絶縁させる工程とを有することを特徴とする半導体記憶装置の製造方法である。
【００７５】
【発明の実施の形態】
次に，図面を参照して、本発明の実施の形態を説明する。以下の図面の記載において、同一又は類似の部分には、同一又は類似の符号を付している。ただし、図面は模式的なものであり，厚みと平面寸法との関係、各層の厚みの比率等は、現実のものとは異なる。従って、具体的な厚みや寸法は以下の説明を参酌して判断すべきものである。また、図面相互間においても互いの寸法の関係や比率が異なる部分が含まれている。
【００７６】
（第１の実施の形態）
図１乃至図７及び図３４を用いて第１の実施の形態を説明する。図１は、強誘電体キャパシタを有する半導体記憶装置の断面図である。図２はその半導体記憶装置の上面図である。
【００７７】
図１は図２の中の“Ａ−Ｂ”線上での断面図に相当する。図３は図２に続く図２中央から右側方向の半導体記憶装置の上面図である。図４は図３中の“ＡＲ−ＢＲ”線上での断面図である。
【００７８】
図１の断面図中の各構成要素は図２の上面図中の各構成要素の横方向位置に対応して、図示されている。また、図４の断面図中の各構成要素は図３の上面図中の各構成要素の横方向位置に対応して、図示されている。
【００７９】
本実施の形態の回路図は図３４に示される。
【００８０】
図３４に示される通り、いくつかの個数のメモリセルブロック１が一対のビット線ＢＬ，ＢＬＢの間、プレート線ＰＬ，ＰＬＢの第１の一対の間、プレート線ＰＬＡ，ＰＬＡＢの第２の一対の間、いくつかのグループのワード線Ｗｌ１，ＷＬ２，．．．、ＷＬ８、ＷＬＡ１，ＷＬＡ２，．．．、ＷＬＡ８の間、ブロック選択線ＢＳ，ＢＳＢ，ＢＳＡ、ＢＳＡＢのいくつかの一対の間に配置される。
【００８１】
各ワード線はワード線選択回路２に接続される。ワード線選択回路２は階層ワード線ＭＷＬに接続される。ビット線対ＢＬ、ＢＬＡはセンスアンプ回路３に接続される。各メモリセルブロック１は複数個のセルトランジスタ４、セルトランジスタと同数個の複数個の強誘電体キャパシタ５、及びブロック選択トランジスタ６を有している。
【００８２】
ここで、１つのメモリセルブロック１中のセルトランジスタ４及び強誘電体キャパシタ５の個数は通常８又は１６個であるが、他の個数も場合により適宜設定できる。各セルトランジスタ４はそれぞれのメモリセルブロック１内で直列に接続されている。セルトランジスタ４の各ゲートはそれぞれワード線の１つに接続されている。
【００８３】
図１に示されるようにＰ型半導体基板１０が用意されている。第１ブロック選択トランジスタ６は第１不純物拡散層１１、第２不純物拡散層１２、及び第１ゲート１３を有している。
【００８４】
第１セルトランジスタ４２０は、第２不純物拡散層１２、第３不純物拡散層１４、及び第２ゲート１５を有している。
【００８５】
第２セルトランジスタ４２１は、第３不純物拡散層１４、第４不純物拡散層１６、及び第３ゲート１７を有している。
【００８６】
第１キャパシタは第１下部電極１８、第１強誘電体膜１９、及び第１上部電極２０を有している。第１下部電極１８は、第１ゲート１３、第２不純物拡散層１２、及び第２ゲート１５の上方に形成され、第１ポリシリコンプラグ２１を介して第２不純物拡散層１２に接続されている。
【００８７】
第１金属プラグ２２は第３不純物拡散層１４に接続されている。第１金属層２３は第１金属プラグ２２に接続されている。第１金属層２３はまた、第１金属コンタクト２４を介して、第１上部電極２０に接続されている。
【００８８】
第１セルトランジスタ４２０と第１キャパシタが第１メモリセルとして動作する。
【００８９】
第１ダミー上部電極２５は第１強誘電体膜１９上で、第１ゲート１３上方に形成されていている。この第１ダミー上部電極２５は、第１ブロック選択トランジスタ６、第１セルトランジスタ４２０、第２セルトランジスタ４２１とは切り離されている。
【００９０】
第２キャパシタはそれぞれが第３ゲート１７及び第４不純物拡散層１６上方に形成された第２下部電極２６、第２強誘電体膜２７、及び第２上部電極２８を有している。
【００９１】
第２下部電極２６は第２ポリシリコンプラグ２９を介して第４不純物拡散層１６に接続されている。第２上部電極２８は第２金属コンタクト３０を介して第１金属層２３に接続されている。
【００９２】
第２セルトランジスタ４２１と第２キャパシタが第２メモリセルとして動作する。
【００９３】
これら第１ブロック選択トランジスタ６、第１メモリセル及び第２メモリセルは１つのメモリセルブロックに含まれる。さらに図１中右方向に、キャパシタとその下方のセルトランジスタとが繰り返して、１つのメモリセルブロック内のメモリセル数分配置されている。さらにこのメモリセルブロックが複数個繰り返されて同一方向に配置されている。
【００９４】
第１ビット線プラグ３１は、第１不純物拡散層１１に接続されている。第１ビット線コンタクト３２はこの第１ビット線プラグ３１に接続されている。第２ビット線プラグ３３はこの第１ビット線コンタクト３２に接続されている。
【００９５】
第１ビット線３４は第１ブロック選択トランジスタ６、第１メモリセル、及び第２メモリセル上方に形成され、第２ビット線プラグ３３に接続されている。
【００９６】
第１素子分離領域３５は半導体基板１０上に形成され、第１不純物拡散層１１に隣接されている。
【００９７】
第１通過ワード線３６はこの第１素子分離領域３５上に形成されている。
【００９８】
第５不純物拡散層４０は半導体基板１０上に形成され、この第１素子分離領域３５の第１不純物拡散層１１に面した面と反対側の面に隣接されている。
【００９９】
第２金属プラグ４１は第５不純物拡散層４０及びビット線コンタクト金属層３２に接続されている。
【０１００】
第４ゲート４２は半導体基板１０上に形成され、第５不純物拡散層４０に隣接されている。
【０１０１】
第６不純物拡散層４３は半導体基板１０上に形成され、第４ゲート４２に隣接されている。
【０１０２】
第２ブロック選択トランジスタ４２２は、第５不純物拡散層４０、第６不純物拡散層４３及び第４ゲート４２から形成される。
【０１０３】
第６不純物拡散層４３に隣接して、第２素子分離領域４１０が形成されている。この第２素子分離領域４１０上に第２通過ワード線４１１が形成されている。
【０１０４】
第３下部電極３７はこの第２通過ワード線４１１上方に形成されている。第３強誘電体膜３８はこの第３下部電極３７上に形成されている。第２ダミー上部電極３９はこの第３強誘電体膜３８上に形成されている。
【０１０５】
第２素子分離領域４１０に隣接して、第７不純物拡散層５０が半導体基板１０上に形成されている。第５ゲート４９は半導体基板１０上に形成され、第７不純物拡散層５０に隣接されている。この第５ゲート４９に隣接して、第８不純物拡散層４１５が形成されている。
【０１０６】
第３セルトランジスタ４２３は第７不純物拡散層５０、第８不純物拡散層４１５及び第５ゲート４９から構成されている。
【０１０７】
第３ポリシリコンプラグ４４は第８不純物拡散層４１５に接続されている。第４下部電極４５は第３ポリシリコンプラグ４４に接続され、第５ゲート４９及び第８不純物拡散層４１５上方に設けられている。
【０１０８】
第４強誘電体膜４６は第４下部電極４５上に形成されている。第３上部電極４７は第４強誘電体膜４６上に形成されている。この第３上部電極４７は、第３金属コンタクト４８を介して第４金属層４１３に接続されている。
【０１０９】
第３キャパシタは第４下部電極４５、第４強誘電体膜４６、及び第３上部電極４７を有している。
【０１１０】
第６ゲート４１６は第８不純物拡散層４１５に隣接して、半導体基板１０上に設けられる。この第６ゲート４１６に隣接して、第９不純物拡散層４１７が設けられる。
【０１１１】
第４セルトランジスタ４２４は、第８不純物拡散層４１５、第６ゲート４１６、及び第９不純物拡散層４１７から構成される。
【０１１２】
第４上部電極５１は第４強誘電体膜４６上、かつ、第６ゲート４１６上方に形成されている。第４金属コンタクト５２は第４上部電極５１上に形成されている。第３金属層５３は第６ゲート４１６及び第９不純物拡散領域４１７上方に形成され、第４金属コンタクト５２に接続されている。
【０１１３】
第４キャパシタは第４下部電極４５、第４強誘電体膜４６、及び第４上部電極５１を有している。
【０１１４】
第６不純物拡散層４３には第３金属プラグ４１２が接続されている。この第３金属プラグ４１２は第４金属層４１３に接続されている。また、第７不純物拡散層５０には第４金属プラグ４１４が接続されている。この第４金属プラグ４１４は第４金属層４１３に接続されている。
【０１１５】
また、第２ブロック選択トランジスタ４２２並びに第３キャパシタ、第４キャパシタ、第２ダミー上部電極３９、第３セルトランジスタ４２３、及び第４セルトランジスタ４２４は同一メモリブロック内に設けられていて、図中左方向にキャパシタとその下方のセルトランジスタが繰り返して、同一メモリセルブロック内で、メモリセル数分配置されている。またメモリセルブロックは複数個が連続して図１中で左方向に配置されている。
【０１１６】
図１及び図２において示された各構成要素は絶縁層６０で被覆されている。
【０１１７】
上述の通り、第１ダミー上部電極２５は第１金属層２３や他のいずれの金属層からも分離されている。このため、第１ダミー上部電極２５はキャパシタとして動作を行わない。
【０１１８】
この実施の形態では、第１ダミー上部電極２５下方には強誘電体膜及び下部電極が存在している。しかし、ダミー上部電極下方には強誘電体膜や下部電極が必ずしも存在する必要はない。ダミー上部電極は絶縁層上に形成されてもよいし、強誘電体膜無しで下部電極上に形成されてもよいし、下部電極無しで強誘電体膜上に形成されてもよい。
【０１１９】
ダミー上部電極の大きさは他の上部電極と同じ大きさであってもよい。また、場合により、ダミー上部電極の大きさは他の上部電極より大きくても小さくてもよい。
【０１２０】
上述の構成では、第１ダミー上部電極２５下には隣接する他のメモリセルに共通して使用される強誘電体膜及び下部電極が存在する。しかし、ダミー上部電極下に個別の強誘電体膜及び下部電極を設けてもよい。
【０１２１】
図２において、下部電極１８，２６，４５の短手方向の幅は例えば約１．２μｍである。上部電極２０，２８，４７，５１及び第１ダミー上部電極２５の短手方向の幅は例えば約１．０μｍである。下部電極１８，２６，４５の長手方向の長さは例えば約２．２μｍである。上部電極２０, ２８，４７，５１の長手方向の長さは例えば約１．０μｍである。第１ダミー上部電極２５の長手方向の長さは例えば約０．５μｍである。
【０１２２】
図１中で下部電極１８，２６，３７, ４５の厚さは例えば約０．１μｍから約０．２μｍである。強誘電体膜１９，２７，３８, ４６の厚さは例えば約０．１μｍから約０．３μｍである。上部電極２０，２８，４７，５１及び第１及び第２ダミー上部電極２５，３９の厚さは約０．１μｍから約０．２μｍである。
【０１２３】
ゲート１３，１５，１７，３６，４２，４９,４１１,４１６の厚さは約０．２μｍである。ポリシリコンプラグ２１，２９，４４の厚さは約０．６μｍである。上部電極２０，２８，４７，５１の上表面から金属層２３，３２，５３,４１３下部表面までの距離は例えば約０．５μｍである。金属層２３，３２，５３，４１３の厚さは例えば約０．４μｍである。金属層２３，３２，５３，４１３の上表面からビット線３４の下表面までの距離は例えば約０．５μｍである。
【０１２４】
一般的に上部電極はその面積が下部電極や強誘電体膜の面積よりも小さくされている。なぜならば、２つの上部電極が１つの強誘電体膜及び下部電極上に形成されるからである。製造工程中の順番でこれらの大きさが定まる。製造工程中で、先に上部電極が所望の形状にエッチングされる。次に、強誘電体膜及び下部電極が所望の形状にエッチングされる。もし、製造工程の順番が変更になれば、上部電極は強誘電体膜や下部電極よりも大きくなり得る。そのような場合１つの上部電極は隣接する２つのメモリセルで共有される。
【０１２５】
上記各構成要素の特定のサイズはあくまでも一例であり、設計,仕様により変更され得る。
【０１２６】
次に図３及び図４に図１及び図２に示された構造のそれぞれにおける右側部分の半導体記憶装置を示している。第５セルトランジスタ４２５は、それぞれが半導体基板１０上に形成された第４不純物拡散層１６、第７ゲート６１、及び第１０不純物拡散層６２を有している。第６ゲート６１は第４不純物拡散層１６に隣接されている、
第５上部電極６３は第２強誘電体膜２７上及び第６ゲート６１上方に形成される。第５金属プラグ６４は第１０不純物拡散層６２に接続される。第５金属層６５は第５上部電極６３及び第１０不純物拡散層６２上方に形成され、第５金属プラグ６４に接続される。第５金属コンタクト６６は第５上部電極６３と第５金属層６５との間に設けられ、それらに接続されている。
【０１２７】
第５キャパシタは第２下部電極２６、第２強誘電体膜２７及び第５上部電極６３を有している。
【０１２８】
第５メモリセルは第５セルトランジスタ４２５と第５キャパシタとを有している。
【０１２９】
第６セルトランジスタ４２６はそれぞれが半導体基板１０上に形成された第１０不純物拡散層６２、第７ゲート６７、及び第１１不純物拡散層６８を有している。第８ゲート６７は第１０不純物拡散層６２に隣接し、第１１不純物拡散層６８は第８ゲートに隣接している。
【０１３０】
第４ポリシリコンプラグ６９は第１１不純物拡散層６８に接続している。第５下部電極７０は第４ポリシリコンプラグ６９に接続され、第７ゲート６７及び第１１不純物拡散層６８上方に形成されている。第５強誘電体膜７１は第５下部電極７０上に形成されている。第６上部電極７２は第５強誘電体膜７１上、及び第７ゲート６７上方に形成されている。第６金属コンタクト７３は第５金属層６５と第６上部電極７２との間に形成され、それらに接続されている。
【０１３１】
第６キャパシタは第５下部電極７０、第５強誘電体膜７１及び第６上部電極７２を有している。
【０１３２】
第６メモリセルは第６セルトランジスタ４２６と第６キャパシタとを有している。
【０１３３】
上記構成で、第１ダミー上部電極２５と第１上部電極２０との間の距離及び第２上部電極２８と第５上部電極６３との間の距離は“Ｘ”に設定される。第１上部電極２０と第２上部電極２８との間の距離は“Ｙ”に設定される。第１上部電極２０と第２上部電極２８との間には第１金属プラグ２２が存在するため、通常においては、距離“Ｙ”は距離“Ｘ”よりも大きくなっている。第１下部電極１８と第２下部電極２６との間に第１金属プラグ２２を製造するためにスペースマージンが必要とされる。
【０１３４】
図２において、“Ｃ−Ｄ”線で示される断面が断面図として図５に示される。図２の横方向位置に対応した位置に図５の各構成が示されている。ここでは図１及び図４で示された断面に表されたメモリセルブロックにその長手方向に互いに平行に隣接するメモリセルブロックが示されている。
【０１３５】
第７セルトランジスタ４２７はそれぞれが半導体基板１０上に形成された第２ゲート１５、第１２不純物拡散層７４、及び第１３不純物拡散層７５を有している。第１２不純物拡散層７４及び第１３不純物拡散層７５は第２ゲート１５に隣接している。
【０１３６】
第５ポリシリコンプラグ７６は第１３不純物拡散層７５に接続されている。第６下部電極７７は第５ポリシリコンプラグ７６に接続され、第２ゲート１５及び第１３不純物拡散層７５上方に形成される。
【０１３７】
第６強誘電体膜７８は第６下部電極７７上に形成される。第７上部電極７９は第６強誘電体膜７８上及び第２ゲート１５上方に形成されている。
【０１３８】
第７金属コンタクト８０は第７上部電極７９上に形成されている。第６金属プラグ８１は第１２不純物拡散層７４に接続されている。
【０１３９】
第６金属層８２は第２ゲート１５及び第１２不純物拡散層７４上方に形成され、第７金属コンタクト８０及び第５金属プラグ８１に接続されている。第７キャパシタは第６下部電極７７、第６強誘電体膜７８及び第７上部電極７９を有している。
【０１４０】
第７メモリセルは第７セルトランジスタ４２７及び第７キャパシタを有している。
【０１４１】
第８セルトランジスタ４２８は第３ゲート１７、第１３不純物拡散層７５、及び第１４不純物拡散層８３を有している。第１３不純物拡散層７５及び第１４不純物拡散層８３は第３ゲート１７に隣接している。
【０１４２】
第６下部電極７７及び第６強誘電体膜７８は第３ゲート１７上方に形成されている。第８上部電極８４は第６強誘電体膜７８上及び第３ゲート１７上方に形成されている。第８金属コンタクト８５は第８上部電極８４上に形成されている。
【０１４３】
第６金属層８６は第３ゲート１７及び第１４不純物拡散層８３上方に形成され、第８金属コンタクト８５に接続されている。第８キャパシタは第６下部電極７７、第６強誘電体膜７８、及び第８上部電極８４を有している。
【０１４４】
第８メモリセルは第８セルトランジスタ４２８と第８キャパシタとを有している。
【０１４５】
第２ビット線８７は第５金属層８２及び第７金属層８６の上方に形成されている。
【０１４６】
第１５不純物拡散層８８は半導体基板１０上に形成され、第１素子分離領域３５に隣接している。第６金属プラグ８９は第１５不純物拡散層８８及び第６金属層８２に接続されている。
【０１４７】
第７下部電極９０は第１素子分離領域３５上方に形成されている。第７強誘電体膜９１は第７下部電極９０上に形成されている。第３ダミー上部電極９２は第７強誘電体膜９１上に形成され、他のトランジスタから分離されている。
【０１４８】
図５に示された構成は絶縁層６０によって被覆されている。
【０１４９】
上述の構成は図中で長手方向に繰り返されて配置されている。
【０１５０】
ここで、第６金属層８２は第１２不純物拡散層７４と第１５不純物拡散層８８とを接続することに使用されている。
【０１５１】
図１において、ブロック選択トランジスタ６が選択された場合には、図４に示されたメモリセルブロックが選ばれて、第１ビット線３４に接続され、図５に示されたメモリセルブロックは選択されず、第２ビット線８７に接続されない。
【０１５２】
上述のメモリセルブロックの選択方法では、一対の隣接するメモリセルブロックを選択するためにフォールデッドビット線方式が用いられている。図３４に示されているように、ブロック選択線の延伸方向に互いに隣接する各メモリセルブロックにそれぞれ接続された一対の相補のビット線が交互に活性化される方式である。
【０１５３】
次に図３４中でのプレート線周辺の構成を図６及び図７を用いて説明する。上面図が図６に示され、図６中で“Ｅ−Ｆ”線上の断面が図７に断面図として示される。図６の各構成要素の横方向位置に対応して、図７にその各構成要素が位置して示される。
【０１５４】
第１６不純物拡散層９３が半導体基板１０上に形成されている。第９ゲート９４は半導体基板１０上に形成され、第１６不純物拡散層９３に隣接している。第１７不純物拡散層９５は半導体基板１０上に形成され、第９ゲート９４に隣接している。第１６不純物拡散層９３、第８ゲート９４、及び第１７不純物拡散領域９５は第９セルトランジスタ４２９を形成する。
【０１５５】
第６ポリシリコンプラグ９６は第１６不純物拡散層９３に接続される。第８下部電極９７は第６ポリシリコンプラグ９６に接続され、第１６不純物拡散層９３及び第８ゲート９４上方に形成される。第８強誘電体膜９９は第８下部電極９７上に形成される。第９上部電極２００は第８強誘電体膜９９上及び第８ゲート９４上方に形成される。第７金属プラグ２０１は第１７不純物拡散層９５上に形成される。
【０１５６】
第８下部電極９７、第８強誘電体膜９９、及び第９上部電極２００は第９キャパシタを構成する。
【０１５７】
ここで、第９セルトランジスタ４２９と第９キャパシタとが第９メモリセルを構成する。
【０１５８】
第９ゲート２０２は半導体基板１０上に形成され、第１７不純物拡散層９５に隣接する。第１８不純物拡散層２０３は半導体基板１０上に形成され、第１０ゲート２０２に隣接する。第７ポリシリコンプラグ２０４は第１８不純物拡散層２０３に接続されている。第１０セルトランジスタ４３０は第１７不純物拡散層９５、第９ゲート２０２、及び第１８不純物拡散層２０３を有する。
【０１５９】
第９下部電極２０５は第７ポリシリコンプラグ２０４に接続され、第９ゲート２０２及び第１８不純物拡散層２０３上方に形成される。第９強誘電体膜２０６は第９下部電極２０５上に形成される。第１０上部電極２０７は第９強誘電体膜２０６上及び第９ゲート２０２上方に形成される。
【０１６０】
第９金属コンタクト２０８は第９上部電極２００に接続される。第１０金属コンタクト２０９は第１０上部電極２０７に接続される。第８金属層２１０は第７金属プラグ２０１、第９金属コンタクト２０８、及び第１０金属コンタクト２０９に接続されている。第４ダミー上部電極２１１は第９強誘電体膜２０６上に形成されている。
【０１６１】
第１０キャパシタは第９下部電極２０５、第９強誘電体膜２０６、及び第１０上部電極２０７を有する。
【０１６２】
第１０メモリセルは第１０セルトランジスタ４３０及び第１０キャパシタを有する。
【０１６３】
図６に示されている“Ｅ−Ｆ”線上のメモリセルブロックの図中で上方のメモリセルブロックを選択する第１プレート線２１２は、第４ダミー上部電極２１１上方に形成され、第８金属層２１０と図７中の上下方向で同一位置に配置されている。
【０１６４】
第８金属プラグ２１３は第１８不純物拡散層２０３に接続される。
【０１６５】
第２プレート線２１４は第８金属プラグ２１３に接続される。ここで、第８金属プラグ２１３周辺領域をプレート線コンタクト領域と称する。第１１金属コンタクト２１５は第２プレート線２１４に接続される。第１１上部電極２１６は第１１金属コンタクト２１５に接続される。第１０強誘電体膜２１７は第１１上部電極２１６下に形成される。第１０下部電極２１８は第１０強誘電体膜２１７下に形成される。
【０１６６】
ここでは、第４ダミー上部電極２１１を設けることにより、プレート線コンタクト領域における上部電極間のスペースが小さくなり、プレート線コンタクト領域における上部電極の存在しないスペースの増加を防止している。このように、回路動作を行う上部電極はメモリセルブロック内で最も外側には配置されることはなく、メモリセルブロック内のどの部分においても上部電極間の一定距離が保たれる。
【０１６７】
なお、図２中で“Ａ−Ｂ”線で示された直線上のメモリセルブロックと“Ｃ−Ｄ”線で示された直線上のメモリセルブロックとはメモリセルブロック単位でフォールデッドビット線配置を取っており、第１ゲート１３が“Ａ−Ｂ”線に位置するメモリセルブロックのブロック選択用ゲート、第１通過ゲート３６が“Ｃ−Ｄ”線に位置するメモリセルブロックの選択ゲートとなっており、第１ゲート１３は“Ｃ−Ｄ”線上のメモリセルブロックでは、通過ゲートとなっており、第１通過ワード線３６は“Ａ−Ｂ”線上のメモリセルブロックでは、通過ゲートとなっている。
【０１６８】
ここでは、第１通過ワード線３６の両端に配置された素子領域の不純物拡散層１１，４０同士を短絡させるために第１ビット線コンタクト３２を用いている。図２中では上下２段に渡って、長手方向にメモリセルブロックが形成されている様子が図示されている。
【０１６９】
各メモリセルブロックは例えば８から１６個のメモリセルとそれぞれ対になるトランジスタを有していて、図２で示されたパターンが連続して８から１６個分繰り返されている。
【０１７０】
なお、下部電極はＴｉ膜上に積層されたＰｔ膜などが使用される。Ｐｔ膜は例えば膜厚１００ｎｍ程度とする。下部電極はＰｔ膜の下にＳｉ層や金属層を形成してもよい。また、Ｉｒ，ＩｒＯ2なども下部電極として使用できる。さらにＴｉ層／ＴｉＮ層／Ｐｔ層の積層構造でも下部電極を形成できる。また、ＳｒＲｕＯ，Ｒｕ，ＲｕＯなども下部電極として使用できる。
【０１７１】
また、強誘電体膜はＳｒＢｉＴａＯの混成膜やＰｂＺｒＴｉＯの混成膜（ＰＺＴすなわち、Ｐｂ（ＺｒxＴｉ1-x）Ｏ3 ）などが使用される。ＰＺＴ膜の場合、膜厚は例えば、１５０ｎｍ程度とする。さらにＢａＳｒＴｉＯ系の混成膜も使用できる。また、ＢａＴｉＯ3、ＰＬＺＴ，ＬｉＮｂＯ3，Ｋ3Ｌｉ2Ｎｂ5Ｏ15なども強誘電体膜として使用できる。つまり、イオン結合性を有する酸化物強誘電体を用いる場合にはいずれも有効である。
【０１７２】
さらに上部電極はＰｔ膜などが使用される。Ｐｔ膜の膜厚は例えば２０ｎｍ程度とする。上部電極にはＰｔ膜の上にさらにＡｌなど他の金属やＳｉ層を形成してもよい。また、Ｉｒ，ＩｒＯ2なども上部電極として使用できる。また、ＳｒＲｕＯ，Ｒｕ，ＲｕＯなども上部電極として使用できる。
【０１７３】
層間絶縁膜はＢＰＳＧ膜やＴＥＯＳ膜が使用できる。
【０１７４】
金属層は例えばＡｌなどの金属で形成できる。
【０１７５】
ここで、上部電極の大きさが大きくなるにつれて、キャパシタの分極量が大きくなり、メモリ特性が向上するので、仕様などに基づいて、適宜、上部電極の大きさは設定できる。
【０１７６】
このように第１の実施の形態はメモリセルに使用しているキャパシタが最外周にこない様に、ブロック選択トランジスタ上部および、プレート線下部に、いずれのセル単位、拡散層、ゲート電極に接続されていないダミーのキャパシタを配置する。
【０１７７】
この第１の実施の形態によれば、ブロック選択トランジスタまたはプレート線近傍に設けられたダミー上部電極を用いることで、メモリキャパシタの特性を向上することができる。
【０１７８】
（第２の実施の形態）
下部電極配線を素子分離領域両端の不純物拡散領域の接続電極として使用した第２の実施の形態について図８乃至１３を用いて説明する。
【０１７９】
図８は半導体記憶装置の上面図を表していて、図８中で“Ｇ−Ｈ”線での断面図が図９に示される。図８中で各構成要素の横方向位置に対応して、図９中に各構成要素が位置して示される。
【０１８０】
図９に示されるようにＰ型半導体基板２３０が用意される。第１セルトランジスタ２３１は第１不純物拡散層２３２、第２不純物拡散層２３３、及び第１ゲート２３４を有している。
【０１８１】
第２セルトランジスタ２３５は第２不純物拡散層２３３、第３不純物拡散層２３６、及び第２ゲート２３７を有している。
【０１８２】
第１キャパシタは、それぞれが第１ゲート２３４上方に形成された第１下部電極２３８、第１強誘電体膜２３９、及び第１上部電極２４０を有している。第１下部電極２３８は第１不純物拡散層２３２上方に形成されていて、第１ポリシリコンプラグ２４１を介して第１不純物拡散層２３２に接続されている。第１金属プラグ２４２は第２不純物拡散層２３３に接続されている。第１金属層２４３は第１金属プラグ２４２に接続されている。第１金属層２４３は第１金属コンタクト２４４を介して、第１上部電極２４０に接続されている。
【０１８３】
第１メモリセルは第１セルトランジスタ２３１と第１キャパシタを有している。
【０１８４】
第２キャパシタはそれぞれが第２ゲート２３７上方に形成された第２下部電極２４５、第２強誘電体膜２４６、及び第２上部電極２４７を有している。第２下部電極２４５は第３不純物拡散層２３６上方に形成され、第２ポリシリコンプラグ２４８を介して、この第３不純物拡散層２３６に接続されている。第２金属コンタクト２４９は第１金属層２４３と第２上部電極２４７との間に接続されている。
【０１８５】
第２メモリセルは第２セルトランジスタ２３５と第２キャパシタとを有している。
【０１８６】
素子分離領域２５０は半導体基板２３０上に形成され、第１不純物拡散層２３２に隣接されている。第４不純物拡散層２５１は半導体基板２３０上に形成され、素子分離領域２５０に隣接されている。通過ワード線２５２は素子分離領域２５０上に形成されている。第３ポリシリコンプラグ２５３は第４不純物拡散層２５１と第１下部電極２３８との間に形成されている。
【０１８７】
第１ダミー上部電極２５４は第１強誘電体膜２３９上及び通過ワード線２５２上方に形成されている。この第１ダミー上部電極２５４はいずれのセルトランジスタにも接続されていない。
【０１８８】
第１階層ワード線２５５は第１ダミー上部電極２５４上方に形成されている。
【０１８９】
上記第１セルトランジスタ２３１、第１キャパシタ、第２セルトランジスタ２３５、及び第２キャパシタは１つのメモリセルブロック中に含まれる。
【０１９０】
第１ビット線２５６はメモリセルブロック上方に形成される。
【０１９１】
上記構成は図９中で長手方向に繰り返されて配置される。
【０１９２】
図９で示された構成は絶縁膜２５７で被覆される。
【０１９３】
ここで、第１下部電極２３８は第１不純物拡散層２３２と第４不純物拡散層２５１との間に接続されている。そのため、第１不純物拡散層２３２と第４不純物拡散層２５１との間に接続用の金属層を設ける必要はない。この構成を採ることで、階層ワード線２５５が素子分離領域２５０上方に設けられている。また、キャパシタの下部電極を不純物拡散層の接続用に用いることで、ブロック選択トランジスタの面積増加を抑制できる。
【０１９４】
ここで、不純物拡散層の接続用に用いるために通常よりも抵抗値を低く設定してキャパシタの下部電極は形成される。すなわち、下部電極の抵抗値としては例えば数１００オームとなっている。なお、下部電極はそのシリーズ抵抗が数１００オーム程度が好ましい。一般にメモリセルでは１０Ｋオーム程度である。
【０１９５】
なお、この実施の形態ではダミー上部電極は省略してもよい。
【０１９６】
図８中で階層ビット線はダミー上部電極よりもその短手方向でその幅が小さく形成されている。
【０１９７】
この図９では省略されているが、第４不純物拡散層２５１の左外側にブロック選択トランジスタが存在する。
【０１９８】
上述の通り、第１ダミー上部電極２５４はセルトランジスタから分離されている。そのため、第１ダミー上部電極２５４はキャパシタとしての動作を行わない。
【０１９９】
この第２の実施の形態では、ダミー上部電極下方に強誘電体膜及び下部電極が設けられている。しかし、ダミー上部電極下方に強誘電体膜及び下部電極が設けられていることは必ずしも必要とされない。ダミー上部電極は絶縁層上に設けてもよいし、強誘電体膜無しで下部電極上に設けてもよいし、下部電極を設けていない強誘電体膜上に設けてもよい。
【０２００】
ダミー上部電極は他の上部電極と同じ大きさであることもできる。また、場合により、ダミー上部電極は他の上部電極よりも小さくても大きくてもよい。
【０２０１】
上述の構成では、ダミー上部電極下の強誘電体膜及び下部電極は他の隣接するメモリセルと共通で設けられている。しかし、ダミー上部電極下の強誘電体膜や下部電極はダミー上部電極用に独立して設けることもできる。
【０２０２】
上記各構成要素のサイズは第１の実施の形態同様に設定できる。
【０２０３】
次に図８において、“Ｉ−Ｊ”線上の半導体記憶装置の断面図は図１０に示される。図８において、各構成要素が配置された横方向位置に対応して、図１０中に、その各構成要素が示される。
【０２０４】
第３セルトランジスタ４２５は第１ゲート２３４、第５不純物拡散層２６０、及び第６不純物拡散層２６１を有している。第５不純物拡散層２６０及び第６不純物拡散層２６１は第１ゲート２３４に隣接している。
【０２０５】
第４ポリシリコンプラグ２６２は第６不純物拡散層２６１に接続されている。第３下部電極２６３は第４ポリシリコンプラグ２６２に接続され、第１ゲート２３４及び第６不純物拡散層２６１上方に形成されている。第３強誘電体膜２６４は第３下部電極２６３上に形成されている。第３上部電極２６５は第３強誘電体膜２６４上及び第１ゲート２３４上方に形成されている。
【０２０６】
第３金属コンタクト２６６は第３上部電極２６５上に形成されている。第２金属プラグ２６７は第５不純物拡散層２６０に接続されている。第２金属層２６８は第１ゲート２３４及び第５不純物拡散層２６０上方に形成され、第３金属コンタクト２６６及び第２金属プラグ２６７に接続されている。
【０２０７】
第３キャパシタは第３下部電極２６３、第３強誘電体膜２６４、及び第３上部電極２６５を有している。
【０２０８】
第３メモリセルは第３セルトランジスタ４３１と第３キャパシタとを有している。
【０２０９】
第４セルトランジスタ４３２は第２ゲート２３７、第６不純物拡散層２６１、及び第７不純物拡散層２６９を有している。第７不純物拡散層２６９は第２ゲート２３７に隣接している。
【０２１０】
第４上部電極２７０は第２ゲート２３７上方に形成されている。第４金属コンタクト２７１は第４上部電極２７０上に形成されている。第３金属層２７２は第２ゲート２３７及び第７不純物拡散層２６９上方に形成され、第４金属コンタクト２７１に接続されている。第４キャパシタは第３下部電極２６３、第３強誘電体膜２６４、及び第４上部電極２７０を有している。
【０２１１】
第４メモリセルは第４セルトランジスタ４３２及び第４キャパシタを有している。
【０２１２】
ブロック選択トランジスタ４３３は第８不純物拡散層２６０、第３ゲート２５２、第９不純物拡散層２７３を有している。第９不純物拡散層２７３は半導体基板２３０上に形成され、第３ゲート２５２に隣接している。
【０２１３】
第３金属プラグ２７４は第９不純物拡散層２７３に接続されている。第４金属層２７５は第３金属プラグ２７４に接続されている。第４下部電極２７６は第３ゲート２５２上方に形成されている。第４強誘電体膜２７７は第４下部電極２７６上に形成される。第２ダミー上部電極２７８は第４強誘電体膜２７７上に形成される。
【０２１４】
階層ワード線２５５は第２ダミー上部電極２７８上に形成されている。
【０２１５】
第３メモリセル、第４メモリセル及びブロック選択トランジスタは同一メモリセルブロックに含まれる。
【０２１６】
第２ビット線２８０がメモリセルブロック上に形成される。
【０２１７】
図１０に含まれる各構成は絶縁層２５７で被覆される。
【０２１８】
図１０に示される構成は図９中でメモリセルブロックの長手方向に繰り返し配置される。
【０２１９】
なお、プレート線近傍の構成は第１の実施の形態と同様であるので、説明は省略される。
【０２２０】
図１０に示されるブロック選択トランジスタ４２７が選択された場合、図１０に示されるメモリセルブロックが選択されて、第２ビット線２８０に接続され、図９に示されるメモリセルブロックは選択されず、第１ビット線２５６とは接続されない。
【０２２１】
ブロック選択トランジスタの面積が、１層目の金属配線のデザインルールで決定されないように、下部電極配線にて通過ゲートの両端の素子領域を接続し、その上を、階層ワード線が通過できるようになる。
【０２２２】
ここで、ＣＯＰ構造（Capacitor On Plug）をとっているため、プラグをキャパシタ領域中に設けることができ、プラグ分の面積を縮小することが可能となり、高集積化に有効である。
【０２２３】
上記のメモリブロック選択方法では、隣接するメモリセルブロック対を選択するようにフォールデッドビット線方式が用いられる。フォールデッドビット線方式では、図３４に示されるようにブロック選択線の伸張方向に隣接して配置される各メモリセルブロックに接続された相補ビット線の一対が交互に活性化される。
【０２２４】
この実施の形態では、階層ワード線の配線数を増やす必要がなく、ブロック選択トランジスタの面積を増加させる必要もない。
【０２２５】
この第２の実施の形態によれば、素子分離絶縁膜をはさんだ下部電極を用いて、直接接続がなされている。この実施の形態の直接接続では、階層ワード線を配置するための素子分離領域周辺のスペースを顕著に削減できる。
【０２２６】
（第３の実施の形態）
本発明の第３の実施の形態は図１１乃至図１４を用いて説明される。
【０２２７】
図１１において、“Ｋ−Ｌ”線上での断面図は図１２に示される。図１１中の各構成要素の横方向位置に対応して、図１２中で、各構成要素は横方向位置がそれぞれ位置されている。
【０２２８】
図１２に示されるように、Ｐ型半導体基板３００が用意される。第１セルトランジスタ３０１は、第１不純物拡散層３０２、第２不純物拡散層３０３、及び第１ゲート３０４を有している。第２セルトランジスタ３０５は、第２不純物拡散層３０３、第３不純物拡散層３０６、及び第２ゲート３０７を有している。
【０２２９】
第１キャパシタはそれぞれが第１ゲート３０４上方に形成された第１下部電極３０８、第１強誘電体膜３０９、及び第１上部電極３１０を有している。第１下部電極３０８は第１不純物拡散層３０２及び第１ゲート３０４上方に形成され、第１ポリシリコンプラグ３１１を介して、第１不純物拡散層３０２に接続されている。
【０２３０】
第１金属プラグ３１２は第２不純物拡散層３０３に接続されている。第１金属層３１３はこの第１金属プラグ３１２に接続されている。また、この第１金属層３１３は第１金属コンタクト３１４を介して、第１上部電極３１０に接続されている。
【０２３１】
第１セルトランジスタ３０１及び第１キャパシタが第１メモリセルを構成している。
【０２３２】
第２キャパシタはそれぞれが第２ゲート３０７上方に形成された第２下部電極３１５、第２強誘電体膜３１６、第２上部電極３１７を有している。第２下部電極３１５は第３不純物拡散層３０６及び第２ゲート３０７上方に形成され、第２ポリシリコンプラグ３１８を介して第３不純物拡散層３０６に接続されている。第２金属コンタクト３１９は第１金属層３１３と、第２上部電極３１７との間に接続されている。
【０２３３】
ここで、第２セルトランジスタ３０５と第２キャパシタは第２メモリセルを構成している。
【０２３４】
素子分離領域３２０は半導体基板３００上に形成され、第１不純物拡散層３０２に隣接して設けられている。第４不純物拡散層３２１は半導体基板３００上に形成され、素子分離領域３２０に隣接されている。通過ワード線３２２は素子分離領域３２０上に形成されている。
【０２３５】
第２金属プラグ３２３は第４不純物拡散層３２１に接続されている。第２金属層３２４は第２金属プラグ３２３に接続されている。ビット線コンタクト３２５は第２金属層３２４とビット線３２６との間に接続されている。
【０２３６】
ここで、第１ダミー上部電極３２７は第１強誘電体膜３０９上及び、通過ワード線３２２上方に形成されている。この第１ダミー上部電極３２７はどのセルトランジスタにも接続されていない。
【０２３７】
第１階層ワード線３２８は第１ダミー上部電極３２７上方に形成されている。この第１階層ワード線３２８は第１ダミー上部電極３２７よりも狭い幅を有している。
【０２３８】
第１メモリセル及び第２メモリセルはともに同一メモリセルブロック内に存在する。
【０２３９】
ビット線３２６はメモリセルブロック上方に配置されている。
【０２４０】
図１２に示された構成はメモリセルブロックの長手方向に繰り返し配置される。
【０２４１】
図１２に示された構成は絶縁層３２９によって被覆される。
【０２４２】
この図１２では、ブロック選択トランジスタは図示を省略しているが、図１２中で、第４不純物拡散層３２１の左外側に位置している。
【０２４３】
上述の通り、第１ダミー上部電極３２７は第１金属層３１３や第２金属層３２４から分離されている。そのため、第１ダミー上部電極３２７はキャパシタとしての動作を行わない。
【０２４４】
この実施の形態ではダミー上部電極下には強誘電体膜及び下部電極が存在する。
【０２４５】
しかし、ダミー上部電極下には必ずしも強誘電体膜又は下部電極を設ける必要はない。ダミー上部電極は絶縁層上に設けることができ、強誘電体膜無しで下部電極上に設けることも、下部電極が存在しない強誘電体膜上にも設けることができる。
【０２４６】
ダミー上部電極の大きさは他の上部電極と同じ大きさとすることができる。場合により、ダミー上部電極は他の上部電極より小さくすることも、大きくすることもできる。
【０２４７】
ダミー上部電極の大きさが他の上部電極よりも大きい場合、ブロック選択トランジスタは通常の大きさよりも大きくする必要がある。
【０２４８】
上述の構成では、ダミー上部電極下に強誘電体膜及び下部電極は隣接する他のメモリセルと共通して使用されている。しかし、ダミー上部電極下の強誘電体膜又は下部電極はダミー上部電極のために個別に設けてもよい。
【０２４９】
上述の各構成のサイズは第１の実施の形態と同様なサイズを用いることができる。
【０２５０】
図１１に示される半導体記憶装置の図１１中で“Ｍ−Ｎ”線上の断面構成は図１２に示される断面構成と同一である。すなわち、この実施の形態ではワード線が伸張する方向に隣接するメモリセルブロック同士で、同一な構成となっている。
【０２５１】
本実施の形態で図３４におけるプレート線周辺の構成は図１３及び図１４に示される。上面図は図１３に示され、図１３中の“Ｏ−Ｐ”線上の断面図は図１４に示される。図１３中の各構成要素の横方向位置に対応して、図１４中で、各構成要素はそれぞれが対応した横方向位置に配置されている。
【０２５２】
第５不純物拡散層３３０は半導体基板３００上に設けられている。第３ゲート３３１は半導体基板３００上に設けられ、第５不純物拡散層３３０に隣接されている。第６不純物拡散層３３２は、半導体基板３００上に設けられ、第３ゲート３３１に隣接されている。第５不純物拡散層３３０、第３ゲート３３１、及び第６不純物拡散層３３２は第３セルトランジスタ４３４を構成している。
【０２５３】
第３ポリシリコンプラグ３３３は、第６不純物拡散層３３２に接続されている。第３下部電極３３４は第３ポリシリコンプラグ３３３に接続され、第６不純物拡散層３３２及び第３ゲート３３１上に形成されている。第３強誘電体膜３３５は第３下部電極３３４上に形成されている。第３上部電極３３６は第３強誘電体膜３３５上及び第３ゲート３３１上方に形成されている。第３金属プラグ３３７は第５不純物拡散層３３０上に形成されている。第３下部電極３３４、第３強誘電体膜３３５、及び第３上部電極３３６は第３キャパシタを構成している。
【０２５４】
第３セルトランジスタ４３４と第３キャパシタとが第３メモリセルを構成している。
【０２５５】
第４ゲート３３８は半導体基板３００上に形成され、第６不純物拡散層３３２に隣接されている。第７不純物拡散層３３９は半導体基板３００上に形成され、第４ゲート３３８に隣接されている。第４セルトランジスタ４３５は第６不純物拡散層３３２、第４ゲート３３８、及び第７不純物拡散層３３９を有している。
【０２５６】
第４金属プラグ３４０は、第７不純物拡散層３３９に接続されている。
【０２５７】
第２ダミー上部電極３４１は、第３強誘電体膜３３５上及び第４ゲート３３８上方に形成されている。
【０２５８】
第３金属コンタクト３４２は第３上部電極３３６に接続されている。
【０２５９】
第３金属層３４３は第３金属プラグ３３７及び第３金属コンタクト３４２に接続されている。
【０２６０】
第１プレート線３４４は第４金属プラグ３４０上に形成されている。
【０２６１】
第２プレート線３４５は図１４に示されたメモリセルブロックとは別のメモリセルブロックのためのもので、第２ダミー上部電極３４１上方に形成され、垂直方向において第３金属層３４３及び第１プレート線３４４と同一位置に配置されている。
【０２６２】
第２ダミー上部電極３４１を設けることで、プレート線に隣接する上部電極間の空間が小さくなり、プレート線近傍の上部電極が存在しない空間の増加を防止できる。
【０２６３】
従って、回路動作を行う上部電極はメモリセルブロックの最外側に位置することがなくなり、どの部分においても上部電極間の一定間隔が保たれる。
【０２６４】
この第３の実施の形態によれば、ダミー上部電極をブロック選択トランジスタ又は、プレート線近傍に配置することで、キャパシタ特性が向上できる。
【０２６５】
（第４の実施の形態）
第１の実施の形態で示された半導体記憶装置の製造方法について図１５乃至図２２を用いて説明する。なお、図１５乃至図２２は図１における“ＡＲ−Ｂ”部分に対応していて、各構成要素の位置は対応した位置に配置されている。
【０２６６】
図１５に示されるように、半導体基板１０上に素子分離領域３５、第１乃至第４不純物拡散層１１，１２，１４，１６、第１乃至第３ゲート１３，１５，１７、通過ワ−ド線３６、絶縁層６０、第１、第２ポリシリコンプラグ２１，２９を順次形成する。
【０２６７】
ここで、素子分離領域３５は、半導体基板１０上に０．３μｍ程度の溝を形成する。次にＴＥＯＳガスとオゾンガスの混合ガスを用いて、基板全面に約１．５μｍのＳｉＯ2膜を気相成長法により堆積させる。これにより、溝にＳｉＯ2からなる素子分離絶縁膜が埋め込まれ、素子形成領域が得られる。
【０２６８】
この後、ゲート絶縁膜（図示せず）を介して、ポリシリコン／ＷＳｉ積層膜による第１乃至第３ゲート電極１３，１５，１７を形成し、ソース、ドレインとなる第１乃至第４不純物拡散層１１，１２，１４，１６を形成してＭＯＳトランジスタを得る。
【０２６９】
次に、図１６に示されるように、絶縁層６０及び第１、第２ポリシリコンプラグ２１，２９上に下部電極層１８，２６、強誘電体膜１９，２７、上部電極層２０，２５，２８を順次形成する。すなわち、絶縁層６０を全面に形成した後、ＣＭＰ法を用いて、基板表面を平坦化した後、全面にキャパシタの下部電極膜１８，２６としてのＴｉ／Ｐｔ膜、強誘電体ＰＺＴ膜１９，２７、及びキャパシタの上部電極２０，２８、ダミー上部電極２５としてＰｔ膜を順次堆積する。強誘電体膜は膜堆積後（もしくはこの上にＰｔ膜を堆積後）のアニ−ルにより結晶化される。
【０２７０】
次に図１７に示されるように第１上部電極２０、第１ダミー上部電極２５、第２上部電極２８をそれぞれレジストを用いてエッチングして形成する。すなわち、強誘電体キャパシタ又はダミー上部電極を形成する部分のみに上部電極膜を残す。
【０２７１】
次に図１８に示されるように第１強誘電体膜１９、第２強誘電体膜２７、第１下部電極１８、第２下部電極２６をそれぞれエッチングにより形成する。さらに第１下部電極１８、第２下部電極２６下方以外の絶縁層６０を除去する。
【０２７２】
次に図１９に示されるように全面に絶縁層６０を堆積する。ＣＭＰ法により、表面の平坦化を行う。
【０２７３】
次に図２０に示されるように第１上部電極２０及び第２上部電極２８上の絶縁層６０を除去して、絶縁層６０中に開口部を設ける。
【０２７４】
次に図２１に示されるように第１不純物拡散層１１及び第３不純物拡散層１４上の絶縁層６０を除去して、開口部を設ける。
【０２７５】
次に図２２に示されるように絶縁層６０中に設けられた開口部にアルミニウムなどの金属からなる金属層を形成して、第１金属プラグ２２、第１金属層２３、第１金属コンタクト２４、第２金属コンタクト３０、第２金属プラグ３１、第１ビット線コンタクト３２を形成する。
【０２７６】
次に、図２２に示された表面にさらに絶縁層６０を形成し、第２ビット線コンタクト形成予定部にコンタクトホールを設け、そのホール中に第２ビット線コンタクト３３を形成し、その上に第１ビット線３４を形成し、さらに全面に絶縁層６０を形成して、図１の構造が完成する。すなわち、第１ビット線３４として、Ｔｉ／ＴｉＮ／ＡｌのＡｌ積層膜を基板全面に堆積し、ＲＩＥ法を用いて、所望形状の第１ビット線３４が形成される。
【０２７７】
上記のような製造方法を採用することで、ダミー上部電極を通常の上部電極と同じ工程で製造することができ、マイクロローディング効果の影響無しに高精度のキャパシタを製造することが可能となる。
【０２７８】
（第５の実施の形態）
上述の各実施の形態では、ＣＯＰ型のキャパシタ構造に本発明を適用した例を示したが、本発明はＣＯＰ型に限定されるものではなく、図２３及び２４に示されるようにキャパシタがセルトランジスタの真上ではなく、メモリセルブロックの短手方向に離間して設けられたオフセット型の半導体記憶装置にも適用できる。
【０２７９】
図２３は本実施の形態の上面図を示したものである。図２３中で、“Ｑ−Ｒ”線上の断面図が図２４に示される。図２３中の各構成要素の横方向位置に対応して、図２４中に各構成要素はそれぞれの横方向位置に配置されている。
【０２８０】
図２３では、メモリセルブロックが図中左右方向に延伸して上下２組形成されている。
【０２８１】
この形態では、半導体基板３５０上に第１乃至第３不純物拡散層３５１、３５５、３７７が形成されている。この第１不純物拡散層３５１に隣接して、第１素子分離領域３５３が形成され、この第１素子分離領域３５３上には第１ゲート３５２が形成されている。
【０２８２】
この第１不純物拡散層３５１、第１ゲート３５２及び図２３中で素子領域３８１と図示される不純物拡散層の内、第１不純物拡散層３５１と反対側面で第１ゲートに面した領域がブロック選択トランジスタを構成している。第１素子分離領域３５３と第２不純物拡散層３５５との間の半導体基板３５０上には第２ゲート３５４が形成されている。
【０２８３】
さらに第２不純物拡散層３５５から離間して、近接した半導体基板３５０中に第２素子分離領域３５７が設けられている。第２不純物拡散層３５５と第２素子分離領域３５７との間の半導体基板上には第３ゲート３５６が形成されている。第１不純物拡散層３５１には隣接して、第３素子分離領域３５８が設けられ、この第３素子分離領域３５８上には通過ワード線３５９が形成されている。
【０２８４】
第１ゲート３５２、第１素子分離領域３５３、第２ゲート３５４上方には第１下部電極３６０、第１強誘電体膜３６１が積層されている。この第１強誘電体膜３６１上で、第２ゲート３５４上方には第１上部電極３６２が形成されている。
【０２８５】
また、第１強誘電体膜３６１上で、第１ゲート３５２上方には第１ダミー上部電極３６３が形成されている。なお、第１下部電極３６０には引き出し用の第１金属コンタクト３６４が第１強誘電体膜３６１の一部分を貫通して設けられている。この第１金属コンタクト３６４は第１の１層目金属層３６５に接続されている。
【０２８６】
この第１の１層目金属層３６５は、図２３に点線で囲まれて示される素子領域中の拡散層（図示せず）の第１金属コンタクト３６４とメモリセルブロックの長手方向において同一位置にコンタクト４５０を介して接続される。
【０２８７】
第１上部電極３６２上には第２金属コンタクト３６６が設けられている。この第２金属コンタクト３６６は第２の１層目金属層３６７に接続されている。
【０２８８】
第２不純物拡散層３５５には第１金属プラグ３６８が接続され、この第１金属プラグ３６８は第２の１層目金属層３６７に接続されている。
【０２８９】
第３ゲート３５６及び第２素子分離領域３５７上方には第２下部電極３６９が設けられている。この第２下部電極３６９上には、第２強誘電体膜３７０が設けられている。この第２強誘電体膜３７０上で、第３ゲート３５６上方には第２上部電極３７２が設けられている。
【０２９０】
この第２上部電極３７２は第３金属コンタクト３７３を介して、第２の１層目金属層３６７に接続されている。なお、第２下部電極３６９には引き出し用の第４金属コンタクト３７４が第２強誘電体３７０の一部分を通過して設けられている。この第４金属コンタクト３７４は第３の１層目金属層３７５に接続されている。この第３の１層目金属層３７５は、図２３に点線で示される素子領域中の拡散層（図示せず）の第１金属コンタクト３７４とメモリセルブロックの長手方向において同一位置にコンタクト４５１を介して接続される。
【０２９１】
第１の不純物拡散層３５１には第２金属プラグ３７６が接続されている。第３素子分離領域３５８の第１不純物拡散層３５１に接する面と対向する面には第５不純物拡散層３７７が形成されている。この第５不純物拡散層３７７には第１ビット線プラグ３７８が接続されている。この第１ビット線プラグ３７８は第２金属プラグ３７６と第４の１層目金属層３７９を介して接続されている。この第４の１層目金属層３７９は第１ビット線プラグ３７８上方でビット線コンタクト３８０に接続されている。このビット線コンタクト３８０は第４の１層目金属層の上方にある第１ビット線３８１に接続されている。
【０２９２】
このオフセット型半導体記憶装置では、図２４に示された断面では、第1キャパシタの下部電極３６０は第１の１層目金属層３６５に接続されていて、セルトランジスタには接続されていないが、図２３に示される通り、この１層目金属層から図２３中の下方向に配線が延伸され第１セルトランジスタにコンタクトが設けられて、接続がなされている。
【０２９３】
このようにセルトランジスタが設けられた素子領域から離間した領域にキャパシタが設けられ、素子領域とキャパシタの上部電極及び下部電極とはそれぞれコンタクト及び１層目金属層を介して接続される。このため、セルトランジスタとキャパシタが別の領域に設けられていて、ＣＯＰ型の強誘電体メモリセル構造に比べて、面積が大きくなっている。
【０２９４】
上記各構成要素は絶縁層３８２によって被覆されている。
【０２９５】
このように第５の実施の形態はメモリセルに使用しているキャパシタが最外周にこない様に、ブロック選択トランジスタ上部に、いずれのセル単位、拡散層、ゲート電極にも接続されていないダミーのキャパシタを配置する。
【０２９６】
この第５の実施の形態によれば、ブロック選択トランジスタ近傍に設けられたダミー上部電極を用いることで、メモリキャパシタの特性を向上することができる。
【０２９７】
（第６の実施の形態）
第５の実施の形態の構造の製造方法について、図２５乃至図３３を用いて説明する。図２５乃至図３３は図２４に対応した工程図となっている。
【０２９８】
図２５に示されるように半導体基板３５０上に第１乃至第３不純物拡散層３５１、３５５、３７７、第１素子分離領域３５３、第２素子分離領域３５７、第３素子分離領域３５８、第１乃至第４ゲート３５２、３５４、３５６、３５９がそれぞれ設けられる。この表面に絶縁層３８２が形成される。ここで、絶縁層３８２はＬＰ−ＣＶＤ法により形成され、例えば、ＢＰＳＧ膜などの層間絶縁膜である。この絶縁膜３８２はＣＭＰにより表面が平坦化される。
【０２９９】
その後、第1金属プラグ３６８形成予定領域、第２金属プラグ３７６形成予定領域。ビット線プラグ３７８形成予定領域が除去され、それぞれタングステンなどからなる金属膜が埋め込まれる。なお、金属膜に替えて、ポリシリコン膜を埋め込んでも良い。
【０３００】
次に図２６に示されるように表面全面に絶縁層４００、４０１、下部電極層３６０，３６９、強誘電体層３６１，３７０、上部電極層３６２，３６３，３７２が形成される。ここでは、表面全面にまず、ＬＰ−ＣＶＤ法により薄いシリコン窒化膜４００が形成され、この上にさらにＬＰ−ＣＶＤ法又はプラズマＣＶＤ法あるいは常圧ＣＶＤ法により薄いシリコン酸化膜４０１が形成される。
【０３０１】
下部電極層３６０，３６９としてＴｉＮ，Ｔｉ，Ｐｔ導電膜が順にスパッタ蒸着され、キャパシタ絶縁膜用の強誘電体膜３６１，３７０としてＰＺＴ膜が形成され、さらにキャパシタ上部電極３６２，３６３，３７２としてＰｔ導電膜がスパッタ蒸着される。
【０３０２】
次に図２７に示されるようにエッチングにより上部電極層が所定の形状に形成され、第１上部電極３６２、第１ダミー上部電極３６３、及び第２上部電極３７２が形成される。
【０３０３】
次に図２８に示されるようにＲＩＥ法を用いたエッチングにより、上方より順に第１強誘電体膜３６１、第２強誘電体膜３７０、第１下部電極３６０、第２下部電極３６９が形成される。
【０３０４】
次に図２９に示されるように全面にプラズマＣＶＤ法を用いて、絶縁層３８２を形成して、ＣＭＰ法により表面が平坦化される。
【０３０５】
次に図３０に示されるように１層目金属層に相当する第１の１層目金属層３６５、第２の１層目金属層３６７、第３の１層目金属層３７５、第４の１層目金属層３７９形成予定領域の絶縁層３８２を除去する。
【０３０６】
次に図３１に示されるように第１金属コンタクト３６４、第２金属コンタクト３６６、第３金属コンタクト３７３、第４金属コンタクト３７４形成予定領域についてそれぞれ、絶縁層３８２をエッチング除去する。第１金属コンタクト３６４、第４金属コンタクト３７４形成予定領域については、第１、第２強誘電体膜３６１，３７０もエッチング除去する。
【０３０７】
次に、図３２に示されるように第１金属プラグ３６８形成予定領域、第２金属プラグ３７６形成予定領域、及びビット線プラグ３７８形成予定領域の絶縁層３８２をエッチング除去する。
【０３０８】
次に、図３３に示されるようにそれぞれの形成予定領域中にアルミニウムなどからなる金属層を形成して、第１金属コンタクト３６４、第１の１層目金属層３６５、第２金属コンタクト３６６、第２の１層目金属層３６７、第１金属プラグ３６８、第３金属コンタクト３７３、第４金属コンタクト３７４、第３の１層目金属層３７５、第２金属プラグ３７６、ビット線プラグ３７８、第４の１層目金属層３７９を形成する。
【０３０９】
ついで、絶縁層３８２を全面に形成し、ビット線コンタクト３８０形成予定領域をエッチングする。
【０３１０】
ついで、ビット線コンタクト形成予定領域に金属層を形成して、ビット線コンタクト３８０を形成する。
【０３１１】
ついで、ビット線コンタクト３８０に接続して、第４の１層目金属層３７９上方にビット線３８１を形成して、図２４に示される構造が完成する。
【０３１２】
このようにオフセット型半導体記憶装置の製造方法においても、ダミー上部電極を通常の上部電極と同じ工程で製造することができ、マイクロローディング効果の影響無しに高精度のキャパシタを製造することが可能となる。
【０３１３】
なお、本発明は上述した各実施形態に限定されるものではなく、その要旨を逸脱しない範囲で、種々変形して実施することができる。
【０３１４】
【発明の効果】
本発明によれば、メモリセルのキャパシタ特性をメモリセルブロック内の位置に依らず、均一にした半導体記憶装置及びその製造方法を提供できる。
【０３１５】
又、本発明によれば、配線層数を増大させること無く、ブロック選択トランジスタ部の面積を大きくさせずに、階層ワード線を配置して、高密度化された半導体記憶装置を提供することが可能である。
【図面の簡単な説明】
【図１】 第１の実施の形態のブロック選択トランジスタ近傍の構成を示す“Ａ−Ｂ”線上の断面図。
【図２】 第１の実施の形態のブロック選択トランジスタ近傍の構成を示す上面図。
【図３】 第１の実施の形態のブロック選択トランジスタ近傍の構成を示す図２の右側部分の上面図。
【図４】 第１の実施の形態のブロック選択トランジスタ近傍の構成を示す“ＡＲ−ＢＲ”線上の断面図。
【図５】 第１の実施の形態のブロック選択トランジスタ近傍の構成を示す“Ｃ−Ｄ”線上の断面図。
【図６】 第１の実施の形態のプレート線近傍の構成を示す上面図。
【図７】 第１の実施の形態のプレート線近傍の構成を示す“Ｅ−Ｆ”線上の断面図。
【図８】 第２の実施の形態のブロック選択トランジスタ近傍の構成を示す上面図。
【図９】 第２の実施の形態のブロック選択トランジスタ近傍の構成を示す“Ｇ−Ｈ”線上の断面図。
【図１０】 第２の実施の形態のブロック選択トランジスタ近傍の構成を示す“Ｉ−Ｊ”線上の断面図。
【図１１】 第３の実施の形態のブロック選択トランジスタ近傍の構成を示す上面図。
【図１２】 第３の実施の形態のブロック選択トランジスタ近傍の構成を示す“Ｋ−Ｌ”線上の断面図。
【図１３】 第３の実施の形態のプレート線近傍の構成を示す上面図。
【図１４】 第３の実施の形態のプレート線近傍の構成を示す“Ｏ−Ｐ”線上の断面図。
【図１５】 本発明の第４の実施の形態である半導体記憶装置の製造方法の一工程を示す断面図。
【図１６】 本発明の第４の実施の形態である半導体記憶装置の製造方法の一工程を示す断面図。
【図１７】 本発明の第４の実施の形態である半導体記憶装置の製造方法の一工程を示す断面図。
【図１８】 本発明の第４の実施の形態である半導体記憶装置の製造方法の一工程を示す断面図。
【図１９】 本発明の第４の実施の形態である半導体記憶装置の製造方法の一工程を示す断面図。
【図２０】 本発明の第４の実施の形態である半導体記憶装置の製造方法の一工程を示す断面図。
【図２１】 本発明の第４の実施の形態である半導体記憶装置の製造方法の一工程を示す断面図。
【図２２】 本発明の第４の実施の形態である半導体記憶装置の製造方法の一工程を示す断面図。
【図２３】 本発明の第５の実施の形態のブロック選択トランジスタ近傍の構成を示す上面図。
【図２４】 本発明の第５の実施の形態のブロック選択トランジスタ近傍の構成を示す“Ｑ−Ｒ”線上の断面図。
【図２５】 本発明の第６の実施の形態である半導体記憶装置の製造方法の一工程を示す断面図。
【図２６】 本発明の第６の実施の形態である半導体記憶装置の製造方法の一工程を示す断面図。
【図２７】 本発明の第６の実施の形態である半導体記憶装置の製造方法の一工程を示す断面図。
【図２８】 本発明の第６の実施の形態である半導体記憶装置の製造方法の一工程を示す断面図。
【図２９】 本発明の第６の実施の形態である半導体記憶装置の製造方法の一工程を示す断面図。
【図３０】 本発明の第６の実施の形態である半導体記憶装置の製造方法の一工程を示す断面図。
【図３１】 本発明の第６の実施の形態である半導体記憶装置の製造方法の一工程を示す断面図。
【図３２】 本発明の第６の実施の形態である半導体記憶装置の製造方法の一工程を示す断面図。
【図３３】 本発明の第６の実施の形態である半導体記憶装置の製造方法の一工程を示す断面図。
【図３４】 従来のＴＣ並列ユニット直列接続型強誘電体メモリの構成を示す回路図。
【図３５】 従来のＴＣ並列ユニット直列接続型強誘電体メモリのブロック選択トランジスタ近傍の構成を示す上面図。
【図３６】 従来のＴＣ並列ユニット直列接続型強誘電体メモリのブロック選択トランジスタ近傍の構成を示す“Ｓ−Ｔ”線上の断面図。
【図３７】 従来のＴＣ並列ユニット直列接続型強誘電体メモリのブロック選択トランジスタ近傍の構成を示す“Ｕ−Ｖ”線上の断面図。
【図３８】 従来のＴＣ並列ユニット直列接続型強誘電体メモリのプレート線近傍の構成を示す上面図。
【図３９】 従来のＴＣ並列ユニット直列接続型強誘電体メモリのプレート線近傍の構成を示す“Ｗ−Ｘ”線上の断面図。
【図４０】 （Ａ）従来のＴＣ並列ユニット直列接続型強誘電体メモリの製造工程の一工程でのブロック選択トランジスタプレート線近傍の構成を示す上面図。（Ｂ）従来のＴＣ並列ユニット直列接続型強誘電体メモリの製造工程の一工程でのブロック選択トランジスタプレート線近傍の構成を示す“Ｙ−Ｚ”線上の断面図。
【符号の説明】
１ メモリセルブロック
２ ワード線選択回路
３ センスアンプ
４ セルトランジスタ
５ 強誘電体キャパシタ
６，４３３ ブロック選択トランジスタ
１０，２３０、３００、３５０ 半導体基板
１１，２３２，３０２，３５１ 第１不純物拡散層
１２，２３３，３０３，３５５ 第２不純物拡散層
１３、２３４，３０４、３５２ 第１ゲート
１４，２３６，３０６、３７７ 第３不純物拡散層
１５，２３７，３０７、３５４ 第２ゲート
１６，２５１，３２１、３５７ 第４不純物拡散層
１７，２５２、３３１、３５６ 第３ゲート
１８，２３８，３０８，３６０ 第１下部電極
１９．２３９，３０９，３６１ 第１強誘電体膜
２０，２４０，３１０、３６２ 第１上部電極
２１，２４１，３１１ 第１ポリシリコンプラグ
２２，２４２，３１２、３６８ 第１金属プラグ
２３，２４３，３１３，３６７ 第１金属層
２４，２４４．３１４、３６４，３７４ 第１金属コンタクト
２５，２５４，３２７、３６３ 第１ダミー上部電極
２６，２４５，３１５、３６９ 第２下部電極
２７，２４６，３１６、３７０ 第２強誘電体膜
２８，２４７，３１７、３７２ 第２上部電極
２９，２４８，３１８ 第２ポリシリコンプラグ
３０，２４９，３１９、３６６ 第２金属コンタクト
３１，３２３，３７８ 第１ビット線プラグ
３２ 第１ビット線コンタクト
３３，３２５ 第２ビット線プラグ
３４，２５６，３８１ 第１ビット線
３５ 第１素子分離領域
３６，３２２、３５９ 第１通過ワード線
３７，２６３，３３４ 第３下部電極
３８，２６４，３３５ 第３強誘電体膜
３９，２７８，３４１ 第２ダミー上部電極
４０、２６０，３３０，３７７ 第５不純物拡散層
４１，２６７，３２３、３３７，３７６ 第２金属プラグ
４２，３３８ 第４ゲート
４３，２６１，３３２ 第６不純物拡散層
４４，２５３，３３３ 第３ポリシリコンプラグ
４５，２７６ 第４下部電極
４６，２７７ 第４強誘電体膜
４７，２６５，３３６ 第３上部電極
４８，２６６，３４２、３７３ 第３金属コンタクト
４９ 第５ゲート
５０，２６９，３３９ 第７不純物拡散層
５１，２７０ 第４上部電極
５２，２７１，３７４ 第４金属コンタクト
５３，２７２，３４３，４１３ 第３金属層
６０，２５７，３２９、３８２，４００，４０１ 絶縁層
６１ 第６ゲート
６２ 第１０不純物拡散層
６３ 第５上部電極
６４ 第５金属プラグ
６５ 第５金属層
６６ 第５金属コンタクト
６７ 第７ゲート
６８ 第１１不純物拡散層
６９，２６２ 第４ポリシリコンプラグ
７０ 第５下部電極
７１ 第５強誘電体膜
７２ 第６上部電極
７３ 第６金属コンタクト
７４ 第１２不純物拡散層
７５ 第１３不純物拡散層
７６ 第５ポリシリコンプラグ
７７ 第６下部電極
７８ 第６強誘電体膜
７９ 第７上部電極
８０ 第７金属コンタクト
８１ 第６金属プラグ
８２ 第６金属層
８３ 第１４不純物拡散層
８４ 第８上部電極
８５ 第８金属コンタクト
８６ 第７金属層
８７、２８０ 第２ビット線
８８ 第１５不純物拡散層
８９ 第６金属プラグ
９０ 第７下部電極
９１ 第７強誘電体膜
９２ 第３ダミー上部電極
９３ 第１６不純物拡散層
９４ 第８ゲート
９５ 第１７不純物拡散層
９６ 第６ポリシリコンプラグ
９７ 第８下部電極
９９ 第８強誘電体膜
２００ 第９上部電極
２０１ 第７金属プラグ
２０２ 第９ゲート
２０３ 第１８不純物拡散層
２０４ 第７ポリシリコンプラグ
２０５ 第９下部電極
２０６ 第９強誘電体膜
２０７ 第１０上部電極
２０８ 第９金属コンタクト
２０９ 第１０金属コンタクト
２１０ 第８金属層
２１１ 第４ダミー上部電極
２１２，３４４ 第１プレート線
２１３ 第８金属プラグ
２１４、３４５ 第２プレート線
２１５ 第１１金属コンタクト
２１６ 第１１上部電極
２１７ 第１０強誘電体膜
２１８ 第１０下部電極
２３１，３０１、４２０ 第１セルトランジスタ
２３５、３０５，４２１ 第２セルトランジスタ
２５０，３２０ 素子分離領域
２５２，３２２、３５９ 通過ワード線
２５５，３２８ 第１階層ワード線
２６０、２７３ ４１５ 第８不純物拡散層
２６８，３２４、３７９ 第２金属層
２７３、４１７ 第９不純物拡散層
２７４，３３７、４１２ 第３金属プラグ
２７５，４１３ 第４金属層
３２５，３８０ ビット線コンタクト
３２６ ビット線
３４０、４１４ 第４金属プラグ
３５３ 第１素子分離領域
３５７，４１０ 第２素子分離領域
３５８ 第３素子分離領域
３６５ 第１の１層目金属層
３６７ 第２の１層目金属層
３７５ 第３の１層目金属層
３７９ 第４の１層目金属層
４１１ 第２通過ワード線
４１６ 第６ゲート
４２２ 第２ブロック選択トランジスタ
４２３，４３１，４３４ 第３セルトランジスタ
４２４，４３２，４３５ 第４セルトランジスタ
４２５ 第５セルトランジスタ
４２６ 第６セルトランジスタ
４２７ 第７セルトランジスタ
４２８ 第８セルトランジスタ
４２９ 第９セルトランジスタ
４３０ 第１０セルトランジスタ
４５０，４５１ コンタクト
Claims (9)
- 半導体基板と、
この半導体基板上に形成され、ゲート及びこのゲートを挟んで対向して配置された第１拡散層及び第２拡散層を有し、連続して直列に前記第１拡散層及び前記第２拡散層を共有するように接続された複数のメモリトランジスタを有するメモリトランジスタ群と、
一対一で前記複数の第１拡散層に接続された複数のプラグ電極と、
前記半導体基板上に形成され、前記メモリトランジスタ群中の一端の１つのメモリトランジスタに隣接して設けられ、拡散層及びゲートを有するブロック選択トランジスタと、
前記メモリトランジスタ群の一端の前記第２拡散層に接続された第１配線と、
前記プラグ電極に接続された下部電極と、
この下部電極上に形成された強誘電体膜と、
この強誘電体膜上に形成され、前記第１配線に接続された第１上部電極と、
前記ブロック選択トランジスタの上方の前記強誘電体膜上に形成され、前記メモリトランジスタ、前記プラグ電極、前記ブロック選択トランジスタ、及び前記第１配線から分離された第２上部電極と、
前記半導体基板、前記メモリトランジスタ、前記プラグ電極、前記第１上部電極、前記第２上部電極、前記強誘電体膜及び前記下部電極のそれぞれの上方に形成された絶縁層と
を具備し、
前記第２上部電極と前記第２上部電極と隣接する前記メモリセルの前記第１上部電極との距離が、隣接するメモリセルの同一下部電極上に形成された前記第１上部電極同士の距離と等しいことを特徴とする半導体記憶装置。 - 前記第１上部電極は前記メモリトランジスタのゲート上に形成されることを特徴とする請求項１記載の半導体記憶装置。
- 半導体基板と、
この半導体基板上に形成され、第１拡散層、第２拡散層及びゲートを有するメモリトランジスタと、
前記メモリトランジスタの前記第２拡散層に接続された第１配線と、
前記プラグ電極に接続された下部電極と、
この下部電極上に形成された強誘電体膜と、
この強誘電体膜上に形成され、前記第１配線に接続された第１上部電極とを単位とするメモリセルが前記第１及び第２の拡散層を共有するように直列接続されたメモリセルブロックと、
前記メモリセルブロックの終端部に配置され、拡散層及びゲートを有するブロック選択トランジスタと、
前記ブロック選択トランジスタの上方の前記強誘電体膜上に形成され、前記メモリトランジスタ、前記プラグ電極、前記ブロック選択トランジスタ及び前記第１配線から分離された第２上部電極と、
前記半導体基板、前記メモリトランジスタ、前記プラグ電極、前記第１上部電極、前記第２上部電極、前記強誘電体膜及び前記下部電極のそれぞれの上方に形成された絶縁膜と
を具備し、
前記第２上部電極と前記第２上部電極と隣接する前記メモリセルの前記第１上部電極との距離が、隣接するメモリセルの同一下部電極上に形成された前記第１上部電極同士の距離と等しいことを特徴とする半導体記憶装置。 - 前記第２上部電極は前記第１上部電極よりもその面積が小さいことを特徴とする請求項１乃至３いずれか１項記載の半導体記憶装置。
- 半導体基板と、
この半導体基板上に形成され、それぞれが第１拡散層、ゲート、このゲートを挟んで前記第１拡散層に対向する位置に形成された第２拡散層、前記第１拡散層に接続されたプラグ電極、このプラグ電極に接続された下部電極、この下部電極上に形成された強誘電体膜、前記強誘電体膜上に形成された上部電極層、前記第２拡散層に接続された配線層、この配線層に接続された前記上部電極を有し、直列に前記第１拡散層及び前記第２拡散層を共有するように接続された複数のメモリセルと、
この複数のメモリセルの一端に隣接して設けられたブロック選択トランジスタと、
前記第２拡散層に隣接し、かつ、前記ブロック選択トランジスタ上方に設けられ、前記メモリセルから分離された第１導電層と、
前記ブロック選択トランジスタの上方の前記強誘電体膜上に形成され、前記メモリセル、前記プラグ電極、前記ブロック選択トランジスタ及び前記配線層から分離された第２導電層と、
前記第２導電層上方に設けられたプレート配線と
を具備し、
前記第２導電層と前記第２導電層に隣接する前記メモリセルの前記上部電極との距離が、隣接するメモリセルの同一下部電極上に形成された前記上部電極同士の距離と等しいことを特徴とする半導体記憶装置。 - 半導体基板と、
この半導体基板上に形成され、第１拡散層、第２拡散層、この第１拡散層及び第２拡散層の間に設けられた第１ゲートを有し、前記第１拡散層及び前記第２拡散層を共有するように直列に接続された複数のメモリトランジスタと、前記第１拡散層に接続された下部電極、この下部電極上に形成された第１強誘電体膜、及びこの第１強誘電体膜上に形成され、前記第２拡散層に接続された第１上部電極を有し、前記第１拡散層及び前記第２拡散層を共有するように直列に接続された複数のメモリセルとを備えたメモリセルブロックと、
前記半導体基板上に形成され、前記メモリセルブロックの一端のメモリトランジスタの第１拡散層に隣接して設けられた素子分離領域と、
前記半導体基板上に形成され、前記素子分離領域に隣接して設けられ、第３拡散層、第４拡散層及び第２ゲートを有するブロック選択回路と、
この素子分離領域上に設けられ、前記メモリセルブロックの一端のメモリセルの下部電極及び前記第３拡散層に接続された第１導電層と
前記第１導電層上に設けられた第２強誘電体膜と、この第２強誘電体膜上に設けられ、
前記メモリセルブロック、前記第１導電層、前記第２強誘電体膜、前記第３拡散層、前記第４拡散層及び前記第２ゲートから分離された第２導電層を具備することを特徴とする半導体記憶装置。 - 前記第１導電層は前記下部電極と同一材料であり、前記下部電極と垂直方向で同一位置にあることを特徴とする請求項６記載の半導体記憶装置。
- 前記下部電極上方に形成され、前記第１ゲートに信号を供給する配線をさらに具備することを特徴とする請求項６または７の半導体記憶装置。
- 半導体基板上にゲート及びこのゲートを挟んで対向して配置された第１拡散層及び第２拡散層を有するセルトランジスタを形成する工程と、
前記半導体基板上にゲート及びこのゲートを挟んで対向して配置された第３拡散層及び第４拡散層を有し、前記セルトランジスタに隣接するブロック選択トランジスタを形成する工程と、
前記セルトランジスタ及びブロック選択トランジスタの上方に前記第１拡散層に接続された下部電極層を形成する工程と、
この下部電極層上に強誘電体膜を形成する工程と、
この強誘電体膜上に上部電極層を形成する工程と、
この上部電極層を複数の第１の上部電極からなる第１の上部電極群と、前記第１の上部電極群の一端に隣接し、前記第１の上部電極群からの距離が前記第１の上部電極同士の距離と等しい距離をおいて第２の上部電極に形成する工程と、
前記下部電極層及び強誘電体膜をキャパシタ形状に形成する工程と、
第１の上部電極を前記第２拡散層に接続する配線層を形成する工程と、
前記半導体基板、セルトランジスタ、ブロック選択トランジスタ、下部電極層、強誘電体膜、配線層、第１の上部電極及び第２の上部電極を絶縁層にて被覆して、前記第２の上部電極を前記強誘電体膜以外から絶縁させる工程と
を有することを特徴とする半導体記憶装置の製造方法。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000284710A JP4481464B2 (ja) | 2000-09-20 | 2000-09-20 | 半導体記憶装置及びその製造方法 |
| KR10-2001-0057942A KR100453470B1 (ko) | 2000-09-20 | 2001-09-19 | 반도체 기억 장치 및 그 제조 방법 |
| US09/956,001 US6611015B2 (en) | 2000-09-20 | 2001-09-20 | Semiconductor device including dummy upper electrode |
| US10/618,616 US7022531B2 (en) | 2000-09-20 | 2003-07-15 | Semiconductor memory device and method of fabricating the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000284710A JP4481464B2 (ja) | 2000-09-20 | 2000-09-20 | 半導体記憶装置及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002094022A JP2002094022A (ja) | 2002-03-29 |
| JP4481464B2 true JP4481464B2 (ja) | 2010-06-16 |
Family
ID=18768886
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000284710A Expired - Fee Related JP4481464B2 (ja) | 2000-09-20 | 2000-09-20 | 半導体記憶装置及びその製造方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (2) | US6611015B2 (ja) |
| JP (1) | JP4481464B2 (ja) |
| KR (1) | KR100453470B1 (ja) |
Families Citing this family (23)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6893912B2 (en) * | 2002-10-15 | 2005-05-17 | Macronix International Co., Ltd. | Ferroelectric capacitor memory device fabrication method |
| US6914282B2 (en) * | 2002-10-15 | 2005-07-05 | Macronix International Co., Ltd. | Ferroelectric device and method for making |
| JP3866707B2 (ja) * | 2003-09-29 | 2007-01-10 | 株式会社東芝 | 半導体記憶装置およびデータの読み出し方法 |
| JP4316358B2 (ja) * | 2003-11-27 | 2009-08-19 | 株式会社東芝 | 半導体記憶装置及びその製造方法 |
| JP2005174977A (ja) | 2003-12-08 | 2005-06-30 | Toshiba Corp | 強誘電体記憶装置及びその製造方法 |
| US7005379B2 (en) * | 2004-04-08 | 2006-02-28 | Micron Technology, Inc. | Semiconductor processing methods for forming electrical contacts |
| JP2007012950A (ja) * | 2005-07-01 | 2007-01-18 | Matsushita Electric Ind Co Ltd | メモリ装置 |
| JP4609722B2 (ja) * | 2005-12-09 | 2011-01-12 | セイコーエプソン株式会社 | 強誘電体記憶装置および電子機器 |
| EP1863090A1 (en) | 2006-06-01 | 2007-12-05 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for manufacturing semiconductor device |
| US7427550B2 (en) | 2006-06-29 | 2008-09-23 | International Business Machines Corporation | Methods of fabricating passive element without planarizing |
| JP4827653B2 (ja) * | 2006-08-10 | 2011-11-30 | 富士通セミコンダクター株式会社 | 半導体装置とその製造方法 |
| JP2008071897A (ja) * | 2006-09-13 | 2008-03-27 | Toshiba Corp | 半導体メモリ及び半導体メモリの製造方法 |
| US7612397B2 (en) * | 2006-11-10 | 2009-11-03 | Sharp Kabushiki Kaisha | Memory cell having first and second capacitors with electrodes acting as control gates for nonvolatile memory transistors |
| JP2008182083A (ja) | 2007-01-25 | 2008-08-07 | Toshiba Corp | 半導体記憶装置及びその製造方法 |
| JP2008218842A (ja) * | 2007-03-06 | 2008-09-18 | Toshiba Corp | 半導体記憶装置 |
| KR20100002596A (ko) * | 2008-06-30 | 2010-01-07 | 삼성전자주식회사 | 반도체 장치 및 그 제조 방법 |
| US8981440B2 (en) * | 2008-09-16 | 2015-03-17 | Rohm Co., Ltd. | Semiconductor storage device and method for manufacturing the semiconductor storage device |
| KR20130085293A (ko) * | 2012-01-19 | 2013-07-29 | 삼성전자주식회사 | 반도체 메모리 장치 |
| JP6033671B2 (ja) * | 2012-12-27 | 2016-11-30 | 三菱製紙株式会社 | 光透過性導電材料 |
| CN103305812A (zh) * | 2013-06-08 | 2013-09-18 | 上海和辉光电有限公司 | 一种上电极装置 |
| JP6402528B2 (ja) | 2014-08-07 | 2018-10-10 | 富士通セミコンダクター株式会社 | 半導体装置及びその製造方法 |
| KR20180120019A (ko) * | 2017-04-26 | 2018-11-05 | 에스케이하이닉스 주식회사 | 반도체 소자 및 이의 제조 방법 |
| WO2019107083A1 (ja) * | 2017-11-30 | 2019-06-06 | パナソニックＩｐマネジメント株式会社 | 撮像装置 |
Family Cites Families (24)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH048A (ja) * | 1990-04-17 | 1992-01-06 | Komatsu Ltd | 汚染物質混合油供給装置 |
| JPH045A (ja) * | 1990-04-17 | 1992-01-06 | Takashi Kimura | 空気シリンダにおけるピストンロッドの減速制御方法 |
| KR930011462B1 (ko) * | 1990-11-23 | 1993-12-08 | 현대전자산업 주식회사 | 다층배선의 단차를 완화시키는 방법 |
| JP3132582B2 (ja) * | 1991-07-12 | 2001-02-05 | 日本電気株式会社 | 半導体装置 |
| JP3128896B2 (ja) | 1991-10-31 | 2001-01-29 | 日本電気株式会社 | 半導体記憶装置およびその製造方法 |
| JP2827675B2 (ja) * | 1992-03-26 | 1998-11-25 | 日本電気株式会社 | 半導体記憶装置 |
| FR2704067B1 (fr) * | 1993-04-16 | 1995-06-02 | Commissariat Energie Atomique | Procédé et dispositif d'étalonnage en énergie d'un ensemble de détection électronique des rayonnements bêta et/ou photons X et gamma à distribution compton émis par un aérosol radioactif. |
| JP2682455B2 (ja) * | 1994-07-07 | 1997-11-26 | 日本電気株式会社 | 半導体記憶装置およびその製造方法 |
| JP3590115B2 (ja) * | 1994-12-20 | 2004-11-17 | 株式会社日立製作所 | 半導体メモリ |
| JPH08181290A (ja) | 1994-12-22 | 1996-07-12 | Mitsubishi Electric Corp | 半導体装置および半導体装置の製造方法 |
| US5789775A (en) * | 1996-01-26 | 1998-08-04 | Radiant Technologies | High density memory and double word ferroelectric memory cell for constructing the same |
| JP3766181B2 (ja) * | 1996-06-10 | 2006-04-12 | 株式会社東芝 | 半導体記憶装置とそれを搭載したシステム |
| JP3587004B2 (ja) * | 1996-11-05 | 2004-11-10 | ソニー株式会社 | 半導体メモリセルのキャパシタ構造及びその作製方法 |
| JPH1111A (ja) * | 1997-06-12 | 1999-01-06 | Mitsubishi Agricult Mach Co Ltd | 乗用農機 |
| KR100247934B1 (ko) * | 1997-10-07 | 2000-03-15 | 윤종용 | 강유전체 램 장치 및 그 제조방법 |
| US6198652B1 (en) * | 1998-04-13 | 2001-03-06 | Kabushiki Kaisha Toshiba | Non-volatile semiconductor integrated memory device |
| JP3249470B2 (ja) | 1998-06-05 | 2002-01-21 | 株式会社東芝 | 不揮発性半導体記憶装置及びその製造方法 |
| IT1312269B1 (it) * | 1999-04-30 | 2002-04-10 | St Microelectronics Srl | Cella di memoria non volatile ferroelettrica integrata su unsubstrato semiconduttore |
| DE19929308C1 (de) * | 1999-06-25 | 2000-11-09 | Siemens Ag | Verfahren zur Herstellung einer ferroelektrischen Speicheranordnung |
| JP4357076B2 (ja) * | 2000-03-27 | 2009-11-04 | 株式会社東芝 | 強誘電体メモリ及びその製造方法 |
| JP2001298161A (ja) * | 2000-04-12 | 2001-10-26 | Sony Corp | 不揮発性半導体記憶装置およびその製造方法 |
| DE10057806B4 (de) * | 2000-11-22 | 2007-10-11 | Infineon Technologies Ag | Ferroelektrische Speicheranordnung und Verfahren zu ihrer Herstellung |
| JP3657925B2 (ja) * | 2002-06-17 | 2005-06-08 | 株式会社東芝 | 半導体装置及びその製造方法 |
| US6724026B2 (en) * | 2002-09-19 | 2004-04-20 | Infineon Technologies Aktiengesellschaft | Memory architecture with memory cell groups |
-
2000
- 2000-09-20 JP JP2000284710A patent/JP4481464B2/ja not_active Expired - Fee Related
-
2001
- 2001-09-19 KR KR10-2001-0057942A patent/KR100453470B1/ko not_active IP Right Cessation
- 2001-09-20 US US09/956,001 patent/US6611015B2/en not_active Expired - Fee Related
-
2003
- 2003-07-15 US US10/618,616 patent/US7022531B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| KR20020022606A (ko) | 2002-03-27 |
| US20050176199A1 (en) | 2005-08-11 |
| US20020033494A1 (en) | 2002-03-21 |
| US6611015B2 (en) | 2003-08-26 |
| KR100453470B1 (ko) | 2004-10-20 |
| JP2002094022A (ja) | 2002-03-29 |
| US7022531B2 (en) | 2006-04-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4481464B2 (ja) | 半導体記憶装置及びその製造方法 | |
| US6680499B2 (en) | Semiconductor device and method of manufacturing the same | |
| US7821047B2 (en) | Semiconductor apparatus and method for manufacturing the same | |
| TW584856B (en) | Semiconductor device | |
| US20060033138A1 (en) | Method for manufacturing semiconductor device, and semiconductor device | |
| US6867447B2 (en) | Ferroelectric memory cell and methods for fabricating the same | |
| US6773929B2 (en) | Ferroelectric memory device and method for manufacturing the same | |
| JPWO2006134631A1 (ja) | 半導体装置 | |
| KR100402223B1 (ko) | 반도체 기억 장치 및 그 제조 방법 | |
| JP2004266136A (ja) | 半導体装置及びその製造方法 | |
| US7151289B2 (en) | Ferroelectric capacitor and semiconductor device having a ferroelectric capacitor | |
| EP1509923B1 (en) | Ferroelectric memory integrated circuit with improved reliability and density | |
| JP4034492B2 (ja) | 半導体記憶装置の製造方法 | |
| US6795329B2 (en) | Memory integrated circuit | |
| US6800890B1 (en) | Memory architecture with series grouped by cells | |
| JP4115779B2 (ja) | 半導体装置の製造方法 | |
| JP4973204B2 (ja) | 半導体装置 | |
| US20040056287A1 (en) | Series memory architecture | |
| US8183610B2 (en) | Nonvolatile memory and manufacturing method thereof |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050401 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20050414 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20050606 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070704 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090217 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090417 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090901 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20091030 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20091208 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100129 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100223 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100318 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130326 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130326 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140326 Year of fee payment: 4 |
|
| LAPS | Cancellation because of no payment of annual fees |