JP2001298161A - 不揮発性半導体記憶装置およびその製造方法 - Google Patents

Abstract

(57)【要約】 【課題】 下部電極および下部電極とプラグ界面の高温
での安定性を確保して安定した動作が確保される不揮発
性半導体記憶装置を提供する。 【解決手段】 半導体基板１１に形成された導電性パタ
ーン２１と、下部電極２４、強誘電体膜２５および上部
電極２７を下層より順に積層したもので導電性パターン
２１とは絶縁膜２２と酸化物結晶配向膜２３とを介して
形成されたキャパシタ２９とを備えた不揮発性半導体記
憶装置であって、導電性パターン２１に通じるもので強
誘電体膜２５から絶縁膜２２にかけて形成した開口部２
６と、開口部２６を通して導電性パターン２１と下部電
極２４とを接続しかつ上部電極２７と同一層の膜からな
るもので上部電極２６と電気的に離間された接続パター
ン２８とを備えたものである。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、不揮発性半導体記
憶装置およびその製造方法に関し、詳しくは、強誘電体
薄膜を用いた不揮発性半導体記憶装置およびその製造方
法に関する。

【０００２】

【従来の技術】半導体記憶素子に強誘電体を用いて高集
積不揮発性記憶装置を構成するものに、ダイナミックラ
ンダムアクセスメモリ（ＤＲＡＭ）のキャパシタ部分を
強誘電体薄膜キャパシタに置き換えて構成するもの（１
Ｔ１Ｃ）がある。強誘電体としては、例えば、ＳＢＴ
（ＳｒＢｉ₂ Ｔａ₂ Ｏ₉ ）薄膜をＭＯＳ部分とキャパシ
タ部分とをつなぐプラグの直上に配置して、１Ｔ１Ｃタ
イプの強誘電体不揮発性記憶装置（スタック型）として
構成し、高集積化の実現を図ろうとしている。

【０００３】

【発明が解決しようとする課題】しかしながら、上記１
Ｔ１Ｃタイプの強誘電体不揮発性記憶装置においては、
キャパシタに用いる強誘電体膜を下部電極上に作製する
工程において、高温の熱処理を必要とするため、下部電
極および下部電極とプラグ界面の高温での安定性を確保
するために下部電極・バリアメタルの材質に特別の工夫
が必要であり、現在の技術では、十分な特性を有する材
料の開発には至っていない。

【０００４】

【課題を解決するための手段】本発明は、上記課題を解
決するためになされた不揮発性半導体記憶装置およびそ
の製造方法である。

【０００５】本発明の第１の不揮発性半導体記憶装置
は、半導体基板に形成された導電性パターンと、下部電
極、強誘電体膜および上部電極を下層より順に積層した
もので前記導電性パターンとは絶縁膜と酸化物結晶配向
膜とを介して形成されたキャパシタとを備えた不揮発性
半導体記憶装置であって、前記導電性パターンに通じる
もので前記キャパシタの強誘電体膜から前記絶縁膜にか
けて形成した開口部と、前記開口部を通して前記導電性
パターンと前記下部電極とを接続するもので、前記キャ
パシタの上部電極と同一層の膜からなり、前記上部電極
と電気的に離間された接続パターンとを備えたものであ
る。

【０００６】上記第１の不揮発性半導体記憶装置では、
導電性パターンに通じるものでキャパシタの強誘電体膜
から絶縁膜にかけて形成した開口部を備え、その開口部
を通して導電性パターンと下部電極とを接続するもの
で、キャパシタの上部電極と同一層の膜からなり、上部
電極と電気的に離間された接続パターンとを備えている
ことから、高温の熱処理を必要とする強誘電体膜を形成
した後に上部電極とともに下部電極と導電性パターンと
を接続する接続パターンを形成できる構成となってい
る。そのため、不揮発性半導体記憶装置の安定した動作
を確保することが可能になる。また、酸化物結晶配向膜
が形成されていることにより、開口部を形成したことに
よる実効キャパシタ面積の減少による反転電荷量の減少
が補える。

【０００７】本発明の第２の不揮発性半導体記憶装置
は、半導体基板に形成された導電性パターンと、下部電
極、強誘電体膜および上部電極を下層より順に積層した
もので前記導電性パターンとは絶縁膜と酸化物結晶配向
膜とを介して形成されたキャパシタとを備えた不揮発性
半導体記憶装置であって、前記導電性パターンに通じる
もので前記酸化物結晶配向膜から前記絶縁膜にかけて形
成した開口部と、前記開口部を通して前記導電性パター
ンと前記下部電極とを接続するもので、前記キャパシタ
の上部電極と同一層の膜からなり、前記上部電極と電気
的に離間された接続パターンとを備えたものである。

【０００８】上記第２の不揮発性半導体記憶装置では、
導電性パターンに通じるもので酸化物結晶配向膜から絶
縁膜にかけて形成した開口部を備え、その開口部を通し
て導電性パターンと下部電極とを接続するもので、キャ
パシタの上部電極と同一層の膜からなり、上部電極と電
気的に離間された接続パターンとを備えていることか
ら、高温の熱処理を必要とする強誘電体膜を形成した後
に上部電極とともに下部電極と導電性パターンとを接続
する接続パターンを形成できる構成となっている。その
ため、不揮発性半導体記憶装置の安定した動作を確保す
ることが可能になる。また、酸化物結晶配向膜が形成さ
れていることにより、開口部を形成したことによる実効
キャパシタ面積の減少による反転電荷量の減少が補え
る。

【０００９】本発明の第１の不揮発性半導体記憶装置の
製造方法は、半導体基板に導電性パターンを形成する工
程と、前記導電性パターンを覆う絶縁膜と酸化物結晶配
向膜とを順次形成する工程と、前記酸化物結晶配向膜上
にキャパシタの下部電極および強誘電体膜を順次形成す
る工程と、前記キャパシタの強誘電体膜から前記絶縁膜
にかけて前記導電性パターンに通じる開口部を形成する
工程と、前記強誘電体膜上および前記開口部内に導電性
膜を形成する工程と、前記導電性膜を、前記導電性パタ
ーンと前記下部電極とを接続する接続パターンと、前記
強誘電体膜上に形成される上部電極とに分離する工程と
を備えている。

【００１０】上記第１の不揮発性半導体記憶装置の製造
方法では、キャパシタの強誘電体膜から絶縁膜にかけて
導電性パターンに通じる開口部を形成した後、強誘電体
膜上および開口部内に導電性膜を形成し、次いで、導電
性膜を、導電性パターンと下部電極とを接続する接続パ
ターンと、強誘電体膜上に形成される上部電極とに分離
することから、高温の熱処理を必要とする強誘電体膜を
形成した後に上部電極とともに下部電極と導電性パター
ンとを接続する導電性膜を形成することができる。その
ため、安定した動作が確保された不揮発性半導体記憶装
置を製造することが可能になる。また、酸化物結晶配向
膜を形成することにより、開口部を形成したことによる
実効キャパシタ面積の減少による反転電荷量の減少が補
える。

【００１１】本発明の第２の不揮発性半導体記憶装置の
製造方法は、半導体基板に導電性パターンを形成する工
程と、前記導電性パターンを覆う絶縁膜と酸化物結晶配
向膜とを順次形成する工程と、前記酸化物結晶配向膜上
にキャパシタの下部電極および強誘電体膜を順次形成す
る工程と、前記酸化物結晶配向膜から前記絶縁膜にかけ
て前記導電性パターンに通じる開口部を形成する工程
と、前記強誘電体膜上から前記開口部内にかけて導電性
膜を形成する工程と、前記導電性膜を、前記導電性パタ
ーンと前記下部電極とを接続する接続パターンと、前記
強誘電体膜上に形成される上部電極とに分離する工程と
を備えている。

【００１２】上記第２の不揮発性半導体記憶装置の製造
方法では、酸化物結晶配向膜から絶縁膜にかけて導電性
パターンに通じる開口部を形成した後、強誘電体膜上か
ら開口部内にかけて導電性膜を形成し、次いで、導電性
膜を、導電性パターンと下部電極とを接続する接続パタ
ーンと、強誘電体膜上に形成される上部電極とに分離す
ることから、高温の熱処理を必要とする強誘電体膜を形
成した後に上部電極とともに下部電極と導電性パターン
とを接続する導電性膜を形成することができる。そのた
め、安定した動作が確保された不揮発性半導体記憶装置
を製造することが可能になる。また、酸化物結晶配向膜
を形成することにより、開口部を形成したことによる実
効キャパシタ面積の減少による反転電荷量の減少が補え
る。

【００１３】

【発明の実施の形態】本発明の不揮発性半導体記憶装置
に係る第１の実施の形態を、図１の概略構成断面図によ
って説明する。

【００１４】図１に示すように、半導体基板（例えばｐ
型シリコン基板）１１上には素子形成領域を分離する素
子分離酸化膜１２が形成されている。上記半導体基板１
１の素子形成領域には、例えば厚さが１．５ｎｍの酸化
シリコン膜と例えば厚さが２ｎｍの窒化シリコン膜から
なるゲート絶縁膜１３が形成されている。

【００１５】上記ゲート絶縁膜１３上にはゲート電極１
４が形成されている。さらにゲート電極１４の一方側の
半導体基板１１にはソース領域１５が形成され、他方側
の半導体基板１１にはドレイン領域１６が形成されてい
る。このように、トランジスタＴｒが構成されている。

【００１６】上記半導体基板１１上にはトランジスタＴ
ｒを覆う第１の層間絶縁膜１７が例えば酸化シリコン膜
を７００ｎｍの厚さに堆積して形成されている。この第
１の層間絶縁膜１７には、ドレイン領域１６に通じるコ
ンタクトホール１８およびこのコンタクトホール１８に
連続する接続パターン溝１９が形成されている。このコ
ンタクトホール１８内にはポリシリコンからなるプラグ
２０が形成され、接続パターン溝１９内にはポリシリコ
ンからなる導電性パターン２１が形成されている。な
お、上記導電性パターン２１の上面側はシリサイド化さ
れていてもよい。

【００１７】上記第１の層間絶縁膜１７上には、絶縁膜
（第２の層間絶縁膜）２２が例えば酸化シリコン膜を１
００ｎｍの厚さに堆積して形成されている。さらに、絶
縁膜２２上には酸化物結晶配向膜２３として例えばＭｇ
Ｏ（１００）配向薄膜が形成されている。なお、酸化物
結晶配向膜２３には、ＭｇＯ（１００）配向薄膜の他に
ＭｇＯ（１１０）配向薄膜を用いることが可能であり、
さらに、ＳｒＲｕＯ₃配向薄膜、ＬａＡｌＯ₃ 配向薄
膜、ＳｒＴｉＯ₃ 配向薄膜等も用いることが可能であ
る。

【００１８】上記酸化物結晶配向薄膜２３上には、イリ
ジウム薄膜からなる下部電極２４、ＳＢＴ薄膜からなる
強誘電体膜２５が積層されている。上記強誘電体膜２５
には、ＰＺＴ薄膜を用いることも可能である。

【００１９】上記強誘電体薄膜２５から絶縁膜２２に
は、導電性パターン２１に達する開口部２６が形成され
ている。上記強誘電体膜２５上には、キャパシタの上部
電極２７が例えばイリジウム薄膜で形成されているとと
もに、上記開口部２６を通じて導電性パターン２１に接
続する接続パターン２８が上記上部電極２７と同一層で
形成されるイリジウム薄膜で形成されている。このよう
に、下部電極２４、強誘電体膜２５、上部電極２７とで
キャパシタ２９が構成されている。

【００２０】さらに上記キャパシタ２９を覆う状態に、
酸化シリコン膜を例えば２００ｎｍの厚さに堆積した第
３の層間絶縁膜３１が形成されている。この第３の層間
絶縁膜３１には、上部電極２７に達する接続孔３２が形
成されている。上記第３の層間絶縁膜３１上には、接続
孔３２を通じて上部電極２７に接続する配線３３が形成
されている。上記第３の層間絶縁膜３１上には配線３３
を覆う保護膜３４が形成され、その保護膜３４にはパッ
ド（図示せず）が形成されている。

【００２１】上記電極材料にはイリジウムを用いたが、
白金、イリジウムと白金の複合膜等で形成することも可
能である。

【００２２】上記図１によって説明した不揮発性半導体
記憶装置では、導電性パターン２１に通じるものでキャ
パシタ２９の強誘電体膜２５から絶縁膜２２にかけて形
成した開口部２６を備え、その開口部２６を通して導電
性パターン２１と下部電極２４とを接続するもので、キ
ャパシタ２９の上部電極２７と同一層の膜からなり、上
部電極２７と電気的に離間された接続パターン２８とを
備えていることから、高温の熱処理を必要とする強誘電
体膜２５を形成した後に上部電極２７とともに下部電極
２４と導電性パターン２１とを接続する接続パターン２
８を形成できる構成となっている。そのため、不揮発性
半導体記憶装置の安定した動作を確保することが可能に
なる。また、酸化物結晶配向膜２３が形成されているこ
とにより、開口部を形成したことによる実効キャパシタ
面積の減少による反転電荷量の減少が補える。

【００２３】上記図１によって説明した構成において、
下部電極２４と接続されているのは、トランジスタＴｒ
部分から延びたプラグ２０に接続している導電性パター
ン２１であるが、例えば、上記トランジスタＴｒ、プラ
グ２０等が形成されておらず、導電性パターン２１が配
線として形成されているものであっても、上記説明した
ようなキャパシタ２９および接続パターン２８の構成と
することができる。

【００２４】次に、本発明の不揮発性半導体記憶装置に
係る第２の実施の形態を、図２の概略構成断面図によっ
て説明する。

【００２５】図２に示すように、半導体基板（例えばｐ
型シリコン基板）１１上には素子形成領域を分離する素
子分離酸化膜１２が形成されている。上記半導体基板１
１の素子形成領域には、例えば厚さが１．５ｎｍの酸化
シリコン膜と例えば厚さが２ｎｍの窒化シリコン膜から
なるゲート絶縁膜１３が形成されている。

【００２６】上記ゲート絶縁膜１３上にはゲート電極１
４が形成されている。さらにゲート電極１４の一方側の
半導体基板１１にはソース領域１５が形成され、他方側
の半導体基板１１にはドレイン領域１６が形成されてい
る。このように、トランジスタＴｒが構成されている。

【００２７】上記半導体基板１１上にはトランジスタＴ
ｒを覆う第１の層間絶縁膜１７が例えば酸化シリコン膜
を７００ｎｍの厚さに堆積して形成されている。この第
１の層間絶縁膜１７には、ドレイン領域１６に通じるコ
ンタクトホール１８およびこのコンタクトホール１８に
連続する接続パターン溝１９が形成されている。このコ
ンタクトホール１８内にはポリシリコンからなるプラグ
２０が形成され、接続パターン溝１９内にはポリシリコ
ンからなる導電性パターン２１が形成されている。な
お、上記導電性パターン２１の上面側はシリサイド化さ
れていてもよい。

【００２８】上記第１の層間絶縁膜１７上には、絶縁膜
（第２の層間絶縁膜）２２が例えば酸化シリコン膜を１
００ｎｍの厚さに堆積して形成されている。さらに、絶
縁膜２２上には酸化物結晶配向膜２３として例えばＭｇ
Ｏ（１００）配向薄膜が形成されている。なお、酸化物
結晶配向膜２３には、ＭｇＯ（１００）配向薄膜の他に
ＭｇＯ（１１０）配向薄膜を用いることが可能であり、
さらに、ＳｒＲｕＯ₃配向薄膜、ＬａＡｌＯ₃ 配向薄
膜、ＳｒＴｉＯ₃ 配向薄膜等も用いることが可能であ
る。

【００２９】上記酸化物結晶配向薄膜２３上には、イリ
ジウム薄膜からなる下部電極２４、ＳＢＴ薄膜からなる
強誘電体膜２５が積層されている。上記強誘電体膜２５
には、ＰＺＴ薄膜を用いることも可能である。

【００３０】上記酸化物結晶配向薄膜２３から絶縁膜２
２には、導電性パターン２１に達する開口部２６が形成
されている。上記強誘電体膜２５上には、キャパシタの
上部電極２７が例えばイリジウム薄膜で形成されている
とともに、上記開口部２６を通じて導電性パターン２１
に接続する接続パターン２８が上記上部電極２７と同一
層で形成されるイリジウム薄膜で形成されている。この
ように、下部電極２４、強誘電体膜２５、上部電極２７
とでキャパシタ２９が構成されている。

【００３１】さらに上記キャパシタ２９、接続パターン
２８等を覆う状態に、酸化シリコン膜を例えば２００ｎ
ｍの厚さに堆積した第３の層間絶縁膜３１が形成されて
いる。この第３の層間絶縁膜３１には、上部電極２７に
達する接続孔３２が形成されている。上記第３の層間絶
縁膜３１上には、接続孔３２を通じて上部電極２７に接
続する配線３３が形成されている。上記第３の層間絶縁
膜３１上には配線３３を覆う保護膜３４が形成され、そ
の保護膜３４にはパッド（図示せず）が形成されてい
る。

【００３２】上記電極材料にはイリジウムを用いたが、
白金、イリジウムと白金の複合膜等で形成することも可
能である。

【００３３】上記図１によって説明した不揮発性半導体
記憶装置では、導電性パターン２１に通じるものでキャ
パシタ２９の酸化物結晶配向膜２３から絶縁膜２２にか
けて形成した開口部２６を備え、その開口部２６を通し
て導電性パターン２１と下部電極２４とを接続するもの
で、キャパシタ２９の上部電極２７と同一層の膜からな
り、上部電極２７と電気的に離間された接続パターン２
８とを備えていることから、高温の熱処理を必要とする
強誘電体膜２５を形成した後に上部電極２７とともに下
部電極２４と導電性パターン２１とを接続する接続パタ
ーン２８を形成できる構成となっている。そのため、不
揮発性半導体記憶装置の安定した動作を確保することが
可能になる。また、酸化物結晶配向膜２３が形成されて
いることにより、開口部を形成したことによる実効キャ
パシタ面積の減少による反転電荷量の減少が補える。

【００３４】上記図２によって説明した構成において、
下部電極２４と接続されているのは、トランジスタＴｒ
部分から延びたプラグ２０に接続している導電性パター
ン２１であるが、例えば、上記トランジスタＴｒ、プラ
グ２０等が形成されておらず、導電性パターン２１が配
線として形成されているものであっても、上記説明した
ようなキャパシタ２９および接続パターン２８の構成と
することができる。

【００３５】上記第１の実施の形態で説明した不揮発性
半導体記憶装置の製造方法を、図３〜図５の製造工程断
面図によって説明する。

【００３６】図３の（１）に示すように、選択酸化法を
用いて、半導体基板（例えばｐ型シリコン基板）１１上
に素子分離酸化膜１２を形成した後、上記半導体基板１
１を８００℃に加熱し、窒素ガスで希釈した酸素ガスに
さらすことによって、半導体基板１１の露出表面に酸化
シリコン膜を例えば１．５ｎｍの厚さに形成し、さらに
減圧ＣＶＤ法によって、窒化シリコン膜を例えば２ｎｍ
の厚さに形成して、ゲート絶縁膜１３とする。

【００３７】次にゲート電極薄膜、窒化チタン薄膜を成
膜して電極形成膜を形成する。その後、塗付技術によっ
てフォトレジスト膜（図示せず）を形成した後、リソグ
ラフィー技術（露光、現像、ベーキング等）によって、
フォトレジスト膜をゲート電極パターン形状にパターニ
ングする。次いで、パターニングされたフォトレジスト
膜をエッチングマスクに用いて、上記電極形成膜をエッ
チングして、ゲート電極１４を形成する。さらに上記フ
ォトレジスト膜と素子分離酸化膜１２をマスクに用いた
イオン注入によって、不純物（例えばヒ素）を半導体基
板１１中に導入してソース領域１５およびドレイン領域
１６を形成する。その後、フォトレジスト膜を除去す
る。

【００３８】次に、ＣＶＤ法によって、上記半導体基板
１１上に酸化シリコン膜を例えば７００ｎｍの厚さに堆
積して第１の層間絶縁膜１７を形成する。この第１の層
間絶縁膜１７の成膜時における基板温度は例えば４００
℃に設定した。次いで、ドレイン領域１６を露出させる
コンタクトホール１８およびこのコンタクトホール１８
に連続する接続パターン溝１９を形成する。さらにコン
タクトホール１８内および接続パターン溝１９内を埋め
込むようにポリシリコンを堆積した後、例えばＣＭＰ
（化学的機械研磨）によって、第１の層間絶縁膜１７上
の余剰なポリシリコン膜を除去して、コンタクトホール
１８内にプラグ２０を形成するとともに接続パターン溝
１９内に導電性パターン２１を形成する。なお、上記導
電性パターン２１の上面側はシリサイド化処理が施され
ていてもよい。

【００３９】さらに、ＣＶＤ法によって、上記第１の層
間絶縁膜１７上に、絶縁膜（第２の層間絶縁膜）２２を
例えば酸化シリコン膜を１００ｎｍの厚さに堆積して形
成する。この絶縁膜２２の成膜時における基板温度は例
えば４００℃に設定した。

【００４０】次に、図３の（２）に示すように、上記半
導体基板１１を加熱する、もしくは減圧雰囲気にさらす
ことによって、脱水処理を施した後、例えば電子ビーム
真空蒸着法によって、上記絶縁膜２２上に酸化物結晶配
向膜２３として例えばＭｇＯ（１００）配向薄膜を形成
する。この成膜条件の一例としては、成膜真空度を６．
７×１０^-2Ｐａ、放電電流を５０Ａに設定して、成膜速
度を０．４６ｎｍ／ｍｉｎとした。なお、酸化物結晶配
向膜２３には、ＭｇＯ（１００）配向薄膜の他にＭｇＯ
（１１０）配向薄膜を用いることが可能であり、さら
に、ＳｒＲｕＯ₃配向薄膜、ＬａＡｌＯ₃ 配向薄膜、Ｓ
ｒＴｉＯ₃ 配向薄膜等も用いることが可能である。

【００４１】次いで、上記半導体基板１１を加熱する、
もしくは減圧雰囲気にさらすことによって、脱水処理を
施した後、スパッタリングによって、上記ＭｇＯ（１０
０）配向薄膜２３上に、下部電極２４となるイリジウム
薄膜５１を形成する。この成膜条件の一例としては、基
板温度を例えば２５℃〜６００℃の所定温度に設定し、
アルゴンまたはアルゴンと酸素との混合ガスを用いたス
パッタリングによる成膜を行う。成膜後の膜は、窒素雰
囲気中で４００℃〜７００℃の所定温度で１時間の熱処
理を行い、配向性を有するイリジウム薄膜５１を形成す
る。

【００４２】次に、例えばＭＯＣＶＤ法によって、上記
イリジウム薄膜５１上に、ＳＢＴ薄膜もしくはＳＢＴ前
駆体薄膜を成膜する。成膜後、ＳＢＴ薄膜もしくはＳＢ
Ｔ前駆体薄膜に熱処理を施し、結晶性、配向性に優れた
ＳＢＴ薄膜からなる強誘電体膜２５を形成する。この強
誘電体膜２５には、ＰＺＴ薄膜を用いることも可能であ
る。

【００４３】その後、塗付技術によって強誘電体膜２５
上にフォトレジスト膜を形成した後、リソグラフィー技
術（露光、現像、ベーキング等）によって、フォトレジ
スト膜に開口パターンをパターニングする。次いで、パ
ターニングされたフォトレジスト膜をエッチングマスク
に用いて、上記強誘電体薄膜２５から絶縁膜２２までを
ドライエッチングして、導電性パターン２１に達する開
口部２６を形成する。その後、上記フォトレジスト膜を
除去する。

【００４４】次いで、例えば５００℃〜６００℃の所定
温度の低酸素雰囲気中で１時間の熱処理を行って、ＳＢ
Ｔ結晶のエッチング損傷を回復させる回復処理を行う。

【００４５】次に、図４の（３）に示すように、例えば
スパッタリングによって、上記導電性パターン２１に接
続するように上記開口部２６内および上記強誘電体膜２
５上にイリジウム薄膜５２を形成する。このときの基板
温度は一例として４００℃〜６００℃の所定温度に設定
する。その後、必要に応じて、５５０℃〜７００℃の所
定温度の窒素雰囲気中で１時間の熱処理を行い、イリジ
ウム薄膜の結晶性を改善する。

【００４６】次に、塗付技術によって、イリジウム薄膜
５２上にフォトレジスト膜５３を形成した後、リソグラ
フィー技術（露光、現像、ベーキング等）によって、フ
ォトレジスト膜５３をキャパシタパターン形状にパター
ニングする。次いで、パターニングされたフォトレジス
ト膜５３をエッチングマスクに用いて、上記イリジウム
薄膜５２からイリジウム薄膜５１までをエッチングす
る。その後、フォトレジスト膜５３を除去する。なお、
上記フォトレジスト膜の代わりにハードマスクを用いて
もよい。なお、図面（３）ではエッチング前の状態を示
している。

【００４７】次に、図４の（４）に示すように、塗付技
術によって、上記イリジウム薄膜５２上を覆うフォトレ
ジスト膜５４を形成した後、リソグラフィー技術（露
光、現像、ベーキング等）によって、フォトレジスト膜
５４に、上記イリジウム薄膜５２をキャパシタの上部電
極と接続パターンとに分離するための溝パターン５５を
形成する。

【００４８】次いで図５の（５）に示すように、パター
ニングされたフォトレジスト膜５４〔前記図４の（４）
参照〕をエッチングマスクに用いて、上記イリジウム薄
膜５２をエッチングして、電気的に分離されたキャパシ
タの上部電極２７と接続パターン２８とを形成する。そ
の後、フォトレジスト膜５２〔前記図４の（４）参照〕
を除去する。このようにして、下部電極２４、強誘電体
膜２５、上部電極２７とからなるキャパシタ２９が完成
する。

【００４９】次に、ＣＶＤ法によって、上記キャパシタ
２９を覆う状態に、酸化シリコン膜を例えば２００ｎｍ
の厚さに堆積して第３の層間絶縁膜３１を形成する。こ
の第３の層間絶縁膜３１の成膜時における基板温度は例
えば４００℃に設定した。

【００５０】その後、塗付技術によって、第３の層間絶
縁膜３１上にフォトレジスト膜５６を形成した後、リソ
グラフィー技術（露光、現像、ベーキング等）によっ
て、フォトレジスト膜５６にキャパシタの上部電極２７
に達する接続孔を形成するための開口パターン５７を形
成する。

【００５１】次に、図５の（６）に示すように、パター
ニングされたフォトレジスト膜５６前記図５の（５）参
照〕をエッチングマスクに用いて、上記第３の層間絶縁
膜３１をドライエッチングして、上部電極２７に達する
接続孔３２を形成する。その後、上記フォトレジスト膜
５６を除去する。次いで、上記接続孔３２を埋め込む状
態に第３の層間絶縁膜３１上に、配線金属膜を堆積した
後、上記配線金属膜をパターニングして、接続孔３２を
埋め込む配線金属膜からなる配線３３を形成する。

【００５２】次に、第３の層間絶縁膜３１上に配線３３
を覆う保護膜３４を、例えば窒化シリコン膜を含む絶縁
膜で形成する。その後、図示はしないが、フォトレジス
トを塗付し、リソグラフィー技術（露光、現像、ベーキ
ング等）によって、配線取り出しパッド形状のフォトレ
ジストパターンを形成する。次いで、このフォトレジス
トパターンをマスクに用いて、上記保護膜３４をドライ
エッチングしてパッド（図示せず）を形成する。

【００５３】上記製造工程では、電極材料にイリジウム
を用いたが、白金、イリジウムと白金の複合膜等で形成
することも可能である。また、電極材料の成膜方法とし
ては、スパッタリングの他に、ＣＶＤ法、蒸着法等を用
いることも可能である。特に、上部電極薄膜の結晶にお
いては、成膜された薄膜に適切な導電性を確保すること
ができれば、カバリッジ性の観点からＣＶＤ法によって
成膜することが望ましい。

【００５４】また、下部電極と接続されているのは、ト
ランジスタ部分から延びたプラグであるが、ここで説明
した製造プロセスは、金属配線部分につながるプラグに
対しても適用できる。

【００５５】上記製造方法によって形成された不揮発性
半導体記憶装置において、強誘電体膜２５にＳＢＴを用
いた場合を例にとると、本発明の工程を採用することに
より、実効キャパシタ面積は、キャパシタに割り振られ
た面積の約１／３〜１／２に減少する。そこで、上記説
明したように、下部電極２４の下地層に酸化物結晶配向
膜２３として、例えば、酸化マグネシウム（ＭｇＯ）
（１００）優先配向薄膜を用いることにより、配向した
イリジウムからなる下部電極２４を作製し、この下部電
極２４を用いることにより、ａ−軸もしくはｂ−軸に近
い方位に配向した結晶の割合が格段に増したＳＢＴから
なる強誘電体膜２５を得る。ＳＢＴ結晶は、а−軸もし
くはｂ−軸方向に自発分極の方向があり、ａ−軸もしく
はｂ−軸方向の配向度を上げることにより、実効キャパ
シタ面積の減少による反転電荷量の減少を補うことがで
きる。

【００５６】また、強誘電体膜２５にＰＺＴを用いた場
合を例にとると、本発明の工程を採用することにより、
実効キャパシタ面積は、同様に、キャパシタに割り振ら
れた面積の約１／３〜１／２に減少する。そこで、上記
説明したように、下部電極２４の下地層に酸化物結晶配
向膜２３として、例えば、酸化マグネシウム（ＭｇＯ）
（１００）優先配向薄膜を用いることにより、配向した
イリジウムからなる下部電極２４を作製し、この下部電
極２４を用いることにより、ｃ−軸方向に近い方位に配
向したＰＺＴ薄膜を得る。ＰＺＴ結晶は、ｃ−軸方向に
自発分極があり、ｃ−軸方向の配向度を上げることによ
り、実効キャパシタ面積の減少による反転電荷量の減少
を補うことができる。

【００５７】したがって、上記二つの技術を組み合わせ
ることにより、下部電極・プラグ界面の熱安定性の問題
を解決し、しかも、従来のスタック型と遜色のない不揮
発性記憶装置として動作する素子の構成が可能になる。

【００５８】また、上記図２によって説明した不揮発性
半導体記憶装置を製造するには、図３〜図５によって説
明した製造方法において、開口部２６を酸化物結晶配向
膜２３と絶縁膜２２とに形成して、上記接続パターン２
８を形成すればよい。

【００５９】

【発明の効果】以上、説明したように本発明の第１、第
２の不揮発性半導体記憶装置によれば、導電性パターン
に通じる開口部を備え、さらに開口部を通して導電性パ
ターンと下部電極とを接続するもので、キャパシタの上
部電極と同一層の膜からなり、上部電極と電気的に離間
された接続パターンを備えているので、下部電極と導電
性パターンとが直接接触する構成とはなっていない。そ
のため、高温の熱処理を必要とする強誘電体膜を形成し
た後に上部電極とともに下部電極と導電性パターンとを
接続する接続パターンを形成できる構成となっている。
また、プラグと下部電極との界面に用いるバリアメタル
として特殊な材料を用いる必要がない。よって、不揮発
性半導体記憶装置の安定した動作を確保することが可能
になる。また、酸化物結晶配向膜が形成されていること
により、強誘電体膜は自発分極方向もしくは自発分極方
向に近い方向に結晶配向した状態に形成されるので、開
口部を形成したことによる実効キャパシタ面積の減少に
よる反転電荷量の減少が補える。

【００６０】本発明の第１、第２の不揮発性半導体記憶
装置の製造方法によれば、導電性パターンに通じる開口
部を形成した後、強誘電体膜上から開口部内にかけて導
電性膜を形成し、次いで、導電性膜を、導電性パターン
と下部電極とを接続する接続パターンと、強誘電体膜上
に形成される上部電極とに分離することから、下部電極
と導電性パターンとが直接接触する構成を採らずに、高
温の熱処理を必要とする強誘電体膜を形成した後に上部
電極とともに下部電極と導電性パターンとを接続する導
電性膜を形成することができる。また、プラグと下部電
極との界面に用いるバリアメタルとして特殊な材料を用
いる必要がない。よって、安定した動作が確保された不
揮発性半導体記憶装置を製造することが可能になる。ま
た、酸化物結晶配向膜を形成することにより、強誘電体
膜を自発分極方向もしくは自発分極方向に近い方向に結
晶配向した状態に形成することができるので、開口部を
形成したことによる実効キャパシタ面積の減少による反
転電荷量の減少を補うことができる。よって、下部電極
とプラグとの界面の熱安定性の問題を回避し、従来のス
タック型と遜色のない不揮発性記憶装置として動作する
素子の構成が可能になる。

【図面の簡単な説明】

【図１】本発明の不揮発性半導体記憶装置に係る第１の
実施の形態を示す概略構成断面図である。

【図２】本発明の不揮発性半導体記憶装置に係る第２の
実施の形態を示す概略構成断面図である。

【図３】第１の実施の形態で説明した不揮発性半導体記
憶装置の製造方法を示す製造工程断面図である。

【図４】第１の実施の形態で説明した不揮発性半導体記
憶装置の製造方法を示す製造工程断面図である。

【図５】第１の実施の形態で説明した不揮発性半導体記
憶装置の製造方法を示す製造工程断面図である。

【符号の説明】

１１…半導体基板、２１…導電性パターン―、２２…絶
縁膜、２３…酸化物結晶配向膜、２４…下部電極、２５
…強誘電体膜、２６…開口部、２８…接続パターン、２
７…上部電極、２９…キャパシタ

───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 5F083 AD21 AD49 FR02 GA11 JA04 JA15 JA17 JA38 JA40 JA43 MA01 MA06 MA15 MA17 PR21 PR22 PR33 PR40

Claims (12)

【特許請求の範囲】
1. 【請求項１】 半導体基板に形成された導電性パターン
   と、 下部電極、強誘電体膜および上部電極を下層より順に積
   層したもので前記導電性パターンとは絶縁膜と酸化物結
   晶配向膜とを介して形成されたキャパシタとを備えた不
   揮発性半導体記憶装置であって、 前記導電性パターンに通じるもので前記キャパシタの強
   誘電体膜から前記絶縁膜にかけて形成した開口部と、 前記開口部を通して前記導電性パターンと前記下部電極
   とを接続するもので、前記キャパシタの上部電極と同一
   層の膜からなり、前記上部電極と電気的に離間された接
   続パターンとを備えたことを特徴とする不揮発性半導体
   記憶装置。
2. 【請求項２】 前記導電性パターンは前記半導体基板に
   形成したトランジスタに接続されていることを特徴とす
   る請求項１記載の不揮発性半導体記憶装置。
3. 【請求項３】 前記導電性パターンは配線からなること
   を特徴とする請求項１記載の不揮発性半導体記憶装置。
4. 【請求項４】 半導体基板に形成された導電性パターン
   と、 下部電極、強誘電体膜および上部電極を下層より順に積
   層したもので前記導電性パターンとは絶縁膜と酸化物結
   晶配向膜とを介して形成されたキャパシタとを備えた不
   揮発性半導体記憶装置であって、 前記導電性パターンに通じるもので前記酸化物結晶配向
   膜から前記絶縁膜にかけて形成した開口部と、 前記開口部を通して前記導電性パターンと前記下部電極
   とを接続するもので、前記キャパシタの上部電極と同一
   層の膜からなり、前記上部電極と電気的に離間された接
   続パターンとを備えたことを特徴とする不揮発性半導体
   記憶装置。
5. 【請求項５】 前記導電性パターンは前記半導体基板に
   形成したトランジスタに接続されていることを特徴とす
   る請求項４記載の不揮発性半導体記憶装置。
6. 【請求項６】 前記導電性パターンは配線からなること
   を特徴とする請求項４記載の不揮発性半導体記憶装置。
7. 【請求項７】 半導体基板に導電性パターンを形成する
   工程と、 前記導電性パターンを覆う絶縁膜と酸化物結晶配向膜と
   を順次形成する工程と、 前記酸化物結晶配向膜上にキャパシタの下部電極および
   強誘電体膜を順次形成する工程と、 前記キャパシタの強誘電体膜から前記絶縁膜にかけて前
   記導電性パターンに通じる開口部を形成する工程と、 前記強誘電体膜上から前記開口部内にかけて導電性膜を
   形成する工程と、 前記導電性膜を、前記導電性パターンと前記下部電極と
   を接続する接続パターンと、前記強誘電体膜上に形成さ
   れる上部電極とに分離する工程とを備えたことを特徴と
   する不揮発性半導体記憶装置の製造方法。
8. 【請求項８】 前記導電性パターンは前記半導体基板に
   形成したトランジスタに接続されるように形成すること
   を特徴とする請求項７記載の不揮発性半導体記憶装置の
   製造方法。
9. 【請求項９】 前記導電性パターンは配線からなること
   を特徴とする請求項７記載の不揮発性半導体記憶装置の
   製造方法。
10. 【請求項１０】 半導体基板に導電性パターンを形成す
    る工程と、前記導電性パターンを覆う絶縁膜と酸化物結
    晶配向膜とを順次形成する工程と、 前記酸化物結晶配向膜上にキャパシタの下部電極および
    強誘電体膜を順次形成する工程と、 前記酸化物結晶配向膜から前記絶縁膜にかけて前記導電
    性パターンに通じる開口部を形成する工程と、 前記強誘電体膜上および前記開口部内に導電性膜を形成
    する工程と、 前記導電性膜を、前記導電性パターンと前記下部電極と
    を接続する接続パターンと、前記強誘電体膜上に形成さ
    れる上部電極とに分離する工程とを備えたことを特徴と
    する不揮発性半導体記憶装置の製造方法。
11. 【請求項１１】 前記導電性パターンは前記半導体基板
    に形成したトランジスタに接続されるように形成するこ
    とを特徴とする請求項１０記載の不揮発性半導体記憶装
    置の製造方法。
12. 【請求項１２】 前記導電性パターンは配線からなるこ
    とを特徴とする請求項１０記載の不揮発性半導体記憶装
    置の製造方法。