JP2004014916A - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法 Download PDFInfo
- Publication number
- JP2004014916A JP2004014916A JP2002168455A JP2002168455A JP2004014916A JP 2004014916 A JP2004014916 A JP 2004014916A JP 2002168455 A JP2002168455 A JP 2002168455A JP 2002168455 A JP2002168455 A JP 2002168455A JP 2004014916 A JP2004014916 A JP 2004014916A
- Authority
- JP
- Japan
- Prior art keywords
- barrier layer
- insulating film
- forming
- semiconductor device
- interlayer insulating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B99/00—Subject matter not provided for in other groups of this subclass
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
- H01L28/75—Electrodes comprising two or more layers, e.g. comprising a barrier layer and a metal layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
- H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
- H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
- H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System
- H01L21/28568—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System the conductive layers comprising transition metals
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76895—Local interconnects; Local pads, as exemplified by patent document EP0896365
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/55—Capacitors with a dielectric comprising a perovskite structure material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
- H01L28/65—Electrodes comprising a noble metal or a noble metal oxide, e.g. platinum (Pt), ruthenium (Ru), ruthenium dioxide (RuO2), iridium (Ir), iridium dioxide (IrO2)
Abstract
【課題】層間絶縁膜の内部に形成された導電性プラグと層間絶縁膜の上に形成された容量素子との密着性を向上させる。
【解決手段】半導体基板１００上には、一対の不純物拡散層１０２、ゲート絶縁膜１０３及びゲート電極１０４よりなるトランジスタを覆うように層間絶縁膜１０６が形成されており、該層間絶縁膜１０６の上には、配向していない酸化チタンアルミニウムよりなる密着層１０７が形成されている。密着層１０７の上には、第１の導電性バリア層１０８及び第２の導電性バリア層１０９を介して、下部電極１１０、容量絶縁膜１１１及び上部電極１１２よりなる容量素子が形成されている。トランジスタと容量素子とは、層間絶縁膜１０６及び密着層１０７に埋め込まれた導電性プラグ１１３により接続されている。
【選択図】 図１
【解決手段】半導体基板１００上には、一対の不純物拡散層１０２、ゲート絶縁膜１０３及びゲート電極１０４よりなるトランジスタを覆うように層間絶縁膜１０６が形成されており、該層間絶縁膜１０６の上には、配向していない酸化チタンアルミニウムよりなる密着層１０７が形成されている。密着層１０７の上には、第１の導電性バリア層１０８及び第２の導電性バリア層１０９を介して、下部電極１１０、容量絶縁膜１１１及び上部電極１１２よりなる容量素子が形成されている。トランジスタと容量素子とは、層間絶縁膜１０６及び密着層１０７に埋め込まれた導電性プラグ１１３により接続されている。
【選択図】 図１
Description
【０００１】
【発明の属する技術分野】
本発明は、強誘電体材料又は高誘電率材料からなる容量絶縁膜を有する容量素子を備えた半導体装置及びその製造方法に関する。
【０００２】
【従来の技術】
近年デジタル技術の進展に伴い、大容量のデータを処理及び保存する傾向が推進される中で電子機器が一段と高度化しているので、電子機器に使用される半導体集積回路装置及び該半導体集積回路装置を構成する半導体素子の微細化が急速に進んできている。
【０００３】
そこで、半導体記憶装置（ダイナミックＲＡＭ）の高集積化を実現するために、従来の珪素酸化物又は珪素窒化物に代えて、高誘電体膜を容量絶縁膜として用いる技術が広く研究開発されている。
【０００４】
また、従来にない、低動作電圧と、高速での書き込み及び読み出しとが可能な不揮発性ＲＡＭの実用化するために、容量絶縁膜として、自発分極特性を有する強誘電体膜を用いる技術も盛んに研究開発が行われている。
【０００５】
一般的に、これらの高誘電体膜又は強誘電体膜の材料としては、チタン酸バリウムストロンチウム、五酸化タンタル、チタン酸ジルコン酸鉛又はタンタル酸ビスマスストロンチウム等のビスマス層状ペロブスカイト構造を有する化合物が広く用いられる。
【０００６】
また、高誘電率膜又は強誘電体膜の堆積方法としては、ＭＯＣＶＤ（Ｍｅｔａｌ Ｏｒｇａｎｉｃ Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法等の様々な方法が知られているが、いずれの方法においても、高誘電率膜又は強誘電体膜を堆積した後に、６００℃〜８００℃程度の高温で且つ酸素雰囲気中で熱処理を行なって、高誘電率膜又は強誘電体膜を結晶化させる必要がある。
【０００７】
一方、高誘電率膜又は強誘電体膜からなる容量素子を備えたＤＲＡＭ又は不揮発性ＲＡＭのメモリセルの構造としては、半導体装置のさらなる高集積化の要請から、スタック型のメモリセル構造が提案されている。スタック型メモリセル構造は、メモリセルを構成するトランジスタと、該トランジスタの上方に配置された容量素子とを導電性のコンタクトプラグで接続する構造である。スタック型メモリセル構造によると、記憶保持に必要な大きさの容量を確保しつつ、メモリセルの面積を縮小することができるので、半導体装置の高集積化に必須の構造である。
【０００８】
以下、スタック型メモリセル構造を有する従来の半導体装置について、図１２を参照しながら説明する。
【０００９】
図１２に示すように、従来の半導体装置は、半導体基板１０の表面部に素子分離領域１１と、ソース領域又はドレイン領域となる一対の不純物拡散層１２とが形成されている。半導体基板１０の上における一対の不純物拡散層１２同士の間にはゲート絶縁膜１３を介してゲート電極１４が形成されていると共に、ゲート絶縁膜１３及びゲート電極１４の両側にはサイドウォール１５が形成されている。一対の不純物拡散層１２、ゲート絶縁膜１３及びゲート電極１４によってトランジスタが構成されている。
【００１０】
半導体基板１０の上にはトランジスタを覆うように層間絶縁膜１６が形成されており、該層間絶縁膜１６の上には、密着層としての機能を有する第１の導電性バリア層１８と、第２の導電性バリア層１９と、下部電極２０とが順に形成され、これら第１の導電性バリア層１８、第２の導電性バリア層１９及び下部電極２０の周囲にはシリコン酸化膜又はシリコン窒化膜よりなる絶縁膜２１が設けられている。下部電極２０及び絶縁膜２１の上には、容量絶縁膜２２及び上部電極２３が順に形成されており、これら下部電極２０、容量絶縁膜２２及び上部電極２３によって容量素子が構成されている。
【００１１】
容量素子の上部電極２３の上には絶縁性の水素バリア層２４が形成されていると共に、第１の導電性バリア層１８と一対の不純物拡散層１２の一方とは、層間絶縁膜１６に埋め込まれた導電性プラグ２５によって電気的に接続されている。
【００１２】
第１の導電性バリア層１８は、容量絶縁膜２２を結晶化させるための酸素雰囲気中の熱処理工程において、導電性プラグ２５の構成材料が容量素子に拡散して密着性が低下することを防止するために設けられており、窒化チタン、窒化タンタル、窒化チタンアルミニウム又は窒化タンタルアルミニウム等の導電性の窒化物材料が用いられる。
【００１３】
第２の導電性バリア層１９は、容量絶縁膜２２を結晶化させるための酸素雰囲気中の熱処理工程において、第１の導電性バリア層１８又導電性プラグ２５に上方向から酸素が拡散することを防止し、第１の導電性バリア層１８又は導電性プラグ２５の酸化によるコンタクト抵抗の上昇を防止するために設けられており、イリジウム、酸化イリジウム、ルテニウム又は酸化ルテニウム等からなる膜が単独で又は積層膜として用いられる。
【００１４】
層間絶縁膜１６の材料としては、ホウ素又はリンを含むシリコン酸化膜（以下、ＢＰＳＧ膜と称する）が用いられる。
【００１５】
【発明が解決しようとする課題】
ところで、前記従来の半導体装置においては、以下に説明する２つの問題があることを見出した。
【００１６】
従来の半導体装置では、層間絶縁膜１６と第２の導電性バリア層１９との間に、密着層としての機能を有する第１の導電性バリア層１８が設けられており、第１の導電性バリア層１８と第２の導電性バリア層１９との密着性は確保されるが、第１の導電性バリア層１８と層間絶縁膜１６との密着性が確保できないという問題がある。すなわち、容量絶縁膜２２を結晶化させるための酸素雰囲気下における高温の熱処理工程において層間絶縁膜１６と第１の導電性バリア層１８とが剥離し易いため、層間絶縁膜１６と容量素子との密着性が確保できないという問題である。以下、その理由について、図１３（ａ）、（ｂ）を参照しながら説明する。
【００１７】
図１３（ａ）に示すように、第１の導電性バリア層１８の側面は第２の導電性バリア層１９により覆われていないため、容量絶縁膜２２を結晶化させるために６５０℃〜８００℃の温度下で熱処理を行なうと、雰囲気中の酸素が第１の導電性バリア層１８の内部に拡散するので、第１の導電性バリア層１８は酸化する。
【００１８】
第１の導電性バリア層１８は、酸化すると体積が膨張する性質を有しているため、図１３（ｂ）に示すように、第１の導電性バリア層１８の周縁部の膜厚が増加する。このため、第１の導電性バリア層１８の中央部と導電性プラグ２５との密着性、ひいては容量素子と導電性プラグ２５との密着性が低下するので、容量素子と導電性プラグ２５とのコンタクト抵抗が増大するという問題が発生する。
【００１９】
第２の問題は、絶縁性の水素バリア層２４が水素を完全に遮断できないということである。水素バリア層２４はＣＶＤ法又はスパッタ法等により堆積されるが、いずれの成膜方法により得られる水素バリア層２４も水素を完全に遮断することができない。
【００２０】
ＣＶＤ法により水素バリア層２４を成膜する場合には、成膜ガスにＳｉＨ４又はＨ２等が含まれることが多いため、成膜雰囲気中の水素が必然的に過剰になるので、成膜雰囲気が還元性雰囲気になってしまう事態が避けられない。このため、容量絶縁膜２２が水素雰囲気に曝されることになり、雰囲気中の水素が容量絶縁膜２２を還元するので、容量絶縁膜１１２中において酸素欠損が生じ、これによって容量絶縁膜１１２の残留分極が著しく低減してしまう等の電気特性の劣化が生じる。
【００２１】
また、成膜中に水素が存在しないスパッタ法により水素バリア層２４を成膜する場合には、Ａｌ２Ｏ３を含む各種酸化物よりなる膜が得られるが、これらの膜は完全な酸化物にならないという性質を有しているため、膜中に結晶粒界が発生する。このため、トランジスタ特性を回復するための水素雰囲気中の熱処理工程において、雰囲気中の水素が水素バリア層２４の結晶粒界を通って容量絶縁膜２２に拡散してしまうという問題が発生する。
【００２２】
前記に鑑み、本発明は、層間絶縁膜の内部に形成された導電性プラグと層間絶縁膜の上に形成された容量素子との密着性を向上させることを第１の目的と、水素雰囲気中での熱処理工程において雰囲気中の水素が容量絶縁膜に拡散する事態を確実に防止することを第２の目的とする。
【００２３】
【課題を解決するための手段】
前記の第１の目的を達成するため、本発明に係る第１の半導体装置は、トランジスタが形成されている半導体基板の上に形成された層間絶縁膜と、層間絶縁膜の上に形成され、配向していない酸化金属よりなる密着層と、密着層の上に下側から順に形成された、下部電極、高誘電体材料又は強誘電体材料よりなる容量絶縁膜及び上部電極からなる容量素子と、層間絶縁膜及び密着層の内部に形成され、トランジスタと容量素子とを電気的に接続する導電性プラグとを備えている。
【００２４】
本発明に係る第１の半導体装置によると、層間絶縁膜と容量素子との間に、配向していない酸化金属よりなる密着層が設けられているため、層間絶縁膜と容量素子との密着性が向上するので、容量素子と導電性プラグとのコンタクト抵抗を低減することができる。
【００２５】
第１の半導体装置において、密着層は非晶質であることが好ましい。
【００２６】
このようにすると、層間絶縁膜と容量素子との密着性を確実に向上させることができる。
【００２７】
第１の半導体装置において、密着層を構成する酸化金属は、酸化チタンアルミニウムを含むことが好ましい。
【００２８】
このようにすると、層間絶縁膜と容量素子との密着性を確実に向上させることができる。
【００２９】
第１の半導体装置は、密着層及び導電性プラグと下部電極との間に形成された導電性のバリア層をさらに備え、導電性プラグはトランジスタと導電性のバリア層とを接続していることが好ましい。
【００３０】
このようにすると、密着層は導電性のバリア層の体積膨張を抑制するため、層間絶縁膜と導電性のバリア層との剥離が起こり難くなり、これによって、層間絶縁膜と容量素子との密着性が確実に向上する。
【００３１】
前記の第２の目的を達成するため、本発明に係る第２の半導体装置は、トランジスタが形成されている半導体基板の上に形成された層間絶縁膜と、層間絶縁膜の上に、下側から順に形成された、下部電極、高誘電体材料又は強誘電体材料よりなる容量絶縁膜及び上部電極からなる容量素子と、層間絶縁膜の内部に形成され、トランジスタと容量素子とを電気的に接続する導電性プラグと、容量素子の上面を覆うように形成され、配向していない酸化金属よりなる絶縁性の上方バリア層とを備えている。
【００３２】
本発明に係る第２の半導体装置によると、トランジスタ特性を回復させるために水素雰囲気での熱処理を行なったときに、雰囲気中の水素が上方バリア層を通過し難いので、容量絶縁膜が水素により還元されて特性が劣化する事態を防止できる。
【００３３】
第２の半導体装置において、上方バリア層は非晶質であることが好ましい。
【００３４】
このようにすると、雰囲気中の水素が上方バリア層を通過する事態を確実に防止できる。
【００３５】
第２の半導体装置において、上方バリア層を構成する酸化金属は、酸化チタンアルミニウムを含むことが好ましい。
【００３６】
このようにすると、雰囲気中の水素が上方バリア層を通過する事態を確実に防止できる。
【００３７】
第２の半導体装置は、層間絶縁膜と下部電極との間に形成され、配向していない酸化金属よりなる絶縁性の下方バリア層をさらに備えていることが好ましい。
【００３８】
このようにすると、トランジスタ特性を回復させるために水素雰囲気での熱処理を行なったときに、雰囲気中の水素が下方バリア層を通過し難いため、水素が層間絶縁膜中を拡散して容量素子に到達することを阻止できるので、容量絶縁膜が水素により還元されて特性が劣化する事態を防止できる。
【００３９】
第２の半導体装置が下方バリア層を備えている場合、該下方バリア層は非晶質であることが好ましい。
【００４０】
このようにすると、雰囲気中の水素が下方バリア層を通過する事態を確実に防止できる。
【００４１】
第２の半導体装置が下方バリア層を備えている場合、該下方バリア層を構成する酸化金属は、酸化チタンアルミニウムを含むことが好ましい。
【００４２】
このようにすると、雰囲気中の水素が下方バリア層を通過する事態を確実に防止できる。
【００４３】
第２の半導体装置が下方バリア層を備えている場合、下方バリア層及び導電性プラグと下部電極との間に形成された導電性バリア層をさらに備え、導電性プラグは、トランジスタと導電性のバリア層とを接続していることが好ましい。
【００４４】
このようにすると、下方バリア層は導電性のバリア層の膜厚方向の体積膨張を抑制するため、層間絶縁膜と導電性のバリア層との剥離が起こり難くなり、これによって、層間絶縁膜と容量素子との密着性が向上する。
【００４５】
第２の半導体装置が下方バリア層及び導電性のバリア層を備えている場合、導電性のバリア層の側面を覆うように形成され、配向していない酸化金属よりなる絶縁性の側方バリア層をさらに備えていることが好ましい。
【００４６】
このようにすると、側方バリア層は導電性のバリア層の膜厚方向の体積膨張を抑制するため、層間絶縁膜と導電性のバリア層との剥離が起こり難くなり、これによって、層間絶縁膜と容量素子との密着性が確実に向上する。
【００４７】
前記の第１の目的を達成するため、本発明に係る第１の半導体装置の製造方法は、トランジスタが形成されている半導体基板の上に層間絶縁膜を形成する工程と、層間絶縁膜の上に、配向していない酸化金属よりなる密着層を形成する工程と、層間絶縁膜及び密着層の内部に、一端がトランジスタに接続される導電性プラグを形成する工程と、密着層の上に、下側から順に配置された、下部電極、高誘電体材料又は強誘電体材料よりなる容量絶縁膜及び上部電極からなり、導電性プラグの他端と電気的に接続された容量素子を形成する工程と、酸素雰囲気中で熱処理を行なって、容量絶縁膜を結晶化させる工程とを備えている。
【００４８】
本発明に係る第１の半導体装置の製造方法によると、層間絶縁膜と容量素子との間に、配向していない酸化金属よりなる密着層が形成されるため、層間絶縁膜と容量素子との密着性が向上するので、容量素子と導電性プラグとのコンタクト抵抗を低減することができる。
【００４９】
第１の半導体装置の製造方法において、密着層は、０．６Ｐａ以上のチャンバー圧力で且つ１２ｋＷ以下のＤＣ Ｐｏｗｅｒの条件で行なわれるスパッタ法により形成されることが好ましい。
【００５０】
このようにすると、層間絶縁膜と容量素子との間に、配向していない酸化金属よりなる密着層を確実に形成することができる。
【００５１】
前記の第２の目的を達成するため、本発明に係る第２の半導体装置の製造方法は、トランジスタが形成されている半導体基板の上に層間絶縁膜を形成する工程と、層間絶縁膜の内部に、一端がトランジスタに接続される導電性プラグを形成する工程と、層間絶縁膜の上に、下側から順に配置された、下部電極、高誘電体材料又は強誘電体材料よりなる容量絶縁膜及び上部電極からなり、導電性プラグの他端と電気的に接続された容量素子を形成する工程と、配向していない酸化金属よりなり容量素子の上面を覆う絶縁性の上方バリア層を形成する工程と、水素雰囲気中で熱処理を行なって、トランジスタ特性を回復させる工程とを備えている。
【００５２】
第２の半導体装置の製造方法によると、トランジスタ特性を回復させるために水素雰囲気での熱処理を行なったときに、雰囲気中の水素が上方バリア層を通過し難いので、容量絶縁膜が水素により還元されて特性が劣化する事態を防止できる。
【００５３】
第２の半導体装置の製造方法において、上方バリア層は、０．６Ｐａ以上のチャンバー圧力で且つ１２ｋＷ以下のＤＣ Ｐｏｗｅｒの条件で行なわれるスパッタ法により形成されることが好ましい。
【００５４】
このようにすると、配向していない酸化金属よりなる上方バリア層を確実に形成することができる。
【００５５】
本発明に係る第２の半導体装置の製造方法は、層間絶縁膜を形成する工程と導電性プラグを形成する工程との間に、層間絶縁膜の上に、配向していない酸化金属よりなり容量素子の下面を覆う絶縁性の下方バリア層を形成する工程を備え、導電性プラグを形成する工程は、層間絶縁膜及び下方バリア層の内部に導電性プラグを形成する工程を含むことが好ましい。
【００５６】
このようにすると、トランジスタ特性を回復させるために水素雰囲気での熱処理を行なったときに、雰囲気中の水素が下方バリア層を通過し難いため、水素が層間絶縁膜中を拡散して容量素子に到達することを阻止できるので、容量絶縁膜が水素により還元されて特性が劣化する事態を防止できる。
【００５７】
第２の半導体装置の製造方法が下方バリア層を形成する工程を備えている場合、下方バリア層は、０．６Ｐａ以上のチャンバー圧力で且つ１２ｋＷ以下のＤＣＰｏｗｅｒの条件で行なわれるスパッタ法により形成されることが好ましい。
【００５８】
このようにすると、配向していない酸化金属よりなる下方バリア層を確実に形成することができる。
【００５９】
第２の半導体装置の製造方法が下方バリア層を形成する工程を備えている場合、導電性プラグを形成する工程と容量素子を形成する工程との間に、下方バリア層及び導電性プラグの上に導電性のバリア層を形成する工程をさらに備えていることが好ましい。
【００６０】
このようにすると、下方バリア層は導電性のバリア層の膜厚方向の体積膨張を抑制するため、層間絶縁膜と導電性のバリア層との剥離が起こり難くなり、これによって、層間絶縁膜と容量素子との密着性が向上する。
【００６１】
第２の半導体装置の製造方法が下方バリア層及び導電性のバリア層を形成する工程を備えている場合、容量素子を形成する工程は、配向していない酸化金属よりなり導電性のバリア層の側面を覆う絶縁性の側方バリア層を形成する工程を含むことが好ましい。
【００６２】
このようにすると、側方バリア層は導電性のバリア層の膜厚方向の体積膨張を抑制するため、層間絶縁膜と導電性のバリア層との剥離が起こり難くなり、これによって、層間絶縁膜と容量素子との密着性が確実に向上する。
【００６３】
【発明の実施の形態】
（第１の実施形態）
以下、本発明の第１の実施形態に係る半導体装置及びその製造方法について説明する。
【００６４】
図１は、第１の実施形態に係る半導体装置の要部の断面構造を示しており、図１に示すように、半導体基板１００の表面部に素子分離領域１０１と、ソース領域又はドレイン領域となる一対の不純物拡散層１０２とが形成されている。半導体基板１００の上における一対の不純物拡散層１０２同士の間にはゲート絶縁膜１０３を介してゲート電極１０４が形成されていると共に、ゲート絶縁膜１０３及びゲート電極１０４の両側にはサイドウォール１０５が形成されている。一対の不純物拡散層１０２、ゲート絶縁膜１０３及びゲート電極１０４によってトランジスタが構成されている。
【００６５】
半導体基板１００の上にはトランジスタを覆うように、ＢＰＳＧよりなる層間絶縁膜１０６が形成されており、該層間絶縁膜１０６の上には、配向していない酸化金属例えば酸化チタンアルミニウムよりなり、５〜６０ｎｍの厚さを有する密着層１０７が形成されている。
【００６６】
密着層１０７の上には、例えば窒化チタンアルミニウムよりなる第１の導電性バリア層１０８と、例えばイリジウム及び酸化イリジウムの積層膜よりなる第２の導電性バリア層１０９とが形成されている。
【００６７】
第２の導電性バリア層１０９の上には、例えば白金よりなる下部電極１１０と、例えばＳｒ２Ｂｉ２（Ｔａ２−ｘＮｂｘ）Ｏ９（但し、２＞Ｘ＞０）よりなる容量絶縁膜１１１と、例えば白金よりなる上部電極１１２とが順に形成されており、これら下部電極１１０、容量絶縁膜１１１及び上部電極１１２によって容量素子が構成されている。
【００６８】
層間絶縁膜１０６及び密着層１０７には、例えばタングステンよりなる導電性プラグ１１３が埋め込まれており、第１の導電性バリア層１０８と一対の不純物拡散層１０２の一方とは導電性プラグ１１３によって電気的に接続されている。
【００６９】
以下、第１の実施形態に係る半導体装置の製造方法について、図２（ａ）、（ｂ）及び図３（ａ）、（ｂ）を参照しながら説明する。
【００７０】
まず、図２（ａ）に示すように、半導体基板１００の表面部に素子分離領域１０１を形成する。次に、半導体基板１００の上にゲート絶縁膜１０３を介してゲート電極１０４を形成した後、ゲート絶縁膜１０３及びゲート電極１０４の側面にサイドウォール１０５を形成し、その後、半導体基板１００の表面部に、ソース領域又はドレイン領域となる一対の不純物拡散層１０２を形成する。これにより、一対の不純物拡散層１０２、ゲート絶縁膜１０３及びゲート電極１０４からなるトランジスタが形成される。
【００７１】
次に、半導体基板１００の上に、トランジスタを覆うように、ＢＰＳＧよりなる層間絶縁膜１０６を形成した後、該層間絶縁膜１０６の上に、スパッタ法により、配向していない酸化金属例えば酸化チタンアルミニウムよりなり、５〜６０ｎｍの厚さを有する密着層１０７を形成する。
【００７２】
次に、図２（ｂ）に示すように、ＲＩＥ（Ｒｅａｃｔｉｖｅ ｉｏｎ Ｅｔｃｈｉｎｇ）法等により密着層１０７及び層間絶縁膜１０６の所定領域に不純物拡散層１０２に至る開口部を形成した後、ＣＶＤ法により開口部にタングステン膜を埋め込み、その後、ＣＭＰ法によりタングステン膜における密着層１０７の上に露出する部分を除去して、タングステンよりなる導電性プラグ１１３を形成する。
【００７３】
次に、図３（ａ）に示すように、密着層１０７及び導電性プラグ１１３の上に、ＣＶＤ法又はスパッタ法により、４０ｎｍ〜６０ｎｍの厚さを持つ窒化チタンアルミニウムよりなる第１の導電膜１０８Ａ、５０ｎｍ〜１００ｎｍの厚さを持つイリジウム膜と５０ｎｍ〜１００ｎｍの厚さを持つ酸化イリジウム膜との積層膜よりなる第２の導電膜１０９Ａ、５０ｎｍ〜１００ｎｍの厚さを持つ白金よりなる第１の金属膜１１０Ａ、５０ｎｍ〜１００ｎｍの厚さを持つＳｒ２Ｂｉ２（Ｔａ２−ｘＮｂｘ）Ｏ９（但し、２＞Ｘ＞０）よりなる金属酸化物誘電体膜１１１Ａ、及び５０〜１００ｎｍの厚さを持つ白金よりなる第２の金属膜１１２Ａを順に堆積する。
【００７４】
次に、ＲＩＥ法等により、第２の金属膜１１２Ａ、金属酸化物誘電体膜１１１Ａ、第１の金属膜１１０Ａ、第２の導電膜１０９Ａ及び第１の導電膜１０８Ａを順にパターニングして、第２の金属膜１１２Ａよりなる上部電極１１２、金属酸化物誘電体膜１１１Ａよりなる容量絶縁膜１１１、第１の金属膜１１０Ａよりなる下部電極１１０、第２の導電膜１０９Ａよりなる第２の導電性バリア層１０９及び第１の導電膜１０８Ａよりなる第１の導電性バリア層１０８を形成する。
【００７５】
次に、酸素雰囲気中における６５０℃〜８００℃の温度下で熱処理を施して、容量絶縁膜１１１を結晶化させて、下部電極１１０、容量絶縁膜１１１及び上部電極１１２よりなる容量素子を形成する。その後、水素雰囲気中において熱処理を施してトランジスタ特性を回復させる。
【００７６】
尚、配向していない酸化金属よりなる密着層１０７の特性及び成膜方法については、後述する。
【００７７】
第１の実施形態に係る半導体装置及びその製造方法によると、第１の導電性バリア層１０８の下に該第１の導電性バリア層１０８と接するように、配向していない酸化金属よりなり剛性を有する密着層１０７が設けられているため、容量絶縁膜１１１を結晶化させるための酸素雰囲気中における熱処理工程において、第１の導電性バリア層１０８が酸化しても、密着層１０７が第１の導電性バリア層１０８の体積膨張を抑制する。このため、第１の導電性バリア層１０８と層間絶縁膜１０６とが剥離し難くなるので、容量素子と導電性プラグ１１３とのコンタクト抵抗の上昇が抑制されると共に、容量素子の機械的強度及び信頼性が向上する。
【００７８】
尚、第１の実施形態においては、酸化金属としては、酸化チタンアルミニウムに代えて、酸化タンタルアルミニウムを用いてもよい。また、配向していない酸化金属よりなる密着層１０７としては、非晶質であることが好ましい。
【００７９】
以下、第１の実施形態に係る半導体装置及びその製造方法を評価するために行なった実験結果について説明する。実験は、図１に示す第１の実施形態及び図１２に示す従来の半導体装置の構造において、０．２４μｍのコンタクトサイズを持つ導電性プラグを形成すると共に、８００℃の温度下における酸素雰囲気中において１時間の熱処理を施した。
【００８０】
図４は、第１の実施形態に係る半導体装置及び従来の半導体装置における導電性プラグの不良発生率を示している。
【００８１】
図４から分かるように、従来の半導体装置においては、導電性プラグ２５の不良発生率が７５％であると共にコンタクト抵抗の平均値は５００Ωであった。これは、第１の導電性バリア層１８が酸化によって膜厚方向に体積膨張するために、第１の導電性バリア層１８と層間絶縁膜１６とが剥離し、これによって容量素子と導電性プラグ２５とのコンタクト抵抗が増大したものである。
【００８２】
これに対して、第１の実施形態に係る半導体装置においては、導電性プラグ１１３の不良発生率が０％であると共にコンタクト抵抗の平均値は４０Ωであり、またコンタクト抵抗のばらつきも著しく改善された。これは、第１の導電性バリア層１０８が酸化しても体積膨張を起こし難いために、第１の導電性バリア層１０８と層間絶縁膜１０６とが剥離し難いので、容量素子と導電性プラグ１１３とのコンタクト抵抗が低減したものである。
【００８３】
（第２の実施形態）
以下、本発明の第２の実施形態に係る半導体装置及びその製造方法について説明する。
【００８４】
図５は、第２の実施形態に係る半導体装置の要部の断面構造を示しており、図５に示すように、半導体基板２００の表面部に素子分離領域２０１と、ソース領域又はドレイン領域となる一対の不純物拡散層２０２とが形成されている。半導体基板２００の上における一対の不純物拡散層２０２同士の間にはゲート絶縁膜２０３を介してゲート電極２０４が形成されていると共に、ゲート絶縁膜２０３及びゲート電極２０４の両側にはサイドウォール２０５が形成されている。一対の不純物拡散層２０２、ゲート絶縁膜２０３及びゲート電極２０４によってトランジスタが構成されている。
【００８５】
半導体基板２００の上にはトランジスタを覆うように、ＢＰＳＧよりなる層間絶縁膜２０６が形成されており、該層間絶縁膜２０６の上には、配向していない酸化金属例えば酸化チタンアルミニウムよりなり、５〜６０ｎｍの厚さを有する絶縁性の下方バリア層２０７が形成されている。
【００８６】
下方バリア層２０７の上には、例えば窒化チタンアルミニウムよりなる第１の導電性バリア層２０８と、例えばイリジウム及び酸化イリジウムの積層膜よりなる第２の導電性バリア層２０９と、例えば白金よりなる下部電極２１０とが順に形成されている。これら第１の導電性バリア層２０８、第２の導電性バリア層２０９及び下部電極２１０の側面と下方バリア層２０７の上面とに掛けて、配向していない酸化金属例えば酸化チタンアルミニウムよりなる絶縁性の側方バリア層２１３が形成されており、該側方バリア層２１３の外側には、例えばシリコン酸化膜よりなる絶縁膜２１４が形成されている。
【００８７】
下部電極２１０及び絶縁膜２１４の上には、例えばＳｒ２Ｂｉ２（Ｔａ２−ｘＮｂｘ）Ｏ９（但し、２＞Ｘ＞０）よりなる容量絶縁膜２１１と、例えば白金よりなる上部電極２１２とが順に形成されており、下部電極２１０、容量絶縁膜２１１及び上部電極２１２によって容量素子が構成されている。上部電極２１２の上面、上部電極２１２、容量絶縁膜２１１及び絶縁膜２１４の側面、並びに下方バリア層２０７の上面に掛けて、配向していない酸化金属例えば酸化チタンアルミニウムよりなる絶縁性の上方バリア層２１５が形成されている。尚、上方バリア層２１５は、絶縁膜２１４よりも外側の領域、つまり下方バリア層２０７の上には形成されていなくてもよい。
【００８８】
層間絶縁膜２０６及び下方バリア層２０７には、例えばタングステンよりなる導電性プラグ２１６が埋め込まれており、第１の導電性バリア層２０８と一対の不純物拡散層２０２の一方とは導電性プラグ２１６によって電気的に接続されている。
【００８９】
以下、第２の実施形態に係る半導体装置の製造方法について、図６（ａ）〜（ｃ）及び図７（ａ）、（ｂ）を参照しながら説明する。
【００９０】
まず、図６（ａ）に示すように、半導体基板２００の表面部に素子分離領域２０１を形成する。次に、半導体基板２００の上にゲート絶縁膜２０３を介してゲート電極２０４を形成した後、ゲート絶縁膜２０３及びゲート電極２０４の側面にサイドウォール２０５を形成し、その後、半導体基板２００の表面部に、ソース領域又はドレイン領域となる一対の不純物拡散層２０２を形成する。これにより、一対の不純物拡散層２０２、ゲート絶縁膜２０３及びゲート電極２０４からなるトランジスタが形成される。
【００９１】
次に、半導体基板２００の上に、トランジスタを覆うように、ＢＰＳＧよりなる層間絶縁膜２０６を形成した後、該層間絶縁膜２０６の上に、スパッタ法により、配向していない酸化金属例えば酸化チタンアルミニウムよりなり５ｎｍ〜６０ｎｍの厚さを有する絶縁性の下方バリア層２０７を形成する。
【００９２】
次に、図６（ｂ）に示すように、ＲＩＥ法等により下方バリア層２０７及び層間絶縁膜２０６の所定領域に不純物拡散層２０２に至る開口部を形成した後、ＣＶＤ法により開口部にタングステン膜を埋め込み、その後、ＣＭＰ法によりタングステン膜における下方バリア層２０７の上に露出する部分を除去して、タングステンよりなる導電性プラグ２１６を形成する。
【００９３】
次に、図６（ｃ）に示すように、下方バリア層２０７及び導電性プラグ２１６の上に、ＣＶＤ法又はスパッタ法により、４０ｎｍ〜６０ｎｍの厚さを持つ窒化チタンアルミニウムよりなる第１の導電膜２０８Ａ、５０ｎｍ〜１００ｎｍの厚さを持つイリジウム膜と５０ｎｍ〜１００ｎｍの厚さを持つ酸化イリジウム膜との積層膜よりなる第２の導電膜２０９Ａ、及び、５０ｎｍ〜１００ｎｍの厚さを持つ白金よりなる第１の金属膜２１０Ａを順に堆積する。
【００９４】
次に、図７（ａ）に示すように、ＲＩＥ法により、第１の金属膜２１０Ａ、第２の導電膜２０９Ａ及び第１の導電膜２０８Ａを順にパターニングして、第１の金属膜２１０Ａよりなる下部電極２１０、第２の導電膜２０９Ａよりなる第２の導電性バリア層２０９及び第１の導電膜２０８Ａよりなる第１の導電性バリア層２０８を形成する。
【００９５】
次に、スパッタ法により、下部電極２１０及び下方バリア層２０７の上に全面に亘って、配向していない酸化金属例えば酸化チタンアルミニウムよりなり６０ｎｍ〜１２０ｎｍの厚さを有する絶縁性の側方バリア層２１３を堆積した後、ＣＶＤ法により、側方バリア層２１３の上に例えばシリコン酸化膜よりなり３００ｎｍ〜５００ｎｍの厚さを有する絶縁膜２１４を堆積し、その後、絶縁膜２１４及び側方バリア層２１３に対してＣＭＰ法を行なって、下部電極２１０の上面を露出させる。
【００９６】
次に、図７（ｂ）に示すように、下部電極２１０及び絶縁膜２１４の上に、Ｓｒ２Ｂｉ２（Ｔａ２−ｘＮｂｘ）Ｏ９（但し、２＞Ｘ＞０）よりなる金属酸化物誘電体膜及び白金よりなる第２の金属膜を順に堆積した後、これら金属酸化物誘電体膜及び第２の金属膜をパターニングして、金属酸化物誘電体膜よりなる容量絶縁膜２１１及び第２の金属膜よりなる上部電極２１２を形成する。次に、酸素雰囲気中における６５０℃〜８００℃の温度下で熱処理を施して、容量絶縁膜１１１を結晶化させて、下部電極２１０、容量絶縁膜２１１及び上部電極２１２よりなる容量素子を形成する。
【００９７】
次に、ＲＩＥ法により、側方バリア層２１３及び絶縁膜２１４に対してパターニングを行なって、側方バリア層２１３及び絶縁膜２１４を容量素子の周辺部にのみ残存させた後、スパッタ法により、上部電極２１２の上面、上部電極２１２、容量絶縁膜２１１及び絶縁膜２１４の各側面並びに下方バリア層２０７の上面に、配向していない酸化金属例えば酸化チタンアルミニウムよりなり５ｎｍ〜６０ｎｍの厚さを有する絶縁性の上方バリア層２１５を堆積する。その後、水素雰囲気中において熱処理を施して、トランジスタ特性を回復させる。
【００９８】
尚、配向していない酸化金属よりなる、下方バリア層２０７、側方バリア層２１３及び上方バリア層２１５の特性及び成膜方法については、後述する。
【００９９】
第２の実施形態に係る半導体装置及びその製造方法によると、第１の導電性バリア層２０８の下面に剛性を有する下方バリア層２０７が設けられていると共に、第１の導線性バリア層層２０８の側面にも剛性を有する側方バリア層２１３が設けられているため、容量絶縁膜２１１を結晶化させるための酸素雰囲気中における熱処理工程において、第１の導電性バリア層２０８が酸化しても、下方バリア層２０７及び側方バリア層２１３が第１の導電性バリア層２０８の膜厚方向の体積膨張を抑制する。このため、第１の導電性バリア層２０８と層間絶縁膜２０６とが剥離し難くなるので、容量素子と導電性プラグ２１６とのコンタクト抵抗の上昇が抑制されると共に、容量素子の機械的強度及び信頼性が向上する。
【０１００】
また、下方バリア層２０７及び上方バリア層２１５は、配向していない酸化金属よりなり水素バリア性に優れているため、水素雰囲気中において熱処理を施しても、下方からつまり層間絶縁膜２０６を通って接近してくる水素は下方バリア層２０７により阻止され、また、上方又は側方から接近してくる水素は上方バリア層２１５により阻止されるので、容量絶縁膜２１１の特性が水素により劣化する事態を確実に防止することができる。
【０１０１】
尚、第２の実施形態においては、酸化金属としては、酸化チタンアルミニウムに代えて、酸化タンタルアルミニウムを用いてもよい。また、配向していない酸化金属よりなる、下方バリア層２０７、側方バリア層２１３及び上方バリア層２１５としては、非晶質であることが好ましい。
【０１０２】
（配向していない酸化金属よりなる膜の特性）
以下、第１及び第２の実施形態で用いられる、配向していない酸化チタンアルミニウム膜の特性について説明する。
【０１０３】
従来においては、水素バリア層として、ＣＶＤ法又はスパッタ法により堆積されたＡｌ２Ｏ３（アルミナ）膜が用いられてきたが、このＡｌ２Ｏ３膜は配向している。このため、剛性を有していないと共に図８（ａ）に示すように水素はＡｌ２Ｏ３の結晶粒界を通過する。これに対して、配向していない酸化チタンアルミニウム（ＴｉＡｌＯｘ）は非晶質であるから、剛性を有していると共に図８（ｂ）に示すように、水素は膜中を通過することがない。
【０１０４】
図９は、Ａｌ２Ｏ３よりなる下方バリア層及び上方バリア層を設けた場合（従来例の場合）の熱処理後の容量絶縁膜の残留分極値と、ＴｉＡｌＯｘよりなる下方バリア層及び上方バリア層を設けた場合（第２実施形態の場合）の熱処理前及び熱処理後の容量絶縁膜の残留分極値とを示している。尚、図９に示す実験結果は、熱処理としては、水素１００％の雰囲気中において４００℃の温度下で１０分間行なったものである。また、第２の実施形態に係る下方バリア層及び上方バリア層としては、下記の条件で４０ｎｍの厚さに堆積されたものを用いた。すなわち、チャンバー圧力：０．５Ｐａ、アルゴンガス及び酸素ガスの流量：８ｍｌ／ｍｉｎ（標準状態）及び９０ｍｌ／ｍｉｎ（標準状態）、ＤＣ Ｐｏｗｅｒ：１２ｋＷ、基板温度：２５℃、成長レート：８ｎｍ／ｍｉｎ、処理時間：３００ｓｅｃの条件でスパッタ法を行なう。
【０１０５】
図９から分かるように、従来例では、熱処理後の容量絶縁膜の自発分極値が５μＣ／ｃｍ２程度であるのに対して、第２の実施形態では、熱処理前と熱処理後の容量絶縁膜の自発分極値が実質的に等しいと共に、自発分極値は１６μＣ／ｃｍ２程度であった。これらの結果から、第２の実施形態によると、水素の容量絶縁膜への侵入を確実に阻止できることが分かる。
【０１０６】
（配向していない酸化金属よりなる膜の成膜方法）
以下、第１及び第２の実施形態に用いられる酸化チタンアルミニウム膜の成膜方法について説明する。
【０１０７】
配向していない酸化チタンアルミニウムは、ＴｉＡｌよりなるターゲットと、ＡｒガスとＯ２ガスとの混合ガスを用いる反応性スパッタにより成膜する。
【０１０８】
図１０は、スパッタ時の成膜温度、圧力及びＤＣ Ｐｏｗｅｒをパラメータとして成膜したときにおける、これらのパラメータとＸ線回折強度比との関係を示している。尚、図１０において、円柱の高さは酸化チタンアルミニウム膜の配向の程度を表わしている。
【０１０９】
図１０から、ＤＣ Ｐｏｗｅｒを増大させていくと、配向していない酸化チタンアルミニウム膜から配向した酸化チタンアルミニウム膜に変化していることが分かる。また、ＤＣ Ｐｏｗｅｒを１２ｋＷ以下に設定すると、配向していない酸化チタンアルミニウムが得られることが分かる。
【０１１０】
また、スパッタリング用ガスの組成、つまりＡｒガス及びＯ２ガスの流量を８ｍｌ／ｍｉｎ（標準状態）及び９０ｍｌ／ｍｉｎ（標準状態）で一定に制御する一方、チャンバー圧力を変化させると、Ｘ線回折強度比から分かるように、圧力が高い場合には配向していない酸化チタンアルミニウム膜が得られ、また、圧力を低くしていくと、配向していない酸化チタンアルミニウム膜から配向した酸化チタンアルミニウム膜へと変化していることが分かる。また、圧力が０．６Ｐａ以上であると、配向していない酸化チタンアルミニウムが得られることが分かる。
【０１１１】
次に、配向していない酸化チタンアルミニウム膜の成膜温度が膜質に及ぼす影響について調べた。酸化チタンアルミニウムのスパッタ時の基板温度を変化させたときのＸ線回折強度比より、室温（２３℃）から５００℃の高温の範囲において、配向していない酸化チタンアルミニウムが得られることが分かる。
【０１１２】
図１１（ａ）は、５００℃の温度で成膜された酸化チタンアルミニウム膜のＸ線回折強度を示し、図１１（ｂ）は室温で成膜された酸化チタンアルミニウム膜のＸ線回折強度を示している。図１１（ａ）、（ｂ）から、室温で成膜しても５００℃の高温で成膜しても、配向していない酸化チタンアルミニウムが得られることが分かる。
【０１１３】
【発明の効果】
本発明に係る第１の半導体装置及びその製造方法によると、層間絶縁膜と容量素子との間に、配向していない酸化金属よりなる密着層が設けられているため、層間絶縁膜と容量素子との密着性が向上するので、容量素子と導電性プラグとの間のコンタクト抵抗を低減することができる。
【０１１４】
本発明に係る第２の半導体装置及びその製造方法によると、トランジスタ特性を回復させるために水素雰囲気での熱処理を行なったときに、雰囲気中の水素が上方バリア層を通過し難いので、容量絶縁膜が水素により還元されて特性が劣化する事態を防止できる。
【図面の簡単な説明】
【図１】第１の実施形態に係る半導体装置の断面図である。
【図２】（ａ）、（ｂ）は第１の実施形態に係る半導体装置の製造方法の各工程を示す断面図である。
【図３】（ａ）、（ｂ）は第１の実施形態に係る半導体装置の製造方法の各工程を示す断面図である。
【図４】第１の実施形態に係る半導体装置及び従来の半導体装置における導電性プラグの不良発生率を示す図である。
【図５】第２の実施形態に係る半導体装置の断面図である。
【図６】（ａ）〜（ｃ）は第２の実施形態に係る半導体装置の製造方法の各工程を示す断面図である。
【図７】（ａ）、（ｂ）は第２の実施形態に係る半導体装置の製造方法の各工程を示す断面図である。
【図８】（ａ）は従来の水素バリア層の断面模式図であり、（ｂ）は第２実施形態に係る水素バリア層の断面模式図である。
【図９】従来及び第２の実施形態に係る水素バリア層の残留分極値を示す図である。
【図１０】第２の実施形態において、酸化チタンアルミニウム膜を成膜するときのパラメータと配向性との関係を示す図である。
【図１１】（ａ）は５００℃の温度で成膜された酸化チタンアルミニウム膜のＸ線回折強度を示し、（ｂ）は室温で成膜された酸化チタンアルミニウム膜のＸ線回折強度を示している。
【図１２】従来の半導体装置の断面図である。
【図１３】（ａ）、（ｂ）は従来の半導体装置の問題点を説明するための断面図である。
【符号の説明】
１００ 半導体基板
１０１ 素子分離領域
１０２ 不純物拡散層
１０３ ゲート絶縁膜
１０４ ゲート電極
１０５ サイドウォール
１０６ 層間絶縁膜
１０７ 密着層
１０８ 第１の導電性バリア層
１０８Ａ 第１の導電膜
１０９ 第２の導電性バリア層
１０９Ａ 第２の導電膜
１１０ 下部電極
１１０Ａ 第１の金属膜
１１１ 容量絶縁膜
１１１Ａ 金属酸化物誘電体膜
１１２ 上部電極
１１２Ａ 第２の金属膜
１１３ 導電性プラグ
２００ 半導体基板
２０１ 素子分離領域
２０２ 不純物拡散層
２０３ ゲート絶縁膜
２０４ ゲート電極
２０５ サイドウォール
２０６ 層間絶縁膜
２０７ 下方バリア層
２０８ 第１の導電性バリア層
２０８Ａ 第１の導電膜
２０９ 第２の導電性バリア層
２０９Ａ 第２の導電膜
２１０ 下部電極
２１０Ａ 第１の金属膜
２１１ 容量絶縁膜
２１１Ａ 金属酸化物誘電体膜
２１２ 上部電極
２１２Ａ 第２の金属膜
２１３ 側方バリア層
２１４ 絶縁膜
２１５ 上方バリア層
２１６ 導電性プラグ
【発明の属する技術分野】
本発明は、強誘電体材料又は高誘電率材料からなる容量絶縁膜を有する容量素子を備えた半導体装置及びその製造方法に関する。
【０００２】
【従来の技術】
近年デジタル技術の進展に伴い、大容量のデータを処理及び保存する傾向が推進される中で電子機器が一段と高度化しているので、電子機器に使用される半導体集積回路装置及び該半導体集積回路装置を構成する半導体素子の微細化が急速に進んできている。
【０００３】
そこで、半導体記憶装置（ダイナミックＲＡＭ）の高集積化を実現するために、従来の珪素酸化物又は珪素窒化物に代えて、高誘電体膜を容量絶縁膜として用いる技術が広く研究開発されている。
【０００４】
また、従来にない、低動作電圧と、高速での書き込み及び読み出しとが可能な不揮発性ＲＡＭの実用化するために、容量絶縁膜として、自発分極特性を有する強誘電体膜を用いる技術も盛んに研究開発が行われている。
【０００５】
一般的に、これらの高誘電体膜又は強誘電体膜の材料としては、チタン酸バリウムストロンチウム、五酸化タンタル、チタン酸ジルコン酸鉛又はタンタル酸ビスマスストロンチウム等のビスマス層状ペロブスカイト構造を有する化合物が広く用いられる。
【０００６】
また、高誘電率膜又は強誘電体膜の堆積方法としては、ＭＯＣＶＤ（Ｍｅｔａｌ Ｏｒｇａｎｉｃ Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法等の様々な方法が知られているが、いずれの方法においても、高誘電率膜又は強誘電体膜を堆積した後に、６００℃〜８００℃程度の高温で且つ酸素雰囲気中で熱処理を行なって、高誘電率膜又は強誘電体膜を結晶化させる必要がある。
【０００７】
一方、高誘電率膜又は強誘電体膜からなる容量素子を備えたＤＲＡＭ又は不揮発性ＲＡＭのメモリセルの構造としては、半導体装置のさらなる高集積化の要請から、スタック型のメモリセル構造が提案されている。スタック型メモリセル構造は、メモリセルを構成するトランジスタと、該トランジスタの上方に配置された容量素子とを導電性のコンタクトプラグで接続する構造である。スタック型メモリセル構造によると、記憶保持に必要な大きさの容量を確保しつつ、メモリセルの面積を縮小することができるので、半導体装置の高集積化に必須の構造である。
【０００８】
以下、スタック型メモリセル構造を有する従来の半導体装置について、図１２を参照しながら説明する。
【０００９】
図１２に示すように、従来の半導体装置は、半導体基板１０の表面部に素子分離領域１１と、ソース領域又はドレイン領域となる一対の不純物拡散層１２とが形成されている。半導体基板１０の上における一対の不純物拡散層１２同士の間にはゲート絶縁膜１３を介してゲート電極１４が形成されていると共に、ゲート絶縁膜１３及びゲート電極１４の両側にはサイドウォール１５が形成されている。一対の不純物拡散層１２、ゲート絶縁膜１３及びゲート電極１４によってトランジスタが構成されている。
【００１０】
半導体基板１０の上にはトランジスタを覆うように層間絶縁膜１６が形成されており、該層間絶縁膜１６の上には、密着層としての機能を有する第１の導電性バリア層１８と、第２の導電性バリア層１９と、下部電極２０とが順に形成され、これら第１の導電性バリア層１８、第２の導電性バリア層１９及び下部電極２０の周囲にはシリコン酸化膜又はシリコン窒化膜よりなる絶縁膜２１が設けられている。下部電極２０及び絶縁膜２１の上には、容量絶縁膜２２及び上部電極２３が順に形成されており、これら下部電極２０、容量絶縁膜２２及び上部電極２３によって容量素子が構成されている。
【００１１】
容量素子の上部電極２３の上には絶縁性の水素バリア層２４が形成されていると共に、第１の導電性バリア層１８と一対の不純物拡散層１２の一方とは、層間絶縁膜１６に埋め込まれた導電性プラグ２５によって電気的に接続されている。
【００１２】
第１の導電性バリア層１８は、容量絶縁膜２２を結晶化させるための酸素雰囲気中の熱処理工程において、導電性プラグ２５の構成材料が容量素子に拡散して密着性が低下することを防止するために設けられており、窒化チタン、窒化タンタル、窒化チタンアルミニウム又は窒化タンタルアルミニウム等の導電性の窒化物材料が用いられる。
【００１３】
第２の導電性バリア層１９は、容量絶縁膜２２を結晶化させるための酸素雰囲気中の熱処理工程において、第１の導電性バリア層１８又導電性プラグ２５に上方向から酸素が拡散することを防止し、第１の導電性バリア層１８又は導電性プラグ２５の酸化によるコンタクト抵抗の上昇を防止するために設けられており、イリジウム、酸化イリジウム、ルテニウム又は酸化ルテニウム等からなる膜が単独で又は積層膜として用いられる。
【００１４】
層間絶縁膜１６の材料としては、ホウ素又はリンを含むシリコン酸化膜（以下、ＢＰＳＧ膜と称する）が用いられる。
【００１５】
【発明が解決しようとする課題】
ところで、前記従来の半導体装置においては、以下に説明する２つの問題があることを見出した。
【００１６】
従来の半導体装置では、層間絶縁膜１６と第２の導電性バリア層１９との間に、密着層としての機能を有する第１の導電性バリア層１８が設けられており、第１の導電性バリア層１８と第２の導電性バリア層１９との密着性は確保されるが、第１の導電性バリア層１８と層間絶縁膜１６との密着性が確保できないという問題がある。すなわち、容量絶縁膜２２を結晶化させるための酸素雰囲気下における高温の熱処理工程において層間絶縁膜１６と第１の導電性バリア層１８とが剥離し易いため、層間絶縁膜１６と容量素子との密着性が確保できないという問題である。以下、その理由について、図１３（ａ）、（ｂ）を参照しながら説明する。
【００１７】
図１３（ａ）に示すように、第１の導電性バリア層１８の側面は第２の導電性バリア層１９により覆われていないため、容量絶縁膜２２を結晶化させるために６５０℃〜８００℃の温度下で熱処理を行なうと、雰囲気中の酸素が第１の導電性バリア層１８の内部に拡散するので、第１の導電性バリア層１８は酸化する。
【００１８】
第１の導電性バリア層１８は、酸化すると体積が膨張する性質を有しているため、図１３（ｂ）に示すように、第１の導電性バリア層１８の周縁部の膜厚が増加する。このため、第１の導電性バリア層１８の中央部と導電性プラグ２５との密着性、ひいては容量素子と導電性プラグ２５との密着性が低下するので、容量素子と導電性プラグ２５とのコンタクト抵抗が増大するという問題が発生する。
【００１９】
第２の問題は、絶縁性の水素バリア層２４が水素を完全に遮断できないということである。水素バリア層２４はＣＶＤ法又はスパッタ法等により堆積されるが、いずれの成膜方法により得られる水素バリア層２４も水素を完全に遮断することができない。
【００２０】
ＣＶＤ法により水素バリア層２４を成膜する場合には、成膜ガスにＳｉＨ４又はＨ２等が含まれることが多いため、成膜雰囲気中の水素が必然的に過剰になるので、成膜雰囲気が還元性雰囲気になってしまう事態が避けられない。このため、容量絶縁膜２２が水素雰囲気に曝されることになり、雰囲気中の水素が容量絶縁膜２２を還元するので、容量絶縁膜１１２中において酸素欠損が生じ、これによって容量絶縁膜１１２の残留分極が著しく低減してしまう等の電気特性の劣化が生じる。
【００２１】
また、成膜中に水素が存在しないスパッタ法により水素バリア層２４を成膜する場合には、Ａｌ２Ｏ３を含む各種酸化物よりなる膜が得られるが、これらの膜は完全な酸化物にならないという性質を有しているため、膜中に結晶粒界が発生する。このため、トランジスタ特性を回復するための水素雰囲気中の熱処理工程において、雰囲気中の水素が水素バリア層２４の結晶粒界を通って容量絶縁膜２２に拡散してしまうという問題が発生する。
【００２２】
前記に鑑み、本発明は、層間絶縁膜の内部に形成された導電性プラグと層間絶縁膜の上に形成された容量素子との密着性を向上させることを第１の目的と、水素雰囲気中での熱処理工程において雰囲気中の水素が容量絶縁膜に拡散する事態を確実に防止することを第２の目的とする。
【００２３】
【課題を解決するための手段】
前記の第１の目的を達成するため、本発明に係る第１の半導体装置は、トランジスタが形成されている半導体基板の上に形成された層間絶縁膜と、層間絶縁膜の上に形成され、配向していない酸化金属よりなる密着層と、密着層の上に下側から順に形成された、下部電極、高誘電体材料又は強誘電体材料よりなる容量絶縁膜及び上部電極からなる容量素子と、層間絶縁膜及び密着層の内部に形成され、トランジスタと容量素子とを電気的に接続する導電性プラグとを備えている。
【００２４】
本発明に係る第１の半導体装置によると、層間絶縁膜と容量素子との間に、配向していない酸化金属よりなる密着層が設けられているため、層間絶縁膜と容量素子との密着性が向上するので、容量素子と導電性プラグとのコンタクト抵抗を低減することができる。
【００２５】
第１の半導体装置において、密着層は非晶質であることが好ましい。
【００２６】
このようにすると、層間絶縁膜と容量素子との密着性を確実に向上させることができる。
【００２７】
第１の半導体装置において、密着層を構成する酸化金属は、酸化チタンアルミニウムを含むことが好ましい。
【００２８】
このようにすると、層間絶縁膜と容量素子との密着性を確実に向上させることができる。
【００２９】
第１の半導体装置は、密着層及び導電性プラグと下部電極との間に形成された導電性のバリア層をさらに備え、導電性プラグはトランジスタと導電性のバリア層とを接続していることが好ましい。
【００３０】
このようにすると、密着層は導電性のバリア層の体積膨張を抑制するため、層間絶縁膜と導電性のバリア層との剥離が起こり難くなり、これによって、層間絶縁膜と容量素子との密着性が確実に向上する。
【００３１】
前記の第２の目的を達成するため、本発明に係る第２の半導体装置は、トランジスタが形成されている半導体基板の上に形成された層間絶縁膜と、層間絶縁膜の上に、下側から順に形成された、下部電極、高誘電体材料又は強誘電体材料よりなる容量絶縁膜及び上部電極からなる容量素子と、層間絶縁膜の内部に形成され、トランジスタと容量素子とを電気的に接続する導電性プラグと、容量素子の上面を覆うように形成され、配向していない酸化金属よりなる絶縁性の上方バリア層とを備えている。
【００３２】
本発明に係る第２の半導体装置によると、トランジスタ特性を回復させるために水素雰囲気での熱処理を行なったときに、雰囲気中の水素が上方バリア層を通過し難いので、容量絶縁膜が水素により還元されて特性が劣化する事態を防止できる。
【００３３】
第２の半導体装置において、上方バリア層は非晶質であることが好ましい。
【００３４】
このようにすると、雰囲気中の水素が上方バリア層を通過する事態を確実に防止できる。
【００３５】
第２の半導体装置において、上方バリア層を構成する酸化金属は、酸化チタンアルミニウムを含むことが好ましい。
【００３６】
このようにすると、雰囲気中の水素が上方バリア層を通過する事態を確実に防止できる。
【００３７】
第２の半導体装置は、層間絶縁膜と下部電極との間に形成され、配向していない酸化金属よりなる絶縁性の下方バリア層をさらに備えていることが好ましい。
【００３８】
このようにすると、トランジスタ特性を回復させるために水素雰囲気での熱処理を行なったときに、雰囲気中の水素が下方バリア層を通過し難いため、水素が層間絶縁膜中を拡散して容量素子に到達することを阻止できるので、容量絶縁膜が水素により還元されて特性が劣化する事態を防止できる。
【００３９】
第２の半導体装置が下方バリア層を備えている場合、該下方バリア層は非晶質であることが好ましい。
【００４０】
このようにすると、雰囲気中の水素が下方バリア層を通過する事態を確実に防止できる。
【００４１】
第２の半導体装置が下方バリア層を備えている場合、該下方バリア層を構成する酸化金属は、酸化チタンアルミニウムを含むことが好ましい。
【００４２】
このようにすると、雰囲気中の水素が下方バリア層を通過する事態を確実に防止できる。
【００４３】
第２の半導体装置が下方バリア層を備えている場合、下方バリア層及び導電性プラグと下部電極との間に形成された導電性バリア層をさらに備え、導電性プラグは、トランジスタと導電性のバリア層とを接続していることが好ましい。
【００４４】
このようにすると、下方バリア層は導電性のバリア層の膜厚方向の体積膨張を抑制するため、層間絶縁膜と導電性のバリア層との剥離が起こり難くなり、これによって、層間絶縁膜と容量素子との密着性が向上する。
【００４５】
第２の半導体装置が下方バリア層及び導電性のバリア層を備えている場合、導電性のバリア層の側面を覆うように形成され、配向していない酸化金属よりなる絶縁性の側方バリア層をさらに備えていることが好ましい。
【００４６】
このようにすると、側方バリア層は導電性のバリア層の膜厚方向の体積膨張を抑制するため、層間絶縁膜と導電性のバリア層との剥離が起こり難くなり、これによって、層間絶縁膜と容量素子との密着性が確実に向上する。
【００４７】
前記の第１の目的を達成するため、本発明に係る第１の半導体装置の製造方法は、トランジスタが形成されている半導体基板の上に層間絶縁膜を形成する工程と、層間絶縁膜の上に、配向していない酸化金属よりなる密着層を形成する工程と、層間絶縁膜及び密着層の内部に、一端がトランジスタに接続される導電性プラグを形成する工程と、密着層の上に、下側から順に配置された、下部電極、高誘電体材料又は強誘電体材料よりなる容量絶縁膜及び上部電極からなり、導電性プラグの他端と電気的に接続された容量素子を形成する工程と、酸素雰囲気中で熱処理を行なって、容量絶縁膜を結晶化させる工程とを備えている。
【００４８】
本発明に係る第１の半導体装置の製造方法によると、層間絶縁膜と容量素子との間に、配向していない酸化金属よりなる密着層が形成されるため、層間絶縁膜と容量素子との密着性が向上するので、容量素子と導電性プラグとのコンタクト抵抗を低減することができる。
【００４９】
第１の半導体装置の製造方法において、密着層は、０．６Ｐａ以上のチャンバー圧力で且つ１２ｋＷ以下のＤＣ Ｐｏｗｅｒの条件で行なわれるスパッタ法により形成されることが好ましい。
【００５０】
このようにすると、層間絶縁膜と容量素子との間に、配向していない酸化金属よりなる密着層を確実に形成することができる。
【００５１】
前記の第２の目的を達成するため、本発明に係る第２の半導体装置の製造方法は、トランジスタが形成されている半導体基板の上に層間絶縁膜を形成する工程と、層間絶縁膜の内部に、一端がトランジスタに接続される導電性プラグを形成する工程と、層間絶縁膜の上に、下側から順に配置された、下部電極、高誘電体材料又は強誘電体材料よりなる容量絶縁膜及び上部電極からなり、導電性プラグの他端と電気的に接続された容量素子を形成する工程と、配向していない酸化金属よりなり容量素子の上面を覆う絶縁性の上方バリア層を形成する工程と、水素雰囲気中で熱処理を行なって、トランジスタ特性を回復させる工程とを備えている。
【００５２】
第２の半導体装置の製造方法によると、トランジスタ特性を回復させるために水素雰囲気での熱処理を行なったときに、雰囲気中の水素が上方バリア層を通過し難いので、容量絶縁膜が水素により還元されて特性が劣化する事態を防止できる。
【００５３】
第２の半導体装置の製造方法において、上方バリア層は、０．６Ｐａ以上のチャンバー圧力で且つ１２ｋＷ以下のＤＣ Ｐｏｗｅｒの条件で行なわれるスパッタ法により形成されることが好ましい。
【００５４】
このようにすると、配向していない酸化金属よりなる上方バリア層を確実に形成することができる。
【００５５】
本発明に係る第２の半導体装置の製造方法は、層間絶縁膜を形成する工程と導電性プラグを形成する工程との間に、層間絶縁膜の上に、配向していない酸化金属よりなり容量素子の下面を覆う絶縁性の下方バリア層を形成する工程を備え、導電性プラグを形成する工程は、層間絶縁膜及び下方バリア層の内部に導電性プラグを形成する工程を含むことが好ましい。
【００５６】
このようにすると、トランジスタ特性を回復させるために水素雰囲気での熱処理を行なったときに、雰囲気中の水素が下方バリア層を通過し難いため、水素が層間絶縁膜中を拡散して容量素子に到達することを阻止できるので、容量絶縁膜が水素により還元されて特性が劣化する事態を防止できる。
【００５７】
第２の半導体装置の製造方法が下方バリア層を形成する工程を備えている場合、下方バリア層は、０．６Ｐａ以上のチャンバー圧力で且つ１２ｋＷ以下のＤＣＰｏｗｅｒの条件で行なわれるスパッタ法により形成されることが好ましい。
【００５８】
このようにすると、配向していない酸化金属よりなる下方バリア層を確実に形成することができる。
【００５９】
第２の半導体装置の製造方法が下方バリア層を形成する工程を備えている場合、導電性プラグを形成する工程と容量素子を形成する工程との間に、下方バリア層及び導電性プラグの上に導電性のバリア層を形成する工程をさらに備えていることが好ましい。
【００６０】
このようにすると、下方バリア層は導電性のバリア層の膜厚方向の体積膨張を抑制するため、層間絶縁膜と導電性のバリア層との剥離が起こり難くなり、これによって、層間絶縁膜と容量素子との密着性が向上する。
【００６１】
第２の半導体装置の製造方法が下方バリア層及び導電性のバリア層を形成する工程を備えている場合、容量素子を形成する工程は、配向していない酸化金属よりなり導電性のバリア層の側面を覆う絶縁性の側方バリア層を形成する工程を含むことが好ましい。
【００６２】
このようにすると、側方バリア層は導電性のバリア層の膜厚方向の体積膨張を抑制するため、層間絶縁膜と導電性のバリア層との剥離が起こり難くなり、これによって、層間絶縁膜と容量素子との密着性が確実に向上する。
【００６３】
【発明の実施の形態】
（第１の実施形態）
以下、本発明の第１の実施形態に係る半導体装置及びその製造方法について説明する。
【００６４】
図１は、第１の実施形態に係る半導体装置の要部の断面構造を示しており、図１に示すように、半導体基板１００の表面部に素子分離領域１０１と、ソース領域又はドレイン領域となる一対の不純物拡散層１０２とが形成されている。半導体基板１００の上における一対の不純物拡散層１０２同士の間にはゲート絶縁膜１０３を介してゲート電極１０４が形成されていると共に、ゲート絶縁膜１０３及びゲート電極１０４の両側にはサイドウォール１０５が形成されている。一対の不純物拡散層１０２、ゲート絶縁膜１０３及びゲート電極１０４によってトランジスタが構成されている。
【００６５】
半導体基板１００の上にはトランジスタを覆うように、ＢＰＳＧよりなる層間絶縁膜１０６が形成されており、該層間絶縁膜１０６の上には、配向していない酸化金属例えば酸化チタンアルミニウムよりなり、５〜６０ｎｍの厚さを有する密着層１０７が形成されている。
【００６６】
密着層１０７の上には、例えば窒化チタンアルミニウムよりなる第１の導電性バリア層１０８と、例えばイリジウム及び酸化イリジウムの積層膜よりなる第２の導電性バリア層１０９とが形成されている。
【００６７】
第２の導電性バリア層１０９の上には、例えば白金よりなる下部電極１１０と、例えばＳｒ２Ｂｉ２（Ｔａ２−ｘＮｂｘ）Ｏ９（但し、２＞Ｘ＞０）よりなる容量絶縁膜１１１と、例えば白金よりなる上部電極１１２とが順に形成されており、これら下部電極１１０、容量絶縁膜１１１及び上部電極１１２によって容量素子が構成されている。
【００６８】
層間絶縁膜１０６及び密着層１０７には、例えばタングステンよりなる導電性プラグ１１３が埋め込まれており、第１の導電性バリア層１０８と一対の不純物拡散層１０２の一方とは導電性プラグ１１３によって電気的に接続されている。
【００６９】
以下、第１の実施形態に係る半導体装置の製造方法について、図２（ａ）、（ｂ）及び図３（ａ）、（ｂ）を参照しながら説明する。
【００７０】
まず、図２（ａ）に示すように、半導体基板１００の表面部に素子分離領域１０１を形成する。次に、半導体基板１００の上にゲート絶縁膜１０３を介してゲート電極１０４を形成した後、ゲート絶縁膜１０３及びゲート電極１０４の側面にサイドウォール１０５を形成し、その後、半導体基板１００の表面部に、ソース領域又はドレイン領域となる一対の不純物拡散層１０２を形成する。これにより、一対の不純物拡散層１０２、ゲート絶縁膜１０３及びゲート電極１０４からなるトランジスタが形成される。
【００７１】
次に、半導体基板１００の上に、トランジスタを覆うように、ＢＰＳＧよりなる層間絶縁膜１０６を形成した後、該層間絶縁膜１０６の上に、スパッタ法により、配向していない酸化金属例えば酸化チタンアルミニウムよりなり、５〜６０ｎｍの厚さを有する密着層１０７を形成する。
【００７２】
次に、図２（ｂ）に示すように、ＲＩＥ（Ｒｅａｃｔｉｖｅ ｉｏｎ Ｅｔｃｈｉｎｇ）法等により密着層１０７及び層間絶縁膜１０６の所定領域に不純物拡散層１０２に至る開口部を形成した後、ＣＶＤ法により開口部にタングステン膜を埋め込み、その後、ＣＭＰ法によりタングステン膜における密着層１０７の上に露出する部分を除去して、タングステンよりなる導電性プラグ１１３を形成する。
【００７３】
次に、図３（ａ）に示すように、密着層１０７及び導電性プラグ１１３の上に、ＣＶＤ法又はスパッタ法により、４０ｎｍ〜６０ｎｍの厚さを持つ窒化チタンアルミニウムよりなる第１の導電膜１０８Ａ、５０ｎｍ〜１００ｎｍの厚さを持つイリジウム膜と５０ｎｍ〜１００ｎｍの厚さを持つ酸化イリジウム膜との積層膜よりなる第２の導電膜１０９Ａ、５０ｎｍ〜１００ｎｍの厚さを持つ白金よりなる第１の金属膜１１０Ａ、５０ｎｍ〜１００ｎｍの厚さを持つＳｒ２Ｂｉ２（Ｔａ２−ｘＮｂｘ）Ｏ９（但し、２＞Ｘ＞０）よりなる金属酸化物誘電体膜１１１Ａ、及び５０〜１００ｎｍの厚さを持つ白金よりなる第２の金属膜１１２Ａを順に堆積する。
【００７４】
次に、ＲＩＥ法等により、第２の金属膜１１２Ａ、金属酸化物誘電体膜１１１Ａ、第１の金属膜１１０Ａ、第２の導電膜１０９Ａ及び第１の導電膜１０８Ａを順にパターニングして、第２の金属膜１１２Ａよりなる上部電極１１２、金属酸化物誘電体膜１１１Ａよりなる容量絶縁膜１１１、第１の金属膜１１０Ａよりなる下部電極１１０、第２の導電膜１０９Ａよりなる第２の導電性バリア層１０９及び第１の導電膜１０８Ａよりなる第１の導電性バリア層１０８を形成する。
【００７５】
次に、酸素雰囲気中における６５０℃〜８００℃の温度下で熱処理を施して、容量絶縁膜１１１を結晶化させて、下部電極１１０、容量絶縁膜１１１及び上部電極１１２よりなる容量素子を形成する。その後、水素雰囲気中において熱処理を施してトランジスタ特性を回復させる。
【００７６】
尚、配向していない酸化金属よりなる密着層１０７の特性及び成膜方法については、後述する。
【００７７】
第１の実施形態に係る半導体装置及びその製造方法によると、第１の導電性バリア層１０８の下に該第１の導電性バリア層１０８と接するように、配向していない酸化金属よりなり剛性を有する密着層１０７が設けられているため、容量絶縁膜１１１を結晶化させるための酸素雰囲気中における熱処理工程において、第１の導電性バリア層１０８が酸化しても、密着層１０７が第１の導電性バリア層１０８の体積膨張を抑制する。このため、第１の導電性バリア層１０８と層間絶縁膜１０６とが剥離し難くなるので、容量素子と導電性プラグ１１３とのコンタクト抵抗の上昇が抑制されると共に、容量素子の機械的強度及び信頼性が向上する。
【００７８】
尚、第１の実施形態においては、酸化金属としては、酸化チタンアルミニウムに代えて、酸化タンタルアルミニウムを用いてもよい。また、配向していない酸化金属よりなる密着層１０７としては、非晶質であることが好ましい。
【００７９】
以下、第１の実施形態に係る半導体装置及びその製造方法を評価するために行なった実験結果について説明する。実験は、図１に示す第１の実施形態及び図１２に示す従来の半導体装置の構造において、０．２４μｍのコンタクトサイズを持つ導電性プラグを形成すると共に、８００℃の温度下における酸素雰囲気中において１時間の熱処理を施した。
【００８０】
図４は、第１の実施形態に係る半導体装置及び従来の半導体装置における導電性プラグの不良発生率を示している。
【００８１】
図４から分かるように、従来の半導体装置においては、導電性プラグ２５の不良発生率が７５％であると共にコンタクト抵抗の平均値は５００Ωであった。これは、第１の導電性バリア層１８が酸化によって膜厚方向に体積膨張するために、第１の導電性バリア層１８と層間絶縁膜１６とが剥離し、これによって容量素子と導電性プラグ２５とのコンタクト抵抗が増大したものである。
【００８２】
これに対して、第１の実施形態に係る半導体装置においては、導電性プラグ１１３の不良発生率が０％であると共にコンタクト抵抗の平均値は４０Ωであり、またコンタクト抵抗のばらつきも著しく改善された。これは、第１の導電性バリア層１０８が酸化しても体積膨張を起こし難いために、第１の導電性バリア層１０８と層間絶縁膜１０６とが剥離し難いので、容量素子と導電性プラグ１１３とのコンタクト抵抗が低減したものである。
【００８３】
（第２の実施形態）
以下、本発明の第２の実施形態に係る半導体装置及びその製造方法について説明する。
【００８４】
図５は、第２の実施形態に係る半導体装置の要部の断面構造を示しており、図５に示すように、半導体基板２００の表面部に素子分離領域２０１と、ソース領域又はドレイン領域となる一対の不純物拡散層２０２とが形成されている。半導体基板２００の上における一対の不純物拡散層２０２同士の間にはゲート絶縁膜２０３を介してゲート電極２０４が形成されていると共に、ゲート絶縁膜２０３及びゲート電極２０４の両側にはサイドウォール２０５が形成されている。一対の不純物拡散層２０２、ゲート絶縁膜２０３及びゲート電極２０４によってトランジスタが構成されている。
【００８５】
半導体基板２００の上にはトランジスタを覆うように、ＢＰＳＧよりなる層間絶縁膜２０６が形成されており、該層間絶縁膜２０６の上には、配向していない酸化金属例えば酸化チタンアルミニウムよりなり、５〜６０ｎｍの厚さを有する絶縁性の下方バリア層２０７が形成されている。
【００８６】
下方バリア層２０７の上には、例えば窒化チタンアルミニウムよりなる第１の導電性バリア層２０８と、例えばイリジウム及び酸化イリジウムの積層膜よりなる第２の導電性バリア層２０９と、例えば白金よりなる下部電極２１０とが順に形成されている。これら第１の導電性バリア層２０８、第２の導電性バリア層２０９及び下部電極２１０の側面と下方バリア層２０７の上面とに掛けて、配向していない酸化金属例えば酸化チタンアルミニウムよりなる絶縁性の側方バリア層２１３が形成されており、該側方バリア層２１３の外側には、例えばシリコン酸化膜よりなる絶縁膜２１４が形成されている。
【００８７】
下部電極２１０及び絶縁膜２１４の上には、例えばＳｒ２Ｂｉ２（Ｔａ２−ｘＮｂｘ）Ｏ９（但し、２＞Ｘ＞０）よりなる容量絶縁膜２１１と、例えば白金よりなる上部電極２１２とが順に形成されており、下部電極２１０、容量絶縁膜２１１及び上部電極２１２によって容量素子が構成されている。上部電極２１２の上面、上部電極２１２、容量絶縁膜２１１及び絶縁膜２１４の側面、並びに下方バリア層２０７の上面に掛けて、配向していない酸化金属例えば酸化チタンアルミニウムよりなる絶縁性の上方バリア層２１５が形成されている。尚、上方バリア層２１５は、絶縁膜２１４よりも外側の領域、つまり下方バリア層２０７の上には形成されていなくてもよい。
【００８８】
層間絶縁膜２０６及び下方バリア層２０７には、例えばタングステンよりなる導電性プラグ２１６が埋め込まれており、第１の導電性バリア層２０８と一対の不純物拡散層２０２の一方とは導電性プラグ２１６によって電気的に接続されている。
【００８９】
以下、第２の実施形態に係る半導体装置の製造方法について、図６（ａ）〜（ｃ）及び図７（ａ）、（ｂ）を参照しながら説明する。
【００９０】
まず、図６（ａ）に示すように、半導体基板２００の表面部に素子分離領域２０１を形成する。次に、半導体基板２００の上にゲート絶縁膜２０３を介してゲート電極２０４を形成した後、ゲート絶縁膜２０３及びゲート電極２０４の側面にサイドウォール２０５を形成し、その後、半導体基板２００の表面部に、ソース領域又はドレイン領域となる一対の不純物拡散層２０２を形成する。これにより、一対の不純物拡散層２０２、ゲート絶縁膜２０３及びゲート電極２０４からなるトランジスタが形成される。
【００９１】
次に、半導体基板２００の上に、トランジスタを覆うように、ＢＰＳＧよりなる層間絶縁膜２０６を形成した後、該層間絶縁膜２０６の上に、スパッタ法により、配向していない酸化金属例えば酸化チタンアルミニウムよりなり５ｎｍ〜６０ｎｍの厚さを有する絶縁性の下方バリア層２０７を形成する。
【００９２】
次に、図６（ｂ）に示すように、ＲＩＥ法等により下方バリア層２０７及び層間絶縁膜２０６の所定領域に不純物拡散層２０２に至る開口部を形成した後、ＣＶＤ法により開口部にタングステン膜を埋め込み、その後、ＣＭＰ法によりタングステン膜における下方バリア層２０７の上に露出する部分を除去して、タングステンよりなる導電性プラグ２１６を形成する。
【００９３】
次に、図６（ｃ）に示すように、下方バリア層２０７及び導電性プラグ２１６の上に、ＣＶＤ法又はスパッタ法により、４０ｎｍ〜６０ｎｍの厚さを持つ窒化チタンアルミニウムよりなる第１の導電膜２０８Ａ、５０ｎｍ〜１００ｎｍの厚さを持つイリジウム膜と５０ｎｍ〜１００ｎｍの厚さを持つ酸化イリジウム膜との積層膜よりなる第２の導電膜２０９Ａ、及び、５０ｎｍ〜１００ｎｍの厚さを持つ白金よりなる第１の金属膜２１０Ａを順に堆積する。
【００９４】
次に、図７（ａ）に示すように、ＲＩＥ法により、第１の金属膜２１０Ａ、第２の導電膜２０９Ａ及び第１の導電膜２０８Ａを順にパターニングして、第１の金属膜２１０Ａよりなる下部電極２１０、第２の導電膜２０９Ａよりなる第２の導電性バリア層２０９及び第１の導電膜２０８Ａよりなる第１の導電性バリア層２０８を形成する。
【００９５】
次に、スパッタ法により、下部電極２１０及び下方バリア層２０７の上に全面に亘って、配向していない酸化金属例えば酸化チタンアルミニウムよりなり６０ｎｍ〜１２０ｎｍの厚さを有する絶縁性の側方バリア層２１３を堆積した後、ＣＶＤ法により、側方バリア層２１３の上に例えばシリコン酸化膜よりなり３００ｎｍ〜５００ｎｍの厚さを有する絶縁膜２１４を堆積し、その後、絶縁膜２１４及び側方バリア層２１３に対してＣＭＰ法を行なって、下部電極２１０の上面を露出させる。
【００９６】
次に、図７（ｂ）に示すように、下部電極２１０及び絶縁膜２１４の上に、Ｓｒ２Ｂｉ２（Ｔａ２−ｘＮｂｘ）Ｏ９（但し、２＞Ｘ＞０）よりなる金属酸化物誘電体膜及び白金よりなる第２の金属膜を順に堆積した後、これら金属酸化物誘電体膜及び第２の金属膜をパターニングして、金属酸化物誘電体膜よりなる容量絶縁膜２１１及び第２の金属膜よりなる上部電極２１２を形成する。次に、酸素雰囲気中における６５０℃〜８００℃の温度下で熱処理を施して、容量絶縁膜１１１を結晶化させて、下部電極２１０、容量絶縁膜２１１及び上部電極２１２よりなる容量素子を形成する。
【００９７】
次に、ＲＩＥ法により、側方バリア層２１３及び絶縁膜２１４に対してパターニングを行なって、側方バリア層２１３及び絶縁膜２１４を容量素子の周辺部にのみ残存させた後、スパッタ法により、上部電極２１２の上面、上部電極２１２、容量絶縁膜２１１及び絶縁膜２１４の各側面並びに下方バリア層２０７の上面に、配向していない酸化金属例えば酸化チタンアルミニウムよりなり５ｎｍ〜６０ｎｍの厚さを有する絶縁性の上方バリア層２１５を堆積する。その後、水素雰囲気中において熱処理を施して、トランジスタ特性を回復させる。
【００９８】
尚、配向していない酸化金属よりなる、下方バリア層２０７、側方バリア層２１３及び上方バリア層２１５の特性及び成膜方法については、後述する。
【００９９】
第２の実施形態に係る半導体装置及びその製造方法によると、第１の導電性バリア層２０８の下面に剛性を有する下方バリア層２０７が設けられていると共に、第１の導線性バリア層層２０８の側面にも剛性を有する側方バリア層２１３が設けられているため、容量絶縁膜２１１を結晶化させるための酸素雰囲気中における熱処理工程において、第１の導電性バリア層２０８が酸化しても、下方バリア層２０７及び側方バリア層２１３が第１の導電性バリア層２０８の膜厚方向の体積膨張を抑制する。このため、第１の導電性バリア層２０８と層間絶縁膜２０６とが剥離し難くなるので、容量素子と導電性プラグ２１６とのコンタクト抵抗の上昇が抑制されると共に、容量素子の機械的強度及び信頼性が向上する。
【０１００】
また、下方バリア層２０７及び上方バリア層２１５は、配向していない酸化金属よりなり水素バリア性に優れているため、水素雰囲気中において熱処理を施しても、下方からつまり層間絶縁膜２０６を通って接近してくる水素は下方バリア層２０７により阻止され、また、上方又は側方から接近してくる水素は上方バリア層２１５により阻止されるので、容量絶縁膜２１１の特性が水素により劣化する事態を確実に防止することができる。
【０１０１】
尚、第２の実施形態においては、酸化金属としては、酸化チタンアルミニウムに代えて、酸化タンタルアルミニウムを用いてもよい。また、配向していない酸化金属よりなる、下方バリア層２０７、側方バリア層２１３及び上方バリア層２１５としては、非晶質であることが好ましい。
【０１０２】
（配向していない酸化金属よりなる膜の特性）
以下、第１及び第２の実施形態で用いられる、配向していない酸化チタンアルミニウム膜の特性について説明する。
【０１０３】
従来においては、水素バリア層として、ＣＶＤ法又はスパッタ法により堆積されたＡｌ２Ｏ３（アルミナ）膜が用いられてきたが、このＡｌ２Ｏ３膜は配向している。このため、剛性を有していないと共に図８（ａ）に示すように水素はＡｌ２Ｏ３の結晶粒界を通過する。これに対して、配向していない酸化チタンアルミニウム（ＴｉＡｌＯｘ）は非晶質であるから、剛性を有していると共に図８（ｂ）に示すように、水素は膜中を通過することがない。
【０１０４】
図９は、Ａｌ２Ｏ３よりなる下方バリア層及び上方バリア層を設けた場合（従来例の場合）の熱処理後の容量絶縁膜の残留分極値と、ＴｉＡｌＯｘよりなる下方バリア層及び上方バリア層を設けた場合（第２実施形態の場合）の熱処理前及び熱処理後の容量絶縁膜の残留分極値とを示している。尚、図９に示す実験結果は、熱処理としては、水素１００％の雰囲気中において４００℃の温度下で１０分間行なったものである。また、第２の実施形態に係る下方バリア層及び上方バリア層としては、下記の条件で４０ｎｍの厚さに堆積されたものを用いた。すなわち、チャンバー圧力：０．５Ｐａ、アルゴンガス及び酸素ガスの流量：８ｍｌ／ｍｉｎ（標準状態）及び９０ｍｌ／ｍｉｎ（標準状態）、ＤＣ Ｐｏｗｅｒ：１２ｋＷ、基板温度：２５℃、成長レート：８ｎｍ／ｍｉｎ、処理時間：３００ｓｅｃの条件でスパッタ法を行なう。
【０１０５】
図９から分かるように、従来例では、熱処理後の容量絶縁膜の自発分極値が５μＣ／ｃｍ２程度であるのに対して、第２の実施形態では、熱処理前と熱処理後の容量絶縁膜の自発分極値が実質的に等しいと共に、自発分極値は１６μＣ／ｃｍ２程度であった。これらの結果から、第２の実施形態によると、水素の容量絶縁膜への侵入を確実に阻止できることが分かる。
【０１０６】
（配向していない酸化金属よりなる膜の成膜方法）
以下、第１及び第２の実施形態に用いられる酸化チタンアルミニウム膜の成膜方法について説明する。
【０１０７】
配向していない酸化チタンアルミニウムは、ＴｉＡｌよりなるターゲットと、ＡｒガスとＯ２ガスとの混合ガスを用いる反応性スパッタにより成膜する。
【０１０８】
図１０は、スパッタ時の成膜温度、圧力及びＤＣ Ｐｏｗｅｒをパラメータとして成膜したときにおける、これらのパラメータとＸ線回折強度比との関係を示している。尚、図１０において、円柱の高さは酸化チタンアルミニウム膜の配向の程度を表わしている。
【０１０９】
図１０から、ＤＣ Ｐｏｗｅｒを増大させていくと、配向していない酸化チタンアルミニウム膜から配向した酸化チタンアルミニウム膜に変化していることが分かる。また、ＤＣ Ｐｏｗｅｒを１２ｋＷ以下に設定すると、配向していない酸化チタンアルミニウムが得られることが分かる。
【０１１０】
また、スパッタリング用ガスの組成、つまりＡｒガス及びＯ２ガスの流量を８ｍｌ／ｍｉｎ（標準状態）及び９０ｍｌ／ｍｉｎ（標準状態）で一定に制御する一方、チャンバー圧力を変化させると、Ｘ線回折強度比から分かるように、圧力が高い場合には配向していない酸化チタンアルミニウム膜が得られ、また、圧力を低くしていくと、配向していない酸化チタンアルミニウム膜から配向した酸化チタンアルミニウム膜へと変化していることが分かる。また、圧力が０．６Ｐａ以上であると、配向していない酸化チタンアルミニウムが得られることが分かる。
【０１１１】
次に、配向していない酸化チタンアルミニウム膜の成膜温度が膜質に及ぼす影響について調べた。酸化チタンアルミニウムのスパッタ時の基板温度を変化させたときのＸ線回折強度比より、室温（２３℃）から５００℃の高温の範囲において、配向していない酸化チタンアルミニウムが得られることが分かる。
【０１１２】
図１１（ａ）は、５００℃の温度で成膜された酸化チタンアルミニウム膜のＸ線回折強度を示し、図１１（ｂ）は室温で成膜された酸化チタンアルミニウム膜のＸ線回折強度を示している。図１１（ａ）、（ｂ）から、室温で成膜しても５００℃の高温で成膜しても、配向していない酸化チタンアルミニウムが得られることが分かる。
【０１１３】
【発明の効果】
本発明に係る第１の半導体装置及びその製造方法によると、層間絶縁膜と容量素子との間に、配向していない酸化金属よりなる密着層が設けられているため、層間絶縁膜と容量素子との密着性が向上するので、容量素子と導電性プラグとの間のコンタクト抵抗を低減することができる。
【０１１４】
本発明に係る第２の半導体装置及びその製造方法によると、トランジスタ特性を回復させるために水素雰囲気での熱処理を行なったときに、雰囲気中の水素が上方バリア層を通過し難いので、容量絶縁膜が水素により還元されて特性が劣化する事態を防止できる。
【図面の簡単な説明】
【図１】第１の実施形態に係る半導体装置の断面図である。
【図２】（ａ）、（ｂ）は第１の実施形態に係る半導体装置の製造方法の各工程を示す断面図である。
【図３】（ａ）、（ｂ）は第１の実施形態に係る半導体装置の製造方法の各工程を示す断面図である。
【図４】第１の実施形態に係る半導体装置及び従来の半導体装置における導電性プラグの不良発生率を示す図である。
【図５】第２の実施形態に係る半導体装置の断面図である。
【図６】（ａ）〜（ｃ）は第２の実施形態に係る半導体装置の製造方法の各工程を示す断面図である。
【図７】（ａ）、（ｂ）は第２の実施形態に係る半導体装置の製造方法の各工程を示す断面図である。
【図８】（ａ）は従来の水素バリア層の断面模式図であり、（ｂ）は第２実施形態に係る水素バリア層の断面模式図である。
【図９】従来及び第２の実施形態に係る水素バリア層の残留分極値を示す図である。
【図１０】第２の実施形態において、酸化チタンアルミニウム膜を成膜するときのパラメータと配向性との関係を示す図である。
【図１１】（ａ）は５００℃の温度で成膜された酸化チタンアルミニウム膜のＸ線回折強度を示し、（ｂ）は室温で成膜された酸化チタンアルミニウム膜のＸ線回折強度を示している。
【図１２】従来の半導体装置の断面図である。
【図１３】（ａ）、（ｂ）は従来の半導体装置の問題点を説明するための断面図である。
【符号の説明】
１００ 半導体基板
１０１ 素子分離領域
１０２ 不純物拡散層
１０３ ゲート絶縁膜
１０４ ゲート電極
１０５ サイドウォール
１０６ 層間絶縁膜
１０７ 密着層
１０８ 第１の導電性バリア層
１０８Ａ 第１の導電膜
１０９ 第２の導電性バリア層
１０９Ａ 第２の導電膜
１１０ 下部電極
１１０Ａ 第１の金属膜
１１１ 容量絶縁膜
１１１Ａ 金属酸化物誘電体膜
１１２ 上部電極
１１２Ａ 第２の金属膜
１１３ 導電性プラグ
２００ 半導体基板
２０１ 素子分離領域
２０２ 不純物拡散層
２０３ ゲート絶縁膜
２０４ ゲート電極
２０５ サイドウォール
２０６ 層間絶縁膜
２０７ 下方バリア層
２０８ 第１の導電性バリア層
２０８Ａ 第１の導電膜
２０９ 第２の導電性バリア層
２０９Ａ 第２の導電膜
２１０ 下部電極
２１０Ａ 第１の金属膜
２１１ 容量絶縁膜
２１１Ａ 金属酸化物誘電体膜
２１２ 上部電極
２１２Ａ 第２の金属膜
２１３ 側方バリア層
２１４ 絶縁膜
２１５ 上方バリア層
２１６ 導電性プラグ
Claims (20)
- トランジスタが形成されている半導体基板の上に形成された層間絶縁膜と、
前記層間絶縁膜の上に形成され、配向していない酸化金属よりなる密着層と、
前記密着層の上に下側から順に形成された、下部電極、高誘電体材料又は強誘電体材料よりなる容量絶縁膜及び上部電極からなる容量素子と、
前記層間絶縁膜及び密着層の内部に形成され、前記トランジスタと前記容量素子とを電気的に接続する導電性プラグとを備えていることを特徴とする半導体装置。 - 前記密着層は、非晶質であることを特徴とする請求項１に記載の半導体装置。
- 前記酸化金属は、酸化チタンアルミニウムを含むことを特徴とする請求項１に記載の半導体装置。
- 前記密着層及び前記導電性プラグと、前記下部電極との間に形成された導電性のバリア層をさらに備え、
前記導電性プラグは、前記トランジスタと前記導電性のバリア層とを接続していることを特徴とする請求項１に記載の半導体装置。 - トランジスタが形成されている半導体基板の上に形成された層間絶縁膜と、
前記層間絶縁膜の上に、下側から順に形成された、下部電極、高誘電体材料又は強誘電体材料よりなる容量絶縁膜及び上部電極からなる容量素子と、
前記層間絶縁膜の内部に形成され、前記トランジスタと前記容量素子とを電気的に接続する導電性プラグと、
前記容量素子の上面を覆うように形成され、配向していない酸化金属よりなる絶縁性の上方バリア層とを備えていることを特徴とする半導体装置。 - 前記上方バリア層は、非晶質であることを特徴とする請求項５に記載の半導体装置。
- 前記上方バリア層を構成する酸化金属は、酸化チタンアルミニウムを含むことを特徴とする請求項５に記載の半導体装置。
- 前記層間絶縁膜と前記下部電極との間に形成され、配向していない酸化金属よりなる絶縁性の下方バリア層をさらに備えていることを特徴とする請求項５に記載の半導体装置。
- 前記下方バリア層は、非晶質であることを特徴とする請求項８に記載の半導体装置。
- 前記下方バリア層を構成する酸化金属は、酸化チタンアルミニウムを含むことを特徴とする請求項８に記載の半導体装置。
- 前記下方バリア層及び前記導電性プラグと、前記下部電極との間に形成された導電性バリア層をさらに備え、
前記導電性プラグは、前記トランジスタと前記導電性のバリア層とを接続していることを特徴とする請求項８に記載の半導体装置。 - 前記導電性のバリア層の側面を覆うように形成され、配向していない酸化金属よりなる絶縁性の側方バリア層をさらに備えていることを特徴とする請求項１１に記載の半導体装置。
- トランジスタが形成されている半導体基板の上に層間絶縁膜を形成する工程と、
前記層間絶縁膜の上に、配向していない酸化金属よりなる密着層を形成する工程と、
前記層間絶縁膜及び前記密着層の内部に、一端が前記トランジスタに接続される導電性プラグを形成する工程と、
前記密着層の上に、下側から順に配置された、下部電極、高誘電体材料又は強誘電体材料よりなる容量絶縁膜及び上部電極からなり、前記導電性プラグの他端と電気的に接続された容量素子を形成する工程と、
酸素雰囲気中で熱処理を行なって、前記容量絶縁膜を結晶化させる工程とを備えていることを特徴とする半導体装置の製造方法。 - 前記密着層は、０．６Ｐａ以上のチャンバー圧力で且つ１２ｋＷ以下のＤＣ Ｐｏｗｅｒの条件で行なわれるスパッタ法により形成されることを特徴とする請求項１３に記載の半導体装置の製造方法。
- トランジスタが形成されている半導体基板の上に層間絶縁膜を形成する工程と、
前記層間絶縁膜の内部に、一端が前記トランジスタに接続される導電性プラグを形成する工程と、
前記層間絶縁膜の上に、下側から順に配置された、下部電極、高誘電体材料又は強誘電体材料よりなる容量絶縁膜及び上部電極からなり、前記導電性プラグの他端と電気的に接続された容量素子を形成する工程と、
配向していない酸化金属よりなり前記容量素子の上面を覆う絶縁性の上方バリア層を形成する工程と、
水素雰囲気中で熱処理を行なう工程とを備えていることを特徴とする半導体装置の製造方法。 - 前記上方バリア層は、０．６Ｐａ以上のチャンバー圧力で且つ１２ｋＷ以下のＤＣ Ｐｏｗｅｒの条件で行なわれるスパッタ法により形成されることを特徴とする請求項１５に記載の半導体装置の製造方法。
- 前記層間絶縁膜を形成する工程と前記導電性プラグを形成する工程との間に、前記層間絶縁膜の上に、配向していない酸化金属よりなり前記容量素子の下面を覆う絶縁性の下方バリア層を形成する工程を備え、
前記導電性プラグを形成する工程は、前記層間絶縁膜及び前記下方バリア層の内部に前記導電性プラグを形成する工程を含むことを特徴とする請求項１５に記載の半導体装置の製造方法。 - 前記下方バリア層は、０．６Ｐａ以上のチャンバー圧力で且つ１２ｋＷ以下のＤＣ Ｐｏｗｅｒの条件で行なわれるスパッタ法により形成されることを特徴とする請求項１７に記載の半導体装置の製造方法。
- 前記導電性プラグを形成する工程と前記容量素子を形成する工程との間に、前記下方バリア層及び前記導電性プラグの上に導電性のバリア層を形成する工程をさらに備えていることを特徴とする請求項１７に記載の半導体装置の製造方法。
- 前記容量素子を形成する工程は、配向していない酸化金属よりなり前記導電性のバリア層の側面を覆う絶縁性の側方バリア層を形成する工程を含むことを特徴とする請求項１９に記載の半導体装置。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002168455A JP3931113B2 (ja) | 2002-06-10 | 2002-06-10 | 半導体装置及びその製造方法 |
| US10/455,410 US6781177B2 (en) | 2002-06-10 | 2003-06-06 | Semiconductor device and method for fabricating the same |
| EP03012911A EP1376662A3 (en) | 2002-06-10 | 2003-06-06 | Semiconductor device and method for fabricating the same |
| CNB031423566A CN1225793C (zh) | 2002-06-10 | 2003-06-10 | 半导体装置及其制造方法 |
| KR10-2003-0036971A KR100529429B1 (ko) | 2002-06-10 | 2003-06-10 | 반도체장치 및 그 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002168455A JP3931113B2 (ja) | 2002-06-10 | 2002-06-10 | 半導体装置及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004014916A true JP2004014916A (ja) | 2004-01-15 |
| JP3931113B2 JP3931113B2 (ja) | 2007-06-13 |
Family
ID=29706805
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002168455A Expired - Lifetime JP3931113B2 (ja) | 2002-06-10 | 2002-06-10 | 半導体装置及びその製造方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US6781177B2 (ja) |
| EP (1) | EP1376662A3 (ja) |
| JP (1) | JP3931113B2 (ja) |
| KR (1) | KR100529429B1 (ja) |
| CN (1) | CN1225793C (ja) |
Families Citing this family (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7001780B2 (en) * | 2003-08-06 | 2006-02-21 | Infineon Technologies Ag | Method of fabrication of an FeRAM capacitor and an FeRAM capacitor formed by the method |
| US7105400B2 (en) * | 2003-09-30 | 2006-09-12 | Kabushiki Kaisha Toshiba | Manufacturing method of semiconductor device |
| JP2005150457A (ja) * | 2003-11-17 | 2005-06-09 | Toshiba Corp | 磁気記憶装置 |
| US7714405B2 (en) * | 2005-03-03 | 2010-05-11 | Uchicago Argonne, Llc | Layered CU-based electrode for high-dielectric constant oxide thin film-based devices |
| JP4679270B2 (ja) * | 2005-06-30 | 2011-04-27 | 株式会社東芝 | 半導体装置およびその製造方法 |
| US20070040195A1 (en) * | 2005-08-19 | 2007-02-22 | The University Of Chicago | Monolithic integrated passive and active electronic devices with biocompatible coatings |
| JP2007227500A (ja) * | 2006-02-22 | 2007-09-06 | Seiko Epson Corp | 半導体記憶装置および半導体記憶装置の製造方法 |
| KR101025189B1 (ko) * | 2006-03-30 | 2011-03-31 | 후지쯔 세미컨덕터 가부시키가이샤 | 반도체 장치 및 그 제조 방법 |
| US7592273B2 (en) * | 2007-04-19 | 2009-09-22 | Freescale Semiconductor, Inc. | Semiconductor device with hydrogen barrier and method therefor |
| US20090085085A1 (en) * | 2007-10-01 | 2009-04-02 | James Chyi Lai | Dram cell with capacitor in the metal layer |
| JP2011054708A (ja) * | 2009-09-01 | 2011-03-17 | Elpida Memory Inc | 絶縁膜およびその製造方法、半導体装置、ならびにデータ処理システム |
| KR101934037B1 (ko) * | 2012-11-21 | 2018-12-31 | 삼성전자주식회사 | 서포터를 갖는 반도체 소자 및 그 형성 방법 |
| CN106486484B (zh) * | 2015-09-02 | 2019-07-05 | 旺宏电子股份有限公司 | 半导体结构及其制造方法 |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0714993A (ja) * | 1993-06-18 | 1995-01-17 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
| US5739563A (en) * | 1995-03-15 | 1998-04-14 | Kabushiki Kaisha Toshiba | Ferroelectric type semiconductor device having a barium titanate type dielectric film and method for manufacturing the same |
| JPH118355A (ja) | 1997-06-16 | 1999-01-12 | Nec Corp | 強誘電体メモリ |
| US6346741B1 (en) * | 1997-11-20 | 2002-02-12 | Advanced Technology Materials, Inc. | Compositions and structures for chemical mechanical polishing of FeRAM capacitors and method of fabricating FeRAM capacitors using same |
| US6611014B1 (en) * | 1999-05-14 | 2003-08-26 | Kabushiki Kaisha Toshiba | Semiconductor device having ferroelectric capacitor and hydrogen barrier film and manufacturing method thereof |
| KR100309077B1 (ko) * | 1999-07-26 | 2001-11-01 | 윤종용 | 삼중 금속 배선 일 트랜지스터/일 커패시터 및 그 제조 방법 |
| KR100353804B1 (ko) * | 1999-12-28 | 2002-09-26 | 주식회사 하이닉스반도체 | 반도체 소자의 강유전체 캐패시터 형성방법 |
| CN1290194C (zh) * | 2001-06-25 | 2006-12-13 | 松下电器产业株式会社 | 电容元件、半导体存储器及其制备方法 |
-
2002
- 2002-06-10 JP JP2002168455A patent/JP3931113B2/ja not_active Expired - Lifetime
-
2003
- 2003-06-06 US US10/455,410 patent/US6781177B2/en not_active Expired - Lifetime
- 2003-06-06 EP EP03012911A patent/EP1376662A3/en not_active Withdrawn
- 2003-06-10 CN CNB031423566A patent/CN1225793C/zh not_active Expired - Lifetime
- 2003-06-10 KR KR10-2003-0036971A patent/KR100529429B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| EP1376662A2 (en) | 2004-01-02 |
| US6781177B2 (en) | 2004-08-24 |
| CN1225793C (zh) | 2005-11-02 |
| US20030227043A1 (en) | 2003-12-11 |
| EP1376662A3 (en) | 2006-06-28 |
| JP3931113B2 (ja) | 2007-06-13 |
| KR100529429B1 (ko) | 2005-11-17 |
| CN1469479A (zh) | 2004-01-21 |
| KR20030095333A (ko) | 2003-12-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8236643B2 (en) | Method of manufacturing semiconductor device including ferroelectric capacitor | |
| US20020197744A1 (en) | Ferroelectric memory devices using a ferroelectric planarization layer and fabrication methods | |
| JPH08330513A (ja) | 半導体装置のキャパシタ及びその製造方法 | |
| JPH10223848A (ja) | 半導体記憶装置および半導体記憶装置の製造方法 | |
| JPH11330411A (ja) | 半導体記憶装置及びその製造方法 | |
| JPH11126881A (ja) | 高強誘電体薄膜コンデンサを有する半導体装置及びその製造方法 | |
| JP3931113B2 (ja) | 半導体装置及びその製造方法 | |
| JP2004040005A (ja) | 容量素子及びその製造方法 | |
| KR101084408B1 (ko) | 반도체 장치 및 그 제조방법 | |
| WO2006134664A1 (ja) | 半導体装置及びその製造方法 | |
| JP3643091B2 (ja) | 半導体記憶装置及びその製造方法 | |
| KR20010083237A (ko) | 반도체기억장치 | |
| JPWO2002056382A1 (ja) | 半導体装置及びその製造方法 | |
| JP3173451B2 (ja) | 半導体装置及びその製造方法 | |
| JP4421814B2 (ja) | 容量素子の製造方法 | |
| JP2002203948A (ja) | 半導体装置 | |
| JP2003051582A (ja) | 半導体装置およびその製造方法 | |
| JP2007081443A (ja) | 半導体装置およびその製造方法 | |
| JP2004207681A (ja) | 半導体装置及びその製造方法 | |
| JP5994466B2 (ja) | 半導体装置とその製造方法 | |
| JP2000174228A (ja) | 半導体集積回路及びその製造方法 | |
| JP2002314047A (ja) | 半導体装置及びその製造方法 | |
| JP4500248B2 (ja) | 半導体記憶装置 | |
| JP2004153293A (ja) | 容量素子、半導体記憶装置及びその製造方法 | |
| JP5104850B2 (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040714 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20051227 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061107 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061225 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070123 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070131 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070227 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070312 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 3931113 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100316 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110316 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110316 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120316 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130316 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130316 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140316 Year of fee payment: 7 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |