KR20030095333A - 반도체장치 및 그 제조방법 - Google Patents

반도체장치 및 그 제조방법 Download PDF

Info

Publication number
KR20030095333A
KR20030095333A KR10-2003-0036971A KR20030036971A KR20030095333A KR 20030095333 A KR20030095333 A KR 20030095333A KR 20030036971 A KR20030036971 A KR 20030036971A KR 20030095333 A KR20030095333 A KR 20030095333A
Authority
KR
South Korea
Prior art keywords
barrier layer
insulating film
interlayer insulating
conductive
forming
Prior art date
Application number
KR10-2003-0036971A
Other languages
English (en)
Other versions
KR100529429B1 (ko
Inventor
구츠나이도시에
Original Assignee
마츠시타 덴끼 산교 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 마츠시타 덴끼 산교 가부시키가이샤 filed Critical 마츠시타 덴끼 산교 가부시키가이샤
Publication of KR20030095333A publication Critical patent/KR20030095333A/ko
Application granted granted Critical
Publication of KR100529429B1 publication Critical patent/KR100529429B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B99/00—Subject matter not provided for in other groups of this subclass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/75—Electrodes comprising two or more layers, e.g. comprising a barrier layer and a metal layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System
    • H01L21/28568—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System the conductive layers comprising transition metals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76895—Local interconnects; Local pads, as exemplified by patent document EP0896365
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/55—Capacitors with a dielectric comprising a perovskite structure material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/65—Electrodes comprising a noble metal or a noble metal oxide, e.g. platinum (Pt), ruthenium (Ru), ruthenium dioxide (RuO2), iridium (Ir), iridium dioxide (IrO2)

Abstract

본 발명은 층간절연막 내부에 형성된 도전성플러그와 층간절연막 상에 형성된 용량소자와의 밀착성을 향상시키기 위한 것이다.
반도체기판(100) 상에는 한 쌍의 불순물확산층(102), 게이트절연막(103) 및 게이트전극(104)으로 구성되는 트랜지스터를 피복하도록 층간절연막(106)이 형성되며, 이 층간절연막(106) 상에는, 배향되지 않은 산화티탄알루미늄으로 이루어지는 밀착층(107)이 형성된다. 밀착층(107) 상에는, 제 1 도전성장벽층(108) 및 제 2 도전성장벽층(109)을 개재하고, 하부전극(110), 용량절연막(111) 및 상부전극(112)으로 구성되는 용량소자가 형성된다. 트랜지스터와 용량소자는, 층간절연막(106) 및 밀착층(107)에 매입된 도전성플러그(113)로 접속된다.

Description

반도체장치 및 그 제조방법{SEMICONDUCTOR DEVICE AND METHOD FOR FABRICATING THE SAME}
본 발명은, 강유전체재료 또는 고유전율재료로 이루어지는 용량절연막을 갖는 용량소자를 구비한 반도체장치 및 그 제조방법에 관한 것이다.
근년, 디지털기술의 진전과 더불어, 대용량 데이터를 처리 및 보존하는 경향이 추진되는 가운데 전자기기가 한층 고도화되고 있어, 전자기기에 사용되는 반도체집적회로장치 및 이 반도체집적회로장치를 구성하는 반도체소자의 미세화가 급속하게 진행되어 왔다.
그래서 반도체기억장치(동적RAM)의 고집적화를 실현하기 위해, 종래의 규소산화물 또는 규소질화물 대신 고유전율막을 용량절연막으로 사용하는 기술이 널리 연구 개발되고 있다.
또 종래에 없던, 저동작전압과, 고속의 기입 및 판독이 가능한 불휘발성 RAM의 실용화를 위하여 용량절연막으로서, 자발분극특성을 가진 강유전체막을 이용하는 기술도 활발하게 연구개발이 진행되고 있다.
일반적으로 이들 고유전율막 또는 강유전체막의 재료로, 티탄산바륨스트론튬, 오산화탄탈, 티탄산지르콘산납, 또는 탄탈산비스무트스트론튬 등의 비스무트층상 페로브스카이트 구조를 갖는 화합물이 널리 이용된다.
또 고유전율막 또는 강유전체막의 퇴적방법으로는, MOCVD(Metal OrganicChemical Vapor Deposition)법 등 다양한 방법이 알려져 있지만, 어떤 방법에서든, 고유전율막 또는 강유전체막을 퇴적시킨 후, 600℃~800℃ 정도의 고온이며 또 산소분위기 중에서 열처리를 실시하여 고유전율막 또는 강유전체막을 결정화시킬 필요가 있다.
한편, 고유전율막 또는 강유전체막으로 이루어지는 용량소자를 구비한 DRAM 또는 불휘발성 RAM 메모리 셀의 구조로서, 반도체장치의 더한층 고집적화의 요청으로부터 스택형 메모리 셀 구조가 제안되었다. 스택형 메모리 셀 구조는, 메모리 셀을 구성하는 트랜지스터와, 이 트랜지스터 상방에 배치된 용량소자를 도전성 콘택트플러그로 접속하는 구조이다. 스택형 메모리 셀 구조에 의하면, 기억유지에 필요한 크기의 용량을 확보하면서 메모리 셀 면적을 축소시킬 수 있으므로, 반도체장치의 고집적화에 필수적인 구조이다.
이하, 스택형 메모리 셀 구조를 갖는 종래의 반도체장치에 대하여, 도 12를 참조하면서 설명한다.
도 12에 나타내는 바와 같이 종래의 반도체장치는, 반도체기판(10) 표면부에 소자분리영역(11)과, 소스영역 또는 드레인영역이 될 한 쌍의 불순물확산층(12)이 형성된다. 반도체기판(10) 상에서 한 쌍의 불순물확산층(12) 사이에는 게이트절연막(13)을 개재하고 게이트전극(14)이 형성됨과 동시에, 게이트절연막(13) 및 게이트전극(14) 양쪽에는 측벽(15)이 형성된다. 한 쌍의 불순물확산층(12), 게이트절연막(13) 및 게이트전극(14)에 의해 트랜지스터가 구성된다.
반도체기판(10) 상에는 트랜지스터를 피복하도록 층간절연막(16)이 형성되며, 이 층간절연막(16) 상에는 밀착층으로서의 기능을 갖는 제 1 도전성장벽층(18)과, 제 2 도전성장벽층(19)과, 하부전극(20)이 차례로 형성되고, 이들 제 1 도전성장벽층(18)과, 제 2 도전성장벽층(19)과, 하부전극(20) 주위에는 실리콘산화막 또는 실리콘질화막으로 이루어지는 절연막(21)이 형성된다. 하부전극(20) 및 절연막(21) 상에는, 용량절연막(22) 및 상부전극(23)이 차례로 형성되며, 이들 하부전극(20) 및 용량절연막(22) 및 상부전극(23)에 의해 용량소자가 구성된다.
용량소자의 상부전극(23) 상에는 절연성 수소장벽층(24)이 형성됨과 동시에, 제 1 도전성장벽층(18)과 한 쌍의 불순물확산층(12) 한쪽과는, 층간절연막(16)에 매입된 도전성플러그(25)에 의해 전기적으로 접속된다.
제 1 도전성장벽층(18)은, 용량절연막(22)을 결정화시키기 위한 산소분위기 중의 열처리 공정에서, 도전성플러그(25)의 구성재료가 용량소자에 확산되어 밀착성이 저하되는 것을 방지하기 위해 형성되며, 질화티탄, 질화탄탈, 질화티탄알루미늄 또는 질화탄탈알루미늄 등의 도전성 질화물재료가 이용된다.
제 2 도전성장벽층(19)은, 용량절연막(22)을 결정화시키기 위한 산소분위기 중의 열처리 공정에서, 제 1 도전성장벽층(18) 또는 도전성플러그(25)에 위쪽으로부터 산소가 확산되는 것을 방지하고, 제 1 도전성장벽층(18) 또는 도전성플러그(25)의 산화에 의한 접촉저항의 상승을 방지하기 위해 형성되며, 이리듐, 산화이리듐, 루테늄 또는 산화루테늄 등으로 이루어지는 막이 단독으로 또는 적층막으로 이용된다.
층간절연막(16)의 재료로는, 붕소 또는 인을 함유하는 실리콘산화막(이하BPSG막으로 칭함)이 이용된다.
그런데 상기 종래의 반도체장치에 있어서, 다음에 설명하는 2 가지 문제가 있음을 발견했다.
종래의 반도체장치에서는, 층간절연막(16)과 제 2 도전성장벽층(19) 사이에, 밀착층으로서의 기능을 갖는 제 1 도전성장벽층(18)이 형성되어, 제 1 도전성장벽층(18)과 제 2 도전성장벽층(19)의 밀착성은 확보되지만, 제 1 도전성장벽층(18)과 층간절연막(16)의 밀착성이 확보되지 못한다는 문제가 있다. 즉 용량절연막(22)을 결정화시키기 위한 산소분위기 하에서의 고온 열처리 공정에서 층간절연막(16)과 제 1 도전성장벽층(18)이 박리되기 쉽기 때문에, 층간절연막(16)과 용량소자의 밀착성이 확보되지 못한다는 문제이다. 이하 그 이유에 대하여 도 13의 (a), (b)를 참조하면서 설명하기로 한다.
도 13의 (a)에 나타낸 바와 같이, 제 1 도전성장벽층(18)의 측면은 제 2 도전성장벽층(19)으로 피복되지 않았기 때문에, 용량절연막(22)을 결정화시키기 위해 650℃~800℃ 온도 하에서 열처리를 실시하면, 분위기 중의 산소가 제 1 도전성장벽층(18) 내부로 확산되므로 제 1 도전성장벽층(18)은 산화된다.
제 1 도전성장벽층(18)은, 산화되면 체적이 팽창하는 성질을 갖고 있으므로, 도 13의 (b)에 나타낸 바와 같이 제 1 도전성장벽층(18) 주연부의 막두께가 증가한다. 때문에, 제 1 도전성장벽층(18) 중앙부와 도전성플러그(25)의 밀착성, 나아가 용량소자와 도전성플러그(25)의 밀착성이 저하되므로, 용량소자와도전성플러그(25)의 접촉저항이 증대한다는 문제가 발생한다.
제 2 문제는, 절연성의 수소장벽층(24)이 수소를 완전히 차단할 수 없다는 것이다. 수소장벽층(24)은 CVD법 또는 스퍼터링법 등으로 퇴적되는데, 어떤 성막방법으로 얻어지는 수소장벽층(24)이라도 수소를 완전히 차단할 수 없다.
CVD법으로 수소장벽층(24)을 성막하는 경우에는, 성막가스에 SiH4또는 H2등이 함유되는 일이 많기 때문에, 성막분위기 중의 수소가 필연적으로 과잉상태로 되므로, 성막분위기가 환원성 분위기로 돼버리는 사태를 피할 수 없다. 때문에, 용량절연막(22)이 수소분위기에 노출되게 되어 분위기 중의 수소가 용량절연막(22)을 환원시키므로, 용량절연막(22) 중에서 산소결손이 발생하고 이로써 용량절연막(22)의 잔류분극이 현저히 저감돼버리는 등의 전기특성 열화가 발생한다.
또 성막 중에 수소가 존재하지 않는 스퍼터링법으로 수소장벽층(24)을 성막하는 경우에는, Al2O3을 함유하는 각종 산화물로 된 막이 얻어지지만, 이들 막은 완전한 산화물로 되지 않는다는 성질을 갖고 있으므로 막 중에 결정입계가 발생한다. 때문에 트랜지스터 특성을 회복시키기 위한 수소분위기 중의 열처리공정에서, 분위기 중의 수소가 수소장벽층(24)의 결정입계를 통해 용량절연막(22)으로 확산돼버린다는 문제가 발생한다.
상기와 같은 문제에 감안하여 본 발명은, 층간절연막 내부에 형성된 도전성플러그와 층간절연막 상에 형성된 용량소자의 밀착성을 향상시키는 것을 제 1의 목적으로, 수소분위기 중에서의 열처리공정에서 분위기 중의 수소가 용량절연막으로확산되는 사태를 확실하게 방지하는 것을 제 2의 목적으로 한다.
도 1은 제 1 실시예에 관한 반도체장치의 단면도.
도 2의 (a), (b)는 제 1 실시예에 관한 반도체장치 제조방법의 각 공정을 나타내는 단면도.
도 3의 (a), (b)는 제 1 실시예에 관한 반도체장치 제조방법의 각 공정을 나타내는 단면도.
도 4는 제 1 실시예에 관한 반도체장치 및 종래의 반도체장치에 있어서 도전성플러그의 불량발생률을 나타내는 도.
도 5는 제 2 실시예에 관한 반도체장치의 단면도.
도 6의 (a)~(c)는 제 2 실시예에 관한 반도체장치 제조방법의 각 공정을 나타내는 단면도.
도 7의 (a), (b)는 제 2 실시예에 관한 반도체장치 제조방법의 각 공정을 나타내는 단면도.
도 8의 (a)는 종래의 수소장벽층 단면모식도이며, (b)는 제 2 실시예에 관한 수소장벽층의 단면모식도.
도 9는 종래 및 제 2 실시예에 관한 수소장벽층의 잔류분극 값을 나타내는도.
도 10은 제 2 실시예에 있어서, 산화티탄알루미늄막을 성막할 때의 파라미터와 배향성 관계를 나타내는 도.
도 11의 (a)는 500℃의 온도에서 성막된 산화티탄알루미늄막의 X선 회절강도를 나타내며, (b)는 실온에서 성막된 산화티탄알루미늄막의 X선 회절강도를 나타낸다.
도 12는 종래의 반도체장치 단면도.
도 13의 (a), (b)는 종래 반도체장치의 문제점을 설명하기 위한 단면도.
* 도면의 주요 부분에 대한 부호의 설명 *
100, 200 : 반도체기판 101, 201 : 소자분리영역
102, 202 : 불순물확산층 103, 203 : 게이트절연막
104, 204 : 게이트전극 105, 205 : 측벽
106, 206 : 층간절연막 107 : 밀착층
108, 208 : 제 1 도전성장벽층 108A, 208A : 제 1 도전막
109, 209 : 제 2 도전성장벽층 109A, 209A : 제 2 도전막
110, 210 : 하부전극 110A, 210A : 제 1 금속막
111, 211 : 용량절연막 111A, 211A : 금속산화물 유전체막
112, 212 : 상부전극 112A, 212A : 제 2 금속막
113, 216 : 도전성플러그 207 : 하방장벽층
213 : 측방장벽층 214 : 절연막
215 : 상방장벽층
상기 제 1 목적을 달성하기 위해 본 발명에 관한 제 1 반도체장치는, 트랜지스터가 형성된 반도체기판 상에 형성된 층간절연막과, 층간절연막 상에 형성되며, 배향되지 않은 산화금속으로 이루어지는 밀착층과, 밀착층 상에 아래쪽으로부터 차례로 형성된 하부전극, 고유전율재료 또는 강유전체재료로 이루어지는 용량절연막, 및 상부전극으로 구성되는 용량소자와, 층간절연막 및 밀착층 내부에 형성되며, 상기 트랜지스터와 상기 용량소자를 전기적으로 접속하는 도전성플러그를 구비한다.
본 발명에 관한 제 1 반도체장치에 의하면, 층간절연막과 용량소자 사이에, 배향되지 않은 산화금속으로 이루어지는 밀착층이 형성되기 때문에 층간절연막과 용량소자의 밀착성이 향상되므로, 용량소자와 도전성플러그의 접촉저항을 저감할 수 있다.
제 1 반도체장치에 있어서, 밀착층은 비정질인 것이 바람직하다.
이와 같이 하면, 층간절연막과 용량소자의 밀착성을 확실하게 향상시킬 수 있다.
제 1 반도체장치에 있어서, 밀착층을 구성하는 산화금속은 산화티탄알루미늄을 함유하는 것이 바람직하다.
이와 같이 하면, 층간절연막과 용량소자의 밀착성을 확실하게 향상시킬 수 있다.
제 1 반도체장치는, 밀착층 및 도전성플러그와 하부전극 사이에 형성된 도전성장벽층을 추가로 구비하며, 도전성플러그는 트랜지스터와 도전성장벽층을 접속하는 것이 바람직하다.
이와 같이 하면, 밀착층은 도전성장벽층의 체적 팽창을 억제하므로, 층간절연막과 도전성장벽층의 박리가 일어나기 어려워지고, 이로써 층간절연막과 용량소자의 밀착성이 확실하게 향상된다.
상기 제 2 목적을 달성하기 위해, 본 발명에 관한 제 2 반도체장치는, 트랜지스터가 형성된 반도체기판 상에 형성된 층간절연막과, 층간절연막 상에, 아래쪽으로부터 차례로 형성된 하부전극, 고유전율재료 또는 강유전체재료로 이루어지는 용량절연막, 및 상부전극으로 구성되는 용량소자와, 층간절연막 내부에 형성되며, 트랜지스터와 용량소자를 전기적으로 접속하는 도전성플러그와, 용량소자 상면을 피복하도록 형성되며, 배향되지 않은 산화금속으로 이루어지는 절연성 상방장벽층을 구비한다.
본 발명에 관한 제 2 반도체장치에 의하면, 트랜지스터 특성을 회복시키기 위해 수소분위기에서의 열처리를 실시할 때, 분위기 중의 수소가 상방장벽층을 통과하기 어려우므로, 용량절연막이 수소에 의해 환원되어 특성이 열화되는 사태를 방지할 수 있다.
제 2 반도체장치에 있어서, 상방장벽층은 비정질인 것이 바람직하다.
이와 같이 하면 분위기 중의 수소가 상방장벽층을 통과하는 사태를 확실하게 방지할 수 있다.
제 2 반도체장치에 있어서, 상방장벽층을 구성하는 산화금속은, 산화티탄알루미늄을 함유하는 것이 바람직하다.
이와 같이 하면 분위기 중의 수소가 상방장벽층을 통과하는 사태를 확실하게 방지할 수 있다.
제 2 반도체장치는, 층간절연막과 하부전극 사이에 형성되며, 배향되지 않은 산화금속으로 이루어지는 절연성 하방장벽층을 추가로 구비하는 것이 바람직하다.
이와 같이 하면, 트랜지스터 특성을 회복시키기 위해 수소분위기에서의 열처리를 실시할 때, 분위기 중의 수소가 하방장벽층을 통과하기 어렵기 때문에, 수소가 층간절연막 중으로 확산되어 용량소자에 도달하는 것을 방지할 수 있으므로, 용량절연막이 수소로 인해 환원되어 특성이 열화되는 사태를 방지할 수 있다.
제 2 반도체장치가 하방장벽층을 구비할 경우, 이 하방장벽층은 비정질인 것이 바람직하다.
이와 같이 하면 분위기 중의 수소가 하방장벽층을 통과하는 사태를 확실하게 방지할 수 있다.
제 2 반도체장치가 하방장벽층을 구비할 경우, 이 하방장벽층을 구성하는 산화금속은, 산화티탄알루미늄을 함유하는 것이 바람직하다.
이와 같이 하면 분위기 중의 수소가 하방장벽층을 통과하는 사태를 확실하게 방지할 수 있다.
제 2 반도체장치가 하방장벽층을 구비할 경우, 하방장벽층 및 도전성플러그와, 하방전극과의 사이에 형성된 도전성장벽층을 추가로 구비하며, 도전성플러그는, 트랜지스터와 도전성장벽층을 접속하는 것이 바람직하다.
이와 같이 하면, 하방장벽층은 도전성장벽층 막 두께 방향의 체적 팽창을 억제하므로, 층간절연막과 도전성장벽층과의 박리가 일어나기 어려워지며, 이로써 층간절연막과 용량소자의 밀착성이 향상된다.
제 2 반도체장치가 하방장벽층 및 도전성장벽층을 구비할 경우, 도전성장벽층의 측면을 피복하도록 형성되며, 배향되지 않은 산화금속으로 이루어지는 절연성 측방장벽층을 추가로 구비하는 것이 바람직하다.
이와 같이 하면, 하방장벽층은 도전성장벽층 막 두께 방향의 체적 팽창을 억제하므로, 층간절연막과 도전성장벽층과의 박리가 일어나기 어려워지며, 이로써 층간절연막과 용량소자의 밀착성이 향상된다.
상기 제 1 목적을 달성하기 위해, 본 발명에 관한 제 1 반도체장치의 제조방법은, 트랜지스터가 형성된 반도체기판 상에 층간절연막을 형성하는 공정과, 층간절연막 상에, 배향되지 않은 산화금속으로 이루어지는 밀착층을 형성하는 공정과, 층간절연막 및 밀착층 내부에, 한끝이 트랜지스터에 접속되는 도전성플러그를 형성하는 공정과, 밀착층 상에, 아래쪽으로부터 차례로 배치된 하부전극, 고유전율재료 또는 강유전체재료로 이루어지는 용량절연막, 및 상부전극으로 구성되며, 도전성플러그의 다른 끝과 전기적으로 접속된 용량소자를 형성하는 공정과, 산소분위기 중에서 열처리를 실시하여, 용량절연막을 결정화시키는 공정을 구비한다.
본 발명에 관한 제 1 반도체장치의 제조방법에 의하면, 층간절연막과 용량소자 사이에 배향되지 않은 산화금속으로 이루어지는 밀착층이 형성되기 때문에 층간절연막과 용량소자의 밀착성이 향상되므로, 용량소자와 도전성플러그의 접촉저항을저감할 수 있다.
제 1 반도체장치의 제조방법에 있어서 밀착층은, 0.6Pa 이상의 챔버압력이며, 12kW 이하의 직류전원 조건에서 실행되는 스퍼터링법으로 형성되는 것이 바람직하다.
이와 같이 하면, 층간절연막과 용량소자 사이에 배향되지 않은 금속화물로 이루어지는 밀착층을 확실하게 형성할 수 있다.
상기의 제 2 목적을 달성하기 위해, 본 발명에 관한 제 2 반도체장치의 제조방법은, 트랜지스터가 형성된 반도체기판 상에 층간절연막을 형성하는 공정과, 층간절연막 내부에, 한끝이 트랜지스터에 접속되는 도전성플러그를 형성하는 공정과, 층간절연막 상에, 아래쪽으로부터 차례로 배치된 하부전극, 고유전율재료 또는 강유전체재료로 이루어지는 용량절연막, 및 상부전극으로 구성되며, 도전성플러그의 다른 끝과 전기적으로 접속된 용량소자를 형성하는 공정과, 배향되지 않은 산화금속으로 이루어지며 용량소자 상면을 피복하는 절연성 상방장벽층을 형성하는 공정과, 수소분위기 중에서 열처리를 실시하여 트랜지스터 특성을 회복시키는 공정을 구비한다.
제 2 반도체장치의 제조방법에 의하면, 트랜지스터 특성을 회복시키기 위해 수소분위기에서의 열처리를 실시했을 때, 분위기 중의 수소가 하방장벽층을 통과하기 어렵기 때문에, 용량절연막이 수소로 인해 환원되어 특성이 열화되는 사태를 방지할 수 있다.
제 2 반도체장치의 제조방법에 있어서, 상방장벽층은, 0.6Pa 이상의 챔버압력이며, 12kW 이하의 직류전원 조건에서 실행되는 스퍼터링법으로 형성되는 것이 바람직하다.
이와 같이 하면 배향되지 않은 산화금속으로 이루어지는 상방장벽층을 확실하게 형성할 수 있다.
본 발명에 관한 제 2 반도체장치의 제조방법은, 층간절연막을 형성하는 공정과 상기 도전성플러그를 형성하는 공정 사이에, 층간절연막 상에, 배향되지 않은 산화금속으로 이루어지며 용량소자 하면을 피복하는 절연성 하방장벽층을 형성하는 공정을 구비하며, 도전성플러그를 형성하는 공정은, 층간절연막 및 하방장벽층 내부에 상기 도전성플러그를 형성하는 공정을 포함하는 것이 바람직하다.
이와 같이 하면, 트랜지스터 특성을 회복시키기 위해 수소분위기에서의 열처리를 실시할 때, 분위기 중의 수소가 하방장벽층을 통과하기 어렵기 때문에, 수소가 층간절연막 중으로 확산되어 용량소자에 도달하는 것을 방지할 수 있으므로, 용량절연막이 수소로 인해 환원되어 특성이 열화되는 사태를 방지할 수 있다.
제 2 반도체장치의 제조방법이 하방장벽층을 형성하는 공정을 구비할 경우, 하방장벽층은, 0.6Pa 이상의 챔버압력이며, 12kW 이하의 직류전원 조건에서 실행되는 스퍼터링법으로 형성되는 것이 바람직하다.
이와 같이 하면 배향되지 않은 산화금속으로 이루어지는 하방장벽층을 확실하게 형성할 수 있다.
제 2 반도체장치의 제조방법이 하방장벽층을 형성하는 공정을 구비할 경우, 도전성플러그를 형성하는 공정과 용량소자를 형성하는 공정 사이에, 하방장벽층 및도전성플러그 상에 도전성장벽층을 형성하는 공정을 추가로 구비하는 것이 바람직하다.
이와 같이 하면, 하방장벽층은 도전성장벽층 막 두께 방향의 체적 팽창을 억제하기 때문에 층간절연막과 도전성장벽층과의 박리가 일어나기 어려워지고, 이로써 층간절연막과 용량소자의 밀착성이 향상된다.
제 2 반도체장치의 제조방법이 하방장벽층 및 도전성장벽층을 형성하는 공정을 구비할 경우, 용량소자를 형성하는 공정은, 배향되지 않은 산화금속으로 이루어지며 도전성장벽층 측면을 피복하는, 절연성 측방장벽층을 형성하는 공정을 포함하는 것이 바람직하다.
이와 같이 하면, 측방장벽층은 도전성장벽층 막 두께 방향의 체적 팽창을 억제하기 때문에 층간절연막과 도전성장벽층과의 박리가 일어나기 어려워지고, 이로써 층간절연막과 용량소자의 밀착성이 확실하게 향상된다.
상술한 목적 및 기타의 목적과 본 발명의 특징 및 이점은 첨부 도면과 관련한 다음의 상세한 설명을 통해 보다 분명해 질 것이다.
(실시예)
(제 1 실시예)
이하 본 발명의 제 1 실시예에 관한 반도체장치 및 그 제조방법에 대하여 설명하기로 한다.
도 1은, 제 1 실시예에 관한 반도체장치의 주요부 단면구조를 나타내며, 도 1에 나타내는 바와 같이 반도체기판(100) 표면부에 소자분리영역(101)과, 소스영역또는 드레인영역이 될 한 쌍의 불순물확산층(102)이 형성된다. 반도체기판(100) 상의 한 쌍의 불순물확산층(102) 사이에는 게이트절연막(103)을 개재하고 게이트전극(104)이 형성됨과 동시에, 게이트절연막(103) 및 게이트전극(104) 양쪽에는 측벽(105)이 형성된다. 한 쌍의 불순물확산층(102), 게이트절연막(103) 및 게이트전극(104)에 의해 트랜지스터가 구성된다.
반도체기판(100) 상에는 트랜지스터를 피복하도록, BPSG로 이루어지는 층간절연막(106)이 형성되며, 이 층간절연막(106) 상에는 배향되지 않은 산화금속, 예를 들어 산화티탄알루미늄으로 이루어지며 5nm~60nm의 두께를 갖는 밀착층(107)이 형성된다.
밀착층(107) 상에는, 예를 들어 질화티탄알루미늄으로 이루어지는 제 1 도전성장벽층(108)과, 예를 들어 이리듐 및 산화이리듐의 적층막으로 이루어지는 제 2 도전성장벽층(109)이 형성된다.
제 2 도전성장벽층(109) 상에는, 예를 들어 백금으로 이루어지는 하부전극(110)과, 예를 들어 Sr2Bi2(Ta2-xNbx)O9(단 2＞X＞0)로 이루어지는 용량절연막(111)과, 예를 들어 백금으로 이루어지는 상부전극(112)이 차례로 형성되며, 이들 하부전극(110), 용량절연막(111) 및 상부전극(112)에 의해 용량소자가 구성된다.
층간절연막(106) 및 밀착층(107)에는, 예를 들어 텅스텐으로 이루어지는 도전성플러그(113)가 매입되며, 제 1 도전성장벽층(108)과 한 쌍의 불순물확산층(102)의 한쪽은 도전성플러그(113)에 의해 전기적으로 접속된다.
이하, 제 1 실시예에 관한 반도체장치의 제조방법에 대하여 도 2의 (a), (b) 및 도 3의 (a), (b)를 참조하면서 설명하기로 한다.
우선 도 2의 (a)에 나타내는 바와 같이, 반도체기판(100) 표면부에 소자분리영역(101)을 형성한다. 다음으로 반도체기판(100) 상에 게이트절연막(103)을 개재하고 게이트전극(104)을 형성하고, 게이트절연막(103) 및 게이트전극(104) 표면에 측벽(105)을 형성한 후, 반도체기판(100) 표면부에 소스영역 또는 드레인영역이 될 한 쌍의 불순물확산층(102)을 형성한다. 이로써 한 쌍의 불순물확산층(102), 게이트절연막(103) 및 게이트전극(104)으로 구성되는 트랜지스터가 형성된다.
다음에, 반도체기판(100) 상에 트랜지스터를 피복하도록, BPSG로 이루어지는 층간절연막(106)을 형성한 후, 이 층간절연막(106) 상에 스퍼터링법에 의해, 배향되지 않은 산화금속, 예를 들어 산화티탄알루미늄으로 이루어지며 5nm~60nm의 두께를 갖는 밀착층(107)을 형성한다.
다음, 도 2의 (b)에 나타내는 바와 같이 RIE(Reactive ion Etching)법 등으로 밀착층(107) 및 층간절연막(106)의 소정영역에, 불순물확산층(102)에 달하는 개구부를 형성하고, CVD법으로 개구부에 텅스텐막을 매입한 후, CMP법으로 텅스텐막에서의 밀착층(107) 상에 노출되는 부분을 제거하여, 텅스텐으로 이루어지는 도전성플러그(113)을 형성한다.
다음으로, 도 3의 (a)에 나타내는 바와 같이, 밀착층(107) 및 도전성플러그(113) 상에, CVD법 또는 스퍼터링법으로 40nm~60nm 두께를 갖는 질화티탄알루미늄으로 이루어지는 제 1 도전막(108A), 50nm~100nm 두께를 갖는 이리듐막과 50nm~100nm 두께를 갖는 산화이리듐막의 적층막으로 이루어지는 제 2 도전막(109A), 50nm~100nm 두께를 갖는 백금으로 이루어지는 제 1 금속막(110A), 50nm~100nm 두께를 갖는 Sr2Bi2(Ta2-xNbx)O9(단 2＞X＞0)로 이루어지는 금속산화물 유전체막(111A), 및 50nm~100nm 두께를 갖는 백금으로 이루어지는 제 2 금속막(112A)을 차례로 퇴적시킨다.
다음에, RIE법 등으로, 제 2 금속막(112A), 금속산화물 유전체막(111A), 제 1 금속막(110A), 제 2 도전막(109A), 및 제 1 도전막(108A)을 차례로 패터닝하여, 제 2 금속막(112A)으로 이루어지는 상부전극(112), 금속산화물 유전체막(111A)으로 이루어지는 용량절연막(111), 제 1 금속막(110A)으로 이루어지는 하부전극(110), 제 2 도전막(109A)으로 이루어지는 제 2 도전성장벽층(109) 및 제 1 도전막(108A)으로 이루어지는 제 1 도전성장벽층(108)을 형성한다.
다음, 산소분위기 중의 650℃~800℃ 온도 하에서 열처리를 실시하여 용량절연막(111)을 결정화시키고, 하부전극(110), 용량절연막(111) 및 상부전극(112)으로 구성되는 용량소자를 형성한다. 그 후 수소분위기 중에서 열처리를 실시하여 트랜지스터 특성을 회복시킨다.
여기서 배향되지 않은 산화금속으로 이루어지는 밀착층(107)의 특성 및 성막방법에 대해서는 후술하기로 한다.
제 1 실시예에 관한 반도체장치 및 그 제조방법에 의하면, 제 1 도전성장벽층(108) 아래에 이 제 1 도전성장벽층(108)과 접하도록, 배향되지 않은 산화금속으로 이루어지며 강성(剛性)을 갖는 밀착층(107)이 형성되므로, 용량절연막(111)을결정화시키기 위한 산소분위기 중의 열처리공정에 있어서 제 1 도전성장벽층(108)이 산화되어도, 밀착층(107)이 제 1 도전성장벽층(108)의 체적 팽창을 억제한다. 이로써 제 1 도전성장벽층(108)과 층간절연막(106)이 박리되기 어려워지므로, 용량소자와 도전성플러그(113)와의 접촉저항 상승이 억제됨과 동시에, 용량소자의 기계적 강도 및 신뢰성이 향상된다.
여기서 제 1 실시예에서는 산화금속으로서, 산화티탄알루미늄 대신 산화탄탈알루미늄을 이용해도 된다. 또 배향되지 않은 산화금속으로 이루어지는 밀착층(107)은 비정질인 것이 바람직하다.
이하, 제 1 실시예에 관한 반도체장치 및 그 제조방법을 평가하기 위해 실시한 실험결과에 대하여 설명한다. 실험은, 도 1에 나타내는 제 1 실시예 및 도 12에 나타낸 종래의 반도체장치의 구조에 있어서, 0.24㎛의 접촉크기를 갖는 도전성플러그를 형성함과 동시에, 800℃의 온도 하에서의 산소분위기 중에서 1 시간 열처리를 실시했다.
도 4는, 제 1 실시예에 관한 반도체장치 및 종래의 반도체장치에 있어서 도전성플러그의 불량발생률을 나타낸다.
도 4에서 알 수 있는 바와 같이 종래의 반도체장치에서는, 도전성플러그(25)의 불량발생률이 75%임과 동시에 접촉저항의 평균값은 500Ω이다. 이는 제 1 도전성장벽층(18)이 산화에 의해 막 두께 방향으로 체적 팽창되기 때문에, 제 1 도전성장벽층(18)과 층간절연막(16)이 박리되며, 이로써 용량절연막과 도전성플러그(25)의 접촉저항이 증대한 것이다.
이에 반해 제 1 실시예에 관한 반도체장치에서는, 도전성플러그(113)의 불량발생률이 0%임과 동시에 접촉저항 평균값은 40Ω이며, 또 접촉저항의 차이도 현저하게 개선됐다. 이는 제 1 도전성장벽층(108)이 산화되어도 체적 팽창을 일으키기 어렵기 때문에 제 1 도전성장벽층(108)과 층간절연막(106)이 박리되기 어려우므로, 용량소자와 도전성플러그(113)의 접촉저항이 저감된 것이다.
(제 2 실시예)
이하 본 발명의 제 2 실시예에 관한 반도체장치 및 그 제조방법에 대하여 설명한다.
도 5는 제 2 실시예에 관한 반도체장치 주요부의 단면구조를 나타내며, 도 5에 나타내는 바와 같이, 반도체기판(200) 표면부에 소자분리영역(201)과, 소스영역 또는 드레인영역이 될 한 쌍의 불순물확산층(202)이 형성된다. 반도체기판(200) 상의 한 쌍의 불순물확산층(202) 사이에는 게이트절연막(203)을 개재하고 게이트전극(204)이 형성됨과 동시에, 게이트절연막(203) 및 게이트전극(204) 양쪽에는 측벽(205)이 형성된다. 한 쌍의 불순물확산층(202), 게이트절연막(203) 및 게이트전극(204)에 의해 트랜지스터가 구성된다.
반도체기판(200) 상에는 트랜지스터를 피복하도록, BPSG로 이루어지는 층간절연막(206)이 형성되며, 이 층간절연막(206) 상에는 배향되지 않은 산화금속, 예를 들어 산화티탄알루미늄으로 이루어지며 5nm~60nm의 두께를 갖는 절연성 하방장벽층(207)이 형성된다.
하방장벽층(207) 상에는, 예를 들어 질화티탄알루미늄으로 이루어지는 제 1도전성장벽층(208)과, 예를 들어 이리듐 및 산화이리듐의 적층막으로 이루어지는 제 2 도전성장벽층(209)과, 예를 들어 백금으로 이루어지는 하부전극(210)이 차례로 형성된다. 이들 제 1 도전성장벽층(208), 제 2 도전성장벽층(209) 및 하부전극(210)의 측면과 하방장벽층(207) 상면에 걸쳐, 배향되지 않은 산화금속 예를 들어 산화티탄알루미늄으로 이루어지는 절연성 측방장벽층(213)이 형성되며, 이 측방장벽층(213)의 바깥쪽에는 예를 들어 실리콘산화막으로 이루어지는 절연막(214)이 형성된다.
하부전극(210) 및 절연막(214) 상에는, 예를 들어 Sr2Bi2(Ta2-xNbx)O9(단 2＞X＞0)로 이루어지는 용량절연막(211)과, 예를 들어 백금으로 이루어지는 상부전극(212)이 차례로 형성되며, 하부전극(210), 용량절연막(211) 및 상부전극(212)에 의해 용량소자가 구성된다. 상부전극(212) 상면, 상부전극(212), 용량절연막(211) 및 절연막(214)의 측면, 그리고 하방장벽층(207) 상면에 걸쳐, 배향되지 않은 산화금속 예를 들어 산화티탄알루미늄으로 이루어지는 절연성 상방장벽층(215)이 형성된다. 여기서 상방장벽층(215)은 절연막(214)보다 바깥쪽 영역, 즉 하방장벽층(207) 상에는 형성되지 않아도 된다.
층간절연막(206) 및 하방장벽층(207)에는, 예를 들어 텅스텐으로 이루어지는 도전성플러그(216)가 매입되며, 제 1 도전성장벽층(208)과 한 쌍의 불순물확산층(202)의 한쪽은 도전성플러그(216)에 의해 전기적으로 접속된다.
이하, 제 2 실시예에 관한 반도체장치의 제조방법에 대하여 도 6의 (a)~(c) 및 도 7의 (a), (b)를 참조하면서 설명하기로 한다.
먼저 도 6의 (a)에 나타내는 바와 같이, 반도체기판(200) 표면부에 소자분리영역(201)을 형성한다. 다음에 반도체기판(200) 상에 게이트절연막(203)을 개재하고 게이트전극(204)을 형성하고, 게이트절연막(203) 및 게이트전극(204) 측면에 측벽(205)을 형성한 후, 반도체기판(200) 표면부에 소스영역 또는 드레인영역이 될 한 쌍의 불순물확산층(202)을 형성한다. 이로써 한 쌍의 불순물확산층(202), 게이트절연막(203) 및 게이트전극(204)으로 이루어지는 트랜지스터가 형성된다.
다음으로, 반도체기판(200) 상에 트랜지스터를 피복하도록, BPSG로 이루어지는 층간절연막(206)을 형성하며, 이 층간절연막(206) 상에, 스퍼터링법으로, 배향되지 않은 산화금속, 예를 들어 산화티탄알루미늄으로 이루어지며 5~60nm의 두께를 갖는 절연성 하방장벽층(207)을 형성한다.
다음, 도 6의 (b)에 나타내는 바와 같이 하방장벽층(207) 및 층간절연막(206)의 소정영역에, 불순물확산층(202)에 달하는 개구부를 형성하고, CVD법으로 개구부에 텅스텐막을 매입한 후, CMP법으로 텅스텐막에서의 하방장벽층(207) 상에 노출되는 부분을 제거하여, 텅스텐으로 이루어지는 도전성플러그(216)를 형성한다.
다음으로, 도 6의 (c)에 나타내는 바와 같이, 하방장벽층(207) 및 도전성플러그(216) 상에, CVD법 또는 스퍼터링법으로 40nm~60nm 두께를 갖는 질화티탄알루미늄으로 이루어지는 제 1 도전막(208A), 50nm~100nm 두께를 갖는 이리듐막과 50nm~100nm 두께를 갖는 산화이리듐막의 적층막으로 이루어지는 제 2 도전막(209A), 및 50nm~100nm 두께를 갖는 백금으로 이루어지는 제 1 금속막(210A)을 차례로 퇴적시킨다.
다음에, 도 7의 (a)에 나타내는 바와 같이 RIE법 등으로, 제 1 금속막(210A), 제 2 도전막(209A), 및 제 1 도전막(208A)을 차례로 패터닝하여, 제 1 금속막(210A)으로 이루어지는 하부전극(210), 제 2 도전막(209A)으로 이루어지는 제 2 도전성장벽층(209) 및 제 1 도전막(208A)으로 이루어지는 제 1 도전성장벽층(208)을 형성한다.
다음에, 스퍼터링법으로 하부전극(210) 및 하방장벽층(207) 상에 전면에 걸쳐, 배향되지 않은 산화금속, 예를 들어 산화티탄알루미늄으로 이루어지며 60nm~120nm의 두께를 갖는 절연성 측방장벽층(213)을 퇴적시킨 후, CVD법으로 측방장벽층(213) 상에 예를 들어 실리콘산화막으로 이루어지며 300nm~500nm의 두께를 갖는 절연막(214)을 퇴적하고, 그 후 절연막(214) 및 측방장벽층(213)에 대해 CMP를 실시하여 하부전극(210) 상면을 노출시킨다.
다음으로, 도 7의 (b)에 나타낸 바와 같이, 하부전극(210) 및 절연막(214) 상에, Sr2Bi2(Ta2-xNbx)O9(단 2＞X＞0)로 이루어지는 금속산화물 유전체막, 및 백금으로 이루어지는 제 2 금속막을 차례로 퇴적시킨 후, 이들 금속산화물 유전체막 및 제 2 금속막을 패터닝하여, 금속산화물 유전체막으로 이루어지는 용량절연막(211) 및 제 2 금속막으로 이루어지는 상부전극(212)을 형성한다. 다음, 산소분위기 중의 650℃~800℃ 온도 하에서 열처리를 실시하여 용량절연막(211)을 결정화시키고, 하부전극(210), 용량절연막(211) 및 상부전극(212)으로 구성되는 용량소자를 형성한다.
다음으로 RIE법으로 측방장벽층(213) 및 절연막(214)을 패터닝하여, 측방장벽층(213) 및 절연막(214)을 용량소자 주변부에만 잔존시킨 후, 스퍼터링법으로 상부전극(212) 상면, 상부전극(212), 용량절연막(211) 및 절연막(214)의 각 측면 그리고 하방장벽층(207) 상면에, 배향되지 않은 산화금속 예를 들어 산화티탄알루미늄으로 이루어지며 5nm~60nm의 두께를 갖는 절연성 상방장벽층(215)을 퇴적한다. 그 후 수소분위기 중에서 열처리를 실시하여 트랜지스터 특성을 회복시킨다.
여기서, 배향되지 않은 산화금속으로 이루어지는, 하방장벽층(207), 측방장벽층(213) 및 상방장벽층(215)의 특성 및 성막방법에 대해서는 후술하기로 한다.
제 2 실시예에 관한 반도체장치 및 그 제조방법에 의하면, 제 1 도전성장벽층(208) 하면에 강성을 갖는 하방장벽층(207)이 형성됨과 동시에, 제 1 도전성장벽층(208) 측면에도 강성을 갖는 측방장벽층(213)이 형성되므로, 용량절연막(211)을 결정화시키기 위한 산소분위기 중에서의 열처리 공정에서, 제 1 도전성장벽층(208)이 산화되어도 하방장벽층(207) 및 측방장벽층(213)이 제 1 도전성장벽층(208)의 막 두께 방향의 체적 팽창을 억제한다. 이로써 제 1 도전성장벽층(208)과 층간절연막(206)이 박리되기 어려워지므로, 용량소자와 도전성플러그(216)의 접촉저항 상승이 억제됨과 동시에, 용량소자의 기계적 강도 및 신뢰성이 향상된다.
또 하방장벽층(207) 및 상방장벽층(215)은 배향되지 않은 산화금속으로 이루어지며 수소방지성에 우수하므로 수소분위기 중에서 열처리를 실시해도, 아래쪽에서 즉 층간절연막(206)을 통해 접근해오는 수소는 하방장벽층(207)에 의해 저지되며, 또 상방 또는 측방으로부터 접근해오는 수소는 상방장벽층(215)에 의해 저지되므로 용량절연막(211)의 특성이 수소에 의해 열화되는 사태를 확실하게 방지할 수 있다.
여기서 제 2 실시예에서는 산화금속으로, 산화티탄알루미늄 대신 산화탄탈알루미늄을 이용해도 된다. 또 배향되지 않은 산화금속으로 이루어지는 하방장벽층(207), 측방장벽층(213) 및 상방장벽층(215)은 비정질인 것이 바람직하다.
(배향되지 않은 산화금속으로 이루어지는 막의 특성)
이하, 제 1 및 제 2 실시예에서 이용되는 배향되지 않은 산화티탄알루미늄막의 특성에 대해 설명한다.
종래에는, 수소장벽층으로서 CVD법 또는 스퍼터링법으로 퇴적된 Al2O3(알루미나)막이 이용되어왔는데, 이 Al2O3막은 배향한다. 때문에 강성을 갖지 않음과 동시에 도 8의 (a)에 나타내는 바와 같이 수소는 Al2O3의 결정입계를 통과한다. 이에 반해 배향되지 않은 산화티탄알루미늄(TiAlOx)은 비정질이기 때문에, 강성을 가짐과 동시에 도 8의 (b)에 나타내는 바와 같이 수소는 막 중을 통과하지 않는다.
도 9는 Al2O3로 이루어지는 하방장벽층 및 상방장벽층을 형성한 경우(종래예의 경우)의 열처리 후 용량절연막의 잔류분극 값과, TiAlOx로 이루어지는 하방장벽층 및 상방장벽층을 형성한 경우(제 2 실시예의 경우)의 열처리 전 및 열처리 후 용량절연막의 잔류분극 값을 나타낸다. 여기서 도 9에 나타내는 실험결과는 열처리로서, 수소 100% 분위기 중 400℃ 온도 하에서 10 분간 실시한 것이다. 또 제 2 실시예에 관한 하방장벽층 및 상방장벽층으로는, 다음과 같은 조건에서 40nm 두께로 퇴적시킨 것을 사용했다. 즉 챔버압력: 0.5Pa, 아르곤가스 및 산소가스 유량: 8ml/min(표준상태) 및 90ml/min(표준상태), DC전원: 12kW, 기판온도: 25℃, 성장속도: 8nm/min, 처리시간: 300sec의 조건으로 스퍼터링을 실시한다.
도 9에서 알 수 있는 바와 같이, 종래예에서는 열처리 후 용량절연막의 잔류분극 값이 5μC/㎠ 정도인데 반해, 제 2 실시예에서는 열처리 전과 열처리 후 용량절연막의 잔류분극 값이 실질적으로 동등함과 동시에, 잔류분극 값은 16μC/㎠ 정도였다. 이들 결과로부터 제 2 실시예에 의하면, 수소의 용량절연막으로의 침입을 확실하게 저지할 수 있음을 알 수 있다.
(배향되지 않은 산화금속으로 이루어지는 막의 성막방법)
이하 제 1 및 제 2 실시예에 이용되는 산화티탄알루미늄막의 성막방법에 대하여 설명한다.
배향되지 않은 산화티탄알루미늄은, TiAl으로 이루어지는 타겟과, Ar가스와 O2가스의 혼합가스를 이용하는 반응성 스퍼터링으로 성막된다.
도 10은 스퍼터링 시의 성막온도, 압력 및 DC전원을 파라미터로 하여 성막시켰을 때에 있어서, 이들 파라미터와 X선 회절강도비의 관계를 나타낸다. 또 도 10에서 원기둥의 높이는 산화티탄알루미늄막의 배향정도를 표시한다.
도 10에서, DC전원을 증대시켜가면, 배향되지 않은 산화티탄알루미늄막으로부터 배향된 산화티탄알루미늄막으로 변화됨을 알 수 있다. 또 DC전원을 12kW 이하로 설정하면 배향되지 않은 산화티탄알루미늄이 얻어짐을 알 수 있다.
또 스퍼터링용 가스의 조성, 즉 Ar가스 및 O2가스 유량을 8ml/min(표준상태) 및 90ml/min(표준상태)로 일정하게 제어하는 한편, 챔버 압력을 변화시키면 X선 회절강도비에서 알 수 있는 바와 같이, 압력이 높은 경우에는 배향되지 않은 산화티탄알루미늄막이 얻어지며, 또 압력을 낮추어 가면 배향되지 않은 산화티탄알루미늄막으로부터 배향된 산화티탄알루미늄막으로 변화됨을 알 수 있다. 또한 압력이 0.6Pa 이상이면 배향되지 않은 산화티탄알루미늄막이 얻어짐을 알 수 있다.
다음으로, 배향되지 않은 산화티탄알루미늄막의 성막온도가 막질에 미치는 영향에 대하여 조사했다. 산화티탄알루미늄의 스퍼터링 시의 기판온도를 변화시켰을 때의 X선 회절강도비로부터, 실온(23℃)에서 500℃의 고온 범위에서, 배향되지 않은 산화티탄알루미늄이 얻어짐을 알 수 있다.
도 11의 (a)는 500℃의 온도에서 성막된 산화티탄알루미늄막의 X선 회절강도를 나타내며, 도 11의 (b)는 실온에서 성막된 산화티탄알루미늄막의 X선 회절강도를 나타낸다. 도 11의 (a), (b)로부터 실온에서 성막시켜도, 500℃의 온도에서 성막시켜도, 배향되지 않은 산화티탄알루미늄이 얻어짐을 알 수 있다.
본 발명에 관한 제 1 반도체장치 및 그 제조방법에 의하면, 층간절연막과 용량소자 사이에, 배향되지 않은 산화금속으로 이루어지는 밀착층이 형성되기 때문에 층간절연막과 용량소자의 밀착성이 향상되므로, 용량소자와 도전성플러그 사이의 접촉저항을 저감할 수 있다.
본 발명에 관한 제 2 반도체장치 및 그 제조방법에 의하면, 트랜지스터 특성을 회복시키기 위해 수소분위기에서의 열처리를 실시할 때, 분위기 중의 수소가 상방장벽층을 통과하기 어려우므로, 용량절연막이 수소에 의해 환원되어 특성이 열화되는 사태를 방지할 수 있다.

Claims (20)

  1. 트랜지스터가 형성된 반도체기판 상에 형성된 층간절연막과,
    상기 층간절연막 상에 형성되며, 배향되지 않은 산화금속으로 이루어지는 밀착층과,
    상기 밀착층 상에 아래쪽으로부터 차례로 형성된 하부전극, 고유전율재료 또는 강유전체재료로 이루어지는 용량절연막, 및 상부전극으로 구성되는 용량소자와,
    상기 층간절연막 및 밀착층 내부에 형성되며, 상기 트랜지스터와 상기 용량소자를 전기적으로 접속하는 도전성플러그를 구비하는 것을 특징으로 하는 반도체장치.
  2. 제 1 항에 있어서,
    상기 밀착층은 비정질인 것을 특징으로 하는 반도체장치.
  3. 제 1 항에 있어서,
    상기 산화금속은 산화티탄알루미늄을 함유하는 것을 특징으로 하는 반도체장치.
  4. 제 1 항에 있어서,
    상기 밀착층 및 상기 도전성플러그와, 상기 하부전극 사이에 형성된 도전성장벽층을 추가로 구비하며,
    상기 도전성플러그는, 상기 트랜지스터와 상기 도전성장벽층을 접속하는 것을 특징으로 하는 반도체장치.
  5. 트랜지스터가 형성된 반도체기판 상에 형성된 층간절연막과,
    상기 층간절연막 상에, 아래쪽으로부터 차례로 형성된 하부전극, 고유전율재료 또는 강유전체재료로 이루어지는 용량절연막, 및 상부전극으로 구성되는 용량소자와,
    상기 층간절연막 내부에 형성되며, 상기 트랜지스터와 상기 용량소자를 전기적으로 접속하는 도전성플러그와,
    상기 용량소자 상면을 피복하도록 형성되며, 배향되지 않은 산화금속으로 이루어지는 절연성 상방장벽층을 구비하는 것을 특징으로 하는 반도체장치.
  6. 제 5 항에 있어서,
    상기 상방장벽층은 비정질인 것을 특징으로 하는 반도체장치.
  7. 제 5 항에 있어서,
    상기 상방장벽층을 구성하는 산화금속은, 산화티탄알루미늄을 함유하는 것을 특징으로 하는 반도체장치.
  8. 제 5 항에 있어서,
    상기 층간절연막과 상기 하부전극 사이에 형성되며, 배향되지 않은 산화금속으로 이루어지는 절연성 하방장벽층을 추가로 구비하는 것을 특징으로 하는 반도체장치.
  9. 제 8 항에 있어서,
    상기 하방장벽층은 비정질인 것을 특징으로 하는 반도체장치.
  10. 제 8 항에 있어서,
    상기 하방장벽층을 구성하는 산화금속은, 산화티탄알루미늄을 함유하는 것을 특징으로 하는 반도체장치.
  11. 제 8 항에 있어서,
    상기 하방장벽층 및 상기 도전성플러그와, 상기 하방전극과의 사이에 형성된 도전성장벽층을 추가로 구비하며,
    상기 도전성플러그는, 상기 트랜지스터와 상기 도전성장벽층을 접속하는 것을 특징으로 하는 반도체장치.
  12. 제 11 항에 있어서,
    상기 도전성장벽층의 측면을 피복하도록 형성되며, 배향되지 않은 산화금속으로 이루어지는 절연성 측방장벽층을 추가로 구비하는 것을 특징으로 하는 반도체장치.
  13. 트랜지스터가 형성된 반도체기판 상에 층간절연막을 형성하는 공정과,
    상기 층간절연막 상에, 배향되지 않은 산화금속으로 이루어지는 밀착층을 형성하는 공정과,
    상기 층간절연막 및 상기 밀착층 내부에, 한끝이 상기 트랜지스터에 접속되는 도전성플러그를 형성하는 공정과,
    상기 밀착층 상에, 아래쪽으로부터 차례로 배치된 하부전극, 고유전율재료 또는 강유전체재료로 이루어지는 용량절연막, 및 상부전극으로 구성되며, 상기 도전성플러그의 다른 끝과 전기적으로 접속된 용량소자를 형성하는 공정과,
    산소분위기 중에서 열처리를 실시하여, 상기 용량절연막을 결정화시키는 공정을 구비하는 것을 특징으로 하는 반도체장치의 제조방법.
  14. 제 13 항에 있어서,
    상기 밀착층은, 0.6Pa 이상의 챔버압력이며, 12kW 이하의 직류전원 조건에서 실행되는 스퍼터링법으로 형성되는 것을 특징으로 하는 반도체장치의 제조방법.
  15. 트랜지스터가 형성된 반도체기판 상에 층간절연막을 형성하는 공정과,
    상기 층간절연막 내부에, 한끝이 상기 트랜지스터에 접속되는 도전성플러그를 형성하는 공정과,
    상기 층간절연막 상에, 아래쪽으로부터 차례로 배치된 하부전극, 고유전율재료 또는 강유전체재료로 이루어지는 용량절연막, 및 상부전극으로 구성되며, 상기 도전성플러그의 다른 끝과 전기적으로 접속된 용량소자를 형성하는 공정과,
    배향되지 않은 산화금속으로 이루어지며 상기 용량소자 상면을 피복하는 절연성 상방장벽층을 형성하는 공정과,
    수소분위기 중에서 열처리를 실시하는 공정을 구비하는 것을 특징으로 하는 반도체장치의 제조방법.
  16. 제 15 항에 있어서,
    상기 상방장벽층은, 0.6Pa 이상의 챔버압력이며, 12kW 이하의 직류전원 조건에서 실행되는 스퍼터링법으로 형성되는 것을 특징으로 하는 반도체장치의 제조방법.
  17. 제 15 항에 있어서,
    상기 층간절연막을 형성하는 공정과 상기 도전성플러그를 형성하는 공정 사이에, 상기 층간절연막 상에, 배향되지 않은 산화금속으로 이루어지며 상기 용량소자 하면을 피복하는 절연성 하방장벽층을 형성하는 공정을 구비하며,
    상기 도전성플러그를 형성하는 공정은, 상기 층간절연막 및 상기 하방장벽층 내부에 상기 도전성플러그를 형성하는 공정을 포함하는 것을 특징으로 하는 반도체장치의 제조방법.
  18. 제 17 항에 있어서,
    상기 하방장벽층은, 0.6Pa 이상의 챔버압력이며, 12kW 이하의 직류전원 조건에서 실행되는 스퍼터링법으로 형성되는 것을 특징으로 하는 반도체장치의 제조방법.
  19. 제 17 항에 있어서,
    상기 도전성플러그를 형성하는 공정과 상기 용량소자를 형성하는 공정 사이에, 상기 하방장벽층 및 상기 도전성플러그 상에 도전성장벽층을 형성하는 공정을 추가로 구비하는 것을 특징으로 하는 반도체장치의 제조방법.
  20. 제 19 항에 있어서,
    상기 용량소자를 형성하는 공정은, 배향되지 않은 산화금속으로 이루어지며 상기 도전성장벽층 측면을 피복하는, 절연성 측방장벽층을 형성하는 공정을 포함하는 것을 특징으로 하는 반도체장치의 제조방법.
KR10-2003-0036971A 2002-06-10 2003-06-10 반도체장치 및 그 제조방법 KR100529429B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2002168455A JP3931113B2 (ja) 2002-06-10 2002-06-10 半導体装置及びその製造方法
JPJP-P-2002-00168455 2002-06-10

Publications (2)

Publication Number Publication Date
KR20030095333A true KR20030095333A (ko) 2003-12-18
KR100529429B1 KR100529429B1 (ko) 2005-11-17

Family

ID=29706805

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2003-0036971A KR100529429B1 (ko) 2002-06-10 2003-06-10 반도체장치 및 그 제조방법

Country Status (5)

Country Link
US (1) US6781177B2 (ko)
EP (1) EP1376662A3 (ko)
JP (1) JP3931113B2 (ko)
KR (1) KR100529429B1 (ko)
CN (1) CN1225793C (ko)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7001780B2 (en) * 2003-08-06 2006-02-21 Infineon Technologies Ag Method of fabrication of an FeRAM capacitor and an FeRAM capacitor formed by the method
US7105400B2 (en) * 2003-09-30 2006-09-12 Kabushiki Kaisha Toshiba Manufacturing method of semiconductor device
JP2005150457A (ja) * 2003-11-17 2005-06-09 Toshiba Corp 磁気記憶装置
US7714405B2 (en) * 2005-03-03 2010-05-11 Uchicago Argonne, Llc Layered CU-based electrode for high-dielectric constant oxide thin film-based devices
JP4679270B2 (ja) * 2005-06-30 2011-04-27 株式会社東芝 半導体装置およびその製造方法
US20070040195A1 (en) * 2005-08-19 2007-02-22 The University Of Chicago Monolithic integrated passive and active electronic devices with biocompatible coatings
JP2007227500A (ja) * 2006-02-22 2007-09-06 Seiko Epson Corp 半導体記憶装置および半導体記憶装置の製造方法
KR101025189B1 (ko) * 2006-03-30 2011-03-31 후지쯔 세미컨덕터 가부시키가이샤 반도체 장치 및 그 제조 방법
US7592273B2 (en) * 2007-04-19 2009-09-22 Freescale Semiconductor, Inc. Semiconductor device with hydrogen barrier and method therefor
US20090085085A1 (en) * 2007-10-01 2009-04-02 James Chyi Lai Dram cell with capacitor in the metal layer
JP2011054708A (ja) * 2009-09-01 2011-03-17 Elpida Memory Inc 絶縁膜およびその製造方法、半導体装置、ならびにデータ処理システム
KR101934037B1 (ko) * 2012-11-21 2018-12-31 삼성전자주식회사 서포터를 갖는 반도체 소자 및 그 형성 방법
CN106486484B (zh) * 2015-09-02 2019-07-05 旺宏电子股份有限公司 半导体结构及其制造方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0714993A (ja) * 1993-06-18 1995-01-17 Mitsubishi Electric Corp 半導体装置およびその製造方法
US5739563A (en) * 1995-03-15 1998-04-14 Kabushiki Kaisha Toshiba Ferroelectric type semiconductor device having a barium titanate type dielectric film and method for manufacturing the same
JPH118355A (ja) 1997-06-16 1999-01-12 Nec Corp 強誘電体メモリ
US6346741B1 (en) * 1997-11-20 2002-02-12 Advanced Technology Materials, Inc. Compositions and structures for chemical mechanical polishing of FeRAM capacitors and method of fabricating FeRAM capacitors using same
US6611014B1 (en) * 1999-05-14 2003-08-26 Kabushiki Kaisha Toshiba Semiconductor device having ferroelectric capacitor and hydrogen barrier film and manufacturing method thereof
KR100309077B1 (ko) * 1999-07-26 2001-11-01 윤종용 삼중 금속 배선 일 트랜지스터/일 커패시터 및 그 제조 방법
KR100353804B1 (ko) * 1999-12-28 2002-09-26 주식회사 하이닉스반도체 반도체 소자의 강유전체 캐패시터 형성방법
CN1290194C (zh) * 2001-06-25 2006-12-13 松下电器产业株式会社 电容元件、半导体存储器及其制备方法

Also Published As

Publication number Publication date
EP1376662A2 (en) 2004-01-02
US6781177B2 (en) 2004-08-24
CN1225793C (zh) 2005-11-02
US20030227043A1 (en) 2003-12-11
EP1376662A3 (en) 2006-06-28
JP3931113B2 (ja) 2007-06-13
KR100529429B1 (ko) 2005-11-17
JP2004014916A (ja) 2004-01-15
CN1469479A (zh) 2004-01-21

Similar Documents

Publication Publication Date Title
JP6287278B2 (ja) 半導体装置及びその製造方法
KR100423906B1 (ko) 강유전성 메모리 장치 및 그 제조방법
JP3212930B2 (ja) 容量及びその製造方法
US8236643B2 (en) Method of manufacturing semiconductor device including ferroelectric capacitor
JP4884104B2 (ja) キャパシタを含む半導体装置及びその製造方法
JP2009253033A (ja) 半導体記憶装置及びその製造方法
US20080191252A1 (en) Semiconductor device and method for manufacturing the semiconductor device
KR100529429B1 (ko) 반도체장치 및 그 제조방법
KR20050006038A (ko) 반도체장치 및 그 제조방법
KR101084408B1 (ko) 반도체 장치 및 그 제조방법
WO2006134664A1 (ja) 半導体装置及びその製造方法
JP4280006B2 (ja) 半導体装置
JP4845624B2 (ja) 半導体装置とその製造方法
US6573587B1 (en) Metal oxide capacitor with hydrogen diffusion blocking covering
KR20010083237A (ko) 반도체기억장치
JP4105656B2 (ja) 半導体装置及びその製造方法
JP2003086771A (ja) 容量素子、半導体記憶装置及びその製造方法
KR20020012148A (ko) 마이크로일렉트로닉 부품의 제조 방법 및마이크로일렉트로닉 부품
JP2004281956A (ja) 半導体装置及びその製造方法
JP2003051582A (ja) 半導体装置およびその製造方法
JP2002289809A (ja) 半導体装置およびその製造方法
JP5326256B2 (ja) 半導体装置の製造方法
JP2004039816A (ja) 半導体装置及びその製造方法
JP2007329232A (ja) 誘電体メモリ及びその製造方法
US6815224B2 (en) Low-temperature processing of a ferroelectric strontium bismuth tantalate layer, and fabrication of ferroelectric components using the layer

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20111019

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20121019

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee