JPH11126881A - 高強誘電体薄膜コンデンサを有する半導体装置及びその製造方法 - Google Patents
高強誘電体薄膜コンデンサを有する半導体装置及びその製造方法Info
- Publication number
- JPH11126881A JPH11126881A JP9291328A JP29132897A JPH11126881A JP H11126881 A JPH11126881 A JP H11126881A JP 9291328 A JP9291328 A JP 9291328A JP 29132897 A JP29132897 A JP 29132897A JP H11126881 A JPH11126881 A JP H11126881A
- Authority
- JP
- Japan
- Prior art keywords
- capacitor
- semiconductor device
- layer
- disposed
- active element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Semiconductor Integrated Circuits (AREA)
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
Abstract
(57)【要約】
【課題】半導体能動素子の電気的性能の劣化を防止し、
大容量で洩れ電流の小さいコンデンサを有する半導体を
提供すること。 【解決手段】高強誘電体１０９を有するコンデンサが配
置された領域のコンデンサとメモリセルトランジスタ１
０２の間に水素拡散阻止層１０７を配置した半導体装
置。 【効果】メモリセルトランジスタの特性を修復するため
に、水素アニールを行なうときに、コンデンサの特性の
劣化がない。
大容量で洩れ電流の小さいコンデンサを有する半導体を
提供すること。 【解決手段】高強誘電体１０９を有するコンデンサが配
置された領域のコンデンサとメモリセルトランジスタ１
０２の間に水素拡散阻止層１０７を配置した半導体装
置。 【効果】メモリセルトランジスタの特性を修復するため
に、水素アニールを行なうときに、コンデンサの特性の
劣化がない。
Description
【０００１】
【発明の属する技術分野】本発明は、高強誘電体薄膜コ
ンデンサを有する半導体装置及びその製造方法に関す
る。
ンデンサを有する半導体装置及びその製造方法に関す
る。
【０００２】
【従来の技術】高強誘電体を用いるコンデンサは、従来
のシリコン酸化膜やシリコン窒化膜を用いるコンデンサ
と比較して単位面積当たりの静電容量が大きいために、
小面積で大きな静電容量を持つコンデンサを必要とする
大規模ダイナミックランダムアクセスメモリ（以下、Ｄ
ＲＡＭという）への適用が検討されている。高強誘電体
としては、チタン酸バリウムストロンチウム（（Ｂａ，
Ｓｒ）ＴｉＯ3：以下、ＢＳＴという）、チタン酸ジル
コニウム酸鉛（Ｐｂ（Ｚｒ，Ｔｉ）Ｏ3：以下、ＰＺＴ
という）のような複合金属酸化物が有望視されている。
コンデンサの下部電極はこれらの複合金属酸化物の成膜
時に酸化性雰囲気で高温に晒されるため耐酸化性が要求
され、最も一般的には白金等の貴金属が用いられてい
る。また、コンデンサの特性の向上のため、上部電極も
白金で形成することが一般的である。例えば、米国特許
第５，００５，１０２号によると、下部電極は、上から
白金／窒化チタン／チタンの構造を持ち、上部電極は、
アルミニウム／チタン／白金の構造を持っており、高強
誘電体と界面を形成する電極材料については、いずれも
白金が用いられている。
のシリコン酸化膜やシリコン窒化膜を用いるコンデンサ
と比較して単位面積当たりの静電容量が大きいために、
小面積で大きな静電容量を持つコンデンサを必要とする
大規模ダイナミックランダムアクセスメモリ（以下、Ｄ
ＲＡＭという）への適用が検討されている。高強誘電体
としては、チタン酸バリウムストロンチウム（（Ｂａ，
Ｓｒ）ＴｉＯ3：以下、ＢＳＴという）、チタン酸ジル
コニウム酸鉛（Ｐｂ（Ｚｒ，Ｔｉ）Ｏ3：以下、ＰＺＴ
という）のような複合金属酸化物が有望視されている。
コンデンサの下部電極はこれらの複合金属酸化物の成膜
時に酸化性雰囲気で高温に晒されるため耐酸化性が要求
され、最も一般的には白金等の貴金属が用いられてい
る。また、コンデンサの特性の向上のため、上部電極も
白金で形成することが一般的である。例えば、米国特許
第５，００５，１０２号によると、下部電極は、上から
白金／窒化チタン／チタンの構造を持ち、上部電極は、
アルミニウム／チタン／白金の構造を持っており、高強
誘電体と界面を形成する電極材料については、いずれも
白金が用いられている。
【０００３】また、これらを用いるメモリを製造する一
般的な方法は、まず半導体基板上に能動素子を作成し、
その後にコンデンサ作成工程が行なわれ、さらにこれら
の能層素子やコンデンサが作られた後に、電気的相互接
続に関わる複数の配線層が形成される。このため各配線
層の間及びこれら配線層とコンデンサとの間の電気的絶
縁をとるために、層間絶縁膜を形成する必要があり、こ
の製造は配線層の劣化を防ぐために還元性又は弱い酸化
性の雰囲気で行なう。また、周辺回路と配線層の電気的
接続を行なうスルーホールは、一般に開口部のサイズに
比較して深さが大きい、つまりアスペクト比の大きな形
状となるため、タングステン等をＣＶＤ（化学気相成
長）法により形成しており、このときは還元性の雰囲気
で行なう。
般的な方法は、まず半導体基板上に能動素子を作成し、
その後にコンデンサ作成工程が行なわれ、さらにこれら
の能層素子やコンデンサが作られた後に、電気的相互接
続に関わる複数の配線層が形成される。このため各配線
層の間及びこれら配線層とコンデンサとの間の電気的絶
縁をとるために、層間絶縁膜を形成する必要があり、こ
の製造は配線層の劣化を防ぐために還元性又は弱い酸化
性の雰囲気で行なう。また、周辺回路と配線層の電気的
接続を行なうスルーホールは、一般に開口部のサイズに
比較して深さが大きい、つまりアスペクト比の大きな形
状となるため、タングステン等をＣＶＤ（化学気相成
長）法により形成しており、このときは還元性の雰囲気
で行なう。
【０００４】さらに半導体能動素子は、コンデンサ製造
工程での熱処理、配線工程におけるプラズマ加工等で特
性が劣化するが、配線工程終了後に４００℃程度の水素
中熱処理を加えることで、最終的にはこれらの劣化を修
復することができる。このように半導体装置の製造に関
しては、コンデンサ製造終了後にさまざまな還元性雰囲
気処理が必須であることが知られている。
工程での熱処理、配線工程におけるプラズマ加工等で特
性が劣化するが、配線工程終了後に４００℃程度の水素
中熱処理を加えることで、最終的にはこれらの劣化を修
復することができる。このように半導体装置の製造に関
しては、コンデンサ製造終了後にさまざまな還元性雰囲
気処理が必須であることが知られている。
【０００５】ところが一方で、還元性雰囲気での処理に
よって、高強誘電体コンデンサは重大なダメージを被る
ことが知られている。例えば、インテグレイテッドフェ
ロエレクトリクス，第１６巻２９頁から４０頁（Ｉｎｔ
ｅｇｒａｔｅｄ Ｆｅｒｒｏｅｌｅｃｔｒｉｃｓ，Ｖｏ
ｌ．１６，ｐｐ．２９〜４０）によると、ＰＺＴや、Ｓ
ｒＢｉ2Ｔａ2Ｏ9（以下、ＳＢＴという）は、水素雰囲
気処理で高強誘電性を失い、また、洩れ電流が大幅に増
大することが知られている。この原因については、例え
ば、ジャパニーズ・ジャーナル・オブ・アプライド・フ
ィジクス，第３６巻１１３２頁から１１３５頁（Ｊｐ
ｎ．Ｊ．Ａｐｐｌ．Ｐｈｙｓ．，Ｖｏｌ．３６，ｐｐ．
１１３２〜１１３５）によれば、電極の白金の水素解離
触媒作用によって発生した活性な水素が、酸化物を還元
してコンデンサ特性を劣化させるというモデルが知られ
ている。
よって、高強誘電体コンデンサは重大なダメージを被る
ことが知られている。例えば、インテグレイテッドフェ
ロエレクトリクス，第１６巻２９頁から４０頁（Ｉｎｔ
ｅｇｒａｔｅｄ Ｆｅｒｒｏｅｌｅｃｔｒｉｃｓ，Ｖｏ
ｌ．１６，ｐｐ．２９〜４０）によると、ＰＺＴや、Ｓ
ｒＢｉ2Ｔａ2Ｏ9（以下、ＳＢＴという）は、水素雰囲
気処理で高強誘電性を失い、また、洩れ電流が大幅に増
大することが知られている。この原因については、例え
ば、ジャパニーズ・ジャーナル・オブ・アプライド・フ
ィジクス，第３６巻１１３２頁から１１３５頁（Ｊｐ
ｎ．Ｊ．Ａｐｐｌ．Ｐｈｙｓ．，Ｖｏｌ．３６，ｐｐ．
１１３２〜１１３５）によれば、電極の白金の水素解離
触媒作用によって発生した活性な水素が、酸化物を還元
してコンデンサ特性を劣化させるというモデルが知られ
ている。
【０００６】
【発明が解決しようとする課題】上記従来のコンデンサ
特性の劣化は、主として高濃度の水素雰囲気に晒される
工程、すなわちコンデンサ製造工程直後の層間絶縁膜形
成工程で生じている。この劣化を回避するために、上部
電極材料に水素拡散阻止能を持つ材料を用いることが有
効であった。ところが一方で、このような構造によりコ
ンデンサ層以下を水素雰囲気から隔離したことにより、
コンデンサ層の下部に位置する能動素子の特性が水素処
理によっても十分修復されないという問題が発生した。
特性の劣化は、主として高濃度の水素雰囲気に晒される
工程、すなわちコンデンサ製造工程直後の層間絶縁膜形
成工程で生じている。この劣化を回避するために、上部
電極材料に水素拡散阻止能を持つ材料を用いることが有
効であった。ところが一方で、このような構造によりコ
ンデンサ層以下を水素雰囲気から隔離したことにより、
コンデンサ層の下部に位置する能動素子の特性が水素処
理によっても十分修復されないという問題が発生した。
【０００７】本発明の第１の目的は、コンデンサが大容
量で、洩れ電流が小さく、かつ、半導体能動素子の電気
的性能の劣化を防止した半導体装置を提供することにあ
る。本発明の第２の目的は、コンデンサが大容量で、洩
れ電流が小さく、かつ、半導体能動素子の電気的性能の
劣化を防止した半導体装置の製造方法を提供することに
ある。
量で、洩れ電流が小さく、かつ、半導体能動素子の電気
的性能の劣化を防止した半導体装置を提供することにあ
る。本発明の第２の目的は、コンデンサが大容量で、洩
れ電流が小さく、かつ、半導体能動素子の電気的性能の
劣化を防止した半導体装置の製造方法を提供することに
ある。
【０００８】
【課題を解決するための手段】上記第１の目的を達成す
るために、本発明の半導体装置は、少なくとも２つの電
極と、その間に置かれた高強誘電体薄膜とからなるコン
デンサと、半導体能動素子とを有し、コンデンサが配置
された領域の、コンデンサと半導体能動素子との間に水
素拡散阻止作用を持つ層を配置するようにしたものであ
る。
るために、本発明の半導体装置は、少なくとも２つの電
極と、その間に置かれた高強誘電体薄膜とからなるコン
デンサと、半導体能動素子とを有し、コンデンサが配置
された領域の、コンデンサと半導体能動素子との間に水
素拡散阻止作用を持つ層を配置するようにしたものであ
る。
【０００９】さらに本発明の半導体装置は、コンデンサ
が配置された領域のコンデンサの上に、水素吸着解離阻
止層を配置することが好ましい。上記のコンデンサは、
２つの電極が上下に置かれていても、左右に置かれてい
てもよく、２つの電極が上下に置かれているとき、水素
吸着解離阻止層は、２つの電極の内の上部に配置された
電極の一部を構成するようにしてもよい。
が配置された領域のコンデンサの上に、水素吸着解離阻
止層を配置することが好ましい。上記のコンデンサは、
２つの電極が上下に置かれていても、左右に置かれてい
てもよく、２つの電極が上下に置かれているとき、水素
吸着解離阻止層は、２つの電極の内の上部に配置された
電極の一部を構成するようにしてもよい。
【００１０】前記の水素拡散阻止作用を持つ層は、その
一部が上記２つの電極の内の一つと半導体能動素子とを
電気的に接続する接続プラグの一部を構成することが好
ましい。このとき水素拡散阻止作用を持つ層は、導電性
の酸化物からなることが好ましい。このような材料に
は、例えば、ルテニウム、イリジウム若しくは白金又は
これらの合金の酸化物等を主成分とする材料が挙げられ
る。
一部が上記２つの電極の内の一つと半導体能動素子とを
電気的に接続する接続プラグの一部を構成することが好
ましい。このとき水素拡散阻止作用を持つ層は、導電性
の酸化物からなることが好ましい。このような材料に
は、例えば、ルテニウム、イリジウム若しくは白金又は
これらの合金の酸化物等を主成分とする材料が挙げられ
る。
【００１１】さらに、水素拡散阻止作用を持つ層は、そ
の一部がコンデンサと半導体能動素子との層間絶縁膜の
一部を構成することが好ましい。このとき水素拡散阻止
作用を持つ層は、酸化物絶縁体であることが好ましい。
このような材料には、例えば、アルミニウム又はセリウ
ムの酸化物を主成分とする材料が挙げられる。アルミニ
ウム又はセリウムの酸化物は、通常絶縁層として用いら
れるＳｉＯ2に含有させても用いることもできる。アル
ミニウム又はセリウムの酸化物は５重量％以上あればあ
る程度の効果があり、１０重量％以上であればより効果
が認められる。これらの値の上限は、アルミニウム酸化
物では加工性の点から、セリウムの酸化物では絶縁性の
点から制限される。
の一部がコンデンサと半導体能動素子との層間絶縁膜の
一部を構成することが好ましい。このとき水素拡散阻止
作用を持つ層は、酸化物絶縁体であることが好ましい。
このような材料には、例えば、アルミニウム又はセリウ
ムの酸化物を主成分とする材料が挙げられる。アルミニ
ウム又はセリウムの酸化物は、通常絶縁層として用いら
れるＳｉＯ2に含有させても用いることもできる。アル
ミニウム又はセリウムの酸化物は５重量％以上あればあ
る程度の効果があり、１０重量％以上であればより効果
が認められる。これらの値の上限は、アルミニウム酸化
物では加工性の点から、セリウムの酸化物では絶縁性の
点から制限される。
【００１２】さらに本発明の半導体装置は、前記のコン
デンサが配置された領域と異なる領域に、第２の半導体
能動素子を配置し、この第２の半導体能動素子の上部に
は上記と同じ水素拡散阻止作用を持つ層を配置しないこ
とが好ましい。
デンサが配置された領域と異なる領域に、第２の半導体
能動素子を配置し、この第２の半導体能動素子の上部に
は上記と同じ水素拡散阻止作用を持つ層を配置しないこ
とが好ましい。
【００１３】また、上記第２の目的を達成するために、
本発明の半導体装置の製造方法は、半導体基板上に、半
導体能動素子を形成し、この半導体能動素子上部のコン
デンサが配置される領域に水素拡散阻止作用を持つ層を
配置し、水素拡散阻止作用を持つ層の上に、少なくとも
２つの電極と、その間に配置された高強誘電体薄膜とか
らなるコンデンサを形成し、コンデンサの上に、水素吸
着解離阻止層を配置し、さらに上記の半導体能動素子の
特性を修復するために、水素アニールを行なうようにし
たものである。
本発明の半導体装置の製造方法は、半導体基板上に、半
導体能動素子を形成し、この半導体能動素子上部のコン
デンサが配置される領域に水素拡散阻止作用を持つ層を
配置し、水素拡散阻止作用を持つ層の上に、少なくとも
２つの電極と、その間に配置された高強誘電体薄膜とか
らなるコンデンサを形成し、コンデンサの上に、水素吸
着解離阻止層を配置し、さらに上記の半導体能動素子の
特性を修復するために、水素アニールを行なうようにし
たものである。
【００１４】
【発明の実施の形態】本発明の好適な実施例を図１を基
に説明する。図１は、本発明をＤＲＡＭに適用した例で
ある。シリコン基板（１０１）上に、半導体能動素子と
してメモリセルトランジスタ（１０２）、周辺トランジ
スタ（１０３）が形成されている。ここでメモリセルト
ランジスタ（１０２）は、下部電極（１０８）、高強誘
電体（１０９）、上部電極（１１０）からなる情報記憶
用コンデンサの下に形成された半導体能動素子であり、
周辺トランジスタ（１０３）は、コンデンサ領域とは別
に形成された半導体能動素子である。
に説明する。図１は、本発明をＤＲＡＭに適用した例で
ある。シリコン基板（１０１）上に、半導体能動素子と
してメモリセルトランジスタ（１０２）、周辺トランジ
スタ（１０３）が形成されている。ここでメモリセルト
ランジスタ（１０２）は、下部電極（１０８）、高強誘
電体（１０９）、上部電極（１１０）からなる情報記憶
用コンデンサの下に形成された半導体能動素子であり、
周辺トランジスタ（１０３）は、コンデンサ領域とは別
に形成された半導体能動素子である。
【００１５】コンデンサ層とトランジスタ層との間に
は、両者を電気的に絶縁する層間絶縁層（１０４）があ
り、コンデンサ層とトランジスタ層は、プラグで電気的
に接続されている。このプラグは、第１のプラグ（１０
５）と第２のプラグ（１０６）の２層からなり、第２の
プラグ（１０６）は水素拡散の程度が第１のプラグ（１
０５）よりも小さい導電性酸化物から形成されている。
また、層間絶縁層（１０４）とコンデンサ層との間に
は、層間絶縁層（１０４）よりも水素拡散の程度が小さ
い絶縁物からなる水素拡散阻止層（１０７）が配置され
ている。コンデンサ層の上部電極（１１０）の最上部に
は、水素吸着解離阻止層（１１１）が設けられている。
さらに上部の配線層（１１４）との間の層間絶縁層（１
１２）、接続プラグ（１１３）を持つ形状となってい
る。
は、両者を電気的に絶縁する層間絶縁層（１０４）があ
り、コンデンサ層とトランジスタ層は、プラグで電気的
に接続されている。このプラグは、第１のプラグ（１０
５）と第２のプラグ（１０６）の２層からなり、第２の
プラグ（１０６）は水素拡散の程度が第１のプラグ（１
０５）よりも小さい導電性酸化物から形成されている。
また、層間絶縁層（１０４）とコンデンサ層との間に
は、層間絶縁層（１０４）よりも水素拡散の程度が小さ
い絶縁物からなる水素拡散阻止層（１０７）が配置され
ている。コンデンサ層の上部電極（１１０）の最上部に
は、水素吸着解離阻止層（１１１）が設けられている。
さらに上部の配線層（１１４）との間の層間絶縁層（１
１２）、接続プラグ（１１３）を持つ形状となってい
る。
【００１６】従来のＤＲＡＭの構造を図２に示す。この
ＤＲＡＭとの差は、本発明のＤＲＡＭが水素吸着解離阻
止層（１１１）、導電性酸化物からなる第２のプラグ
（１０６）と絶縁物からなる水素拡散阻止層（１０７）
により、コンデンサが水素による還元から守られている
ところにある。
ＤＲＡＭとの差は、本発明のＤＲＡＭが水素吸着解離阻
止層（１１１）、導電性酸化物からなる第２のプラグ
（１０６）と絶縁物からなる水素拡散阻止層（１０７）
により、コンデンサが水素による還元から守られている
ところにある。
【００１７】次に本発明の効果について述べる。図２示
した構造のうち、コンデンサは水素によるダメージに非
常に敏感である。例えば、３５０℃で１０分程度の水素
熱処理を加えると、誘電率、耐圧ともに激減する。これ
に対して上部電極の上に、図１に示したものと同じ水素
吸着解離阻止層を設けると、これらの劣化は抑えられた
（図３）。しかしながら一方で水素吸着解離阻止層を設
けることにより、図４に示したように、トランジスタの
ゲート部分の界面準位は、水素熱処理によっても十分な
回復が見られないという結果になった。これは、トラン
ジスタのゲート部分に活性な水素が到達しづらくなった
ことによるものである。特に周辺トランジスタではトラ
ンジスタの利得を下げてしまうために、当初設計のＯＮ
電流が確保できず、記憶装置としてのアクセス時間が長
くなってしまうという課題が発生した。
した構造のうち、コンデンサは水素によるダメージに非
常に敏感である。例えば、３５０℃で１０分程度の水素
熱処理を加えると、誘電率、耐圧ともに激減する。これ
に対して上部電極の上に、図１に示したものと同じ水素
吸着解離阻止層を設けると、これらの劣化は抑えられた
（図３）。しかしながら一方で水素吸着解離阻止層を設
けることにより、図４に示したように、トランジスタの
ゲート部分の界面準位は、水素熱処理によっても十分な
回復が見られないという結果になった。これは、トラン
ジスタのゲート部分に活性な水素が到達しづらくなった
ことによるものである。特に周辺トランジスタではトラ
ンジスタの利得を下げてしまうために、当初設計のＯＮ
電流が確保できず、記憶装置としてのアクセス時間が長
くなってしまうという課題が発生した。
【００１８】これに対して本発明のＤＲＡＭのコンデン
サでは、上部電極の最上部の水素吸着解離阻止層（１１
１）は、比較的トランジスタの利得に対する要求が小さ
いメモリセルトランジスタのみを覆うように設けられて
いる。さらにコンデンサの下部に配置した第２のプラグ
（１０６）と水素拡散阻止層（１０７）の作用により、
横方向から拡散してきた水素によるコンデンサの劣化が
抑えられている。この結果、図５に示したように、十分
な水素熱処理を加えられるのでメモリセルトランジス
タ、周辺トランジスタの両方において、界面準位密度を
下げることができた。図５において、曲線；水素吸着解
離阻止層ありは、メモリセルトランジスタ及び周辺トラ
ンジスタの両方の上に水素吸着解離阻止層を設けた場合
を示し、曲線；メモリセルトランジスタ及び曲線；周辺
トランジスタは、メモリセルトランジスタの上にのみ水
素吸着解離阻止層を配置した場合のそれぞれのトランジ
スタの実効界面準位密度を示す。
サでは、上部電極の最上部の水素吸着解離阻止層（１１
１）は、比較的トランジスタの利得に対する要求が小さ
いメモリセルトランジスタのみを覆うように設けられて
いる。さらにコンデンサの下部に配置した第２のプラグ
（１０６）と水素拡散阻止層（１０７）の作用により、
横方向から拡散してきた水素によるコンデンサの劣化が
抑えられている。この結果、図５に示したように、十分
な水素熱処理を加えられるのでメモリセルトランジス
タ、周辺トランジスタの両方において、界面準位密度を
下げることができた。図５において、曲線；水素吸着解
離阻止層ありは、メモリセルトランジスタ及び周辺トラ
ンジスタの両方の上に水素吸着解離阻止層を設けた場合
を示し、曲線；メモリセルトランジスタ及び曲線；周辺
トランジスタは、メモリセルトランジスタの上にのみ水
素吸着解離阻止層を配置した場合のそれぞれのトランジ
スタの実効界面準位密度を示す。
【００１９】また、熱処理時間を３０分とした時のコン
デンサ耐圧の変化を、コンデンサ下部に設けた第２のプ
ラグ（１０６）及び水素拡散阻止層（１０７）の有無で
比較したものが図６である。従来技術は、横方向からの
拡散でコンデンサの耐圧劣化が発生しており、トランジ
スタの特性回復とコンデンサの特性保持がトレードオフ
になっていることが分かる。一方本発明によれば、耐圧
劣化がメモリ適用可能な範囲内に抑えられ、このトレー
ドオフを回避できることが分かった。
デンサ耐圧の変化を、コンデンサ下部に設けた第２のプ
ラグ（１０６）及び水素拡散阻止層（１０７）の有無で
比較したものが図６である。従来技術は、横方向からの
拡散でコンデンサの耐圧劣化が発生しており、トランジ
スタの特性回復とコンデンサの特性保持がトレードオフ
になっていることが分かる。一方本発明によれば、耐圧
劣化がメモリ適用可能な範囲内に抑えられ、このトレー
ドオフを回避できることが分かった。
【００２０】次に、より具体的に半導体装置の製造方法
を示す。まず、図７に示したように、シリコン基板（１
０１）上に公知の方法でメモリセルトランジスタ（１０
２）及び周辺トランジスタ（１０３）を形成する。次
に、トランジスタ間配線を含む層間絶縁層（１０４）を
形成した後に、コンデンサ下部の水素拡散阻止層（１０
７）を形成した。この材料としては、層間絶縁層として
通常用いられるＳｉＯ2を主成分とする絶縁膜と比較し
て水素の拡散が抑えられる材料、望ましくは、アルミニ
ウム酸化物を用いることができる。他の材料としては、
セリウム酸化物が上げられる。また、これらを含有する
ＳｉＯ2酸化物としてもよい。この水素拡散阻止層は、
膜形成後に、周辺トランジスタ部分を除去しておく（図
８）。
を示す。まず、図７に示したように、シリコン基板（１
０１）上に公知の方法でメモリセルトランジスタ（１０
２）及び周辺トランジスタ（１０３）を形成する。次
に、トランジスタ間配線を含む層間絶縁層（１０４）を
形成した後に、コンデンサ下部の水素拡散阻止層（１０
７）を形成した。この材料としては、層間絶縁層として
通常用いられるＳｉＯ2を主成分とする絶縁膜と比較し
て水素の拡散が抑えられる材料、望ましくは、アルミニ
ウム酸化物を用いることができる。他の材料としては、
セリウム酸化物が上げられる。また、これらを含有する
ＳｉＯ2酸化物としてもよい。この水素拡散阻止層は、
膜形成後に、周辺トランジスタ部分を除去しておく（図
８）。
【００２１】次にコンデンサとメモリセルトランジスタ
の電気接続を行なうプラグ用のコンタクト穴をドライエ
ッチングにより形成する。なお、周辺トランジスタ部分
にも必要に応じてこのコンタクト穴を形成するが、これ
は図１における接続プラグ（１１３）のコンタクト穴の
加工の困難さに応じて取捨選択されるものであり、本発
明の本質とは関連がない。次にこれらコンタクト穴に対
して、プラグの埋め込みプロセスを行なう。これはまず
ステップカバレジに優れたＣＶＤ法により、望ましくは
窒化チタン又はポリシリコンの層を形成した後に、エッ
チバックによってまず第１のプラグ（１０５）を形成す
る。次に、導電性の水素拡散阻止層である第２のプラグ
（１０６）を全面に形成する。ここではイリジウム酸化
物とした。他の望ましい例としては、ルテニウム酸化
物、オスミウム酸化物、白金酸化物又はこれらの混合物
が挙げられる（図９）。
の電気接続を行なうプラグ用のコンタクト穴をドライエ
ッチングにより形成する。なお、周辺トランジスタ部分
にも必要に応じてこのコンタクト穴を形成するが、これ
は図１における接続プラグ（１１３）のコンタクト穴の
加工の困難さに応じて取捨選択されるものであり、本発
明の本質とは関連がない。次にこれらコンタクト穴に対
して、プラグの埋め込みプロセスを行なう。これはまず
ステップカバレジに優れたＣＶＤ法により、望ましくは
窒化チタン又はポリシリコンの層を形成した後に、エッ
チバックによってまず第１のプラグ（１０５）を形成す
る。次に、導電性の水素拡散阻止層である第２のプラグ
（１０６）を全面に形成する。ここではイリジウム酸化
物とした。他の望ましい例としては、ルテニウム酸化
物、オスミウム酸化物、白金酸化物又はこれらの混合物
が挙げられる（図９）。
【００２２】全面に形成された水素拡散阻止層は、エッ
チバック又は化学機械研磨法によりプラグ部分のみを残
して除去した。次に、下部電極（１０８）を形成した。
ここでの下部電極材料は白金としたが、他にルテニウ
ム、イリジウム、オスミウム、レニウム及びこれら材料
の酸化物から選ばれた材料を主成分とする導電性の材料
が好適である。これら材料をスパッタ法で１５０ｎｍ堆
積後、ドライエッチング法により、各メモリ要素毎に分
割し、下部電極構造を得た（図１０）。
チバック又は化学機械研磨法によりプラグ部分のみを残
して除去した。次に、下部電極（１０８）を形成した。
ここでの下部電極材料は白金としたが、他にルテニウ
ム、イリジウム、オスミウム、レニウム及びこれら材料
の酸化物から選ばれた材料を主成分とする導電性の材料
が好適である。これら材料をスパッタ法で１５０ｎｍ堆
積後、ドライエッチング法により、各メモリ要素毎に分
割し、下部電極構造を得た（図１０）。
【００２３】次に、高強誘電体（１０９）としてＢＳＴ
をＣＶＤ法により厚さ３０ｎｍ堆積した。ＢＳＴは、バ
リウムジピバロイルメタネート（Ｂａ（ＤＰＭ）2）、
ストロンチウムジピバロイルメタネート（Ｓｒ（ＤＰ
Ｍ）3）、イソプロポキシチタン（Ｔｉ（ｉ−ＯＣ
3Ｈ7）4）をバブリングにより反応室内に導入し、酸化
性雰囲気中で熱分解により形成した。なお、ＣＶＤ原料
としては、上記の他に公知の錯体やアルコキシドも用い
られる。また、原料導入には、液体原料の定量と気化器
を用いる方式も用いられる。分解の方式としては、熱分
解の他にプラズマアシストも用いられる。また、ＢＳＴ
膜形成後必要に応じて、酸素中又は窒素中での熱処理を
行なった。
をＣＶＤ法により厚さ３０ｎｍ堆積した。ＢＳＴは、バ
リウムジピバロイルメタネート（Ｂａ（ＤＰＭ）2）、
ストロンチウムジピバロイルメタネート（Ｓｒ（ＤＰ
Ｍ）3）、イソプロポキシチタン（Ｔｉ（ｉ−ＯＣ
3Ｈ7）4）をバブリングにより反応室内に導入し、酸化
性雰囲気中で熱分解により形成した。なお、ＣＶＤ原料
としては、上記の他に公知の錯体やアルコキシドも用い
られる。また、原料導入には、液体原料の定量と気化器
を用いる方式も用いられる。分解の方式としては、熱分
解の他にプラズマアシストも用いられる。また、ＢＳＴ
膜形成後必要に応じて、酸素中又は窒素中での熱処理を
行なった。
【００２４】次に、上部電極（１１０）として、ＣＶＤ
法により、Ｒｕを厚さ１００ｎｍ形成した。上部電極の
材料としては、下部電極に用いた材料、すなわち、白
金、イリジウム、オスミウム、レニウム及びこれら材料
の酸化物から選ばれた材料を主成分とする導電性の材料
が好適である。ここでは、ルテノシンを原料とする酸素
雰囲気中での熱分解ＣＶＤにより、上部電極となるルテ
ニウム薄膜を形成した。上部電極形成後、必要に応じて
酸素中又は窒素中での熱処理を行なった。
法により、Ｒｕを厚さ１００ｎｍ形成した。上部電極の
材料としては、下部電極に用いた材料、すなわち、白
金、イリジウム、オスミウム、レニウム及びこれら材料
の酸化物から選ばれた材料を主成分とする導電性の材料
が好適である。ここでは、ルテノシンを原料とする酸素
雰囲気中での熱分解ＣＶＤにより、上部電極となるルテ
ニウム薄膜を形成した。上部電極形成後、必要に応じて
酸素中又は窒素中での熱処理を行なった。
【００２５】この上部電極／ＢＳＴ積層膜を、まずメモ
リセル部分を残すようにドライエッチング法により加工
し、次に、水素吸着解離阻止層（１１１）をＣＶＤ法に
より形成した。この材料は、水素吸着解離性が小さい材
料としてアルミニウムを用いた。水素吸着解離阻止層
（１１１）は、上部電極（１１０）、下部電極（１０
８）よりも水素吸着解離性の小さい材料であればよい。
この例としては、金、銀、アルミニウム、シリコン、
銀、亜鉛、カドミウム、インジウム、ゲルマニウム、
錫、鉛、ビスマスがあり、特に、アルミニウム、シリコ
ン、鉛が好適であった。この膜はドライエッチング法に
より、メモリセルトランジスタ部分を残して除去し、図
１１に示す構造とした。
リセル部分を残すようにドライエッチング法により加工
し、次に、水素吸着解離阻止層（１１１）をＣＶＤ法に
より形成した。この材料は、水素吸着解離性が小さい材
料としてアルミニウムを用いた。水素吸着解離阻止層
（１１１）は、上部電極（１１０）、下部電極（１０
８）よりも水素吸着解離性の小さい材料であればよい。
この例としては、金、銀、アルミニウム、シリコン、
銀、亜鉛、カドミウム、インジウム、ゲルマニウム、
錫、鉛、ビスマスがあり、特に、アルミニウム、シリコ
ン、鉛が好適であった。この膜はドライエッチング法に
より、メモリセルトランジスタ部分を残して除去し、図
１１に示す構造とした。
【００２６】次に、ＣＶＤ法によって層間絶縁膜（１１
２）を形成した。水素吸着解離阻止層（１１１）、水素
拡散阻止層（１０７）、第２のプラグ（１０６）の作用
により、ここでのＣＶＤは、公知のプラズマＣＶＤ法や
熱ＣＶＤ法が使えるのは先に説明したとおりである。水
素吸着解離阻止層（１１１）を持たない場合には、この
時点でコンデンサの容量低下、耐圧劣化、電極剥離が発
生し、メモリを作製することはできなかった。この層間
絶縁膜（１１２）に対して、配線層（１１４）及びこれ
とトランジスタの電気的接続をする接続プラグ（１１
３）を形成して、図１に示した構造とした。特に本発明
の効果として、接続プラグ（１１３）をシラン系ガスと
六弗化タングステンによる選択ＣＶＤ法で形成できるこ
とが挙げられる。図１の状態で水素アニールを行ない、
メモリセルトランジスタ（１０２）及び周辺トランジス
タ（１０３）の特性の修復を行なった。条件は、３％水
素雰囲気中４００℃３０分とした。ここでも従来の構造
では、図３〜５に挙げたような劣化が起こり、メモリ動
作ができないことは先に述べた通りである。
２）を形成した。水素吸着解離阻止層（１１１）、水素
拡散阻止層（１０７）、第２のプラグ（１０６）の作用
により、ここでのＣＶＤは、公知のプラズマＣＶＤ法や
熱ＣＶＤ法が使えるのは先に説明したとおりである。水
素吸着解離阻止層（１１１）を持たない場合には、この
時点でコンデンサの容量低下、耐圧劣化、電極剥離が発
生し、メモリを作製することはできなかった。この層間
絶縁膜（１１２）に対して、配線層（１１４）及びこれ
とトランジスタの電気的接続をする接続プラグ（１１
３）を形成して、図１に示した構造とした。特に本発明
の効果として、接続プラグ（１１３）をシラン系ガスと
六弗化タングステンによる選択ＣＶＤ法で形成できるこ
とが挙げられる。図１の状態で水素アニールを行ない、
メモリセルトランジスタ（１０２）及び周辺トランジス
タ（１０３）の特性の修復を行なった。条件は、３％水
素雰囲気中４００℃３０分とした。ここでも従来の構造
では、図３〜５に挙げたような劣化が起こり、メモリ動
作ができないことは先に述べた通りである。
【００２７】なお、高強誘電体材料の例としてＢＳＴを
挙げたが、チタン酸ストロンチウム（ＳｒＴｉＯ3）で
もほぼ同様の効果が得られた。また、これ以外にもバリ
ウム、鉛、ストロンチウム、ビスマスから選ばれた元素
を主成分とした酸化物高強誘電体材料が有効であった。
特にＰＺＴ、チタン酸鉛（ＰｂＴｉＯ3）、チタン酸ジ
ルコニウム酸バリウム鉛（（Ｂａ，Ｐｂ）（Ｚｒ、Ｔ
ｉ）Ｏ3）、ニオブ酸バリウム鉛（（Ｂａ，Ｐｂ）Ｎｂ2
Ｏ6）、タンタル酸ストロンチウムビスマス（ＳｒＢｉ2
Ｔａ2Ｏ9）、チタン酸ビスマス（Ｂｉ4Ｔｉ3Ｏ12）を用
いたときは、不揮発機能を付与したメモリを構成するこ
とができた。
挙げたが、チタン酸ストロンチウム（ＳｒＴｉＯ3）で
もほぼ同様の効果が得られた。また、これ以外にもバリ
ウム、鉛、ストロンチウム、ビスマスから選ばれた元素
を主成分とした酸化物高強誘電体材料が有効であった。
特にＰＺＴ、チタン酸鉛（ＰｂＴｉＯ3）、チタン酸ジ
ルコニウム酸バリウム鉛（（Ｂａ，Ｐｂ）（Ｚｒ、Ｔ
ｉ）Ｏ3）、ニオブ酸バリウム鉛（（Ｂａ，Ｐｂ）Ｎｂ2
Ｏ6）、タンタル酸ストロンチウムビスマス（ＳｒＢｉ2
Ｔａ2Ｏ9）、チタン酸ビスマス（Ｂｉ4Ｔｉ3Ｏ12）を用
いたときは、不揮発機能を付与したメモリを構成するこ
とができた。
【００２８】ＢＳＴを用いた場合の最終的なコンデンサ
容量は６．５μＦ／ｃｍ2（電源電圧２．２Ｖ動作時）
であり、平均絶縁耐圧は３Ｖであった。
容量は６．５μＦ／ｃｍ2（電源電圧２．２Ｖ動作時）
であり、平均絶縁耐圧は３Ｖであった。
【００２９】
【発明の効果】本発明によれば、大容量で洩れ電流が小
さいコンデンサと、電気的性能の優れた半導体能動素子
を有する半導体装置を得ることができた。また、大容量
で洩れ電流が小さいコンデンサと、電気的性能の優れた
半導体能動素子を有する半導体装置を容易に製造するこ
とができた。
さいコンデンサと、電気的性能の優れた半導体能動素子
を有する半導体装置を得ることができた。また、大容量
で洩れ電流が小さいコンデンサと、電気的性能の優れた
半導体能動素子を有する半導体装置を容易に製造するこ
とができた。
【図１】本発明の一実施例のＤＲＡＭの断面図。
【図２】従来のＤＲＡＭの断面図。
【図３】水素吸着解離阻止層の有無によるコンデンサの
容量の比較を示す図。
容量の比較を示す図。
【図４】水素吸着解離阻止層の有無によるトランジスタ
の界面準位密度の比較を示す図。
の界面準位密度の比較を示す図。
【図５】本発明及び従来のトランジスタの界面準位密度
を示す図。
を示す図。
【図６】本発明及び従来のトランジスタのコンデンサの
絶縁耐圧特性を示す図。
絶縁耐圧特性を示す図。
【図７】本発明の一実施例のＤＲＡＭの製造工程を示す
図。
図。
【図８】本発明の一実施例のＤＲＡＭの製造工程を示す
図。
図。
【図９】本発明の一実施例のＤＲＡＭの製造工程を示す
図。
図。
【図１０】本発明の一実施例のＤＲＡＭの製造工程を示
す図。
す図。
【図１１】本発明の一実施例のＤＲＡＭの製造工程を示
す図。
す図。
１０１…シリコン基板 １０２…メモリセルトランジスタ １０３…周辺トランジスタ １０４…層間絶縁層 １０５…第１のプラグ １０６…第２のプラグ １０７…水素拡散阻止層 １０８…下部電極 １０９…高強誘電体 １１０…上部電極 １１１…水素吸着解離阻止層 １１２…層間絶縁膜 １１３…接続プラグ １１４…配線層
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 ＦＩ Ｈ０１Ｌ 27/10 ４５１ Ｈ０１Ｌ 29/78 ３７１ 21/8247 29/788 29/792
Claims (16)
- 【請求項１】少なくとも２つの電極と、該２つの電極間
に配置された高強誘電体薄膜とからなるコンデンサ及び
半導体能動素子を有する半導体装置において、上記コン
デンサが配置された領域の、上記コンデンサと上記半導
体能動素子との間に水素拡散阻止作用を持つ層が配置さ
れたことを特徴とする半導体装置。 - 【請求項２】請求項１記載の半導体装置において、上記
コンデンサが配置された領域の上記コンデンサの上に、
水素吸着解離阻止層が配置されたことを特徴とする半導
体装置。 - 【請求項３】請求項２記載の半導体装置において、上記
２つの電極は、上記高強誘電体薄膜の上下に配置され、
上記水素吸着解離阻止層は、上記２つの電極の内の上部
に配置された電極の一部を構成することを特徴とする半
導体装置。 - 【請求項４】請求項２又は３記載の半導体装置におい
て、上記水素拡散阻止作用を持つ層と上記水素吸着解離
阻止層は、上記コンデンサが配置された領域の周辺部で
少なくともそれらの一部分が互いに接していることを特
徴とする半導体装置。 - 【請求項５】請求項１から４のいずれか一に記載の半導
体装置において、上記水素拡散阻止作用を持つ層の一部
は、上記２つの電極の内の一つと半導体能動素子とを電
気的に接続する接続プラグの一部を構成することを特徴
とする半導体装置。 - 【請求項６】請求項５記載の半導体装置において、上記
接続プラグの一部を構成する水素拡散阻止作用を持つ層
は、導電性の酸化物からなることを特徴とする半導体装
置。 - 【請求項７】請求項６記載の半導体装置において、上記
導電性の酸化物は、ルテニウム、イリジウム若しくは白
金又はこれらの合金の酸化物を主成分とする材料からな
ることを特徴とする半導体装置。 - 【請求項８】請求項１から７のいずれか一に記載の半導
体装置において、上記水素拡散阻止作用を持つ層の一部
は、上記コンデンサと上記半導体能動素子との層間絶縁
膜の一部を構成することを特徴とする半導体装置。 - 【請求項９】請求項８記載の半導体装置において、上記
層間絶縁膜の一部を構成する水素拡散阻止作用を持つ層
は、酸化物絶縁体であることを特徴とする半導体装置。 - 【請求項１０】請求項９記載の半導体装置において、上
記酸化物絶縁体は、アルミニウム又はセリウムの酸化物
を主成分とする材料からなることを特徴とする半導体装
置。 - 【請求項１１】請求項１から１０のいずれか一に記載の
半導体装置において、上記コンデンサが配置された領域
と異なる領域に、第２の半導体能動素子が配置され、該
第２の半導体能動素子の上部に水素拡散阻止作用を持つ
層が配置されていないことを特徴とする半導体装置。 - 【請求項１２】請求項１から１１のいずれか一に記載の
半導体装置において、上記高強誘電体薄膜は、チタン酸
バリウムストロンチウムであることを特徴とする半導体
装置。 - 【請求項１３】請求項１から１１のいずれか一に記載の
半導体装置において、上記高強誘電体薄膜は、チタン酸
ジルコニウム酸鉛であることを特徴とする半導体装置。 - 【請求項１４】請求項１から１３のいずれか一に記載の
半導体装置において、上記コンデンサと上記半導体能動
素子は、ダイナミックランダムアクセスメモリを構成す
ることを特徴とする半導体装置。 - 【請求項１５】請求項１から１１のいずれか一又は請求
項１３記載の半導体装置において、上記コンデンサと上
記半導体能動素子は、不揮発機能を有するランダムアク
セスメモリを構成することを特徴とする半導体装置。 - 【請求項１６】半導体基板上に、半導体能動素子を形成
する工程、該半導体能動素子上部のコンデンサが配置さ
れる領域に水素拡散阻止作用を持つ層を配置する工程、
該水素拡散阻止作用を持つ層の上に、少なくとも２つの
電極と、該２つの電極間に配置された高強誘電体薄膜と
からなるコンデンサを形成する工程、該コンデンサの上
に、水素吸着解離阻止層を配置する工程及び上記半導体
能動素子の特性を修復するために、水素アニールを行な
う工程を有することを特徴とする半導体装置の製造方
法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9291328A JPH11126881A (ja) | 1997-10-23 | 1997-10-23 | 高強誘電体薄膜コンデンサを有する半導体装置及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9291328A JPH11126881A (ja) | 1997-10-23 | 1997-10-23 | 高強誘電体薄膜コンデンサを有する半導体装置及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH11126881A true JPH11126881A (ja) | 1999-05-11 |
Family
ID=17767497
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9291328A Pending JPH11126881A (ja) | 1997-10-23 | 1997-10-23 | 高強誘電体薄膜コンデンサを有する半導体装置及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH11126881A (ja) |
Cited By (26)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1164631A2 (de) * | 2000-06-14 | 2001-12-19 | Infineon Technologies AG | Verfahren zur Erzeugung von Öffnungen in einer Schicht |
| JP2002026295A (ja) * | 2000-06-19 | 2002-01-25 | Hynix Semiconductor Inc | 高誘電体キャパシタ及びその製造方法 |
| JP2002190581A (ja) * | 2000-12-20 | 2002-07-05 | Fujitsu Ltd | 半導体装置及びその製造方法 |
| JP2002203949A (ja) * | 2000-12-20 | 2002-07-19 | Samsung Electronics Co Ltd | 強誘電体キャパシタ及びその製造方法 |
| KR100346455B1 (ko) * | 1999-12-30 | 2002-07-27 | 주식회사 하이닉스반도체 | 반도체소자의 캐패시터 형성방법 |
| JP2003224209A (ja) * | 2002-01-31 | 2003-08-08 | Matsushita Electric Ind Co Ltd | 半導体装置及びその製造方法 |
| US6730951B2 (en) | 2001-06-25 | 2004-05-04 | Matsushita Electric Industrial Co., Ltd. | Capacitor, semiconductor memory device, and method for manufacturing the same |
| KR100449253B1 (ko) * | 2002-07-16 | 2004-09-18 | 주식회사 하이닉스반도체 | 커패시터 제조방법 |
| KR20040100822A (ko) * | 2003-05-22 | 2004-12-02 | 가부시끼가이샤 르네사스 테크놀로지 | 반도체 장치의 제조 방법 및 반도체 장치 |
| WO2004107446A1 (ja) * | 2003-05-27 | 2004-12-09 | Matsushita Electric Industrial Co., Ltd. | 半導体装置及びその製造方法 |
| JP2005057103A (ja) * | 2003-08-06 | 2005-03-03 | Matsushita Electric Ind Co Ltd | 半導体装置及びその製造方法 |
| US6906908B1 (en) | 2004-05-20 | 2005-06-14 | Kabushiki Kaisha Toshiba | Semiconductor device and method of manufacturing the same |
| JP2005217189A (ja) * | 2004-01-29 | 2005-08-11 | Matsushita Electric Ind Co Ltd | 容量素子及びその製造方法 |
| US6943398B2 (en) | 2002-11-13 | 2005-09-13 | Matsushita Electric Industrial Co., Ltd. | Semiconductor device and method for fabricating the same |
| JP2005354103A (ja) * | 2003-05-27 | 2005-12-22 | Matsushita Electric Ind Co Ltd | 半導体装置 |
| JP2006066796A (ja) * | 2004-08-30 | 2006-03-09 | Seiko Epson Corp | 強誘電体メモリ及びその製造方法 |
| JP2006066797A (ja) * | 2004-08-30 | 2006-03-09 | Seiko Epson Corp | 強誘電体メモリ及びその製造方法 |
| JP2006073830A (ja) * | 2004-09-02 | 2006-03-16 | Seiko Epson Corp | 強誘電体メモリおよびその製造方法 |
| JP2006270116A (ja) * | 2000-10-17 | 2006-10-05 | Matsushita Electric Ind Co Ltd | 強誘電体メモリ及びその製造方法 |
| JP2006294923A (ja) * | 2005-04-12 | 2006-10-26 | Oki Electric Ind Co Ltd | 強誘電体メモリ装置及びその製造方法 |
| JP2006332488A (ja) * | 2005-05-30 | 2006-12-07 | Matsushita Electric Ind Co Ltd | 半導体記憶装置及びその製造方法 |
| JP2007049192A (ja) * | 2002-11-13 | 2007-02-22 | Matsushita Electric Ind Co Ltd | 半導体装置及びその製造方法 |
| US7189612B2 (en) | 2000-10-17 | 2007-03-13 | Matsushita Electric Industrial Co., Ltd. | Ferroelectric memory and method for manufacturing the same |
| US7265403B2 (en) | 2004-03-30 | 2007-09-04 | Matsushita Electric Industrial Co., Ltd. | Semiconductor device |
| US7459738B2 (en) | 2004-03-24 | 2008-12-02 | Seiko Epson Corporation | Ferroelectric memory element and method for manufacturing the same |
| US7531863B2 (en) | 1999-05-26 | 2009-05-12 | Matsushita Electric Industrial Co., Ltd. | Semiconductor device and method of fabricating the same |
-
1997
- 1997-10-23 JP JP9291328A patent/JPH11126881A/ja active Pending
Cited By (33)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7531863B2 (en) | 1999-05-26 | 2009-05-12 | Matsushita Electric Industrial Co., Ltd. | Semiconductor device and method of fabricating the same |
| USRE41625E1 (en) | 1999-05-26 | 2010-09-07 | Panasonic Corporation | Semiconductor device and method of fabricating the same |
| KR100346455B1 (ko) * | 1999-12-30 | 2002-07-27 | 주식회사 하이닉스반도체 | 반도체소자의 캐패시터 형성방법 |
| EP1164631A3 (de) * | 2000-06-14 | 2004-03-24 | Infineon Technologies AG | Verfahren zur Erzeugung von Öffnungen in einer Schicht |
| EP1164631A2 (de) * | 2000-06-14 | 2001-12-19 | Infineon Technologies AG | Verfahren zur Erzeugung von Öffnungen in einer Schicht |
| JP2002026295A (ja) * | 2000-06-19 | 2002-01-25 | Hynix Semiconductor Inc | 高誘電体キャパシタ及びその製造方法 |
| JP2006270116A (ja) * | 2000-10-17 | 2006-10-05 | Matsushita Electric Ind Co Ltd | 強誘電体メモリ及びその製造方法 |
| US7189612B2 (en) | 2000-10-17 | 2007-03-13 | Matsushita Electric Industrial Co., Ltd. | Ferroelectric memory and method for manufacturing the same |
| JP2002203949A (ja) * | 2000-12-20 | 2002-07-19 | Samsung Electronics Co Ltd | 強誘電体キャパシタ及びその製造方法 |
| JP2002190581A (ja) * | 2000-12-20 | 2002-07-05 | Fujitsu Ltd | 半導体装置及びその製造方法 |
| US6730951B2 (en) | 2001-06-25 | 2004-05-04 | Matsushita Electric Industrial Co., Ltd. | Capacitor, semiconductor memory device, and method for manufacturing the same |
| EP2172964A2 (en) | 2001-06-25 | 2010-04-07 | Panasonic Corporation | Capacitor, semiconductor memory device, and method for manufacturing the same |
| JP2003224209A (ja) * | 2002-01-31 | 2003-08-08 | Matsushita Electric Ind Co Ltd | 半導体装置及びその製造方法 |
| KR100449253B1 (ko) * | 2002-07-16 | 2004-09-18 | 주식회사 하이닉스반도체 | 커패시터 제조방법 |
| JP2007049192A (ja) * | 2002-11-13 | 2007-02-22 | Matsushita Electric Ind Co Ltd | 半導体装置及びその製造方法 |
| US7550344B2 (en) | 2002-11-13 | 2009-06-23 | Panasonic Corporation | Semiconductor device and method for fabricating the same |
| US6943398B2 (en) | 2002-11-13 | 2005-09-13 | Matsushita Electric Industrial Co., Ltd. | Semiconductor device and method for fabricating the same |
| KR20040100822A (ko) * | 2003-05-22 | 2004-12-02 | 가부시끼가이샤 르네사스 테크놀로지 | 반도체 장치의 제조 방법 및 반도체 장치 |
| US7326990B2 (en) | 2003-05-27 | 2008-02-05 | Matsushita Electric Industrial Co., Ltd. | Semiconductor device and method for fabricating the same |
| US7557011B2 (en) | 2003-05-27 | 2009-07-07 | Panasonic Corporation | Semiconductor device and method for fabricating the same |
| JP2005354103A (ja) * | 2003-05-27 | 2005-12-22 | Matsushita Electric Ind Co Ltd | 半導体装置 |
| WO2004107446A1 (ja) * | 2003-05-27 | 2004-12-09 | Matsushita Electric Industrial Co., Ltd. | 半導体装置及びその製造方法 |
| US7180122B2 (en) | 2003-05-27 | 2007-02-20 | Matsushita Electric Industrial Co., Ltd. | Semiconductor device and method for fabricating the same |
| JP2005057103A (ja) * | 2003-08-06 | 2005-03-03 | Matsushita Electric Ind Co Ltd | 半導体装置及びその製造方法 |
| JP2005217189A (ja) * | 2004-01-29 | 2005-08-11 | Matsushita Electric Ind Co Ltd | 容量素子及びその製造方法 |
| US7459738B2 (en) | 2004-03-24 | 2008-12-02 | Seiko Epson Corporation | Ferroelectric memory element and method for manufacturing the same |
| US7265403B2 (en) | 2004-03-30 | 2007-09-04 | Matsushita Electric Industrial Co., Ltd. | Semiconductor device |
| US6906908B1 (en) | 2004-05-20 | 2005-06-14 | Kabushiki Kaisha Toshiba | Semiconductor device and method of manufacturing the same |
| JP2006066797A (ja) * | 2004-08-30 | 2006-03-09 | Seiko Epson Corp | 強誘電体メモリ及びその製造方法 |
| JP2006066796A (ja) * | 2004-08-30 | 2006-03-09 | Seiko Epson Corp | 強誘電体メモリ及びその製造方法 |
| JP2006073830A (ja) * | 2004-09-02 | 2006-03-16 | Seiko Epson Corp | 強誘電体メモリおよびその製造方法 |
| JP2006294923A (ja) * | 2005-04-12 | 2006-10-26 | Oki Electric Ind Co Ltd | 強誘電体メモリ装置及びその製造方法 |
| JP2006332488A (ja) * | 2005-05-30 | 2006-12-07 | Matsushita Electric Ind Co Ltd | 半導体記憶装置及びその製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3940176B2 (ja) | 半導体記憶装置 | |
| JPH11126881A (ja) | 高強誘電体薄膜コンデンサを有する半導体装置及びその製造方法 | |
| JP3485690B2 (ja) | 半導体装置のキャパシタ及びその製造方法 | |
| KR100269306B1 (ko) | 저온처리로안정화되는금속산화막으로구성된완충막을구비하는집적회로장치및그제조방법 | |
| JP4160638B2 (ja) | 半導体装置 | |
| US6225185B1 (en) | Method for fabricating semiconductor memory having good electrical characteristics and high reliability | |
| KR20010020905A (ko) | 반도체장치 및 그 제조방법 | |
| US6674633B2 (en) | Process for producing a strontium ruthenium oxide protective layer on a top electrode | |
| KR0147655B1 (ko) | 반도체 장치의 캐패시터 제조방법 | |
| JP3931113B2 (ja) | 半導体装置及びその製造方法 | |
| EP1006582B1 (en) | Semiconductor memory device having a hydrogen barrier and method for manufacturing the same | |
| JPH10326865A (ja) | 誘電体膜を用いた半導体装置の製造方法 | |
| JP2000022105A (ja) | 半導体装置の製造方法 | |
| JP4109304B2 (ja) | 半導体装置およびその製造方法 | |
| KR20030073934A (ko) | 커패시터들을 갖는 반도체소자의 제조방법 | |
| JP4500248B2 (ja) | 半導体記憶装置 | |
| JP3400964B2 (ja) | 半導体記憶装置の製造方法 | |
| JP3317295B2 (ja) | 容量素子の製造方法 | |
| KR100362198B1 (ko) | 반도체 소자의 강유전체 캐패시터 형성방법 | |
| JP2002314047A (ja) | 半導体装置及びその製造方法 | |
| JP2000174228A (ja) | 半導体集積回路及びその製造方法 | |
| JP2007103769A (ja) | 半導体装置 | |
| KR20030028044A (ko) | 강유전체 메모리 소자 및 그 제조방법 | |
| JP4044497B2 (ja) | 容量素子およびその製造方法 | |
| KR20020058449A (ko) | 강유전체 캐패시터 제조 방법 |