JP4044497B2 - 容量素子およびその製造方法 - Google Patents
容量素子およびその製造方法 Download PDFInfo
- Publication number
- JP4044497B2 JP4044497B2 JP2003297582A JP2003297582A JP4044497B2 JP 4044497 B2 JP4044497 B2 JP 4044497B2 JP 2003297582 A JP2003297582 A JP 2003297582A JP 2003297582 A JP2003297582 A JP 2003297582A JP 4044497 B2 JP4044497 B2 JP 4044497B2
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- film
- lower electrode
- capacitive
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Formation Of Insulating Films (AREA)
- Semiconductor Memories (AREA)
Description
図1は、実施の形態1に係る容量素子を搭載した半導体記憶装置100の構成を示す断面図である。容量素子を搭載した半導体記憶装置100は、ソース領域またはドレイン領域1およびゲート2からなるトランジスタが集積化された半導体基板11上の全面を覆う保護絶縁膜3を備えている。
図4は、実施の形態2に係る容量素子を搭載した半導体記憶装置の構成を示す断面図である。実施の形態1において図1を参照して前述した半導体記憶装置の構成要素と同一の構成要素には同一の参照符号を付している。従って、これらの構成要素の詳細な説明は省略する。図1を参照して前述した半導体記憶装置と異なる点は、下部電極6の上面に界面強化層7aが形成されている替わりに、貴金属被膜層7bが形成されている点である。
図8は、実施の形態3に係る容量素子を搭載した半導体記憶装置の構成を示す断面図である。実施の形態3に係る容量素子を搭載した半導体記憶装置では、実施の形態1の図1における下部電極6の上面に形成された界面強化層7aがない代わりに、容量絶縁膜9の上面に絶縁被膜層7cが形成されている点のみが相異している。その他の構造については前述した実施の形態1と同じであるため説明を省略する。
2 トランジスタのゲート
3 保護絶縁膜
5 コンタクトプラグ
6 下部電極
7a 界面強化層
7b 貴金属被膜層
7c 絶縁被膜層
8 絶縁膜
9 容量絶縁膜
10 上部電極
Claims (7)
- 半導体基板に形成されたトランジスタと電気的に接続するように、前記半導体基板上に形成されたPtからなる層を有する下部電極と、
前記下部電極上に形成されたSrBi 2 (Ta 1-X Nb X ) 2 O 9 からなる容量絶縁膜と、
前記容量絶縁膜上に形成されたPtからなる上部電極と、
前記容量絶縁膜の界面特性を改善するために、前記下部電極と前記容量絶縁膜との間に形成された界面強化層とを具備し、
前記界面強化層は、O3とTEOS(テトラエチルオルソシリケート(tetraethylorthosilicate))を用いて形成された常圧熱化学蒸着(CVD)膜を熱処理することによって形成されている、容量素子。 - 前記下部電極は、導電性酸素バリア膜を含んでいる、請求項1記載の容量素子。
- 前記導電性酸素バリア膜は、IrO2、IrO2/Irの積層膜、RuO2、RuO2/Ruの積層膜およびTiAlNから選択される少なくとも1つを含んでいる、請求項2記載の容量素子。
- 前記トランジスタは、前記半導体基板の上に形成されたゲートと、
前記半導体基板の表面に露出するように形成されたソースドレイン層とを有しており、
前記下部電極は、前記トランジスタの前記ソースドレイン層へ電圧を供給するように形成されている、請求項1記載の容量素子。 - 前記半導体基板の上には、前記トランジスタを覆うように保護絶縁膜が形成されており、
前記下部電極は、前記保護絶縁膜の上に形成されており、
前記保護絶縁膜には、前記下部電極から前記ソースドレイン層へ到達するようにコンタクトプラグが形成されている、請求項4記載の容量素子。 - 前記保護絶縁膜の上には、前記下部電極を囲むように絶縁膜が形成されており、
前記容量絶縁膜は、前記絶縁膜の上に形成されている、請求項5記載の容量素子。 - 半導体基板上にPtの層を含む第1の導電膜を成長させ、前記第1の導電膜をパターニングして下部電極を形成する工程と、
前記下部電極上を覆うように前記半導体基板上に界面強化層となる膜を成長させ、前記膜を熱処理して前記下部電極上に界面強化層を形成する工程と、
表面に前記界面強化層が形成された前記下部電極上を覆うように前記半導体基板上に第1の絶縁膜を成長させ、前記第1の絶縁膜を前記界面強化層が露出するまで研磨して隣接する前記下部電極との間に埋め込む工程と、
前記界面強化層上および前記第1の絶縁膜上にSrBi 2 (Ta 1-X Nb X ) 2 O 9 からなる第2の絶縁膜およびPtからなる第2の導電膜を成長させる工程と、
前記第2の絶縁膜および第2の導電膜をパターニングしてそれぞれ容量絶縁膜および上部電極を形成する工程とを包含し、
前記界面強化層は、O3とTEOSを用いて常圧熱化学蒸着膜を形成した後、該常圧熱化学蒸着膜を熱処理することによって形成されることを特徴とする容量素子の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003297582A JP4044497B2 (ja) | 2003-08-21 | 2003-08-21 | 容量素子およびその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003297582A JP4044497B2 (ja) | 2003-08-21 | 2003-08-21 | 容量素子およびその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005072137A JP2005072137A (ja) | 2005-03-17 |
JP4044497B2 true JP4044497B2 (ja) | 2008-02-06 |
Family
ID=34403390
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003297582A Expired - Fee Related JP4044497B2 (ja) | 2003-08-21 | 2003-08-21 | 容量素子およびその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4044497B2 (ja) |
-
2003
- 2003-08-21 JP JP2003297582A patent/JP4044497B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2005072137A (ja) | 2005-03-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100648500B1 (ko) | 반도체기억장치 | |
JP4803995B2 (ja) | 半導体装置及びその製造方法 | |
KR100718267B1 (ko) | 강유전체 구조물, 이의 제조 방법, 이를 포함하는 반도체장치 및 그 제조 방법 | |
KR100449949B1 (ko) | 강유전체 메모리 소자의 캐패시터 제조방법 | |
KR100725451B1 (ko) | 강유전체 캐패시터의 제조 방법 및 이를 이용한 반도체장치의 제조 방법 | |
JP4946287B2 (ja) | 半導体装置及びその製造方法 | |
JPH1154718A (ja) | 低温処理により安定化される金属酸化膜からなる緩衝膜を具備した集積回路装置及びその製造方法 | |
JP2007043166A (ja) | 多層下部電極及び多層上部電極を含む強誘電体構造物及びそれの製造方法 | |
JPH11126881A (ja) | 高強誘電体薄膜コンデンサを有する半導体装置及びその製造方法 | |
JP2007165350A (ja) | 半導体装置の製造方法 | |
JP5381688B2 (ja) | 半導体装置及びその製造方法 | |
KR100536590B1 (ko) | 강유전체 커패시터 및 그 제조 방법 | |
JP2002076298A (ja) | 半導体記憶装置およびその製造方法 | |
JP4578471B2 (ja) | 半導体装置及びその製造方法 | |
US20020061604A1 (en) | Method for fabricating a ferroelectric or paraelectric metal oxide-containing layer and a memory component therefrom | |
JP2004288696A (ja) | 半導体装置の製造方法 | |
JP4375561B2 (ja) | 半導体記憶装置及びその製造方法 | |
JP4044497B2 (ja) | 容量素子およびその製造方法 | |
JP5120568B2 (ja) | 強誘電体メモリ | |
US6783996B2 (en) | Capacitor of semiconductor device and fabrication method thereof | |
JP4497312B2 (ja) | 強誘電体メモリの製造方法 | |
KR100687433B1 (ko) | 캐패시터의 하부전극 형성 방법 | |
JP2007103769A (ja) | 半導体装置 | |
JP4500248B2 (ja) | 半導体記憶装置 | |
KR100477835B1 (ko) | 강유전체캐패시터형성방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070404 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070703 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070821 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070911 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070927 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20071023 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20071115 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101122 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111122 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121122 Year of fee payment: 5 |
|
LAPS | Cancellation because of no payment of annual fees |