KR100648500B1 - 반도체기억장치 - Google Patents

Abstract

콘덴서의 상부전극을 쇼트키장벽층, 수소확산방지층, 반응방지층, 흡착저지층의 각각의 작용을 가지는 적층막으로 구성한다. 그것에 의해, 환원성 분위기에 의한 용량저하, 절연불량, 전극 박리를 방지할 수 있다. 또한, 장기신뢰성의 향상이 도모된다.

Description

반도체기억장치{SEMICONDUCTOR STORAGE DEVICE}

본 발명은, 반도체기억장치, 특히 고강유전체(高强誘電體)를 사용한 콘덴서를 가지는 반도체기억장치에 관한 것이다.

종래의 실리콘산화막에 비교하여 유전율이 높은 고유전체, 또는 실리콘질화막에 비교하여 더욱 유전율이 높은 강유전체(Ferroelectric)를 사용하는 콘덴서는, 단위 면적당 정전용량이 크기 때문에, 특히 대규모 DRAM과 같은, 소면적이고 큰 정전용량을 필요로 하는 응용이 검토되고 있다. 또한, 본 명세서에서는 고유전체란 실리콘산화막보다도 유전율이 높은 것을 말하며, 강유전체란 자발분극(自發分極)을 가지고 있고, 그것이 전계에 의해서 반전 가능한 것을 말한다. 특히, 강유전체로서는 (Ba, Sr)TiO₃(이하 BST), Pb(Zr, Ti)O₃(이하 PZT)와 같은 복합금속산화물이 검토되고 있다. 이것들의 성막시의 열화를 억지하기 위해서, 통상 하부전극은 내산화성이 있는 백금 등 귀금속이 쓰인다. 한편, 상부전극은 성막후에 형성되는 것이 일반적이지만, 콘덴서 형성후 열처리공정에서의 고유전체와의 반응을 피하기 위해, 역시 백금으로 형성하는 것이 일반적이다.

예를 들면, 미국특허 제 5,005,102호에 의하면, 하부전극은 백금/질화 티탄/ 티탄의 구조를 가지고, 상부전극은 알루미늄/티탄/백금의 구조를 가지고 있다. 특히, 상부전극에 관하여는, 알루미늄이 전기적 접촉층(Electrical Contact), 티탄이 확산에 의한 반응의 배리어층(Diffusion Barrier), 백금이 플레이트층(Plate Layer)의 역할을 가지는 것이 나타나 있다.

또한, 이들을 사용하는 메모리를 제조하는 경우에는, 콘덴서를 작성한 후에, 이 콘덴서에 대한 전기적인 접속을 행하는 배선층, 및 메모리셀과 메모리 칩 외부의 전기적인 변환을 행하는 주변회로부분에 관계되는 배선층이 형성된다. 이 때문에, 각 배선층의 사이, 및 이들 배선층과 콘덴서와의 사이의 전기적 절연을 취하기 위해서 층간절연막을 형성할 필요가 있지만, 이 공정은 배선층의 열화를 방지하기 위해서 환원성 또는 약한 산화성의 분위기로 된다. 또한, 주변회로와 배선층의 전기적 접속을 행하는 스루홀은, 일반적으로 개구부의 사이즈에 비교하여 깊이가 크고 애스팩트비가 큰 형상이 되기 때문에, 텅스텐 등을 CVD법으로 형성하지만, 이 때의 분위기는 환원성이다. 이들 환원성 분위기에서의 처리를 거치는 것에서, 콘덴서는 중대한 손상을 입는 것이 알려지고 있다. 예컨대, 머티리얼·리서치·소사이어티·심포지움 회의록 제310권 1993년 151페이지부터 156페이지(Material Research Society Symposium Proceedings Vol. 310, pp. 151-156(1993))에 의하면, CVD에 의한 SiO₂ 막을 형성하는 것에 의해, 강유전체인 PZT는 강유전성을 손실함과 동시에, 리이크 전류가 증대하는 것이 보고되어 있다.

게다가, 반도체 능동소자는 콘덴서 제조공정에서의 열처리, 배선공정에서의 플라즈마 가공 등으로 특성이 열화하지만, 배선공정 종료 후에 400℃ 정도의 수소중열처리를 가하는 것으로 최종적으로는 이것들의 열화를 수리하여 복구할 수 있다. 따라서, 일반적으로 배선공정 종료 후에 수소처리가 행하여지고 있지만, 이 수소처리는 층간 절연막공정과 마찬가지로, 콘덴서특성에 영향을 주는 것이 알려져 있다. 예컨대, 제8회 집적 강유전체 국제심포지움, 발표번호 11c(1996년)(8th lnternational Symposium on Integrated Ferroelectrics, 11c(1996))에 의하면, 강유전체로서 SrBi₂Ta₂0₉(이하 SBT)를 사용한 경우에는, 수소 분위기에서의 처리를 행하면 콘덴서가 박리되거나, 박리하지 않은 경우에도 누설전류특성의 대폭적인 열화를 수반하는 것이 보고되어 있다.

또한, 상기 고유전체 및 상기 강유전체를 총칭하여, 이하에 고강유전체라고 말한다.

본 발명의 목적은, 상기 고강유전체의 열화를 방지한 신뢰성이 높은 반도체 기억장치를 얻는 것에 있다.

<발명의 개시>

(해결수단)

상기 목적은, 커패시터 전극에 도달하는 수소분자의 량이 10¹³개/㎠ 이하로 되는 막을, 커패시터 전극에 마련하는 것에 의해 달성된다. 바람직하게는, 수소분자가 10¹²개/㎠이하로 되는 막으로 하면 좋다.

이들 수소를 포함하는 처리에서의 열화원인을 검토한 결과, 우리들은 열화과정에 전극인 백금이 관여하고 있는 것을 밝히게 되었다. 즉, 백금을 전극으로 사용하면, 수소분자가 백금에 의해서 분해되어 수소원자나 수소 라디칼 등의 활성 수소를 생성하고, 이 활성수소가 백금 중에서 빠르게 확산하여 고강유전체를 열화시키는 기구로 밝혀지게 되었다.

이 기구가 존재하기 때문에, 통상 고강유전체가 환원되어 열화하는 것은 생각되지 않는 저온, 예컨대 300℃에서 콘덴서 특성이 열화하거나, 전극의 박리가 일어나고 있는 것도 판명되었다.

그래서, 전극으로의 수소분자의 도달을 가능한 한 방지하는 막을 설치하는 것으로, 고강유전체막의 열화를 방지하는 것이 가능하게 된다.

구체적으로는, 수소분자의 흡착이 10¹³개/㎠ 이하, 바람직하게는 10¹²개/㎠ 이하인 막을 마련하면 좋다. 이와 같은, 실질적으로 수소의 흡착이 일어나지 않은 막(이하, 「흡착저지층」이라고 함)을 마련함에 따라, 콘덴서전극의 일부인 백금막으로 수소분자가 도달하는 량을 감소시키어, 결과적으로 상기의 활성수소의 량을 저하시킬 수 있다. 이것에 의해, 고강유전체 콘덴서의 배선형성공정에서의 열화, 박리의 억제, 또한 장기신뢰성의 향상도 인정되었다. 이 막의 재료로서는, 은, 알루미늄, 실리콘, 납, 비스무트(bismuth), 금, 아연, 카드뮴, 인듐, 게르마늄, 주석이 유효하였다. 이들의 재료는 표면의 원자배열이 수소의 흡착을 방해할 것 같은 구성이기 때문에, 흡착을 방지하는 효과가 있다. 이와 같이, 백금보다도 수소의 흡착이 일어나기 어려운 층을 마련하는 것으로 활성수소의 생성을 억제하는 효과는 있지만, 알루미늄막만을 사용한 경우에는 수소의 흡착이 비교적 많기때문에, 이하에 설명하는 확산방지층을 더 마련하면 좋다. 또한, 이들의 막을 백금전극에 접하여 마련하면 상호 확산이 발생하여 버리기 때문에, 질화 티탄막이나질화텅스텐과 같은 반응 배리어층을 사이에 마련하면 좋다.

또한, 수소분자의 확산이 10¹³개/㎠이하, 바람직하게는 10¹²개/㎠이하인 막을 마련하여도 좋다. 이와 같은 수소분자의 확산을 실질적으로 없애는 막(이하「수소확산배리어층」이라고 함)을 설치함에 따라, 수소분자의 확산하는 량이 아주 적게 되어 콘덴서전극에 도달하는 수소분자량이 감소하고, 콘덴서전극에 의해서 활성수소가 생성하는 량을 저감할 수 있다. 이 수소확산배리어층으로서 구체적으로는 텅스텐 외에, 도전성의 산화물, 예컨대 산화 루테늄(ruthenium), 산화 이리듐, 산화 팔라듐(palladium), 산화 오스뮴(Osmium), 백금산화물, 또는 루테늄, 이리듐, 팔라듐, 오스뮴, 또는 이들의 합금의 산화물을 들 수 있다. 이들을 콘덴서 전극에 상기의 흡착저지층을 마련하지 않고서 단독으로 형성하는 경우는, 이들과 백금전극과는 반응성이 작기 때문에, 반응 배리어층을 마련하지 않아도 좋다.

게다가, 콘덴서전극에 흡착저지층과 수소확산배리어층을 적층하여 마련하면, 콘덴서전극에 도달하는 수소분자의 량이 더욱 적어지게 되어, 보다 효과적이다. 이 경우는, 흡착저지층 및 수소확산 배리어층을 합쳐서 수소 전극으로의 도달이 10¹²개/㎠이하로 되어 있으면 좋다. 다만, 이들을 적층하는 경우에, 흡착저지층과 수소확산배리어층의 한쪽이 산화물인 경우에는, 이들의 반응을 방지하기 위해서 사이에 반응배리어층으로 마련하면 좋다. 다만, 이들 양쪽이 산화물인 경우에는 이 반응배리어층을 마련하지 않더라도 좋다.

또한, 반응배리어층으로서는, 티탄, 티탄합금, 질화티탄을 들 수 있다. 또 이 밖에, 텅스텐, 탄탈, 몰리브덴, 또는 이들의 질화물 등을 수소확산배리어층 또 반응배리어층으로서 사용해도 좋다.

또한, 콘덴서전극, 수소확산배리어층 및 흡착저지층의 합계 막두께는 20㎚ 이상이라면 어느 정도 효과를 기대할 수 있고, 0.5㎛를 넘으면 구조상 형성이 곤란하기 때문에, 20㎚이상 0.5㎛이하의 막두께라면 좋다.

또, 콘덴서전극은 백금에 한하지 않고, 루테늄, 이리듐, 팔라듐, 니켈, 오스뮴, 레늄(rhenium) 및 이들의 산화물의 도전재료를 주성분으로 하는 것이라도 된다.

또한, 수소확산배리어층이나 흡착저지층은 콘덴서전극의 상부에 형성해도 효과가 충분히 얻어지지만, 상부뿐만 아니라 측부에도 형성하는 쪽이 보다 효과가 있다. 게다가, 커패시터 전극의 밑에 형성하더라도, 웨이퍼 기판측에서 확산하는 수소분자의 커패시터 전극에의 침입을 방지하는 효과가 있다. 구체적으로는 이하 와 같다.

콘덴서와, 반도체능동소자를 마련하여, 콘덴서와 반도체능동소자와의 사이에 수소확산배리어층을 배치한다. 게다가, 콘덴서 위에 수소흡착저지층을 배치하는 것이 바람직하다. 상기의 콘덴서는 2개의 전극이 상하에 놓여 있거나, 좌우에 놓 여 있어도, 2개의 전극이 상하에 놓여 있을 때, 수소흡착저지층은 2개의 전극의 안의 상부에 배치된 전극의 일부를 구성하도록 해도 좋다.

또한, 수소확산배리어층은, 그 일부가 상기 2개의 전극의 안의 하나와 반도체능동소자를 전기적으로 접속하는 접속플러그의 일부를 구성하는 것이 바람직하다.

게다가, 수소확산배리어층은, 그 일부가 콘덴서와 반도체능동소자와의 층간절연막의 일부를 구성하는 것이 바람직하다. 이 때 수소확산배리어층은, 산화물절연체인 것이 바람직하다. 이와 같은 재료에는, 예컨대 알루미늄 또는 세륨(Cerium)의 산화물을 주성분으로 하는 재료를 들 수 있다. 알루미늄 또는 세륨의 산화물은, 통상 절연층으로서 사용되는 SiO₂에 함유시켜 사용하는 것도 가능하다. 알루미늄 또는 세륨의 산화물은 5중량% 이상이면 어느 정도의 효과가 있고, 10중량% 이상이면 보다 효과가 인정된다. 이들의 값의 상한은, 알루미늄산화물에서는 가공성의 점에서, 세륨의 산화물에서는 절연성의 점에서 제한된다.

게다가 본 발명의 반도체장치는, 상기의 콘덴서가 배치된 영역과 다른 영역에 제2의 반도체능동소자를 배치하여, 이 제2의 반도체능동소자의 상부에는 수소확산배리어층을 배치하지 않는 것이 바람직하다.

(효과)

금속막 CVD 등의 환원성분위기처리, 층간절연막형성공정 등 수소를 포함하는 처리에 의한 절연불량, 전극박리를 방지할 수 있고, 또한 장기 신뢰성의 향상이 도 모된다.

도 1은 본 발명의 일실시예를 나타내는 콘덴서의 단면도,

도 2는 종래 기술에 의한 콘덴서의 단면도,

도 3은 본 발명의 다른 바람직한 실시예를 나타내는 콘덴서의 단면도,

도 4는 본 발명의 콘덴서 및 종래 기술에 의한 콘덴서의 절연파괴율을 나타내는 특성도,

도 5는 본 발명의 콘덴서 및 종래 기술에 의한 콘덴서의 분극-전압특성도,

도 6은 본 발명의 다른 바람직한 실시예를 나타내는 콘덴서의 단면도,

도 7은 본 발명의 콘덴서와, 종래 기술에 의한 콘덴서의 교체전계스트레스에 의한 용량의 열화의 비교를 나타내는 특성도,

도 8은 본 발명의 재료선택에 의한 효과의 차이를 나타내는 특성도,

도 9는 본 발명에 의한 DRAM의 부분단면도,

도 10은 본 발명에 의한 불휘발동작모드가 첨부된 DRAM의 부분단면도,

도 11은 본 발명의 일실시예의 DRAM의 단면도,

도 12는 종래의 DRAM의 단면도,

도 13은 수소흡착해리저지층의 유무에 의한 콘덴서의 용량의 비교를 나타내는 도면,

도 14는 수소흡착해리저지층의 유무에 의한 트랜지스터의 계면준위밀도의 비교를 나타내는 도면,

도 15는 본 발명 및 종래의 트랜지스터의 계면준위밀도를 나타내는 도면,

도 16은 본 발명 및 종래의 트랜지스터의 콘덴서의 절연내압특성을 나타내는 도면,

도 17은 본 발명의 일실시예의 DRAM의 제조공정을 나타내는 도면,

도 18은 본 발명의 일실시예의 DRAM의 제조공정을 나타내는 도면,

도 19는 본 발명의 일실시예의 DRAM의 제조공정을 나타내는 도면,

도 20은 본 발명의 일실시예의 DRAM의 제조공정을 나타내는 도면,

도 21은 본 발명의 일실시예의 DRAM의 제조공정을 나타내는 도면이다.

발명을 실시하기 위한 바람직한 형태

(실시예 1)

본 발명의 바람직한 일실시예를 도 1을 참조하여 이하에 설명한다.

본 발명에 의한 콘덴서는, 공지의 방법으로 형성된 트랜지스터를 구성하는 소자층 또는 반도체영역(101)상에, 공지의 방법으로 형성된 하부전극(102)과 고강유전체박막(103)이 형성되어 있다. 이 위에, 본 발명의 4층으로 이루어지는 상부적층전극을 형성하였다. 즉, 쇼트키(schottky) 장벽층(104), 수소확산배리어층(105), 반응배리어층(106), 및 흡착저지층(107)으로 되어 있다.

또한, 도 1은 상부적층전극을 4층으로 구성하고 있지만, 복수 층의 효과를 겸비한 층에 의해 적층수를 저감하거나, 1개의 층의 역할을 복수의 층으로 구성하는 것도 가능하기 때문에, 적층수는 증감하지만 이들은 전부 본 발명에 포함되는 것이다. 또한, 여기에서 말하는 트랜지스터는, 구체적으로는 스위치소자로서의 절연게이트형 전계효과트랜지스터를 구성하고 있다.

다음에, 각층의 동작을 설명한다. 쇼트키 장벽층(104)은 고강유전체층과 접촉하여 쇼트키장벽을 형성한다. 이 층은, 강유전체와 전극과의 계면을 구성하여 전자의 전도대의 불연속을 만든다. 이 장벽에 의해 콘덴서의 리크전류가 저감되고, 반도체기억장치의 동작에 필요한 정보유지특성이 얻어진다. 쇼트키 장벽층(103)은, 콘덴서 형성 후의 열공정에서 고강유전체층 중에 구성원소가 확산하거나, 또는 고강유전체층의 구성원소를 흡수하거나 하지 않는 것, 또 상기 밴드 불연속이 반도체 기억장치 동작에 충분한 크기를 가지는 것이 필요하다. 다음에 형성되는 수소확산배리어층(105)은 상부에서 확산해 온 수소의 확산을 억제하여 쇼트키장벽층에 도달하는 수소농도를 실효적으로 저하시키는 동작을 가진다.

수소확산방지층(105)상에 바람직하게는 반응방지층(106)을 통해 형성되는 흡착저지층(107)은, 기상(氣相) 중의 수소를 저지하는 층이다. 통상, 고강유전체를 사용하는 콘덴서의 상부전극으로는 백금이 사용되지만, 이 백금은 수소를 흡착하여 분해하는 작용이 있는 것이 알려져 있다. 일단 분해된 수소는, 금속중을 용이하게 확산하여, 고강유전체층에 도달하여 강한 환원성을 나타내기 때문에, 300℃와 같은 저온이라도 콘덴서가 치명적으로 열화한다. 여기에서 사용된 흡착저지층(107)은 수소의 흡착이 일어나지 않으며, 따라서 수소를 해리시키는 효과도 없기 때문에, 수소의 고강유전체층으로의 도달확률을 저하시키는 것이다.

종래의 콘덴서에서는, 도 2에 도시한 바와 같이, 전기적 접속층인 알루미늄(202)과 반응배리어층인 티탄(201), 및 플레이트층인 백금으로 이루어져 있고, 수소의 확산을 억지하는 효과가 없다. 또한, 알루미늄(202)은, 수소의 흡착을 저지하는 동작이 있는 것이 알려져 있지만, 후에 나타낸 바와 같이 충분한 효과를 얻을 수는 없었다.

(실시예 2)

다음에, 보다 구체적으로 적층상부전극의 제조방법을 나타낸다.

도 3은 본 발명에 의한 콘덴서의 바람직한 일실시예이다. 공지의 방법으로 형성된 트랜지스터를 포함하는 능동소자층(101)의 위에, 하부전극으로서 직류스퍼터법으로 백금(102)을 100㎚ 형성하였다. 다음에, PZT를 고주파스퍼터법으로 50㎚ 퇴적후, 산소 중에서 650℃의 열처리를 행하고, 고유전체층(103)을 형성하였다. 다음에 쇼트키장벽층으로서 백금(301)을 50㎚ 형성하고, 계속해서, 확산배리어층으로서 텅스텐(302)을 100㎚, 반응방지층으로서 질화티탄(303)을 50㎚, 흡착저지층으로서 은(304)을 100㎚ 형성하여, 적층상부전극으로 하였다.

이 구조를 가지는 콘덴서의 수소중열처리 후의 절연내압분포를 도 4에 나타낸다. 여기에서는, 350℃에서 30분의 처리를 행한 경우에 관해서 도 2의 종래 기술과 비교하였다. 종래의 상부전극구조에서는, 1V ∼ 2V에서 대부분의 콘덴서가 절연불량을 나타내 DRAM으로의 적용은 불가능하였지만, 본 발명에 의하면 인가전압 1V까지의 영역에서는 실용에 견디는 것을 알았다. 또한, 분극一전계특성에 관해서, 도 5에 나타낸다. 마찬가지로 수소처리는 350℃에서 30분이다. 종래 기술에서는 분극전계특성의 히스테리시스특성이 없어지고 있는 것에 비해, 본 발명에서 는 특성을 유지할 수 있는 것을 알았다. 또한, 400℃에서의 수소처리에서는, 종래 기술에 의한 콘덴서의 상부전극이 박리를 일으키는 것에 대하여, 본 발명에서는 박리가 없고, 절연내압과 유전특성의 열화도 근소하였다.

(실시예 3)

본 발명의 다른 바람직한 실시예에 관해서, 도 6을 사용하여 설명한다. 공지의 방법으로 형성된 트랜지스터를 포함하는 능동소자층(101)의 위에, 하부전극으로서 직류스퍼터법으로 백금(102)을 100㎚ 형성하였다. 다음에, 500℃로 가열한 기판상에 BST를 고주파스퍼터법으로 50㎚ 퇴적후, 산소 중에서 650℃의 열처리를 행하여 고유전체층(601)을 형성하였다. 다음에 쇼트키장벽층으로서 백금(301)을 50㎚ 형성하였다. 수소확산배리어층으로서, 본 실시예에서는 산소를 사용하는 반응성 스퍼터법에 의해 산화루테늄(602)을 50㎚ 형성하였다. 이 위에 반응방지층으로서 금속루테늄과 질화티탄의 적층막(603)을 스퍼터법으로 각각 50㎚씩 이 순서로 형성하였다. 이 위에 흡착저지층으로서 알루미늄(604)을 100㎚ 형성하고, 적층상부전극으로 하였다.

도 6의 구조를 가지는 콘덴서를 수소처리하고, 교체전계를 인가하여 용량의 경시(經時)변화를 조사하였다(도 7). 수소처리는, 400℃에서 30분이다. 비교를 위해 도 2에 나타낸 종래 기술에서도, 초기의 정전용량에 변화는 없지만, 교체전계에 의한 열화가 심하고, 반도체기억장치에 필요로 되는 신뢰성을 확보할 수가 없다. 본 발명에 의하면, 정전용량의 열화는 근소하고, 신뢰성을 확보할 수 있는 것을 알았다.

다음에, 본 발명의 적층상부전극에 관해서, 다른 바람직한 재료 및 제법(製法)에 관해서 설명한다. 쇼트키장벽층은, 지금까지의 예에서는 백금으로 하였지만, 루테늄, 이리듐, 팔라듐, 니켈 및 백금 중 어느 하나를 주성분으로서 포함하는 재료가 바람직하다. 수소확산배리어층으로서는, 텅스텐, 산화 루테늄 외에, 도전성산화물을 적용할 수 있고, 특히 바람직하게는 산화 이리듐, 산화 팔라듐이다. 반응배리어층으로서는 질화티탄의 외에, 티탄 및 티탄합금이 적용가능하다. 또한, 텅스텐, 탄탈, 몰리브덴에서 선택된 금속 또는 그 질화물을 수소확산배리어층 또한 반응배리어층으로서 사용하는 것도 가능하다. 또한, 수소확산배리어층으로서 도전성산화물을 사용한 경우에는, 도전성산화물중의 산소에 대한 배리어로서, 산화물이 도전성을 나타내는 금속을 주성분으로 하는 층을 배리어층으로서 사용할 필요가 있다. 바람직하게는, 백금, 이리듐, 루테늄, 팔라듐이다. 수소흡착저지층으로서는 은, 알루미늄의 예를 들었지만, 은, 알루미늄, 실리콘, 납, 비스무트중 어느 하나를 주성분으로서 포함하는 도체가 바람직하지만, 그 작용에는 재료에 의한 차이가 크다. 도 8은, 흡착저지층으로서 은과 알루미늄을 사용한 경우, 수소어닐에 의한 PZT의 스위칭 전하량의 변화를 비교하고 있다. 적층막으로 하지 않고, 쇼트키장벽층의 백금단독으로 사용한 경우도 비교를 위해 나타내었다. 이와 같이, 알루미늄을 사용한 경우의 효과는 은과 비교하여 작고, 도 2에 나타낸 종래 구조에서는 수소에 의한 손상을 억지할 수 없는 것을 알 수 있다.

또한, 고강유전체재료의 예로서는 지금까지 BST 및 PZT를 들었지만, 바륨(barium), 납, 스트론튬(strontium), 비스무트로부터 선택된 원소를 주성분으 로 하는 산화물 고강유전체 재료가 유효하였다. BST와 PZT 이외의 바람직한 재료로서는 티탄산 스트론튬(SrTiO₃), 티탄산납(PbTiO₃), 티탄산 지르코늄산 바륨납((Ba, Pb)(Zr, Ti)0₃), 니오브산 바륨납((Ba, Pb)Nb₂0₆), 탄탈산스트론튬비스무트(SrBi₂Ta₂0₉), 티탄산비스무트(Bi₄Ti₃0₁₂)이다.

(실시예 4)

이들의 콘덴서를 가지는 반도체기억장치의 예를 다음에 나타낸다.

도 9는, 고강유전체로서 BST를 사용한 DRAM의 예이다. Si기판(1001)상에 공지의 공정에 의해서 트랜지스터를 포함하는 소자층을 형성한다. 즉, 소자영역분리막(1002), 도전성불순물확산층(1003), 폴리실리콘트랜지스터 게이트전극(1004), 폴리실리콘배선(1005), 층간절연막(1006)을 형성한다. 다음에 콘덴서와 트랜지스터의 전기적 접속을 형성하는 도전성 플러그(1007)를 형성한다. 이 재료는, 바람직하게는 CVD법으로 형성한 질화티탄/티탄실리사이드적층, 또는 질화티탄/폴리실리콘적층이다. 다음에, 백금을 직류스퍼터법으로 100㎚ 형성한 후에, 공지의 포토리소그래피법에 의해 형성한 마스크패턴을 사용하여 백금을 아르곤스퍼터법으로 가공하여, 백금하부전극(1008)을 형성한다. 다음에, BST 막(1009)을 형성한다. 이것은, 바륨, 스트론튬, 티탄의 알콜레이트 또는 복합체(complex)를 사용하여 산소 중에서 열분해하는 CVD 법이 바람직하다. 게다가 바람직하게는, 바륨 디피바로일메타네이트(Ba(DPM)₂), 스트론튬 디피바로일메타네이트(Sr(DPM)₂), 티탄 이 소프로폭사이드(Ti(i-OC₃H₇)₄)를 사용한 CVD법이 유효하다. 이들 원료를 보온용기에 수납하고, Ba(DPM)₂, Sr(DPM)₂에 관하여는 150℃ ∼ 250℃, Ti(i-OC₃H₇)₄에 관하여는 30℃ ∼ 60℃로 가열하여 적당한 증기압을 갖게 하고, 아르곤 버블링(bubbling)으로 반응로에 원료를 수송한다. 동시에 반응로에 공급하는 산소와 동시에, 400℃ ∼ 700℃로 가열한 기판상에서 원료를 열분해, 산화시켰다. 이 BST막의 막두께는 20㎚로 하였다. 다음에, 쇼트키 배리어층(1010)으로서, 백금을 스퍼터법에 의해 100㎚ 형성하였다. 이 경우, 하부전극간의 홈의 애스팩트(aspect)비에 의해서는 백금입자에 방향성을 갖게 하는 스퍼터법과 에치백법, 또는 CVD법에 의한 루테늄의 형성이 필요하였다. 게다가 수소확산방지층 및 반응배리어층의 일부로서 이리듐/산화이리듐적층막(1011)을 형성하였다. 여기에서는, 산소혼합에 의한 반응성 스퍼터법 산화 이리듐과 통상의 아르곤 스퍼터에 의한 금속이리듐의 적층막을 형성했다. 다음에, 질소혼합에 의한 반응성 스퍼터법에 의해, 반응배리어층으로서 질화티탄(1012)을 50㎚ 형성하였다. 최후에, 수소흡착방지층으로서 은(1013)을 20㎚ 스퍼터법으로 형성하고, 본 발명에 의한 콘덴서용 적층상부전극을 구성하였다. 또한, 도 9중에 도시한 바와 같이, 본 발명에 의한 상부전극의 구조는 각 정보비트마다 분할할 필요는 없고, 복수비트에 걸쳐 콘덴서를 덮는 구조로 하는 것이 가능하고, 또한 본 도면에 도시한 바와 같은 피복구조가 보다 효과적이었다. 이 구조에 의해, 복잡한 적층구조를 가지는 상부전극이라도, 미세가공이 예컨대 트랜지스터의 제어게이트와 같은 그 세대의 제품을 구성하는 최소가공치수에 의하지 않고, 완만한 가공정밀도에서의 적용을 실현할 수 있다.

콘덴서 형성 후의 배선공정에 관해서 다음에 설명한다. 공지인 테트라에톡시 실란(tetra ethyloxy silane)(TEOS)를 사용하는 플라즈마 CVD법에 의해, 층간절연막(1014)을 200㎚ 형성한다. 다음에, 드라이 에칭에 의해 전기적 접속구멍(1016)을 개구(開口)한다. 그리고, 이 접속구멍(1016)에 대하여, 공지인 수소환원의 블랑켓 텅스텐(blanket tungsten) CVD 법에 의해, 접속플러그를 매립하였다. 이때, 기판온도는 400℃, 압력은 0.5Torr이고, 육 플루오르화 텅스텐과 수소에 의해 약 30초의 퇴적을 행하였다. 공지인 상부전극구조, 즉 알루미늄, 질화티탄, 백금의 적층전극의 경우에는 이 CVD에 의해 절연내압의 열화가 일어나는 것은, 도 4와 같다. 텅스텐 접속플러그형성 후 평탄화공정을 거치고, 또 질화티탄과 알루미늄의 적층배선(1017)을 형성한다. 그리고, 이 적층배선(1017)을 덮도록 층간절연막(1018)을 형성하였다. 게다가 배선층을 마련하는 경우에도, 여기서 설명한 콘덴서형성 후의 배선공정을 적용하는 것이 가능하다. 또한, 배선공정 후의 수소열처리 400℃, 30분을 행한 경우에도, 종래 구조의 전극에서는 콘덴서의 내압열화가 현저했던 것에 비해, 본 발명에 의하면 적층상부전극의 형성 후의 특성을 유지하는 것이 가능하였다. 최종적인 콘덴서의 정전용량은 90fF/㎛²이고, 10^-8A/㎠으로 정의한 절연성의 임계전압은 1.2V였다. 또한, 도 9는 2개의 커패시터를 갖는 도면으로 하였지만, 3이상의 커패시터의 경우라도 상기와 마찬가지로 커패시터부를 덮도록 보호막을 형성하면 좋다.

또한, 도 10은 고강유전체로서 PZT를 사용한 불휘발동작모드를 가지는 DRAM의 예이다. BST-DRAM의 경우와 마찬가지로, 트랜지스터를 포함하는 소자층을 공지인 방법으로 형성한다. 다음에, 하부전극(1102)과 도전성플러그(1007)의 반응방지층(1101)으로 되는 질화티탄을 반응성 스퍼터법에 의해 50㎚ 형성한다. 계속해서, 하부전극(1102)으로 되는 백금을 직류스퍼터법에 의해 150㎚ 형성하였다. 다음에, PZT를 50㎚ 형성하였다. PZT의 형성에는, 스퍼터법, 졸겔(sol-gel)법, 반응성증착법, CVD법을 적용할 수 있다. 예컨대, CVD법으로서는 납, 지르코늄, 티탄의 알콜레이트 또는 복합체(complex)를 사용하여, 산소 중에서 열분해하는 방법이 바람직하다. 또 바람직하게는, 납 디피바로일메타네이트(Pb(DPM)₂), 지르코늄 디피바로일메타네이트(Zr(DPM)₄), 티탄 이소프로폭사이드(Ti(i-OC₃H₇)₄)를 사용하는 방법이 유효하다. 이들 원료를 보온용기에 수납하고, Pb(DPM)₂에 관하여는 100℃ ∼ 150℃, Zr(DPM)₄에 관하여는 150℃ ∼ 200℃, Ti(i-OC₃H₇)₄에 관하여는 30℃ ∼ 60℃로 가열하여 적당한 증기압을 갖게 하여, 아르곤 버블링으로 반응로에 원료를 수송한다. 동시에 반응로에 공급하는 산소와 동시에, 500℃ ∼ 700℃로 가열한 기판상에서 원료를 열분해, 산화시켰다. 이 PZT막의 막두께는, 40㎚로 하였다.

다음에, 쇼트키 배리어층(1104)으로 되는 백금을 직류스퍼터법으로 50㎚, 수소확산배리어층(1105)으로 되는 텅스텐을 직류스퍼터법으로 100㎚ 형성 후, 공지인 포토리소그래피기술에 의해, 콘덴서 영역의 패턴을 형성후 드라이 에칭에 의해 콘덴서를 각 비트마다 분할한다. 다음에, 공지의 테트라 에톡시 실란(TEOS)의 오존 분위기 열분해에 의하여 커패시터 보호막(1107)을 형성, 에치백하고, 게다가 공지의 포토리소그래피기술에 의해, 콘덴서에 대한 전기적 접속구멍을 개구하였다. 이 상부에, 전기적 접속구멍을 매립하면서 스퍼터법에 의해 수소확산방지층(1106)으로서 텅스텐을 형성하고, 반응방지층으로, 질화티탄을 반응성 스퍼터법으로 50㎚, 최후에 흡착방지층(1013)으로서 은을 50㎚ 스퍼터법으로 형성하였다. 이들 프로세스에 의해, 소자층의 위에 본 발명의 콘덴서를 형성하였다.

콘덴서형성 후의 배선공정에 대해서는, BST-DRAM과 동일하지만, 텅스텐접속플러그(1016)의 형성시, 종래의 알루미늄/티탄/백금적층구조의 경우에는, 쇼트키 장벽층(1104)과 PZT(1103)의 계면에서 박리가 다발(多發)하여, 실용으로 되지 않았던 것에 비해, 본 발명의 구조를 사용한 경우에는 박리가 일어나지 않고, 잔류 분극의 열화도 억제되었다. 최종적인 잔류분극은, 전원전압 3V동작시에서 10μC/㎠며, 비잔류분극성분은 20μC/㎠이었다.

(실시예 5)

본 발명의 바람직한 실시예를 도 11을 기초로 설명한다.

도 11은 본 발명을 DRAM에 적용한 예이다. 실리콘기판(1)상에, 반도체능동소자로서 메모리셀 트랜지스터(2), 주변 트랜지스터(3)가 형성되어 있다. 여기서 메모리셀 트랜지스터(2)는 하부전극(8), 고강유전체(9), 상부전극(10)으로 이루어지는 정보기억용 콘덴서의 밑에 형성된 반도체 능동소자이고, 주변 트랜지스터(3)는 콘덴서영역과는 따로 형성된 반도체 능동소자이다.

콘덴서층과 트랜지스터층과의 사이에는, 양자를 전기적으로 절연하는 층간절 연층(4)이 있고, 콘덴서층과 트랜지스터층은 플러그로 전기적으로 접속되어 있다. 이 플러그는, 제1 플러그(5)와 제2 플러그(6)의 2층으로 이루어지고, 제2 플러그(6)는 수소확산의 정도가 제1 플러그(5)보다도 작은 도전성 산화물로 형성되어 있다. 또한, 층간절연층(4)과 콘덴서층과의 사이에는 층간절연층(4)보다도 수소확산의 정도가 작은 절연물로 이루어지는 수소확산배리어층(7)이 배치되어 있다. 콘덴서층의 상부전극(10)의 최상부에는 수소흡착저지층(11)이 마련되어 있다. 또한, 상부의 배선층(14)과의 사이의 층간절연층(12), 접속플러그(13)를 가지는 형상으로 되어 있다.

종래의 DRAM의 구조를 도 12에 나타낸다. 이 DRAM과의 차이는, 본 발명의 DRAM(도 11)이 수소흡착저지층(11), 도전성 산화물로 이루어지는 제2 플러그(6)와 절연물로 이루어지는 수소확산배리어층(7)에 의해, 콘덴서가 수소에 의한 환원으로부터 보호되고 있는 점이다.

다음에 본 발명의 효과에 관해서 설명한다. 도 12에 나타낸 구조중, 콘덴서는 수소에 의한 손상에 대단히 민감하다. 예컨대, 350℃로 10분정도의 수소열처리를 가하면, 유전율, 내압과 함께 격감한다. 이것에 대하여 상부전극의 위에 도 11에 나타낸 것과 같은 수소흡착저지층을 마련하면, 이들의 열화는 억제되었다(도 13). 하지만 한편으로 수소흡착저지층을 마련함에 따라, 도 14에 도시한 바와 같이, 트랜지스터의 게이트부분의 계면준위는 수소열처리에 의해서도 충분한 회복이 나타나지 않는다는 결과가 되었다. 이것은, 트랜지스터의 게이트부분에 활성인 수소가 도달하기 어렵게 된 것에 의한 것이다. 특히 주변트랜지스터에서는 트 랜지스터의 이득(gain)을 감소시켜 버리기 때문에, 당초 설계의 ON 전류를 확보할 수 없고, 기억장치로서의 액세스시간이 길게 되어 버린다는 과제가 발생하였다.

이것에 대하여 본 발명의 DRAM의 콘덴서에서는, 상부전극의 최상부의 수소흡착저지층(11)은, 비교적 트랜지스터의 이득에 대한 요구가 작은 메모리셀 트랜지스터만을 덮도록 마련되어 있다. 또한, 콘덴서의 하부에 배치된 제2 플러그(6)와 수소확산배리어층(7)의 작용에 의해, 가로방향에서 확산하여 온 수소에 의한 콘덴서의 열화가 억제되고 있다. 이 결과, 도 15에 도시한 바와 같이 충분한 수소열처리를 가하기 때문에 메모리셀 트랜지스터, 주변 트랜지스터의 양쪽에서, 계면준위밀도를 줄일 수 있었다. 도 15에 있어서, 곡선 ; 수소흡착저지층 존재는, 메모리셀 트랜지스터 및 주변트랜지스터의 양쪽의 위에 수소흡착저지층을 마련한 경우를 나타내고, 곡선 ; 메모리셀 트랜지스터 및 곡선 ; 주변트랜지스터는 메모리셀 트랜지스터의 위에만 수소흡착저지층을 배치한 경우의 각각의 트랜지스터의 실효계면준위밀도를 나타낸다.

또한, 열처리시간을 30분으로 했을 때의 콘덴서내압의 변화를, 콘덴서하부에 마련한 제2 플러그(6) 및 수소확산저지층(7)의 유무로 비교한 것이 도 16이다. 종래 기술은, 횡방향에서의 확산으로 콘덴서의 내압열화가 발생하고 있어, 트랜지스터의 특성회복과 콘덴서의 특성유지가 트레이드 오프(trade-off)로 되어 있는 것을 알 수 있다. 한편 본 발명에 의하면, 내압열화가 메모리적용 가능한 범위내로 억제되고, 이 트레이드 오프를 회피할 수 있는 것을 알았다.

(실시예 6)

다음에, 보다 구체적으로 반도체장치의 제조방법을 나타낸다.

우선, 도 17에 도시한 바와 같이 실리콘기판(1) 상에 공지의 방법으로 메모리셀 트랜지스터(2) 및 주변트랜지스터(3)를 형성한다. 다음에, 트랜지스터간 배선을 포함하는 층간절연층(4)을 형성한 후에, 콘덴서 하부의 수소확산배리어층(7)을 형성했다. 이 재료로서는, 층간절연층으로서 통상 사용되는 SiO₂를 주성분으로 하는 절연막과 비교하여 수소의 확산이 억제되는 재료, 바람직하게는 알루미늄 산화물을 사용할 수 있다. 다른 재료로는 세륨(Cerium)산화물을 들 수 있다. 또한, 이들을 함유하는 SiO₂ 산화물로서도 좋다. 이 수소확산저지층은, 막형성후에 주변 트랜지스터부분을 제거하여 놓는다(도 18).

다음에 콘덴서와 메모리셀 트랜지스터의 전기접속을 행하는 플러그용의 콘택트홀(contact hole)을 드라이 에칭에 의해 형성한다. 또한, 주변트랜지스터부분에도 필요에 따라서 이 콘택트홀을 형성하지만, 이것은 도 11에서의 접속플러그(13)의 콘택트홀의 가공이 곤란함에 따라서 취사선택되는 것이고, 본 발명의 본질과는 관련이 없다. 다음에 이들 콘택트홀에 대하여, 플러그의 매립 프로세스를 행한다. 이것은 우선 스텝 커버리지(step coverage)에 우수한 CVD법에 의해, 바람직하게는 질화티탄 또는 폴리실리콘 층을 형성한 후에, 에치백에 의해서 우선 제1 플러그(5)를 형성한다. 다음에, 도전성의 수소확산저지층인 제2 플러그(6)를 전면(全面)에 형성한다. 여기서는 이리듐 산화물로 하였다. 다른 바람직한 예로서는, 루테늄 산화물, 오스뮴 산화물, 백금 산화물 또는 이들의 혼합 물을 들 수 있다(도 19).

전면(全面)에 형성된 수소확산배리어층은, 에치백 또는 화학기계연마법에 의해 플러그부분만을 남기고 제거하였다. 다음에, 하부전극(8)을 형성하였다. 여기서의 하부전극재료는 백금으로 하였지만, 이외에 루테늄, 이리듐, 오스뮴, 레늄 및 이들 재료의 산화물로부터 선택된 재료를 주성분으로 하는 도전성의 재료가 바람직하다. 이들 재료를 스퍼터법으로 150㎚ 퇴적 후, 드라이 에칭법에 의해, 각 메모리요소마다 분할하여, 하부전극구조를 얻었다(도 20).

다음에, 고강유전체(9)로서 BST를 CVD법에 의해 두께 30㎚ 퇴적하였다. BST는, 바륨 디피바로일메타네이트(Ba(DPM)₂), 스트론튬 디피바로일메타네이트(Sr(DPM)₃), 이소프로폭시티탄(Ti(i-OC₃H₇)₄)을 버블링에 의해 반응실내로 도입하고, 산화성 분위기중에서 열분해에 의해 형성하였다. 또한, CVD 원료로서는 상기의 외에 공지의 복합체나 알콕시드(alkoxide)도 사용된다. 또한, 원료도입에는 액체원료의 정량과 기화기를 사용하는 방식도 사용된다. 분해의 방식으로서는, 열분해 외에 플라즈마 어씨스트(plasma assist)도 사용된다. 또한, BST막 형성후 필요에 따라서, 산소 중 또는 질소 중에서의 열처리를 행하였다.

다음에, 상부전극(10)으로서, CVD법에 의해 Ru를 두께 100㎚ 형성하였다. 상부전극의 재료로서는, 하부전극에 사용된 재료, 즉 백금, 이리듐, 오스뮴, 레늄 및 이들 재료의 산화물로부터 선택된 재료를 주성분으로 하는 도전성의 재료가 바람직하다. 여기서는, 루테노신(ruthenocene)을 원료로 하는 산소분위기 중에서의 열분해 CVD에 의해, 상부전극으로 되는 루테늄박막을 형성하였다. 상부전극 형성 후, 필요에 따라서 산소중 또는 질소중에서의 열처리를 행하였다.

이 상부전극/BST적층막을, 우선 메모리셀 부분을 남기도록 드라이 에칭법에 의해 가공하고, 다음에 흡착저지층(11)을 CVD법에 의해 형성하였다. 이 재료는, 수소흡착해리성이 작은 재료로서 알루미늄을 사용했다. 흡착해리저지층(11)은, 상부전극(10), 하부전극(8) 보다도 수소흡착해리성이 작은 재료라면 된다. 이 예 로서는 금, 은, 알루미늄, 실리콘, 은, 아연, 카드뮴, 인듐, 게르마늄, 주석, 납, 비스무트가 있고, 특히 알루미늄, 실리콘, 납이 바람직하였다. 이 막은 드라이에칭법에 의해, 메모리셀 트랜지스터 부분을 남기고 제거하여, 도 21에 나타내는 구조로 하였다.

다음에, CVD법에 의해서 층간절연막(12)을 형성하였다. 흡착저지층(11), 수소확산배리어층(7), 제2 플러그(6)의 작용에 의해, 여기서의 CVD는 공지의 플라즈마 CVD법이나 열CVD법이 사용되는 것은 먼저 설명한 대로이다. 흡착저지층(11)을 갖지 않을 경우에는, 이 시점에서 콘덴서의 용량저하, 내압열화, 전극박리가 발생하여, 메모리를 제작 할 수는 없었다. 이 층간절연막(12)에 대하여, 배선층(14) 및 이것과 트랜지스터의 전기적 접속을 하는 접속플러그(13)를 형성하여, 도 21에 나타낸 구조로 하였다. 특히 본 발명의 효과로서, 접속플러그(13)를 실란계 가스와 육 플루오르화 텅스텐에 의한 선택 CVD법으로 형성할 수 있는 것을 들 수 있다. 도 21의 상태에서 수소어닐을 행하고, 메모리셀 트랜지스터(2) 및 주변트랜지스터(3)의 특성의 수복(修復)을 행하였다. 조건은, 3% 수소분위기중 400℃ 30분으로 하였다. 여기서도 종래의 구조에서는, 도 13 ∼ 도 15에서 들었던 바와 같은 열화가 일어나고, 메모리동작을 할 수 없는 것은 먼저 설명한 바와 같다.

또한, 고강유전체 재료의 예로서 BST를 들었지만, 티탄산 스트론튬(SrTiO₃)이라도 거의 같은 효과가 얻어졌다. 또한, 이외에도 바륨, 납, 스트론튬, 비스무트에서 선택된 원소를 주성분으로 한 산화물 고강유전체 재료가 유효하였다. 특히 PZT, 티탄산납(PbTiO₃), 티탄산 지르코늄산 바륨납((Ba, Pb)(Zr, Ti)0₃), 니오브산바륨납((Ba, Pb)Nb₂0₆), 티탄산 스트론튬 비스무트(SrBi₂Ta₂0 ₉), 티탄산 비스무트(Bi₄Ti₃0₁₂)를 사용한 때는, 불휘발 기능을 부여한 메모리를 구성할 수 있었다.

BST를 사용한 경우가 최종적인 콘덴서용량은 6. 5㎌/㎠(전원전압 2.2V 동작시)이고, 평균절연내압은 3V이었다.

본원 발명은, 축적용량부를 갖는 메모리장치, 예컨대 다이나믹 랜덤 억세스 메모리 등에도 사용된다.

Claims (43)

1. 삭제
2. 삭제
3. 삭제
4. 삭제
5. 능동소자;

   개구를 갖는 상기 능동소자상에 형성된 절연막;

   상기 개구내에 형성되고, 상기 능동소자에 전기적으로 접속된 플러그;

   상기 플러그에 전기적으로 접속된 하부 전극, 상부 전극, 상기 하부 전극과 상기 상부 전극과의 사이에 형성된 고강유전체막을 가지는 커패시터;

   알루미늄 산화물로 이루어지며, 상기 하부 전극과 상기 상부 전극으로 덮이지 않는 표면과 접촉하여 형성된 수소확산 방지층을 포함하는 반도체장치.
6. 삭제
7. 삭제
8. 삭제
9. 삭제
10. 삭제
11. 삭제
12. 삭제
13. 삭제
14. 삭제
15. 삭제
16. 삭제
17. 삭제
18. 삭제
19. 삭제
20. 삭제
21. 삭제
22. 삭제
23. 삭제
24. 삭제
25. 삭제
26. 삭제
27. 삭제
28. 삭제
29. 삭제
30. 삭제
31. 삭제
32. 삭제
33. 삭제
34. 삭제
35. 삭제
36. 삭제
37. 삭제
38. 삭제
39. 삭제
40. 삭제
41. 삭제
42. 삭제
43. 제 5 항에 있어서,

    알루미늄으로 이루어지며, 상기 상부 전극상에 형성된 수소흡착 저지층을 추가로 포함하는 반도체장치.

Images