KR100387264B1 - 반도체 소자의 캐패시터 제조 방법 - Google Patents

반도체 소자의 캐패시터 제조 방법 Download PDF

Info

Publication number
KR100387264B1
KR100387264B1 KR10-2000-0085137A KR20000085137A KR100387264B1 KR 100387264 B1 KR100387264 B1 KR 100387264B1 KR 20000085137 A KR20000085137 A KR 20000085137A KR 100387264 B1 KR100387264 B1 KR 100387264B1
Authority
KR
South Korea
Prior art keywords
film
oxygen
reactor
capacitor
gas
Prior art date
Application number
KR10-2000-0085137A
Other languages
English (en)
Other versions
KR20020055884A (ko
Inventor
김경민
이종민
임찬
송한상
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR10-2000-0085137A priority Critical patent/KR100387264B1/ko
Priority to US09/894,920 priority patent/US6559000B2/en
Priority to JP2001198608A priority patent/JP4642280B2/ja
Publication of KR20020055884A publication Critical patent/KR20020055884A/ko
Application granted granted Critical
Publication of KR100387264B1 publication Critical patent/KR100387264B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/06—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of metallic material
    • C23C16/18—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of metallic material from metallo-organic compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02183—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing tantalum, e.g. Ta2O5
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
    • H01L21/0234—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour treatment by exposure to a plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Power Engineering (AREA)
  • Metallurgy (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Organic Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Memories (AREA)
  • Chemical Vapour Deposition (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

본 발명은 반도체 소자의 캐패시터 제조 방법에 관한 것으로, Ta2O5막을 유전체막으로 사용하는 캐패시터의 하부 전극으로 Ru의 원료 물질과 산소 및 NH3를 유입시켜 Ru막을 형성함으로써 산소를 환원시키거나, 후속 공정으로 NH3플라즈마 처리를 실시하여 Ru막의 표면에 존재하는 산소를 제거함으로써 Ta2O5막을 증착한 후 실시하는 열처리 공정에서 Ru막에 존재하는 산소에 의해 확산 방지막이 산화되는 것을 방지하여 소자의 신뢰성을 향상시킬 수 있는 반도체 소자의 캐패시터 제조 방법이 제시된다.

Description

반도체 소자의 캐패시터 제조 방법{Method for manufacturing a capacitor in a semiconductor device}
본 발명은 반도체 소자의 캐패시터 제조 방법에 관한 것으로, 특히 Ta2O5막을 유전체막으로 사용하는 캐패시터의 하부 전극으로 Ru막을 Ru의 원료 물질과 산소 및 NH3를 유입시켜 형성함으로써 산소를 환원시키거나, 후속 공정으로 NH3플라즈마 처리를 실시하여 Ru막의 표면에 존재하는 산소를 제거함으로써 Ta2O5막을 증착한 후 실시하는 열처리 공정에서 Ru막에 존재하는 산소에 의해 확산 방지막이 산화되는 것을 방지하여 소자의 신뢰성을 향상시킬 수 있는 반도체 소자의 캐패시터 제조 방법에 관한 것이다.
소자의 집적도가 증가함에 따라 Ta2O5막을 유전체막으로 사용하는 캐패시터의 정전 용량을 확보하기 위해서는 Ta2O5막의 두께를 낮추어야 한다. 그러나, 이는 누설 전류를 증가시키는 원인이 된다. 이러한 문제를 해결하기 위해서 캐패시터의 하부 전극을 금속으로 형성함으로써 유전체막의 두께를 낮추어 정전 용량을 확보하는데, 이러한 하부 전극의 막질에 따라 누설 전류 특성도 개선시킬 수 있다.
하부 전극으로 많이 사용되는 Ru막은 트리(2,4-옥타네디오나토)루세늄 (Tri(2,4-octanedionato)ruthenium)을 원료 물질로 이용하여 LPCVD 방법으로 증착한다. 이때, 반응 가스로 산소를 이용하는데, 산소 가스가 원료 물질인 트리(2,4-옥타네디오나토) 루세늄의 분자 구조를 깨트려서 Ru 증착을 용이하게 하는 역할을 한다. 그러나, 반응 가스로 산소를 이용하면 Ru막내에 산소가 존재하게 되어 Ta2O5막을 증착한 후 열처리 공정을 거치면서 하부에 형성된 확산 방지막인 TiN막을 산화시켜 이중 캐패시터를 형성하거나 필름 리프팅(film lifting) 현상을 발생시킬 수 있다.
본 발명의 목적은 하부 전극으로 Ru막을 형성할 때 Ru막을 형성하기 위한 반응 가스인 산소를 환원시킴으로써 하부의 확산 방지막이 산화되는 것을 방지할 수 있는 반도체 소자의 캐패시터 제조 방법을 제공하는데 있다.
본 발명의 제 1 실시 예에서는 Ru의 원료 물질과 산소 및 NH3를 유입시켜 Ru막내에 산소에 의해 원료 물질을 분해시키고, NH3에 의해 산소를 환원시켜 Ru막내에 산소가 존재하지 않도록 한다.
또한, 본 발명의 제 2 실시 예에서는 Ru의 원료 물질과 산소를 유입시켜 Ru막을 소정의 두께로 증착한 후 NH3플라즈마 처리를 실시하여 Ru막내의 산소를 제거하는 과정을 원하는 두께로 될 때까지 실시한다.
그리고, 본 발명의 제 3 실시 예에서는 Ru 원료 물질과 산소 및 NH3가스를 유입시켜 산소에 의해 원료 물질을 분해시키고, NH3에 의해 산소를 환원시켜 Ru막을 소정의 두께로 증착한 후 NH3플라즈마 처리를 실시하여 Ru막내에 존재하는 산소를 제거하는 과정을 원하는 두께가 될 때까지 실시한다.
도 1(a) 내지 도 1(c)는 본 발명의 제 1 실시 예에 따른 반도체 소자의 캐패시터 제조 방법을 설명하기 위해 순서적으로 도시한 소자의 단면도.
도 2(a) 내지 도 2(d)는 본 발명의 제 2 실시 예에 따른 반도체 소자의 캐패시터 제조 방법을 설명하기 위해 순서적으로 도시한 소자의 단면도.
도 3(a) 내지 도 3(d)는 본 발명의 제 3 실시 예에 따른 반도체 소자의 캐패시터 제조 방법을 설명하기 위해 순서적으로 도시한 소자의 단면도.
도 4는 종래의 방법으로 형성된 Ru막에 포함된 산소의 양을 나타낸 AES 그래프.
도 5는 본 발명의 제 1 실시 예에 따라 형성된 Ru막에 포함된 산소의 양을 나타낸 AES 그래프.
도 6은 본 발명의 제 2 실시 예에 따라 형성된 Ru막에 포함된 산소의 양을 나타낸 AES 그래프.
도 7은 본 발명의 제 3 실시 예에 따라 형성된 Ru막에 포함된 산소의 양을나타낸 AES 그래프.
<도면의 주요 부분에 대한 부호의 설명>
11, 21 및 31 : 반도체 기판 12, 22 및 32 : 층간 절연막
13, 23 및 33 : 콘택 플러그 14, 24 및 34 : 오믹 콘택층
15, 25 및 35 : 확산 방지막 16, 26 및 36 : 산화막
17, 27 및 37 : Ru막 18, 28 및 38 : Ta2O5막
19, 29 및 39 : 상부 전극
본 발명의 제 1 실시 예는 소정의 구조가 형성된 반도체 기판을 반응로에 장착한 후 상기 반응로를 소정의 온도와 압력으로 유지시키는 단계와, 상기 반응로에 Ru 원료 물질, 산소 및 NH3가스를 유입시켜 상기 반도체 기판 상부에 Ru막을 형성하는 단계와, 상기 Ru막을 패터닝하여 하부 전극을 형성한 후 전체 구조 상부에 유전체막 및 상부 전극을 형성하는 단계를 포함하여 이루어진 것을 특징으로 한다.
또한, 본 발명의 제 2 실시 예는 소정의 구조가 형성된 반도체 기판을 반응로에 장착한 후 상기 반응로를 소정의 온도와 압력으로 유지시키는 단계와, 상기 반응로에 Ru의 원료 물질 및 산소를 유입시켜 상기 반도체 기판 상부에 Ru막을 형성한 후 상기 Ru막에 NH3플라즈마 처리를 실시하는 단계와, 상기 Ru막을 패터닝하여 하부 전극을 형성한 후 전체 구조 상부에 유전체막 및 상부 전극을 형성하는 단계를 포함하여 이루어진 것을 특징으로 한다.
그리고, 본 발명의 제 3 실시 예는 소정의 구조가 형성된 반도체 기판을 반응로에 장착한 후 상기 반응로를 소정의 온도 및 압력으로 유지하는 단계와, 상기 반응로에 Ru 원료 물질, 산소 및 NH3가스를 유입시켜 Ru막을 형성한 후 상기 Ru막에 NH3플라즈마 처리를 실시하는 단계와, 상기 Ru막을 패터닝하여 하부 전극을 형성한 후 전체 구조 상부에 유전체막 및 상부 전극을 형성하는 단계를 포함하여 이루어진 것을 특징으로 한다.
이하, 첨부된 도면을 참조하여 본 발명을 상세히 설명하기로 한다.
도 1(a) 내지 도 1(c)는 본 발명의 제 1 실시 예에 따른 반도체 소자의 캐패시터 제조 방법을 설명하기 위해 순서적으로 도시한 소자의 단면도이다.
도 1(a)를 참조하면, 소정의 구조가 형성된 반도체 기판(11) 상부에 층간 절연막(12)을 형성한 후 층간 절연막(12)의 소정 영역을 식각하여 반도체 기판(11)의 소정 영역을 노출시키는 콘택홀을 형성한다. 콘택홀에 콘택 플러그(13), 오믹 콘택층(14) 및 확산 방지막(15)을 순차적으로 적층하여 매립시킨다. 일반적으로 콘택플러그(13)로는 폴리실리콘막이 사용되고, 오믹 콘택층(14)으로는 Ti막이 사용되며, 확산 방지막(15)으로는 TiN막이 사용된다. 전체 구조 상부에 산화막(16)을 형성한 후 콘택홀이 노출되도록 패터닝한다.
도 1(b)를 참조하면, 웨이퍼를 챔버에 장착한 후 250∼350℃ 정도의 온도와 0.1∼10Torr 정도의 압력으로 유지시킨다. 챔버내에 Ru의 원료 물질인 기상 상태의 트리(2,4-옥타네디오나토)루세늄 또는 비스(에틸시클로펜타디에닐)루세늄과 산소, 그리고 NH3가스를 유입시켜 Ru막(17)을 100∼500Å의 두께로 증착한다. 이때, 산소는 원료 물질을 분해시키기 위한 반응 가스로 10∼100sccm의 양으로 유입시키고, NH3가스는 산소를 환원시키기 위한 것으로 100∼2000sccm의 양으로 유입시킨다.
도 1(c)를 참조하면, 산화막(16) 상부에 형성된 Ru막(17)을 제거한 후 산화막을 제거하여 실린더형 하부 전극을 형성한다. 하부 전극을 포함한 전체 구조 상부에 Ta2O5막(18)을 형성한다. Ta2O5막(18)은 웨이퍼가 장착된 챔버의 온도를 300∼450℃로 유지하고, 압력을 0.1∼2Torr로 유지한 상태에서 원료 물질인 탄탈륨 에칠레이트(Ta(OC2H5)5)를 기상 상태로 유입시키고, 10∼1000sccm의 산소를 유입시켜 형성한다. 탄탈륨 에칠레이트는 170∼190℃를 유지하는 기화기에서 기상 상태로 만든다. Ta2O5막(18)에 존재하는 탄소를 제거하기 위해 N2O 플라즈마, O2플라즈마 또는 N2와 O2의 혼합 플라즈마 처리를 실시한다. 또한, Ta2O5막(18)을 결정화하기 위해 500∼700℃의 온도에서 1분∼5분 동안 급속 열처리 공정을 실시한다. 그리고, 전체구조 상부에 TiN막 또는 Ru막을 증착하여 상부 전극(19)을 형성한다. 상부 전극(19)로 사용되는 Ru막을 증착하기 위해서는 하부 전극으로 사용되는 Ru막의 형성 방법과 동일한 방법으로 형성하거나, 일반적인 방법으로 형성한다.
도 2(a) 내지 도 2(d)는 본 발명의 제 2 실시 예에 따른 반도체 소자의 캐패시터 제조 방법을 설명하기 위해 순서적으로 도시한 소자의 단면도이다.
도 2(a)를 참조하면, 소정의 구조가 형성된 반도체 기판(21) 상부에 층간 절연막(22)을 형성한 후 층간 절연막(22)의 소정 영역을 식각하여 반도체 기판(21)의 소정 영역을 노출시키는 콘택홀을 형성한다. 콘택홀에 콘택 플러그(23), 오믹 콘택층(24) 및 확산 방지막(25)을 순차적으로 적층하여 매립시킨다. 일반적으로 콘택 플러그(23)로는 폴리실리콘막이 사용되고, 오믹 콘택층(24)으로는 Ti막이 사용되며, 확산 방지막(25)으로는 TiN막이 사용된다. 전체 구조 상부에 산화막(26)을 형성한 후 콘택홀이 노출되도록 패터닝한다.
도 2(b)를 참조하면, 웨이퍼를 챔버에 장착한 후 250∼350℃ 정도의 온도와 0.1∼10Torr 정도의 압력으로 유지시킨다. 챔버내에 Ru의 원료 물질인 기상 상태의 트리(2,4-옥타네디오나토)루세늄 또는 비스(에틸시클로펜타디에닐)루세늄과 산소를 유입시켜 Ru막(27)을 100∼500Å의 두께로 증착한다. 이때, 산소는 원료 물질을 분해시키기 위한 반응 가스로 50∼800sccm의 양으로 유입시킨다.
도 2(c)를 참조하면, Ru의 원료 물질과 산소의 유입을 중지시킨 상태에서 Ru막(27)에 NH3플라즈마 처리를 실시하여 Ru막(27)의 표면에 존재하는 산소를 제거한다. 이때, NH3플라즈마 처리는 RF 전력을 30∼500W로 인가하고, NH3가스는 10∼1000sccm 정도의 양으로 유입하여 1분∼5분동안 실시한다. 상기와 같은 Ru막(27)의 증착 및 플라즈마 처리를 반복하여 원하는 두께로 Ru막(27)을 형성한다.
도 2(d)를 참조하면, 산화막(26) 상부에 형성된 Ru막(27)을 제거한 후 산화막을 제거하여 실린더형 하부 전극을 형성한다. 하부 전극을 포함한 전체 구조 상부에 Ta2O5막(28)을 형성한다. Ta2O5막(28)은 웨이퍼가 장착된 챔버의 온도를 300∼450℃로 유지하고, 압력을 0.1∼2Torr로 유지한 상태에서 원료 물질인 탄탈륨 에칠레이트(Ta(OC2H5)5)를 기상 상태로 유입시키고, 10∼1000sccm의 산소를 유입시켜 형성한다. 탄탈륨 에칠레이트는 170∼190℃를 유지하는 기화기에서 기상 상태로 만든다. Ta2O5막(28)에 존재하는 탄소를 제거하기 위해 300∼500℃ 정도의 온도에서 N2O 플라즈마 또는 UV/O3처리를 실시한다. 또한, Ta2O5막(28)을 결정화하기 위해 500∼650℃의 온도에서 N2가스와 O2가스를 이용하여 급속 열처리 공정을 실시한다. 그리고, 전체 구조 상부에 TiN막 또는 Ru막을 증착하여 상부 전극(29)을 형성한다. 상부 전극(29)로 사용되는 Ru막을 증착하기 위해서는 하부 전극으로 사용되는 Ru막의 형성 방법과 동일한 방법으로 형성하거나, 일반적인 방법으로 형성한다.
도 3(a) 내지 도 3(d)는 본 발명의 제 3 실시 예에 따른 반도체 소자의 캐패시터 제조 방법을 설명하기 위해 순서적으로 도시한 소자의 단면도이다.
도 3(a)를 참조하면, 소정의 구조가 형성된 반도체 기판(31) 상부에 층간 절연막(32)을 형성한 후 층간 절연막(32)의 소정 영역을 식각하여 반도체 기판(31)의 소정 영역을 노출시키는 콘택홀을 형성한다. 콘택홀에 콘택 플러그(33), 오믹 콘택층(34) 및 확산 방지막(35)을 순차적으로 적층하여 매립시킨다. 콘택 플러그(33)로는 일반적으로 폴리실리콘막이 사용되고, 오믹 콘택층(34)으로는 Ti막이 사용되며, 확산 방지막(35)으로는 TiN막이 사용된다. 전체 구조 상부에 산화막(36)을 형성한 후 콘택홀이 노출되도록 패터닝한다.
도 3(b)를 참조하면, 웨이퍼를 챔버에 장착한 후 250∼350℃ 정도의 온도와 0.1∼10Torr 정도의 압력으로 유지시킨다. 챔버내에 Ru의 원료 물질인 기상 상태의 트리(2,4-옥타네디오나토)루세늄 또는 비스(에틸시클로펜타디에닐)루세늄과 산소, 그리고 NH3가스를 유입시켜 Ru막(37)을 증착한다. 이때, 산소는 원료 물질을 분해시키기 위한 반응 가스로 10∼100sccm의 양으로 유입시키고, NH3가스는 산소를 환원시키기 위한 것으로 100∼2000sccm의 양으로 유입시킨다.
도 3(c)를 참조하면, Ru의 원료 물질과 산소의 유입을 중지시킨 상태에서 Ru막(37)에 NH3플라즈마 처리를 실시하여 Ru막(37)의 표면에 존재하는 산소를 제거한다. 이때, NH3플라즈마 처리는 RF 전력을 30∼500W로 인가하고, NH3가스는 10∼1000sccm 정도의 양으로 주입하여 1분∼5분동안 실시한다. 상기와 같은 Ru막의증착 및 플라즈마 처리를 반복하여 원하는 두께로 Ru막(37)을 형성한다.
도 3(d)를 참조하면, 산화막(36) 상부에 형성된 Ru막(37)을 제거한 후 산화막을 제거하여 실린더형 하부 전극을 형성한다. 하부 전극을 포함한 전체 구조 상부에 Ta2O5막(38)을 형성한다. Ta2O5막(38)은 웨이퍼가 장착된 챔버의 온도를 300∼450℃로 유지하고, 압력을 0.1∼2Torr로 유지한 상태에서 원료 물질인 탄탈륨 에칠레이트(Ta(OC2H5)5)를 기상 상태로 유입시키고, 10∼1000sccm의 산소를 유입시켜 형성한다. 탄탈륨 에칠레이트는 170∼190℃를 유지하는 기화기에서 기상 상태로 만든다. Ta2O5막(38)에 존재하는 탄소를 제거하기 위해 300∼500℃ 정도의 온도에서 N2O 플라즈마 또는 UV/O3처리를 실시한다. 또한, Ta2O5막(38)을 결정화하기 위해 500∼650℃의 온도에서 N2가스와 O2가스를 이용하여 급속 열처리 공정을 실시한다. 그리고, 전체 구조 상부에 TiN막 또는 Ru막을 증착하여 상부 전극(39)을 형성한다. 상부 전극(39)로 사용되는 Ru막을 증착하기 위해서는 하부 전극으로 사용되는 Ru막의 형성 방법과 동일한 방법으로 형성하거나, 일반적인 방법으로 형성한다.
도 4는 종래의 방법으로 형성된 Ru막에 포함된 산소의 양을 나타낸 AES 그래프로서, 반응 가스로 산소와 아르곤을 유입시켰을 경우 스퍼터 시간에 따른 원자 분포를 나타낸다. 여기서, A는 Ru, B는 Ru에 포함된 산소, C는 실리콘, D는 실리콘에 포함된 산소이다.
도 5는 본 발명의 제 1 실시 예에 따라 형성된 Ru막에 포함된 산소의 양을 나타낸 AES 그래프로서, 반응 가스인 산소와 산소를 환원시키기 위한 NH3가스를 유입시켜 Ru막을 증착하였을 경우 스퍼터 시간에 따른 원자 분포를 나타낸다. 여기서, 1은 Ru, 2는 실리콘, 3은 Ru에 포함된 산소, 4는 Ru에 포함된 질소이다.
도 6은 본 발명의 제 2 실시 예에 따라 형성된 Ru막에 포함된 산소의 양을 나타낸 AES 그래프로서, 산소를 반응 가스로 Ru를 일부 증착한 후 NH3플라즈마 처리를 실시하여 Ru내에 포함된 산소를 제거하는 과정을 반복하여 Ru막을 증착하였을 경우 스퍼터 시간에 따른 원자 분포를 나타낸다. 여기서, 10은 Ru, 20은 실리콘, 30은 Ru에 포함된 산소, 40은 Ru에 포함된 질소이다.
도 7은 본 발명의 제 3 실시 예에 따라 형성된 Ru막에 포함된 산소의 양을 나타낸 AES 그래프로서, 반응 가스인 산소와 산소를 환원시키기 위한 NH3가스를 유입시켜 Ru막을 일부 증착한 후 NH3플라즈마 처리를 실시하여 Ru내에 포함된 산소를 제거하는 과정을 반복하여 Ru막을 증착하였을 경우 스퍼터 시간에 따른 원자 분포를 나타낸다. 여기서, 100은 Ru, 200은 실리콘, 300은 Ru에 포함된 산소, 400은 Ru에 포함된 질소이다.
상기 도 4와 도 5, 도 6 및 도 7을 각각 비교하면, 본 발명의 실시 예에 따른 방법에 의해 형성된 Ru막내에 산소가 거의 함유되지 않아 열처리 공정에서 확산 방지막을 산화시킬 가능성을 완전히 배제할 수 있다.
상술한 바와 같이 본 발명에 의하면 하부 전극으로 사용되는 Ru막내에 산소가 함유되지 않도록 함으로써 이후 열처리 공정에서 산소에 의한 확산 방지막의 산화를 방지할 수 있어 소자의 신뢰성을 향상시킬 수 있다.

Claims (32)

  1. 반도체 소자의 캐패시터 제조 방법에 있어서,
    소정의 구조가 형성된 반도체 기판을 반응로에 장착한 후 상기 반응로를 소정의 온도와 압력으로 유지시키는 단계와,
    상기 반응로에 Ru 원료 물질, 산소 및 NH3가스를 유입시켜 상기 산소에 의해 원료 물질을 분해시키고, NH3가스에 의해 산소를 환원시키는 작용으로 상기 상기 반도체 기판 상부에 산소가 존재하지 않는 Ru막을 형성하는 단계와,
    상기 Ru막을 패터닝하여 하부 전극을 형성한 후 전체 구조 상부에 유전체막 및 상부 전극을 형성하는 단계를 포함하여 이루어진 것을 특징으로 하는 반도체 소자의 캐패시터 제조 방법.
  2. 제 1 항에 있어서, 상기 반응로는 250 내지 350℃의 온도와 0.1 내지 10Torr의 압력으로 유지시키는 것을 특징으로 하는 반도체 소자의 캐패시터 제조 방법.
  3. 제 1 항에 있어서, 상기 Ru의 원료 물질은 기상 상태의 트리(2,4-옥타네디오나토)루세늄 또는 비스(에틸시클로펜타디에닐)루세늄을 포함하는 것을 특징으로 하는 반도체 소자의 캐패시터 제조 방법.
  4. 제 1 항에 있어서, 상기 산소는 10 내지 100sccm의 양으로 유입시키는 것을 특징으로 하는 반도체 소자의 캐패시터 제조 방법.
  5. 제 1 항에 있어서, 상기 NH3가스는 100 내지 2000sccm의 양으로 유입시키는 것을 특징으로 하는 반도체 소자의 캐패시터 제조 방법.
  6. 제 1 항에 있어서, 상기 유전체막은 Ta2O5막을 포함하는 것을 특징으로 하는 반도체 소자의 캐패시터 제조 방법.
  7. 제 6 항에 있어서, 상기 Ta2O5막은 상기 반도체 기판이 장착된 반응로의 온도를 300 내지 450℃로 유지하고, 압력을 0.1 내지 2Torr로 유지한 상태에서 탄탈륨 에칠레이트(Ta(OC2H5)5)를 기상 상태로 유입시키고, 10 내지 1000sccm의 산소를 유입시켜 형성하는 것을 특징으로 하는 반도체 소자의 캐패시터 제조 방법.
  8. 제 1 항에 있어서, 상기 유전체막을 형성한 후 플라즈마 처리를 실시하고 급속 열처리 공정을 실시하는 단계를 더 포함하는 것을 특징으로 하는 반도체 소자의 캐패시터 제조 방법.
  9. 제 8 항에 있어서, 상기 플라즈마는 N2O 플라즈마, O2플라즈마 또는 N2와 O2의 혼합 플라즈마중 어느 하나인 것을 특징으로 하는 반도체 소자의 캐패시터 제조 방법.
  10. 제 8 항에 있어서, 상기 급속 열처리 공정은 500 내지 700℃의 온도에서 1분 내지 5분 동안 실시하는 것을 특징으로 하는 반도체 소자의 캐패시터 제조 방법.
  11. 제 1 항에 있어서, 상기 상부 전극은 TiN막 또는 Ru막중 어느 하나로 형성하는 것을 특징으로 하는 반도체 소자의 캐패시터 제조 방법.
  12. 반도체 소자의 캐패시터 제조 방법에 있어서,
    소정의 구조가 형성된 반도체 기판을 반응로에 장착한 후 상기 반응로를 소정의 온도와 압력으로 유지시키는 단계와,
    상기 반응로에 Ru의 원료 물질 및 산소를 유입시켜 상기 반도체 기판 상부에 Ru막을 소정 두께로 형성한 후 상기 Ru막에 NH3플라즈마 처리를 실시하여 상기 Ru막내의 산소를 제거하는 과정을 반복하여 상기 Ru막을 원하는 두께로 형성하는 단계와,
    상기 Ru막을 패터닝하여 하부 전극을 형성한 후 전체 구조 상부에 유전체막 및 상부 전극을 형성하는 단계를 포함하여 이루어진 것을 특징으로 하는 반도체 소자의 캐패시터 제조 방법.
  13. 제 12 항에 있어서, 상기 반응로는 250 내지 350℃의 온도와 0.1 내지 10Torr의 압력으로 유지시키는 것을 특징으로 하는 반도체 소자의 캐패시터 제조 방법.
  14. 제 12 항에 있어서, 상기 Ru 원료 물질은 기상 상태의 트리(2,4-옥타네디오나토)루세늄 또는 비스(에틸시클로펜타디에닐)루세늄을 포함하는 것을 특징으로 하는 반도체 소자의 캐패시터 제조 방법.
  15. 제 12 항에 있어서, 상기 산소는 50 내지 800sccm의 양으로 유입시키는 것을 특징으로 하는 반도체 소자의 캐패시터 제조 방법.
  16. 제 12 항에 있어서, 상기 NH3플라즈마 처리는 RF 전력을 30 내지 500W로 인가하고, NH3가스를 10 내지 1000sccm의 양으로 유입하여 1분 내지 5분동안 실시하는 것을 특징으로 하는 반도체 소자의 캐패시터 제조 방법.
  17. 삭제
  18. 제 12 항에 있어서, 상기 유전체막은 Ta2O5막을 포함하는 것을 특징으로 하는 반도체 소자의 캐패시터 제조 방법.
  19. 제 18 항에 있어서, 상기 Ta2O5막은 상기 반도체 기판이 장착된 반응로의 온도를 300 내지 450℃로 유지하고, 압력을 0.1 내지 2Torr로 유지한 상태에서 탄탈륨 에칠레이트(Ta(OC2H5)5)를 기상 상태로 유입시키고, 10 내지 1000sccm의 산소를 유입시켜 형성하는 것을 특징으로 하는 반도체 소자의 캐패시터 제조 방법.
  20. 제 12 항에 있어서, 상기 유전체막을 형성한 후 300 내지 500℃의 온도에서 N2O 플라즈마 또는 UV/O3처리를 실시하고, 500 내지 650℃의 온도에서 N2가스와 O2가스를 이용하여 급속 열처리 공정을 실시하는 단계를 더 포함하는 것을 특징으로 하는 반도체 소자의 캐패시터 제조 방법.
  21. 제 12 항에 있어서, 상기 상부 전극은 TiN막 또는 Ru막중 어느 하나로 형성하는 것을 특징으로 하는 반도체 소자의 캐패시터 제조 방법.
  22. 반도체 소자의 캐패시터 제조 방법에 있어서,
    소정의 구조가 형성된 반도체 기판을 반응로에 장착한 후 상기 반응로를 소정의 온도 및 압력으로 유지하는 단계와,
    상기 반응로에 Ru 원료 물질, 산소 및 NH3가스를 유입시켜 상기 산소에 의해 원료 물질을 분해시키고, 상기 NH3가스에 의해 산소를 환원시켜 Ru막을 소정 두께로 형성한 후 상기 Ru막에 NH3플라즈마 처리를 실시하여 상기 Ru막내에 존재하는 산소를 제거하는 과정을 반복하여 상기 Ru막을 원하는 두께로 형성하는 단계와,
    상기 Ru막을 패터닝하여 하부 전극을 형성한 후 전체 구조 상부에 유전체막 및 상부 전극을 형성하는 단계를 포함하여 이루어진 것을 특징으로 하는 반도체 소자의 캐패시터 제조 방법.
  23. 제 22 항에 있어서, 상기 반응로는 250 내지 350℃의 온도와 0.1 내지 10Torr의 압력으로 유지시키는 것을 특징으로 하는 반도체 소자의 캐패시터 제조 방법.
  24. 제 22 항에 있어서, 상기 Ru 원료 물질은 기상 상태의 트리(2,4-옥타네디오나토)루세늄 또는 비스(에틸시클로펜타디에닐)루세늄을 포함하는 것을 특징으로 하는 반도체 소자의 캐패시터 제조 방법.
  25. 제 22 항에 있어서, 상기 산소는 10 내지 100sccm의 양으로 유입시키는 것을 특징으로 하는 반도체 소자의 캐패시터 제조 방법.
  26. 제 22 항에 있어서, 상기 NH3가스는 100 내지 2000sccm의 양으로 유입시키는 것을 특징으로 하는 반도체 소자의 캐패시터 제조 방법.
  27. 제 22 항에 있어서, 상기 NH3플라즈마 처리는 RF 전력을 30 내지 500W로 인가하고, NH3가스를 10 내지 1000sccm의 양으로 유입하여 1분 내지 5분동안 실시하는 것을 특징으로 하는 반도체 소자의 캐패시터 제조 방법.
  28. 삭제
  29. 제 22 항에 있어서, 상기 유전체막은 Ta2O5막을 포함하는 것을 특징으로 하는 반도체 소자의 캐패시터 제조 방법.
  30. 제 29 항에 있어서, 상기 Ta2O5막은 상기 반도체 기판이 장착된 반응로의 온도를 300 내지 450℃로 유지하고, 압력을 0.1 내지 2Torr로 유지한 상태에서 탄탈륨 에칠레이트(Ta(OC2H5)5)를 기상 상태로 유입시키고, 10 내지 1000sccm의 산소를 유입시켜 형성하는 것을 특징으로 하는 반도체 소자의 캐패시터 제조 방법.
  31. 제 22 항에 있어서, 상기 유전체막을 형성한 후 300 내지 500℃의 온도에서 N2O 플라즈마 또는 UV/O3처리를 실시하고, 500 내지 650℃의 온도에서 N2가스와 O2가스를 이용하여 급속 열처리 공정을 실시하는 단계를 더 포함하는 것을 특징으로 하는 반도체 소자의 캐패시터 제조 방법.
  32. 제 22 항에 있어서, 상기 상부 전극은 TiN막 또는 Ru막중 어느 하나로 형성하는 것을 특징으로 하는 반도체 소자의 캐패시터 제조 방법.
KR10-2000-0085137A 2000-12-29 2000-12-29 반도체 소자의 캐패시터 제조 방법 KR100387264B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR10-2000-0085137A KR100387264B1 (ko) 2000-12-29 2000-12-29 반도체 소자의 캐패시터 제조 방법
US09/894,920 US6559000B2 (en) 2000-12-29 2001-06-29 Method of manufacturing a capacitor in a semiconductor device
JP2001198608A JP4642280B2 (ja) 2000-12-29 2001-06-29 半導体素子のキャパシタ製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2000-0085137A KR100387264B1 (ko) 2000-12-29 2000-12-29 반도체 소자의 캐패시터 제조 방법

Publications (2)

Publication Number Publication Date
KR20020055884A KR20020055884A (ko) 2002-07-10
KR100387264B1 true KR100387264B1 (ko) 2003-06-12

Family

ID=19703867

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2000-0085137A KR100387264B1 (ko) 2000-12-29 2000-12-29 반도체 소자의 캐패시터 제조 방법

Country Status (3)

Country Link
US (1) US6559000B2 (ko)
JP (1) JP4642280B2 (ko)
KR (1) KR100387264B1 (ko)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004247559A (ja) * 2003-02-14 2004-09-02 Elpida Memory Inc 半導体装置及びその製造方法
KR100505680B1 (ko) * 2003-03-27 2005-08-03 삼성전자주식회사 루테늄층을 갖는 반도체 메모리 소자의 제조방법 및루테늄층제조장치
US7842581B2 (en) * 2003-03-27 2010-11-30 Samsung Electronics Co., Ltd. Methods of forming metal layers using oxygen gas as a reaction source and methods of fabricating capacitors using such metal layers
KR100738068B1 (ko) * 2004-08-20 2007-07-12 삼성전자주식회사 산화 환원 반응을 이용한 귀금속 전극 형성 방법
US7113006B2 (en) * 2005-02-25 2006-09-26 International Business Machines Corporation Capacitor reliability for multiple-voltage power supply systems
US20080272421A1 (en) * 2007-05-02 2008-11-06 Micron Technology, Inc. Methods, constructions, and devices including tantalum oxide layers
US8012532B2 (en) 2007-12-18 2011-09-06 Micron Technology, Inc. Methods of making crystalline tantalum pentoxide
JP4966899B2 (ja) * 2008-03-26 2012-07-04 株式会社アルバック 薄膜形成方法、及び半導体装置の製造方法
US8208241B2 (en) * 2008-06-04 2012-06-26 Micron Technology, Inc. Crystallographically orientated tantalum pentoxide and methods of making same
US20110312148A1 (en) * 2010-06-18 2011-12-22 Applied Materials, Inc. Chemical vapor deposition of ruthenium films containing oxygen or carbon

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5668040A (en) * 1995-03-20 1997-09-16 Lg Semicon Co., Ltd. Method for forming a semiconductor device electrode which also serves as a diffusion barrier
KR19980070086A (ko) * 1997-02-17 1998-10-26 윤종용 플라즈마 처리를 이용한 반도체장치의 커패시터 제조방법
JPH11220095A (ja) * 1998-01-30 1999-08-10 Sony Corp 誘電体キャパシタの製造方法
KR20000007684A (ko) * 1998-07-06 2000-02-07 윤종용 고유전체막을 구비하는 커패시터 형성방법
JP2000307080A (ja) * 1999-04-21 2000-11-02 Nec Corp 半導体メモリ装置の製造方法

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100325967B1 (ko) 1992-04-20 2002-06-20 윌리엄 비. 켐플러 유전체 물질에의 전기 접속부
JPH0766369A (ja) * 1993-08-26 1995-03-10 Nec Corp 半導体装置の製造方法
JP3450463B2 (ja) * 1994-10-24 2003-09-22 株式会社日立製作所 半導体装置の製造方法
KR0155785B1 (ko) * 1994-12-15 1998-10-15 김광호 핀형 커패시터 및 그 제조방법
US5702970A (en) 1995-06-26 1997-12-30 Hyundai Electronics Industries Co., Ltd. Method for fabricating a capacitor of a semiconductor device
JP3380373B2 (ja) * 1995-06-30 2003-02-24 三菱電機株式会社 半導体記憶装置及びその製造方法
KR100235949B1 (ko) 1996-06-27 1999-12-15 김영환 반도체 소자의 캐패시터 제조 방법
JP3396131B2 (ja) 1996-06-28 2003-04-14 三菱電機株式会社 半導体装置およびその製造方法
JPH10229080A (ja) * 1996-12-10 1998-08-25 Sony Corp 酸化物の処理方法、アモルファス酸化膜の形成方法およびアモルファス酸化タンタル膜
TW468253B (en) * 1997-01-13 2001-12-11 Hitachi Ltd Semiconductor memory device
US6294420B1 (en) * 1997-01-31 2001-09-25 Texas Instruments Incorporated Integrated circuit capacitor
US6087261A (en) * 1997-09-30 2000-07-11 Fujitsu Limited Method for production of semiconductor device
JPH11121711A (ja) 1997-10-14 1999-04-30 Mitsubishi Electric Corp キャパシタの製造方法、半導体装置のキャパシタの製造方法および半導体装置のキャパシタ
JPH11135749A (ja) 1997-10-31 1999-05-21 Nec Corp 半導体記憶装置
JPH11297681A (ja) * 1998-04-07 1999-10-29 Mitsubishi Electric Corp 高誘電率薄膜形成用ｃｖｄ装置および高誘電率薄膜の形成方法
US6211556B1 (en) * 1998-04-23 2001-04-03 Texas Instruments - Acer Incorporated Eliminating buried contact trench in MOSFET devices having self-aligned silicide
JP3334605B2 (ja) * 1998-05-07 2002-10-15 三菱電機株式会社 電極形成用ｃｖｄ原料、およびそれを用いて形成されたキャパシタ用電極、配線膜
JP2000058789A (ja) * 1998-08-13 2000-02-25 Oki Electric Ind Co Ltd 半導体装置の製造方法
US6204203B1 (en) * 1998-10-14 2001-03-20 Applied Materials, Inc. Post deposition treatment of dielectric films for interface control
EP1130628A4 (en) * 1998-10-14 2007-07-04 Hitachi Ltd SEMICONDUCTOR DEVICE AND METHOD FOR MANUFACTURING THE SAME
JP2000183303A (ja) 1998-12-11 2000-06-30 Hitachi Ltd 半導体集積回路装置およびその製造方法
JP2000281694A (ja) * 1999-03-29 2000-10-10 Tanaka Kikinzoku Kogyo Kk 有機金属気相エピタキシー用の有機金属化合物
GB2358284B (en) * 1999-07-02 2004-07-14 Hyundai Electronics Ind Method of manufacturing capacitor for semiconductor memory device
KR100351238B1 (ko) * 1999-09-14 2002-09-09 주식회사 하이닉스반도체 반도체 소자의 캐패시터 제조 방법

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5668040A (en) * 1995-03-20 1997-09-16 Lg Semicon Co., Ltd. Method for forming a semiconductor device electrode which also serves as a diffusion barrier
KR19980070086A (ko) * 1997-02-17 1998-10-26 윤종용 플라즈마 처리를 이용한 반도체장치의 커패시터 제조방법
JPH11220095A (ja) * 1998-01-30 1999-08-10 Sony Corp 誘電体キャパシタの製造方法
KR20000007684A (ko) * 1998-07-06 2000-02-07 윤종용 고유전체막을 구비하는 커패시터 형성방법
JP2000307080A (ja) * 1999-04-21 2000-11-02 Nec Corp 半導体メモリ装置の製造方法

Also Published As

Publication number Publication date
US20020086480A1 (en) 2002-07-04
JP2002217314A (ja) 2002-08-02
JP4642280B2 (ja) 2011-03-02
KR20020055884A (ko) 2002-07-10
US6559000B2 (en) 2003-05-06

Similar Documents

Publication Publication Date Title
KR100376267B1 (ko) 반도체 소자의 캐패시터 제조방법
KR960005681B1 (ko) 반도체 메모리 장치의 캐패시터 제조방법
KR100387264B1 (ko) 반도체 소자의 캐패시터 제조 방법
US6417042B2 (en) Method of manufacturing a capacitor in a semiconductor device
KR100376266B1 (ko) 반도체 소자의 캐패시터 제조 방법
KR100351238B1 (ko) 반도체 소자의 캐패시터 제조 방법
KR100414948B1 (ko) 반도체 소자의 캐패시터 제조 방법
KR100408725B1 (ko) 반도체소자의 캐패시터 형성방법
KR100318456B1 (ko) 반도체소자의탄탈륨산화막캐패시터형성방법
KR100408726B1 (ko) 반도체소자의 캐패시터 형성방법
KR100503961B1 (ko) 커패시터 제조 방법
KR100504554B1 (ko) 반도체 소자의 캐패시터 제조 방법
KR100379546B1 (ko) 반도체 소자의 캐패시터 및 그의 제조 방법
KR100646921B1 (ko) 커패시터 제조 방법
KR100476374B1 (ko) 반도체소자 제조 방법
KR100384846B1 (ko) 캐패시터의 제조 방법
KR100673203B1 (ko) 반도체 소자의 캐패시터 제조 방법
KR101016952B1 (ko) 반도체 소자의 캐패시터 제조방법
KR100673187B1 (ko) 커패시터 제조 방법
KR100761406B1 (ko) 탄탈륨산화막을 유전막으로 갖는 캐패시터의 제조 방법
KR100404481B1 (ko) 반도체 소자의 커패시터 제조 방법
KR100618682B1 (ko) 반도체 메모리 소자의 캐패시터 제조방법
KR20020001255A (ko) 반도체 소자의 캐패시터 제조 방법
KR20020047519A (ko) 반도체 소자의 캐패시터 제조 방법
KR20020048268A (ko) 반도체 소자의 커패시터 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120424

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee