JP4212299B2 - 不揮発性半導体記憶装置 - Google Patents
不揮発性半導体記憶装置 Download PDFInfo
- Publication number
- JP4212299B2 JP4212299B2 JP2002134177A JP2002134177A JP4212299B2 JP 4212299 B2 JP4212299 B2 JP 4212299B2 JP 2002134177 A JP2002134177 A JP 2002134177A JP 2002134177 A JP2002134177 A JP 2002134177A JP 4212299 B2 JP4212299 B2 JP 4212299B2
- Authority
- JP
- Japan
- Prior art keywords
- memory cell
- region
- cell region
- film
- memory device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000004065 semiconductor Substances 0.000 title claims description 54
- 230000015654 memory Effects 0.000 claims description 97
- 239000010936 titanium Substances 0.000 claims description 83
- 230000004888 barrier function Effects 0.000 claims description 61
- 238000002161 passivation Methods 0.000 claims description 39
- 239000001257 hydrogen Substances 0.000 claims description 38
- 229910052739 hydrogen Inorganic materials 0.000 claims description 38
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 claims description 27
- 230000002093 peripheral effect Effects 0.000 claims description 23
- 239000000758 substrate Substances 0.000 claims description 18
- 150000002431 hydrogen Chemical class 0.000 claims description 12
- 238000005268 plasma chemical vapour deposition Methods 0.000 claims description 10
- 239000007789 gas Substances 0.000 claims description 9
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 claims description 4
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 2
- 229910052719 titanium Inorganic materials 0.000 claims description 2
- 229910021341 titanium silicide Inorganic materials 0.000 claims description 2
- 239000010410 layer Substances 0.000 description 77
- 239000002184 metal Substances 0.000 description 24
- 229910052751 metal Inorganic materials 0.000 description 24
- 239000011229 interlayer Substances 0.000 description 20
- 238000000034 method Methods 0.000 description 16
- 230000000694 effects Effects 0.000 description 15
- 238000009792 diffusion process Methods 0.000 description 14
- 238000004519 manufacturing process Methods 0.000 description 14
- 238000013500 data storage Methods 0.000 description 8
- 238000009826 distribution Methods 0.000 description 7
- 230000014759 maintenance of location Effects 0.000 description 7
- 229910052581 Si3N4 Inorganic materials 0.000 description 6
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 6
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 6
- 238000005229 chemical vapour deposition Methods 0.000 description 5
- 238000009413 insulation Methods 0.000 description 5
- 238000002955 isolation Methods 0.000 description 4
- 230000035882 stress Effects 0.000 description 4
- 229910004205 SiNX Inorganic materials 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 3
- 230000007547 defect Effects 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 3
- 239000002356 single layer Substances 0.000 description 3
- 238000004544 sputter deposition Methods 0.000 description 3
- 229910018182 Al—Cu Inorganic materials 0.000 description 2
- MWUXSHHQAYIFBG-UHFFFAOYSA-N Nitric oxide Chemical compound O=[N] MWUXSHHQAYIFBG-UHFFFAOYSA-N 0.000 description 2
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 2
- 125000004429 atom Chemical group 0.000 description 2
- 150000001875 compounds Chemical class 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 238000005247 gettering Methods 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 238000001020 plasma etching Methods 0.000 description 2
- 230000003405 preventing effect Effects 0.000 description 2
- 239000002994 raw material Substances 0.000 description 2
- 229910018125 Al-Si Inorganic materials 0.000 description 1
- 229910018520 Al—Si Inorganic materials 0.000 description 1
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- UGACIEPFGXRWCH-UHFFFAOYSA-N [Si].[Ti] Chemical compound [Si].[Ti] UGACIEPFGXRWCH-UHFFFAOYSA-N 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 229910052681 coesite Inorganic materials 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 229910052906 cristobalite Inorganic materials 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 230000035515 penetration Effects 0.000 description 1
- 239000005360 phosphosilicate glass Substances 0.000 description 1
- 230000002265 prevention Effects 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 229910052682 stishovite Inorganic materials 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 230000001629 suppression Effects 0.000 description 1
- 239000002344 surface layer Substances 0.000 description 1
- 230000008646 thermal stress Effects 0.000 description 1
- 229910052905 tridymite Inorganic materials 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/40—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
- H01L23/53204—Conductive materials
- H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
- H01L23/53214—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being aluminium
- H01L23/53223—Additional layers associated with aluminium layers, e.g. adhesion, barrier, cladding layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
- H01L23/53204—Conductive materials
- H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
- H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
- H01L23/53238—Additional layers associated with copper layers, e.g. adhesion, barrier, cladding layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/564—Details not otherwise provided for, e.g. protection against moisture
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
- H01L27/105—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including field-effect components
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/40—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region
- H10B41/41—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region of a memory region comprising a cell select transistor, e.g. NAND
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は半導体装置およびその製造方法に関し、特に浮遊ゲートを持つスタック型ゲート構造のメモリセルアレイを有する不揮発性半導体記憶装置のデータ・リテンション（Data retention）不良の抑制に関する。
【０００２】
【従来の技術】
不揮発性メモリのひとつとして、電気的に情報の書き込みと消去が可能なＥＥＰＲＯＭ（Electrically Erasable and Programmable Read Only Memory）が知られている。また、ＥＥＰＲＯＭの中でも、高集積化に適したＮＡＮＤ型フラッシュＥＥＰＲＯＭは、複数のメモリトランジスタを各ソース、ドレインを隣接するもの同士で共用する形で直列接続し、これを一単位としてビット線に接続し、データ消去を一括して行うものである。
【０００３】
図７は、従来のＮＡＮＤ型フラッシュＥＥＰＲＯＭのメモリセル領域１００および周辺回路領域２００の構造を示す装置の部分断面図である。同図に示すように、メモリセル領域１００には、下側よりゲート酸化膜１１４、浮遊ゲート電極１１６、ゲート間絶縁膜１１８および制御ゲート１２０の順に積層されたスタック型ゲート構造のトランジスタがアレイ状に形成されており、各ゲートの両側下方のＳｉ基板１１０にはソース/ドレイン拡散領域１１２が形成されている。
【０００４】
周辺回路領域２００には必要に応じて、電源回路等のためのトランジスタ素子等が形成されている。このトランジスタ素子は通常、単層ゲート構造であり、例えばメモリセル領域１００の浮遊ゲート電極１１６を構成する導電層と同一層でゲート電極１１６ｂが形成され、その両側の半導体基板層にソース／ドレイン領域１１２ｂを有している。
【０００５】
さらに、メモリセル領域１００および周辺回路領域２００上には、複数の層間絶縁膜（１２４，１２８，１３４，１３８）を介して必要なコンタクト（１２６，１４０）や配線（１３０、１３６、１４２）が形成され、この上にパッシベーション層が形成されている。パッシベーション層は、複数層で形成されることも多く、例えば下層の第１パッシベーション膜１４４としては、被覆性の良いＳｉＯ2膜が形成され、上層の第２パッシベーション膜としては、水分を通しにくいＳｉＮｘ膜が形成されている。これらのパッシベーション膜は、耐湿性等を確保するため不揮発性半導体記憶装置にとって必要不可欠な存在である。
【０００６】
各メモリセルへのデータの書き込みに際しては、ドレイン領域１１２および制御ゲート電極１２０へそれぞれ所定の電圧が印加され、これに伴いゲート絶縁膜１１４を介してドレイン領域１１２から浮遊ゲート電極１１６へ流れるトンネル電流が発生し、この電流により浮遊ゲート電極１１６へ電子の注入が行われる。
【０００７】
例えば、２値データの記憶動作を行うＥＥＰＲＯＭでは、浮遊ゲート電極１１６に注入蓄積された電子によりメモリセルのしきい値電圧Ｖｔｈが所定値以上の場合、“０”状態となる。
【０００８】
また、制御ゲート電極１２０を接地電位にし、ドレイン領域１１２をフローティング状態にすると、ソース領域１１２に印加された電圧により、浮遊ゲート電極１１６中の電子は、ゲート絶縁膜１１４を介して引き抜かれ、メモリセルトランジスタのしきい値電圧Ｖｔｈは低くなる。このしきい値電圧が所定値より低くなった状態が“１”状態である。
【０００９】
各メモリセルのデータの読み出しの際は、各データの状態に対応したしきい値電圧Ｖｔｈにより、電流の流れの有無で、“０”と“１”が読み出される。
【００１０】
【発明が解決しようとする課題】
一般にパッシベーション膜の成膜には、成膜温度が比較的低いプラズマＣＶＤ法が利用されている。さらに、ガス原料としては、モノシラン（ＳｉＨ４）ガスやＴＥＯＳ（Ｓｉ（ＯＣ２Ｈ５）４）ガス等の水素を含むガスが用いられている。このため、パッシベーション膜中には大量の水素が含有されやすい。膜中に含有された水素は、比較的低温の熱処理でも拡散しやすく、パッシベーション膜形成工程後に続くアセンブリ工程中にも拡散し、メモリセルのトランジスタ領域に達する場合がある。
【００１１】
浮遊ゲート電極１１６やゲート絶縁膜１１４に達した水素は、そこで、電子に対するトラップ準位を形成する。従って、各メモリセルでのデータの書き込み/消去に際し、拡散水素によって生じたトラップ準位がしきい値電圧Ｖｔｈの変動を引き起こすおそれがあり、さらにこのＶｔｈの変動はデータ・リテンション（データの維持特性）不良を引き起こす要因となる。
【００１２】
一方、さらなる高集積化の要請によるパターンの微細化のため、ＮＡＮＤ型フラッシュＥＥＰＲＯＭにおいて、微細化に伴う加工バラツキが、書き込み消去回数に与える影響も無視できなくなっており、データ・リテンション不良に対するマージンは減少している。
【００１３】
さらに、最近では、メモリの大容量化のため、“１”と“０”の従来の２値データ記憶動作から、各メモリセルで３個以上の異なる多値データを記憶するＥＥＰＲＯＭが実用化されているが、このような多値データを扱う場合は、許容されるしきい値分布幅が従来の２値データ記憶動作に比較し、狭小化するため、データ・リテンション不良がさらに生じやすい状況になっている。
【００１４】
本発明の目的は、上述する従来の課題に鑑み、データ・リテンション不良の発生を抑制しうる不揮発性半導体記憶装置およびその製造方法を提供することである。
【００１５】
【課題を解決するための手段】
本発明の不揮発性半導体記憶装置の特徴は、半導体基板と、半導体基板上に配置され、浮遊ゲートを持つスタック型ゲート構造のトランジスタアレイを有する、メモリセル領域と、メモリセル領域の上方に配置され、メモリセル領域を覆うＴｉ含有バリアと、Ｔｉ含有バリア上方に配置されたパッシベーション層とを有することである。
【００１６】
上記本発明の特徴によれば、Ｔｉが有する水素ゲッター効果により、Ｔｉ含有バリアが水素の透過を阻止するので、パッシベーション層等からメモリセルトランジスタ領域への水素の拡散を防止できる。この結果、拡散水素に起因するメモリセルトランジスタのしきい値変動が抑制される。
【００１７】
上記本発明の特徴を有する不揮発性半導体記憶装置において、さらに、半導体基板上の上記メモリセル領域以外の領域に配置され、Ｔｉ含有配線層を有する、周辺回路領域を有する場合は、上記Ｔｉ含有バリアは、このＴｉ含有配線層と同一層で形成されるものであってもよい。
【００１８】
この場合は、周辺回路領域で必要な配線に利用するＴｉ含有配線層の一部を利用して、Ｔｉ含有バリアを形成できるので、製造工程の負担を伴うことなく、メモリセル領域上にＴｉ含有バリアを形成することができる。
【００１９】
なお、上記Ｔｉ含有バリアは、メモリセル領域の面積の少なくとも９０％以上を覆うものであってもよい。
【００２０】
すなわち、メモリセル領域面積の９０％以上を覆うように、上記Ｔｉ含有バリアを形成すれば、実用上メモリセル領域面積全体を覆うよう形成した場合とほぼ同等なメモリセルトランジスタのしきい値変動抑制効果が得られる。
【００２１】
さらに、上記本発明の特徴を有する不揮発性半導体記憶装置において、上記Ｔｉ含有バリアは、スリットのある平面パターン形状を有するものであってもよい。
【００２２】
スリットが応力緩和効果を有するので、Ｔｉ含有バリアに熱応力等による欠陥が発生するのを防止できる。
【００２３】
また、上記Ｔｉ含有バリア中に含まれるＴｉは、Ｔｉ単体のみならず、窒化チタン、チタンシリサイド等のＴｉ化合物の形態で含有されていてもよい。
【００２４】
さらに、上記本発明の第１の特徴を有する不揮発性半導体記憶装置において、メモリセル領域の各メモリセルは、３以上の多値データを記憶するものであってもよい。多値データを記憶する場合は、メモリセルトランジスタのしきい値電圧変動のマージンが狭小化するため、Ｔｉ含有バリアによる水素の拡散を防止し、しきい値変動を抑制する効果の有効性は極めて大きくなる。
【００２５】
さらに、上記本発明の特徴を有する不揮発性半導体記憶装置において、上記パッシベーション層は、シリコン窒化膜を含むものであってもよい。この場合は、シリコン窒化膜により不揮発性半導体記憶装置の耐湿性を上げることができるが、シリコン窒化膜が大量の水素を含むため、上記Ｔｉ含有バリアの水素拡散抑制効果の有効性が大きい。
【００２６】
本発明の不揮発性半導体記憶装置の製造方法の特徴は、半導体基板上のメモリセル領域上にメモリセル構造を形成するとともに、半導体基板上のメモリセル領域以外の周辺回路領域に必要な素子構造を形成する工程と、メモリセル構造および素子構造を覆う層間絶縁層を形成する工程と、層間絶縁層上に、Ｔｉ含有導電膜を形成する工程と、Ｔｉ含有導電膜を選択的にエッチングすることにより、周辺回路領域上方にはＴｉ含有配線層を形成するとともに、メモリセル領域上方にメモリセル領域を覆うＴｉ含有バリアを形成する工程とを有することである。
【００２７】
上記本発明の不揮発性半導体記憶装置の製造方法の特徴によれば、周辺回路領域に必要な配線層を形成する際に、この配線層と同一層でメモリセル領域上に、水素拡散防止効果を有するＴｉ含有バリアを形成できる。従って、プロセス上の負担なく、Ｔｉ含有バリアを形成し、拡散水素に起因するメモリセルトランジスタのしきい値変動を抑制できる。
【００２８】
なお、本発明の不揮発性半導体記憶装置の製造方法において、さらに、Ｔｉ含有配線層およびＴｉ含有バリアの上、もしくはその上方にパッシベーション層を形成する工程を有してもよく、さらにこのパッシベーション層を形成する工程は、プラズマＣＶＤ法を用いてＴＥＯＳ膜を形成する工程と、プラズマＣＶＤ法を用いてシリコン窒化膜を形成する工程とを有してもよい。
【００２９】
この場合は、パッシベーション膜による耐湿性を十分確保した上、パッシベーション膜中に含まれる水素の拡散を抑制し、メモリセルのしきい値変動を抑制できる。
【００３０】
【発明の実施の形態】
以下、本発明の実施の形態について説明する。
【００３１】
（第１の実施の形態）
図１は、本発明の第１の実施の形態に係る不揮発性半導体記憶装置の構造を示す断面図である。ここでは、不揮発性半導体記憶装置の一例として、ＮＡＮＤフラッシュＥＥＰＲＯＭを示す。図中左側にメモリセル領域１、右側に周辺回路領域２を示す。
【００３２】
第１の実施の形態に係る不揮発性半導体記憶装置の主な特徴は、メモリセル領域１の上方に、メモリセル領域１の全域を覆うＴｉ含有バリア４２ｂを備え、その上層に第１パッシベーション膜４４および第２パッシベーション膜４６からなるパッシベーション層が形成されていることである。Ｔｉ含有バリア４２ｂが、パッシベーション層からメモリセルのトランジスタ領域への水素の拡散を防止するため、水素に起因するメモリセルトランジスタのデータ・リタデーション変動を抑制できる。以下、より具体的に第１の実施の形態に係る不揮発性半導体記憶装置の構造について説明する。
【００３３】
図１に示すように、単一のＳｉ基板１０上にメモリセル領域１と周辺回路領域２とが形成されている。メモリセル領域１のＳｉ基板１０上には、スタック型ゲート構造のトランジスタアレイが紙面左右に延在して形成されている。このうちコンタクト２６の左右に位置するトランジスタが選択ゲートトランジスタＳＧＤであり、それ以外のトランジスタがメモリセルトランジスタＳＴである。例えば、1つのメモリセルユニットは１６個のメモリセルトランジスタＳＴで構成される。
【００３４】
メモリセル領域１の各トランジスタは、Ｓｉ基板１０上に膜厚が薄いゲート絶縁膜（トンネル酸化膜）１４、浮遊ゲート電極１６、ゲート間絶縁膜１８および制御ゲート電極２０が順次積層されたスタック型ゲート構造と、その周囲を被覆する酸化膜２２とを有している。また、浮遊ゲート電極１６のほぼ両側にあたるＳｉ基板１０表面層にソース/ドレイン領域１２を有する。
【００３５】
一方、周辺回路領域２には、例えば電源回路等のためのトランジスタが形成されているが、これは、スタック型ゲート構造である必要はなく、ゲート絶縁膜１４ｂとゲート電極１６ｂおよびＳｉ基板１０表面層に形成されたソース/ドレイン領域１２ｂとで構成される。
【００３６】
メモリセル領域１のトランジスタアレイおよび周辺回路領域２のトランジスタを覆うように、層間絶縁膜２４、２８が形成されている。また、この層間絶縁膜２４、２８を貫き、ドレイン領域１２に接続されたコンタクト２６が形成されている。コンタクト２６に接続されている第１配線３０が層間絶縁膜２８上層に形成されており、層間絶縁膜３４を貫くコンタクト３２が形成され、層間絶縁膜３４上に第１メタル配線層（ビット線）３６が形成されている。
【００３７】
さらに、第１メタル配線層３６上に層間絶縁膜３８が形成され、周辺回路領域２には、必要なコンタクト４０および第２メタル配線層４２が形成されている。この第２メタル配線層４２は、図７を参照するように、従来は、周辺回路領域２上のみに必要とされ、メモリセル領域１上には設けられていないものであるが、第１の実施の形態に係る不揮発性半導体記憶装置では、第２メタル配線層４２と同一の配線層によって、メモリセル領域１のほぼ全域を覆うＴｉ含有バリア４２ｂを形成している。この第２メタル配線層４２は、少なくとも水素のゲッタリング効果を有するチタン（Ｔｉ）を含有する配線材料、例えば、Ｔｉ単体材料の他、チタンナイトライド（ＴｉＮ）、チタンシリサイド（ＴｉＳｉ２）等のＴｉ化合物材料を含有する。また、これらのＴｉ含有膜を単層もしくは複数層としてもよい。さらに、抵抗化を図るため、Ｔｉ含有膜より高導電性のある導電層を積層してもよい。このような導電層としては、Ａｌ層、Ｃｕ層、Ａｌ−Ｃｕ層、Ａｌ−Ｓｉ層等が挙げられる。
【００３８】
さらに、第２メタル配線層４２およびＴｉ含有バリア４２ｂ上には第１パッシベーション膜４４と第２パッシベーション膜４６が順次形成されている。例えば第１パッシベーション膜４４としては、プラズマＣＶＤ法によって形成した、被覆性が良好で、絶縁性が高いＴＥＯＳ膜（以下、ｄ−ＴＥＯＳ膜という）を使用し、第２パッシベーション膜４５としては、プラズマＣＶＤ法によって形成した耐湿性の高いＳｉＮｘ膜（Ｐ−ＳｉＮ膜という）を使用することが望ましい。このようにｄ−ＴＥＯＳ膜とＰ−ＳｉＮ膜とを積層してパッシベーション層とすることで、十分な被覆性と絶縁性を兼ねそえたパッシベーション層が得られる。
【００３９】
第２パッシベーション膜４５であるＰ−ＳｉＮ膜の形成には、プラズマＣＶＤ法が用いられ、ガス原料として、水素ガスを含むＳｉＨ４等の材料が使用され、２００〜３００℃の低い成膜温度で膜形成が行われるため、膜中には比較的多くのＳｉ−Ｈ結合が残りやすい。こうして残った水素含有量は１０atom％〜２０atom％に相当する。膜中の水素は、低温の熱処理によっても簡単に拡散する。しかし、第１の実施の形態に係る不揮発性半導体記憶装置によれば、メモリセル領域を覆うＴｉ含有バリア４２ｂ中のＴｉが水素ゲッタリング作用を有するため、水素はＴｉ含有バリア４２ｂに達した段階で吸収され、それ以上深い方向への拡散が阻止される。このため、メモリセルトランジスタ領域、特に電荷蓄積層となる浮遊ゲートへの水素の侵入が抑制され、水素侵入に起因するしきい値電圧の変動が回避される。
【００４０】
図２（ａ）は、第１の実施の形態に係る不揮発性半導体記憶装置のメモリセル領域１の部分平面図であり、図２（ｂ）および図２（ｃ）は、それぞれ図２（ａ）における破線部ＡのＸ軸断面図、および破線部ＢのＹ軸断面図である。
【００４１】
図２（ａ）に示すように、Ｔｉ含有バリア４２ｂは、破線部で示すメモリセル領域１全域を覆うように形成されている。また、図２（ｂ）および図２（ｃ）からわかるように、メモリセル領域１の平面パターンでは、浮遊ゲート電極１６および制御ゲート電極２０がストライプ状に並んでおり、この電極パターンと直交する方向にストライプ状の素子分離領域５０のパターンが並んで配置され、素子分離領域５０で分離された活性領域に浮遊ゲート電極１６を有するメモリトランジスタが形成されている。第１メタル配線３６も、素子分離領域５０に平行して配置される。なお、第１メタル配線３６ｂはダミー配線である。
【００４２】
図２（ａ）〜図２（ｃ）に示すように、Ｔｉ含有バリア４２ｂは、メモリセル領域１を完全に覆うように形成されているので、第１パッシベーション膜４４および第２パッシベーション膜４６から拡散する水素が各メモリトランジスタ領域に到達し、しきい値電圧Ｖｔｈが変動するのを効果的に防止できる。
【００４３】
図３（ａ）は、本発明の第１の実施の形態にかかるＥＥＰＲＯＭで２値データ記憶動作を行う場合のしきい値電圧分布を示すグラフである。２値データの記憶動作の場合は、例えば−５Ｖ〜＋５Ｖの間に、“１”状態と“０”状態のそれぞれに対するトランジスタのしきい値Ｖｔｈが設定される。一方、図３（ｂ）は、本発明の第１の実施の形態にかかるＥＥＰＲＯＭで多値データ記憶動作、例えば４値データ記憶動作を行う場合のメモリトランジスタにおけるしきい値電圧分布を示すグラフである。４値データ記憶動作の場合は、“１.１”“１.０”“０.０”“０.１”の４つの状態を同じ−５Ｖ〜＋５Ｖの間に設定する必要がある。特に同図に示すように、“１.０”“０.０”“０.１”の３つの状態は、０〜＋５Ｖの間に設定されるため、しきい値Ｖｔｈのずれ幅の余裕（マージン）は２値データ記憶動作に較べかなり狭小となる。しきい値のずれが隣接するデータのしきい値分布にかかり、隣接データの読み出し電圧（リードベリファイ電圧）値に達してしまうと、データ・リテンション不良が生じる。
【００４４】
しかし、本発明の第１の実施の形態に係る不揮発性半導体記憶装置によれば、データ・リテンション不良に最も弱い“０.１”状態のしきい値に対しても、１０万回程度の繰り返し書き込みテストを行った後のしきい値分布の変動量を従来の約２５％削減できる。
【００４５】
以下、図４（ａ）〜図４（ｆ）を参照し、本発明の第１の実施の形態に係る不揮発性半導体記憶装置の製造方法について説明する。
【００４６】
まず、図４（ａ）に示すように、Ｓｉ基板１０にウェル領域および素子分離領域（図示せず）を形成する。次に、Ｓｉ基板１０上にＣＶＤ法もしくは熱酸化法等を用いて膜厚１０ｎｍ程度のゲート絶縁膜（トンネル酸化膜）１４を形成する。メモリセル領域１ではゲート絶縁膜１４上に、スパッタ法あるいはＣＶＤ法等を用いて膜厚約５０ｎｍ〜１００ｎｍの多結晶シリコン膜で、浮遊ゲート電極１６を形成する。また、周辺回路領域２にも、ゲート絶縁膜１４上に浮遊ゲート電極１６と同一層でゲート電極１６ｂを形成する。次に、メモリセル領域１ではＣＶＤ法等を用いてゲート間絶縁膜１８を形成する。
【００４７】
このゲート間絶縁膜１８は、例えばシリコン酸化膜、シリコン窒化膜、シリコン酸窒化膜、あるいはそれの積層膜であるＯＮＯ膜（オキサイド／ナイトライド／オキサイド）で形成する。さらにこの上にスパッタ法やＣＶＤ法等を用いて膜厚約１００ｎｍ〜２００ｎｍの制御ゲート電極層２６を形成する。制御ゲート電極層２６は、例えば多結晶シリコン膜、もしくは多結晶シリコンとメタルシリサイドの積層膜、あるいは金属材料のみのメタルゲート膜としてもよい。こうして、メモリセル領域１にはスタック型ゲート構造を形成し、周辺回路領域２には単一層ゲート構造を形成する。さらに、各ゲート構造の表面を覆うように酸化膜２２を形成する。
【００４８】
次に、図４（ｂ）に示すように、各ゲート電極をマスクとして、ウェルと逆導電型の不純物をイオン注入し、アニ−ル工程を経てソース/ドレイン領域１２を形成する。さらに、例えばＣＶＤ法を用いてＢＰＳＧ（ボロンフォスフォシリケートガラス）等で層間絶縁膜２４を形成する。
【００４９】
図４（ｃ）に示すように、層間絶縁膜２４にＲＩＥ（Reactive Ion Etching）法を用いてドレイン領域１２Ｄが底面に露出するコンタクトホールを開け、ここを例えばＷ（タングステン）等の導電材料で埋め込み、表面を平坦化し、コンタクト２６を形成する。同様な方法で層間絶縁膜２８を形成し、ダマシン法等を用いて層間絶縁膜２８上層に第１配線３０を形成する。さらに、その上に層間絶縁膜３４を形成し、さらに必要なコンタクト３２を形成する。なお、周辺回路領域２にも、層間絶縁膜２４、２８、３４がメモリセル領域１の製造工程にあわせて、順次形成され、必要に応じ図示しない配線層が形成される。そして、層間絶縁膜３４上に第１メタル配線層（ビット線）３６を形成する。
【００５０】
続けて、図５（ｄ）〜図５（ｆ）を参照し、第２メタル配線層４２およびＴｉ含有バリア４２ｂの製造方法について説明する。
【００５１】
図５（ｄ）に示すように、層間絶縁膜３８に必要なコンタクトホールを開口した後、全面にスパッタ法等を用いて、下層より順次、膜厚約２５ｎｍのＴｉ膜、膜厚約２５ｎｍのＴｉＮ膜および膜厚約８００ｎｍのＡｌ−Ｃｕ膜をそれぞれ積層し、第２メタル配線層４２を形成する。
【００５２】
続いて、図５（ｅ）に示すように、第２メタル配線層４２の上に、レジスト４８をコーティングし、さらに周辺回路領域２には必要な配線パターンに相当するレジスト４８のパターンを形成するとともに、メモリセル領域１ではメモリセル領域１全域を覆うレジスト４８のパターンを形成する。このレジスト４８のパターンをエッチングマスクとして、第２メタル配線層４２をエッチングする。こうして、周辺回路領域２に必要な配線層４２を形成するとともに、メモリセル領域１上にＴｉ含有バリア４２ｂを形成する。不要となったレジスト４８はその後剥離する。
【００５３】
図１に戻り、パッシベーション層の形成工程について説明する。Ｔｉ含有バリア４２ｂおよび第２メタル配線層４２が形成された基板表面上に被覆性の良いＴＥＯＳ膜からなる第１パッシベーション膜４４を形成する。具体的には、プラズマＣＶＤ法を用い膜厚約５０ｎｍのＴＥＯＳ膜を形成した後、さらに高い被覆性を得るため、高密度プラズマＣＶＤ（High density plasma ＣＶＤ）法を用い膜厚約９００ｎｍのＴＥＯＳ膜を形成する。
【００５４】
さらに、第１パッシベーション膜４４上に第２パッシベーション膜４６を形成する。第２パッシベーション膜４６としては、モノシラン（ＳｉＨ４）ガスおよび一酸化窒素（Ｎ２Ｏ）ガスをガス源に用いて、プラズマＣＶＤ法により耐湿性が良好なシリコン窒化（ＳｉＮx）膜を形成する。
【００５５】
以上に説明するように、本発明の第１の実施の形態に係る不揮発性半導体記憶装置は、メモリセル領域１上方にＴｉ含有バリア４２ｂを備えるので、パッシベーション膜中の水素の拡散がこのＴｉ含有バリア４２ｂによって阻止できる。従って、浮遊ゲート電極１６への水素の拡散に起因するしきい値電圧のずれの発生が抑制される。特に、しきい値電圧のマージンが狭い多値データ記憶動作を行う場合、Ｔｉ含有バリア４２ｂによる水素拡散抑制効果の有効性が高い。また、Ｔｉ含有バリア４２ｂは、第２メタル配線層４２と同一層で形成できるので、第２メタル配線層４２をパターニングする際に使用するマスクパターンを変更するだけで対応できる。
【００５６】
（第２の実施の形態）
本発明の第２の実施の形態に係る不揮発性半導体記憶装置の構成を図６（ａ）〜図６（ｃ）に示す。第２の実施の形態に係る不揮発性半導体記憶装置も、ＮＡＮＤ型フラッシュＥＥＰＲＯＭであり、基本的な構成は、第１の実施の形態と共通するため、重複する説明は省略する。第１の実施の形態と異なる点は、Ｔｉ含有バリア４２ｂが、メモリセル領域１全域を被覆するのではなく、一部にスリット領域４９を有していることである。
【００５７】
例えば、図６（ａ）に示すように、スリット領域４９はメモリセル領域１を複数領域に分割し、ワード線とビット線に平行なスリットにより各領域を囲む枠状形状としてもよい。図６（ｂ）は図６（ａ）における破線部ＡのＸ軸断面図であり、図６（ｃ）は図６（ａ）における破線部ＢのＹ軸断面図である。図６（ｂ）に示す断面構造は、第１の実施の形態に係る構造と共通するが、第２の実施の形態に係るＥＥＰＲＯＭでは、Ｔｉ含有バリア４２ｂがスリット領域４９を有するため、図６（ｃ）に示す断面構造では、一部のメモリセルトランジスタの上方にはＴｉ含有バリア４２ｂは形成されていない。
【００５８】
このように、Ｔｉ含有バリア４２ｂは、必ずしもメモリセル領域の全域を被覆する必要はない。具体的には、例えば図６（ａ）に示すように、メモリセル領域をビット線と平行なスリットで１６の領域に分割し、各領域周囲それぞれに２ビット線幅の枠状スリットを形成する場合、1ビット線が１０２４ブロック、１ブロックが１６ビットとすると、スリットのために覆われていないメモリセルは、全体で９８３０４０ビットに相当する。メモリセル全体では、１２８Mビットであることを考慮すると、Ｔｉ含有バリア４２ｂで覆われていないメモリセル面積領域は全体の約２％、メモリ数でいえば全体の約１％に相当する。この条件においては、Ｔｉ含有バリア４２ｂは、スリットのないＴｉ含有バリアを備えた第１の実施の形態に係る半導体不揮発性記憶装置とほぼ同じしきい値変動抑制効果を示すことが確認されている。すなわち、メモリセル領域の９８％をＴｉ含有バリア４２ｂが覆う場合は、確実に良好なしきい値変動抑制効果がある。従って、例えばメモリセル領域１の総面積の９０％以上、より好ましくは９５％以上を覆うものであれば、メモリセル領域全域を覆う場合とほぼ同様な水素拡散防止効果を得ることができ、多値データの動作表示の場合においてしきい値変動を抑制する効果が得られる。
【００５９】
また、Ｔｉ含有バリア４２ｂとその上下の層間絶縁層との間では熱膨張係数等の違いがあるため、Ｔｉ含有バリア４２ｂの面積が広くなると、応力による亀裂等欠陥の発生が生じるおそれがあるが、Ｔｉ含有バリア４２ｂに形成したスリット領域４９は、これらの応力を緩和する働きがある。
【００６０】
スリット領域４９の形状は限定されず、図６（ａ）に示すような枠状形状のみならず、ストライプ形状等、種々の形状をとることができる。なお、スリット幅が広くなりすぎると、スリットの間から水素が拡散するため、スリット幅は、メモリセルトランジスタのゲート幅の数個分以下であることが望ましい。
【００６１】
なお、NANDセル列(ワードライン)と並行な、選択ゲートが配置された領域上にスリットを形成する場合は、実質的にメモリセル上を覆うＴｉ含有バリア４２ｂ面積を減らさないですむため、高い水素バリア効果を維持でき、かつ、スリットによる応力緩和効果を備えることができる。
【００６２】
なお、第２の実施の形態にかかるＥＥＰＲＯＭは第１の実施の形態に係る製造方法と同様な方法を用いて作製できる。
【００６３】
以上、本発明の不揮発性半導体記憶装置について、実施の形態に沿って説明したが、本発明はこれらの記載に限定されることなく、種々の改変や置換が可能なことは当業者には自明である。
【００６４】
例えば、上述する実施の形態では、ＮＡＮＤ型フラッシュＥＥＰＲＯＭについて説明したが、フラッシュ型、ＮＡＮＤ型のＥＥＰＲＯＭに限らず、水素拡散によるしきい値電圧の変動が問題となる不揮発性半導体記憶装置であれば同様にＴｉ含有バリアを用いた上述する構造を適用できる。
【００６５】
また、上述する実施の形態では、周辺回路領域に形成する第２メタル配線層と同一層でメモリセル領域を覆うＴｉ含有バリアを形成する例について説明したが、第２メタル配線層を使用することなく、独立にＴｉ含有層を形成し、同層を利用してＴｉ含有バリアを形成してもよい。さらに、周辺回路領域に第３、第４のメタル配線層が形成される場合には、これらの配線層のいずれかを利用してＴｉ含有バリアを形成してもよい。
【００６６】
さらに、パッシベーション層は、Ｔｉ含有バリアの直上に形成されている必要はなく、Ｔｉ含有バリアの上または上方に形成されていればよい。
【００６７】
【発明の効果】
上述するように、本発明の不揮発性半導体記憶装置の特徴によれば、メモリセル領域上にＴｉ含有バリアを備えるので、パッシベーション層等からメモリセルトランジスタへの水素の拡散を防止できる。この結果、拡散水素に起因するメモリセルトランジスタのしきい値変動が抑制され、データ・リタデーション不良を防止できる。
【００６８】
さらに、本発明の不揮発性半導体記憶装置の製造方法の特徴によれば、周辺回路領域に配線層を形成する工程を利用して、同一配線層でメモリセル領域上にＴｉ含有バリアを形成するので、製造工程の負担を伴うことなく、水素拡散防止効果をもつＴｉ含有バリアを持ち、データ・リタデーション不良を防止できる不揮発性半導体記憶装置を提供できる。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態に係る不揮発性半導体記憶装置の部分断面図である。
【図２】本発明の第１の実施の形態に係る不揮発性半導体記憶装置におけるメモリセル領域での平面図および断面図である。
【図３】本発明の第１の実施の形態に係る２値データ動作の場合のしきい値電圧分布と多値データ動作の場合のしきい値電圧分布を示すグラフである。
【図４】本発明の第１の実施の形態に係る不揮発性半導体記憶装置の製造方法を示す各工程での装置断面図である。
【図５】本発明の第１の実施の形態に係る不揮発性半導体記憶装置の製造方法を示す各工程での装置断面図である。
【図６】本発明の第２の実施の形態に係る不揮発性半導体記憶装置におけるメモリセル領域での平面図および断面図である。
【図７】従来の不揮発性半導体記憶装置の部分断面図である。
【符号の説明】
１０ 半導体基板
１２ ソース/ドレイン領域
１４ ゲート絶縁膜
１６ 浮遊ゲート電極
１８ ゲート間絶縁膜
２０ 制御ゲート電極
２２ 酸化膜
２４、３４、３８ 層間絶縁膜
２６、３２、４０ コンタクト
２８ 層間絶縁膜
３０ 第１配線（ビット線）
３６ 第１メタル配線層
４２ 第２メタル配線層
４２ｂ Ｔｉ含有バリア
４４ 第１パッシベーション膜
４６ 第２パッシベーション膜
【発明の属する技術分野】
本発明は半導体装置およびその製造方法に関し、特に浮遊ゲートを持つスタック型ゲート構造のメモリセルアレイを有する不揮発性半導体記憶装置のデータ・リテンション（Data retention）不良の抑制に関する。
【０００２】
【従来の技術】
不揮発性メモリのひとつとして、電気的に情報の書き込みと消去が可能なＥＥＰＲＯＭ（Electrically Erasable and Programmable Read Only Memory）が知られている。また、ＥＥＰＲＯＭの中でも、高集積化に適したＮＡＮＤ型フラッシュＥＥＰＲＯＭは、複数のメモリトランジスタを各ソース、ドレインを隣接するもの同士で共用する形で直列接続し、これを一単位としてビット線に接続し、データ消去を一括して行うものである。
【０００３】
図７は、従来のＮＡＮＤ型フラッシュＥＥＰＲＯＭのメモリセル領域１００および周辺回路領域２００の構造を示す装置の部分断面図である。同図に示すように、メモリセル領域１００には、下側よりゲート酸化膜１１４、浮遊ゲート電極１１６、ゲート間絶縁膜１１８および制御ゲート１２０の順に積層されたスタック型ゲート構造のトランジスタがアレイ状に形成されており、各ゲートの両側下方のＳｉ基板１１０にはソース/ドレイン拡散領域１１２が形成されている。
【０００４】
周辺回路領域２００には必要に応じて、電源回路等のためのトランジスタ素子等が形成されている。このトランジスタ素子は通常、単層ゲート構造であり、例えばメモリセル領域１００の浮遊ゲート電極１１６を構成する導電層と同一層でゲート電極１１６ｂが形成され、その両側の半導体基板層にソース／ドレイン領域１１２ｂを有している。
【０００５】
さらに、メモリセル領域１００および周辺回路領域２００上には、複数の層間絶縁膜（１２４，１２８，１３４，１３８）を介して必要なコンタクト（１２６，１４０）や配線（１３０、１３６、１４２）が形成され、この上にパッシベーション層が形成されている。パッシベーション層は、複数層で形成されることも多く、例えば下層の第１パッシベーション膜１４４としては、被覆性の良いＳｉＯ2膜が形成され、上層の第２パッシベーション膜としては、水分を通しにくいＳｉＮｘ膜が形成されている。これらのパッシベーション膜は、耐湿性等を確保するため不揮発性半導体記憶装置にとって必要不可欠な存在である。
【０００６】
各メモリセルへのデータの書き込みに際しては、ドレイン領域１１２および制御ゲート電極１２０へそれぞれ所定の電圧が印加され、これに伴いゲート絶縁膜１１４を介してドレイン領域１１２から浮遊ゲート電極１１６へ流れるトンネル電流が発生し、この電流により浮遊ゲート電極１１６へ電子の注入が行われる。
【０００７】
例えば、２値データの記憶動作を行うＥＥＰＲＯＭでは、浮遊ゲート電極１１６に注入蓄積された電子によりメモリセルのしきい値電圧Ｖｔｈが所定値以上の場合、“０”状態となる。
【０００８】
また、制御ゲート電極１２０を接地電位にし、ドレイン領域１１２をフローティング状態にすると、ソース領域１１２に印加された電圧により、浮遊ゲート電極１１６中の電子は、ゲート絶縁膜１１４を介して引き抜かれ、メモリセルトランジスタのしきい値電圧Ｖｔｈは低くなる。このしきい値電圧が所定値より低くなった状態が“１”状態である。
【０００９】
各メモリセルのデータの読み出しの際は、各データの状態に対応したしきい値電圧Ｖｔｈにより、電流の流れの有無で、“０”と“１”が読み出される。
【００１０】
【発明が解決しようとする課題】
一般にパッシベーション膜の成膜には、成膜温度が比較的低いプラズマＣＶＤ法が利用されている。さらに、ガス原料としては、モノシラン（ＳｉＨ４）ガスやＴＥＯＳ（Ｓｉ（ＯＣ２Ｈ５）４）ガス等の水素を含むガスが用いられている。このため、パッシベーション膜中には大量の水素が含有されやすい。膜中に含有された水素は、比較的低温の熱処理でも拡散しやすく、パッシベーション膜形成工程後に続くアセンブリ工程中にも拡散し、メモリセルのトランジスタ領域に達する場合がある。
【００１１】
浮遊ゲート電極１１６やゲート絶縁膜１１４に達した水素は、そこで、電子に対するトラップ準位を形成する。従って、各メモリセルでのデータの書き込み/消去に際し、拡散水素によって生じたトラップ準位がしきい値電圧Ｖｔｈの変動を引き起こすおそれがあり、さらにこのＶｔｈの変動はデータ・リテンション（データの維持特性）不良を引き起こす要因となる。
【００１２】
一方、さらなる高集積化の要請によるパターンの微細化のため、ＮＡＮＤ型フラッシュＥＥＰＲＯＭにおいて、微細化に伴う加工バラツキが、書き込み消去回数に与える影響も無視できなくなっており、データ・リテンション不良に対するマージンは減少している。
【００１３】
さらに、最近では、メモリの大容量化のため、“１”と“０”の従来の２値データ記憶動作から、各メモリセルで３個以上の異なる多値データを記憶するＥＥＰＲＯＭが実用化されているが、このような多値データを扱う場合は、許容されるしきい値分布幅が従来の２値データ記憶動作に比較し、狭小化するため、データ・リテンション不良がさらに生じやすい状況になっている。
【００１４】
本発明の目的は、上述する従来の課題に鑑み、データ・リテンション不良の発生を抑制しうる不揮発性半導体記憶装置およびその製造方法を提供することである。
【００１５】
【課題を解決するための手段】
本発明の不揮発性半導体記憶装置の特徴は、半導体基板と、半導体基板上に配置され、浮遊ゲートを持つスタック型ゲート構造のトランジスタアレイを有する、メモリセル領域と、メモリセル領域の上方に配置され、メモリセル領域を覆うＴｉ含有バリアと、Ｔｉ含有バリア上方に配置されたパッシベーション層とを有することである。
【００１６】
上記本発明の特徴によれば、Ｔｉが有する水素ゲッター効果により、Ｔｉ含有バリアが水素の透過を阻止するので、パッシベーション層等からメモリセルトランジスタ領域への水素の拡散を防止できる。この結果、拡散水素に起因するメモリセルトランジスタのしきい値変動が抑制される。
【００１７】
上記本発明の特徴を有する不揮発性半導体記憶装置において、さらに、半導体基板上の上記メモリセル領域以外の領域に配置され、Ｔｉ含有配線層を有する、周辺回路領域を有する場合は、上記Ｔｉ含有バリアは、このＴｉ含有配線層と同一層で形成されるものであってもよい。
【００１８】
この場合は、周辺回路領域で必要な配線に利用するＴｉ含有配線層の一部を利用して、Ｔｉ含有バリアを形成できるので、製造工程の負担を伴うことなく、メモリセル領域上にＴｉ含有バリアを形成することができる。
【００１９】
なお、上記Ｔｉ含有バリアは、メモリセル領域の面積の少なくとも９０％以上を覆うものであってもよい。
【００２０】
すなわち、メモリセル領域面積の９０％以上を覆うように、上記Ｔｉ含有バリアを形成すれば、実用上メモリセル領域面積全体を覆うよう形成した場合とほぼ同等なメモリセルトランジスタのしきい値変動抑制効果が得られる。
【００２１】
さらに、上記本発明の特徴を有する不揮発性半導体記憶装置において、上記Ｔｉ含有バリアは、スリットのある平面パターン形状を有するものであってもよい。
【００２２】
スリットが応力緩和効果を有するので、Ｔｉ含有バリアに熱応力等による欠陥が発生するのを防止できる。
【００２３】
また、上記Ｔｉ含有バリア中に含まれるＴｉは、Ｔｉ単体のみならず、窒化チタン、チタンシリサイド等のＴｉ化合物の形態で含有されていてもよい。
【００２４】
さらに、上記本発明の第１の特徴を有する不揮発性半導体記憶装置において、メモリセル領域の各メモリセルは、３以上の多値データを記憶するものであってもよい。多値データを記憶する場合は、メモリセルトランジスタのしきい値電圧変動のマージンが狭小化するため、Ｔｉ含有バリアによる水素の拡散を防止し、しきい値変動を抑制する効果の有効性は極めて大きくなる。
【００２５】
さらに、上記本発明の特徴を有する不揮発性半導体記憶装置において、上記パッシベーション層は、シリコン窒化膜を含むものであってもよい。この場合は、シリコン窒化膜により不揮発性半導体記憶装置の耐湿性を上げることができるが、シリコン窒化膜が大量の水素を含むため、上記Ｔｉ含有バリアの水素拡散抑制効果の有効性が大きい。
【００２６】
本発明の不揮発性半導体記憶装置の製造方法の特徴は、半導体基板上のメモリセル領域上にメモリセル構造を形成するとともに、半導体基板上のメモリセル領域以外の周辺回路領域に必要な素子構造を形成する工程と、メモリセル構造および素子構造を覆う層間絶縁層を形成する工程と、層間絶縁層上に、Ｔｉ含有導電膜を形成する工程と、Ｔｉ含有導電膜を選択的にエッチングすることにより、周辺回路領域上方にはＴｉ含有配線層を形成するとともに、メモリセル領域上方にメモリセル領域を覆うＴｉ含有バリアを形成する工程とを有することである。
【００２７】
上記本発明の不揮発性半導体記憶装置の製造方法の特徴によれば、周辺回路領域に必要な配線層を形成する際に、この配線層と同一層でメモリセル領域上に、水素拡散防止効果を有するＴｉ含有バリアを形成できる。従って、プロセス上の負担なく、Ｔｉ含有バリアを形成し、拡散水素に起因するメモリセルトランジスタのしきい値変動を抑制できる。
【００２８】
なお、本発明の不揮発性半導体記憶装置の製造方法において、さらに、Ｔｉ含有配線層およびＴｉ含有バリアの上、もしくはその上方にパッシベーション層を形成する工程を有してもよく、さらにこのパッシベーション層を形成する工程は、プラズマＣＶＤ法を用いてＴＥＯＳ膜を形成する工程と、プラズマＣＶＤ法を用いてシリコン窒化膜を形成する工程とを有してもよい。
【００２９】
この場合は、パッシベーション膜による耐湿性を十分確保した上、パッシベーション膜中に含まれる水素の拡散を抑制し、メモリセルのしきい値変動を抑制できる。
【００３０】
【発明の実施の形態】
以下、本発明の実施の形態について説明する。
【００３１】
（第１の実施の形態）
図１は、本発明の第１の実施の形態に係る不揮発性半導体記憶装置の構造を示す断面図である。ここでは、不揮発性半導体記憶装置の一例として、ＮＡＮＤフラッシュＥＥＰＲＯＭを示す。図中左側にメモリセル領域１、右側に周辺回路領域２を示す。
【００３２】
第１の実施の形態に係る不揮発性半導体記憶装置の主な特徴は、メモリセル領域１の上方に、メモリセル領域１の全域を覆うＴｉ含有バリア４２ｂを備え、その上層に第１パッシベーション膜４４および第２パッシベーション膜４６からなるパッシベーション層が形成されていることである。Ｔｉ含有バリア４２ｂが、パッシベーション層からメモリセルのトランジスタ領域への水素の拡散を防止するため、水素に起因するメモリセルトランジスタのデータ・リタデーション変動を抑制できる。以下、より具体的に第１の実施の形態に係る不揮発性半導体記憶装置の構造について説明する。
【００３３】
図１に示すように、単一のＳｉ基板１０上にメモリセル領域１と周辺回路領域２とが形成されている。メモリセル領域１のＳｉ基板１０上には、スタック型ゲート構造のトランジスタアレイが紙面左右に延在して形成されている。このうちコンタクト２６の左右に位置するトランジスタが選択ゲートトランジスタＳＧＤであり、それ以外のトランジスタがメモリセルトランジスタＳＴである。例えば、1つのメモリセルユニットは１６個のメモリセルトランジスタＳＴで構成される。
【００３４】
メモリセル領域１の各トランジスタは、Ｓｉ基板１０上に膜厚が薄いゲート絶縁膜（トンネル酸化膜）１４、浮遊ゲート電極１６、ゲート間絶縁膜１８および制御ゲート電極２０が順次積層されたスタック型ゲート構造と、その周囲を被覆する酸化膜２２とを有している。また、浮遊ゲート電極１６のほぼ両側にあたるＳｉ基板１０表面層にソース/ドレイン領域１２を有する。
【００３５】
一方、周辺回路領域２には、例えば電源回路等のためのトランジスタが形成されているが、これは、スタック型ゲート構造である必要はなく、ゲート絶縁膜１４ｂとゲート電極１６ｂおよびＳｉ基板１０表面層に形成されたソース/ドレイン領域１２ｂとで構成される。
【００３６】
メモリセル領域１のトランジスタアレイおよび周辺回路領域２のトランジスタを覆うように、層間絶縁膜２４、２８が形成されている。また、この層間絶縁膜２４、２８を貫き、ドレイン領域１２に接続されたコンタクト２６が形成されている。コンタクト２６に接続されている第１配線３０が層間絶縁膜２８上層に形成されており、層間絶縁膜３４を貫くコンタクト３２が形成され、層間絶縁膜３４上に第１メタル配線層（ビット線）３６が形成されている。
【００３７】
さらに、第１メタル配線層３６上に層間絶縁膜３８が形成され、周辺回路領域２には、必要なコンタクト４０および第２メタル配線層４２が形成されている。この第２メタル配線層４２は、図７を参照するように、従来は、周辺回路領域２上のみに必要とされ、メモリセル領域１上には設けられていないものであるが、第１の実施の形態に係る不揮発性半導体記憶装置では、第２メタル配線層４２と同一の配線層によって、メモリセル領域１のほぼ全域を覆うＴｉ含有バリア４２ｂを形成している。この第２メタル配線層４２は、少なくとも水素のゲッタリング効果を有するチタン（Ｔｉ）を含有する配線材料、例えば、Ｔｉ単体材料の他、チタンナイトライド（ＴｉＮ）、チタンシリサイド（ＴｉＳｉ２）等のＴｉ化合物材料を含有する。また、これらのＴｉ含有膜を単層もしくは複数層としてもよい。さらに、抵抗化を図るため、Ｔｉ含有膜より高導電性のある導電層を積層してもよい。このような導電層としては、Ａｌ層、Ｃｕ層、Ａｌ−Ｃｕ層、Ａｌ−Ｓｉ層等が挙げられる。
【００３８】
さらに、第２メタル配線層４２およびＴｉ含有バリア４２ｂ上には第１パッシベーション膜４４と第２パッシベーション膜４６が順次形成されている。例えば第１パッシベーション膜４４としては、プラズマＣＶＤ法によって形成した、被覆性が良好で、絶縁性が高いＴＥＯＳ膜（以下、ｄ−ＴＥＯＳ膜という）を使用し、第２パッシベーション膜４５としては、プラズマＣＶＤ法によって形成した耐湿性の高いＳｉＮｘ膜（Ｐ−ＳｉＮ膜という）を使用することが望ましい。このようにｄ−ＴＥＯＳ膜とＰ−ＳｉＮ膜とを積層してパッシベーション層とすることで、十分な被覆性と絶縁性を兼ねそえたパッシベーション層が得られる。
【００３９】
第２パッシベーション膜４５であるＰ−ＳｉＮ膜の形成には、プラズマＣＶＤ法が用いられ、ガス原料として、水素ガスを含むＳｉＨ４等の材料が使用され、２００〜３００℃の低い成膜温度で膜形成が行われるため、膜中には比較的多くのＳｉ−Ｈ結合が残りやすい。こうして残った水素含有量は１０atom％〜２０atom％に相当する。膜中の水素は、低温の熱処理によっても簡単に拡散する。しかし、第１の実施の形態に係る不揮発性半導体記憶装置によれば、メモリセル領域を覆うＴｉ含有バリア４２ｂ中のＴｉが水素ゲッタリング作用を有するため、水素はＴｉ含有バリア４２ｂに達した段階で吸収され、それ以上深い方向への拡散が阻止される。このため、メモリセルトランジスタ領域、特に電荷蓄積層となる浮遊ゲートへの水素の侵入が抑制され、水素侵入に起因するしきい値電圧の変動が回避される。
【００４０】
図２（ａ）は、第１の実施の形態に係る不揮発性半導体記憶装置のメモリセル領域１の部分平面図であり、図２（ｂ）および図２（ｃ）は、それぞれ図２（ａ）における破線部ＡのＸ軸断面図、および破線部ＢのＹ軸断面図である。
【００４１】
図２（ａ）に示すように、Ｔｉ含有バリア４２ｂは、破線部で示すメモリセル領域１全域を覆うように形成されている。また、図２（ｂ）および図２（ｃ）からわかるように、メモリセル領域１の平面パターンでは、浮遊ゲート電極１６および制御ゲート電極２０がストライプ状に並んでおり、この電極パターンと直交する方向にストライプ状の素子分離領域５０のパターンが並んで配置され、素子分離領域５０で分離された活性領域に浮遊ゲート電極１６を有するメモリトランジスタが形成されている。第１メタル配線３６も、素子分離領域５０に平行して配置される。なお、第１メタル配線３６ｂはダミー配線である。
【００４２】
図２（ａ）〜図２（ｃ）に示すように、Ｔｉ含有バリア４２ｂは、メモリセル領域１を完全に覆うように形成されているので、第１パッシベーション膜４４および第２パッシベーション膜４６から拡散する水素が各メモリトランジスタ領域に到達し、しきい値電圧Ｖｔｈが変動するのを効果的に防止できる。
【００４３】
図３（ａ）は、本発明の第１の実施の形態にかかるＥＥＰＲＯＭで２値データ記憶動作を行う場合のしきい値電圧分布を示すグラフである。２値データの記憶動作の場合は、例えば−５Ｖ〜＋５Ｖの間に、“１”状態と“０”状態のそれぞれに対するトランジスタのしきい値Ｖｔｈが設定される。一方、図３（ｂ）は、本発明の第１の実施の形態にかかるＥＥＰＲＯＭで多値データ記憶動作、例えば４値データ記憶動作を行う場合のメモリトランジスタにおけるしきい値電圧分布を示すグラフである。４値データ記憶動作の場合は、“１.１”“１.０”“０.０”“０.１”の４つの状態を同じ−５Ｖ〜＋５Ｖの間に設定する必要がある。特に同図に示すように、“１.０”“０.０”“０.１”の３つの状態は、０〜＋５Ｖの間に設定されるため、しきい値Ｖｔｈのずれ幅の余裕（マージン）は２値データ記憶動作に較べかなり狭小となる。しきい値のずれが隣接するデータのしきい値分布にかかり、隣接データの読み出し電圧（リードベリファイ電圧）値に達してしまうと、データ・リテンション不良が生じる。
【００４４】
しかし、本発明の第１の実施の形態に係る不揮発性半導体記憶装置によれば、データ・リテンション不良に最も弱い“０.１”状態のしきい値に対しても、１０万回程度の繰り返し書き込みテストを行った後のしきい値分布の変動量を従来の約２５％削減できる。
【００４５】
以下、図４（ａ）〜図４（ｆ）を参照し、本発明の第１の実施の形態に係る不揮発性半導体記憶装置の製造方法について説明する。
【００４６】
まず、図４（ａ）に示すように、Ｓｉ基板１０にウェル領域および素子分離領域（図示せず）を形成する。次に、Ｓｉ基板１０上にＣＶＤ法もしくは熱酸化法等を用いて膜厚１０ｎｍ程度のゲート絶縁膜（トンネル酸化膜）１４を形成する。メモリセル領域１ではゲート絶縁膜１４上に、スパッタ法あるいはＣＶＤ法等を用いて膜厚約５０ｎｍ〜１００ｎｍの多結晶シリコン膜で、浮遊ゲート電極１６を形成する。また、周辺回路領域２にも、ゲート絶縁膜１４上に浮遊ゲート電極１６と同一層でゲート電極１６ｂを形成する。次に、メモリセル領域１ではＣＶＤ法等を用いてゲート間絶縁膜１８を形成する。
【００４７】
このゲート間絶縁膜１８は、例えばシリコン酸化膜、シリコン窒化膜、シリコン酸窒化膜、あるいはそれの積層膜であるＯＮＯ膜（オキサイド／ナイトライド／オキサイド）で形成する。さらにこの上にスパッタ法やＣＶＤ法等を用いて膜厚約１００ｎｍ〜２００ｎｍの制御ゲート電極層２６を形成する。制御ゲート電極層２６は、例えば多結晶シリコン膜、もしくは多結晶シリコンとメタルシリサイドの積層膜、あるいは金属材料のみのメタルゲート膜としてもよい。こうして、メモリセル領域１にはスタック型ゲート構造を形成し、周辺回路領域２には単一層ゲート構造を形成する。さらに、各ゲート構造の表面を覆うように酸化膜２２を形成する。
【００４８】
次に、図４（ｂ）に示すように、各ゲート電極をマスクとして、ウェルと逆導電型の不純物をイオン注入し、アニ−ル工程を経てソース/ドレイン領域１２を形成する。さらに、例えばＣＶＤ法を用いてＢＰＳＧ（ボロンフォスフォシリケートガラス）等で層間絶縁膜２４を形成する。
【００４９】
図４（ｃ）に示すように、層間絶縁膜２４にＲＩＥ（Reactive Ion Etching）法を用いてドレイン領域１２Ｄが底面に露出するコンタクトホールを開け、ここを例えばＷ（タングステン）等の導電材料で埋め込み、表面を平坦化し、コンタクト２６を形成する。同様な方法で層間絶縁膜２８を形成し、ダマシン法等を用いて層間絶縁膜２８上層に第１配線３０を形成する。さらに、その上に層間絶縁膜３４を形成し、さらに必要なコンタクト３２を形成する。なお、周辺回路領域２にも、層間絶縁膜２４、２８、３４がメモリセル領域１の製造工程にあわせて、順次形成され、必要に応じ図示しない配線層が形成される。そして、層間絶縁膜３４上に第１メタル配線層（ビット線）３６を形成する。
【００５０】
続けて、図５（ｄ）〜図５（ｆ）を参照し、第２メタル配線層４２およびＴｉ含有バリア４２ｂの製造方法について説明する。
【００５１】
図５（ｄ）に示すように、層間絶縁膜３８に必要なコンタクトホールを開口した後、全面にスパッタ法等を用いて、下層より順次、膜厚約２５ｎｍのＴｉ膜、膜厚約２５ｎｍのＴｉＮ膜および膜厚約８００ｎｍのＡｌ−Ｃｕ膜をそれぞれ積層し、第２メタル配線層４２を形成する。
【００５２】
続いて、図５（ｅ）に示すように、第２メタル配線層４２の上に、レジスト４８をコーティングし、さらに周辺回路領域２には必要な配線パターンに相当するレジスト４８のパターンを形成するとともに、メモリセル領域１ではメモリセル領域１全域を覆うレジスト４８のパターンを形成する。このレジスト４８のパターンをエッチングマスクとして、第２メタル配線層４２をエッチングする。こうして、周辺回路領域２に必要な配線層４２を形成するとともに、メモリセル領域１上にＴｉ含有バリア４２ｂを形成する。不要となったレジスト４８はその後剥離する。
【００５３】
図１に戻り、パッシベーション層の形成工程について説明する。Ｔｉ含有バリア４２ｂおよび第２メタル配線層４２が形成された基板表面上に被覆性の良いＴＥＯＳ膜からなる第１パッシベーション膜４４を形成する。具体的には、プラズマＣＶＤ法を用い膜厚約５０ｎｍのＴＥＯＳ膜を形成した後、さらに高い被覆性を得るため、高密度プラズマＣＶＤ（High density plasma ＣＶＤ）法を用い膜厚約９００ｎｍのＴＥＯＳ膜を形成する。
【００５４】
さらに、第１パッシベーション膜４４上に第２パッシベーション膜４６を形成する。第２パッシベーション膜４６としては、モノシラン（ＳｉＨ４）ガスおよび一酸化窒素（Ｎ２Ｏ）ガスをガス源に用いて、プラズマＣＶＤ法により耐湿性が良好なシリコン窒化（ＳｉＮx）膜を形成する。
【００５５】
以上に説明するように、本発明の第１の実施の形態に係る不揮発性半導体記憶装置は、メモリセル領域１上方にＴｉ含有バリア４２ｂを備えるので、パッシベーション膜中の水素の拡散がこのＴｉ含有バリア４２ｂによって阻止できる。従って、浮遊ゲート電極１６への水素の拡散に起因するしきい値電圧のずれの発生が抑制される。特に、しきい値電圧のマージンが狭い多値データ記憶動作を行う場合、Ｔｉ含有バリア４２ｂによる水素拡散抑制効果の有効性が高い。また、Ｔｉ含有バリア４２ｂは、第２メタル配線層４２と同一層で形成できるので、第２メタル配線層４２をパターニングする際に使用するマスクパターンを変更するだけで対応できる。
【００５６】
（第２の実施の形態）
本発明の第２の実施の形態に係る不揮発性半導体記憶装置の構成を図６（ａ）〜図６（ｃ）に示す。第２の実施の形態に係る不揮発性半導体記憶装置も、ＮＡＮＤ型フラッシュＥＥＰＲＯＭであり、基本的な構成は、第１の実施の形態と共通するため、重複する説明は省略する。第１の実施の形態と異なる点は、Ｔｉ含有バリア４２ｂが、メモリセル領域１全域を被覆するのではなく、一部にスリット領域４９を有していることである。
【００５７】
例えば、図６（ａ）に示すように、スリット領域４９はメモリセル領域１を複数領域に分割し、ワード線とビット線に平行なスリットにより各領域を囲む枠状形状としてもよい。図６（ｂ）は図６（ａ）における破線部ＡのＸ軸断面図であり、図６（ｃ）は図６（ａ）における破線部ＢのＹ軸断面図である。図６（ｂ）に示す断面構造は、第１の実施の形態に係る構造と共通するが、第２の実施の形態に係るＥＥＰＲＯＭでは、Ｔｉ含有バリア４２ｂがスリット領域４９を有するため、図６（ｃ）に示す断面構造では、一部のメモリセルトランジスタの上方にはＴｉ含有バリア４２ｂは形成されていない。
【００５８】
このように、Ｔｉ含有バリア４２ｂは、必ずしもメモリセル領域の全域を被覆する必要はない。具体的には、例えば図６（ａ）に示すように、メモリセル領域をビット線と平行なスリットで１６の領域に分割し、各領域周囲それぞれに２ビット線幅の枠状スリットを形成する場合、1ビット線が１０２４ブロック、１ブロックが１６ビットとすると、スリットのために覆われていないメモリセルは、全体で９８３０４０ビットに相当する。メモリセル全体では、１２８Mビットであることを考慮すると、Ｔｉ含有バリア４２ｂで覆われていないメモリセル面積領域は全体の約２％、メモリ数でいえば全体の約１％に相当する。この条件においては、Ｔｉ含有バリア４２ｂは、スリットのないＴｉ含有バリアを備えた第１の実施の形態に係る半導体不揮発性記憶装置とほぼ同じしきい値変動抑制効果を示すことが確認されている。すなわち、メモリセル領域の９８％をＴｉ含有バリア４２ｂが覆う場合は、確実に良好なしきい値変動抑制効果がある。従って、例えばメモリセル領域１の総面積の９０％以上、より好ましくは９５％以上を覆うものであれば、メモリセル領域全域を覆う場合とほぼ同様な水素拡散防止効果を得ることができ、多値データの動作表示の場合においてしきい値変動を抑制する効果が得られる。
【００５９】
また、Ｔｉ含有バリア４２ｂとその上下の層間絶縁層との間では熱膨張係数等の違いがあるため、Ｔｉ含有バリア４２ｂの面積が広くなると、応力による亀裂等欠陥の発生が生じるおそれがあるが、Ｔｉ含有バリア４２ｂに形成したスリット領域４９は、これらの応力を緩和する働きがある。
【００６０】
スリット領域４９の形状は限定されず、図６（ａ）に示すような枠状形状のみならず、ストライプ形状等、種々の形状をとることができる。なお、スリット幅が広くなりすぎると、スリットの間から水素が拡散するため、スリット幅は、メモリセルトランジスタのゲート幅の数個分以下であることが望ましい。
【００６１】
なお、NANDセル列(ワードライン)と並行な、選択ゲートが配置された領域上にスリットを形成する場合は、実質的にメモリセル上を覆うＴｉ含有バリア４２ｂ面積を減らさないですむため、高い水素バリア効果を維持でき、かつ、スリットによる応力緩和効果を備えることができる。
【００６２】
なお、第２の実施の形態にかかるＥＥＰＲＯＭは第１の実施の形態に係る製造方法と同様な方法を用いて作製できる。
【００６３】
以上、本発明の不揮発性半導体記憶装置について、実施の形態に沿って説明したが、本発明はこれらの記載に限定されることなく、種々の改変や置換が可能なことは当業者には自明である。
【００６４】
例えば、上述する実施の形態では、ＮＡＮＤ型フラッシュＥＥＰＲＯＭについて説明したが、フラッシュ型、ＮＡＮＤ型のＥＥＰＲＯＭに限らず、水素拡散によるしきい値電圧の変動が問題となる不揮発性半導体記憶装置であれば同様にＴｉ含有バリアを用いた上述する構造を適用できる。
【００６５】
また、上述する実施の形態では、周辺回路領域に形成する第２メタル配線層と同一層でメモリセル領域を覆うＴｉ含有バリアを形成する例について説明したが、第２メタル配線層を使用することなく、独立にＴｉ含有層を形成し、同層を利用してＴｉ含有バリアを形成してもよい。さらに、周辺回路領域に第３、第４のメタル配線層が形成される場合には、これらの配線層のいずれかを利用してＴｉ含有バリアを形成してもよい。
【００６６】
さらに、パッシベーション層は、Ｔｉ含有バリアの直上に形成されている必要はなく、Ｔｉ含有バリアの上または上方に形成されていればよい。
【００６７】
【発明の効果】
上述するように、本発明の不揮発性半導体記憶装置の特徴によれば、メモリセル領域上にＴｉ含有バリアを備えるので、パッシベーション層等からメモリセルトランジスタへの水素の拡散を防止できる。この結果、拡散水素に起因するメモリセルトランジスタのしきい値変動が抑制され、データ・リタデーション不良を防止できる。
【００６８】
さらに、本発明の不揮発性半導体記憶装置の製造方法の特徴によれば、周辺回路領域に配線層を形成する工程を利用して、同一配線層でメモリセル領域上にＴｉ含有バリアを形成するので、製造工程の負担を伴うことなく、水素拡散防止効果をもつＴｉ含有バリアを持ち、データ・リタデーション不良を防止できる不揮発性半導体記憶装置を提供できる。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態に係る不揮発性半導体記憶装置の部分断面図である。
【図２】本発明の第１の実施の形態に係る不揮発性半導体記憶装置におけるメモリセル領域での平面図および断面図である。
【図３】本発明の第１の実施の形態に係る２値データ動作の場合のしきい値電圧分布と多値データ動作の場合のしきい値電圧分布を示すグラフである。
【図４】本発明の第１の実施の形態に係る不揮発性半導体記憶装置の製造方法を示す各工程での装置断面図である。
【図５】本発明の第１の実施の形態に係る不揮発性半導体記憶装置の製造方法を示す各工程での装置断面図である。
【図６】本発明の第２の実施の形態に係る不揮発性半導体記憶装置におけるメモリセル領域での平面図および断面図である。
【図７】従来の不揮発性半導体記憶装置の部分断面図である。
【符号の説明】
１０ 半導体基板
１２ ソース/ドレイン領域
１４ ゲート絶縁膜
１６ 浮遊ゲート電極
１８ ゲート間絶縁膜
２０ 制御ゲート電極
２２ 酸化膜
２４、３４、３８ 層間絶縁膜
２６、３２、４０ コンタクト
２８ 層間絶縁膜
３０ 第１配線（ビット線）
３６ 第１メタル配線層
４２ 第２メタル配線層
４２ｂ Ｔｉ含有バリア
４４ 第１パッシベーション膜
４６ 第２パッシベーション膜
Claims (6)
- 半導体基板と、
前記半導体基板上に配置され、浮遊ゲートを持つスタック型ゲート構造の複数のトランジスタを有するトランジスタアレイを有し、前記複数のトランジスタが直列に配置され、該複数のトランジスタの一端のトランジスタを選択ゲートトランジスタとするメモリセル領域と、
前記メモリセル領域の上方に配置され、前記メモリセル領域を覆い、平面パターン形状において前記メモリセル領域の前記選択ゲートトランジスタ上方を通過するラインパターンのスリットを有するＴｉ含有バリアと、
前記Ｔｉ含有バリア上に配置された水素を含むパッシベーション層とを有する不揮発性半導体記憶装置。 - さらに、前記半導体基板上の前記メモリセル領域以外の領域に配置され、Ｔｉ含有配線層を備える、周辺回路領域を有し、
前記Ｔｉ含有バリアは、前記Ｔｉ含有配線層と同一層で形成されていることを特徴とする請求項１に記載の不揮発性半導体記憶装置。 - 前記Ｔｉ含有バリアは、前記メモリセル領域面積の少なくとも９０％以上を覆うことを特徴とする請求項１または２に記載の不揮発性半導体記憶装置。
- 前記スリットは、ワード線と平行に配置されていることを特徴とする請求項１〜３のいずれか１項に記載の不揮発性半導体記憶装置。
- 前記Ｔｉ含有バリアは、チタン、窒化チタン、チタンシリサイドの少なくともいずれかを含むＴｉ含有膜を有することを特徴とする請求項１〜４のいずれか１項に記載の不揮発性半導体記憶装置。
- 前記水素を含むパッシベーション層は、水素を含むガスを利用してプラズマＣＶＤ法により形成されたことを特徴とする請求項１〜５のいずれか１項に記載の不揮発性半導体記憶装置。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002134177A JP4212299B2 (ja) | 2002-05-09 | 2002-05-09 | 不揮発性半導体記憶装置 |
| US10/430,372 US7145200B2 (en) | 2002-05-09 | 2003-05-06 | Nonvolatile semiconductor memory device |
| KR10-2003-0028891A KR100533302B1 (ko) | 2002-05-09 | 2003-05-07 | 불휘발성 반도체 기억 장치 및 그 제조 방법 |
| US11/530,821 US7422932B2 (en) | 2002-05-09 | 2006-09-11 | Nonvolatile semiconductor memory device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002134177A JP4212299B2 (ja) | 2002-05-09 | 2002-05-09 | 不揮発性半導体記憶装置 |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2003332468A JP2003332468A (ja) | 2003-11-21 |
| JP2003332468A5 JP2003332468A5 (ja) | 2005-09-02 |
| JP4212299B2 true JP4212299B2 (ja) | 2009-01-21 |
Family
ID=29561166
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002134177A Expired - Lifetime JP4212299B2 (ja) | 2002-05-09 | 2002-05-09 | 不揮発性半導体記憶装置 |
Country Status (3)
| Country | Link |
|---|---|
| US (2) | US7145200B2 (ja) |
| JP (1) | JP4212299B2 (ja) |
| KR (1) | KR100533302B1 (ja) |
Families Citing this family (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100519170B1 (ko) * | 2004-07-13 | 2005-10-05 | 주식회사 하이닉스반도체 | 반도체 소자의 패시베이션막 형성방법 및 반도체 소자의패시베이션막 구조 |
| JP2006032489A (ja) * | 2004-07-13 | 2006-02-02 | Nec Electronics Corp | 不揮発性半導体記憶装置及びその製造方法 |
| JP2006060138A (ja) | 2004-08-23 | 2006-03-02 | Toshiba Corp | 半導体集積回路装置 |
| KR100629357B1 (ko) * | 2004-11-29 | 2006-09-29 | 삼성전자주식회사 | 퓨즈 및 부하저항을 갖는 낸드 플래시메모리소자 형성방법 |
| KR100607193B1 (ko) * | 2004-12-24 | 2006-08-01 | 삼성전자주식회사 | 게이트 패턴의 상부에 적어도 하나의 저항 패턴을 갖는플레시 메모리들 및 그 형성방법들 |
| JP4559866B2 (ja) | 2005-01-17 | 2010-10-13 | パナソニック株式会社 | 半導体装置の製造方法 |
| JP2006302950A (ja) * | 2005-04-15 | 2006-11-02 | Renesas Technology Corp | 不揮発性半導体装置および不揮発性半導体装置の製造方法 |
| JP5061480B2 (ja) * | 2006-03-22 | 2012-10-31 | 富士通株式会社 | 半導体記憶装置、および半導体記憶装置の製造方法 |
| KR100822806B1 (ko) * | 2006-10-20 | 2008-04-18 | 삼성전자주식회사 | 비휘발성 메모리 장치 및 그 형성 방법 |
| US7879718B2 (en) * | 2006-12-27 | 2011-02-01 | Spansion Llc | Local interconnect having increased misalignment tolerance |
| JP2008166518A (ja) * | 2006-12-28 | 2008-07-17 | Toshiba Corp | 不揮発性半導体記憶装置 |
| US8368137B2 (en) * | 2007-06-26 | 2013-02-05 | Sandisk Technologies Inc. | Dual bit line metal layers for non-volatile memory |
| US8097504B2 (en) * | 2007-06-26 | 2012-01-17 | Sandisk Technologies Inc. | Method for forming dual bit line metal layers for non-volatile memory |
| JP5159289B2 (ja) * | 2007-12-20 | 2013-03-06 | 株式会社東芝 | 不揮発性半導体記憶装置 |
| KR101660491B1 (ko) | 2010-04-09 | 2016-09-27 | 삼성전자주식회사 | 반도체 장치 및 그 제조 방법 |
| TWI492368B (zh) | 2011-01-14 | 2015-07-11 | Semiconductor Energy Lab | 半導體記憶裝置 |
| JP6120738B2 (ja) * | 2013-09-17 | 2017-04-26 | ルネサスエレクトロニクス株式会社 | 半導体装置および半導体装置の製造方法 |
| WO2019077662A1 (ja) * | 2017-10-16 | 2019-04-25 | Tdk株式会社 | トンネル磁気抵抗効果素子、磁気メモリ、及び内蔵型メモリ |
| CN117096010A (zh) * | 2020-01-02 | 2023-11-21 | 长江存储科技有限责任公司 | 存储器的制作方法及存储器 |
Family Cites Families (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB2229575B (en) | 1989-03-22 | 1993-05-12 | Intel Corp | Method of reducing hot-electron degradation in semiconductor devices |
| US5229311A (en) | 1989-03-22 | 1993-07-20 | Intel Corporation | Method of reducing hot-electron degradation in semiconductor devices |
| JP2000315395A (ja) | 1990-07-12 | 2000-11-14 | Hitachi Ltd | 半導体集積回路装置 |
| JPH06334050A (ja) | 1993-05-25 | 1994-12-02 | Mitsubishi Electric Corp | 半導体装置 |
| KR960015322B1 (ko) | 1993-07-23 | 1996-11-07 | 현대전자산업 주식회사 | 차폐용 플레이트를 갖는 반도체소자 제조방법 |
| JP2917916B2 (ja) | 1996-06-12 | 1999-07-12 | 日本電気株式会社 | 強誘電体を用いた半導体集積回路とその製造方法 |
| TW468253B (en) | 1997-01-13 | 2001-12-11 | Hitachi Ltd | Semiconductor memory device |
| JPH118355A (ja) | 1997-06-16 | 1999-01-12 | Nec Corp | 強誘電体メモリ |
| JPH1154731A (ja) * | 1997-07-31 | 1999-02-26 | Nec Corp | 半導体装置 |
| US6291886B1 (en) * | 1998-02-18 | 2001-09-18 | Kabushiki Kaisha Toshiba | Semiconductor device having wirings with reflection preventing film and method of manufacturing the same |
| JP3459355B2 (ja) | 1998-03-27 | 2003-10-20 | 株式会社東芝 | 半導体装置およびその製造方法 |
| US6353242B1 (en) * | 1998-03-30 | 2002-03-05 | Kabushiki Kaisha Toshiba | Nonvolatile semiconductor memory |
| JP3276007B2 (ja) | 1999-07-02 | 2002-04-22 | 日本電気株式会社 | 混載ｌｓｉ半導体装置 |
| JP3837258B2 (ja) | 1999-07-13 | 2006-10-25 | 三洋電機株式会社 | 不揮発性半導体記憶装置とその製造方法 |
| JP4031158B2 (ja) | 1999-09-27 | 2008-01-09 | 株式会社東芝 | 半導体装置 |
| JP2001274365A (ja) * | 2000-03-28 | 2001-10-05 | Toshiba Corp | 不揮発性半導体記憶装置及びその製造方法 |
| JP2002124585A (ja) * | 2000-10-17 | 2002-04-26 | Hitachi Ltd | 不揮発性半導体記憶装置およびその製造方法 |
| US6587372B2 (en) * | 2001-01-11 | 2003-07-01 | Micron Technology, Inc. | Memory device with multi-level storage cells and apparatuses, systems and methods including same |
-
2002
- 2002-05-09 JP JP2002134177A patent/JP4212299B2/ja not_active Expired - Lifetime
-
2003
- 2003-05-06 US US10/430,372 patent/US7145200B2/en not_active Expired - Fee Related
- 2003-05-07 KR KR10-2003-0028891A patent/KR100533302B1/ko not_active IP Right Cessation
-
2006
- 2006-09-11 US US11/530,821 patent/US7422932B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2003332468A (ja) | 2003-11-21 |
| US7422932B2 (en) | 2008-09-09 |
| US7145200B2 (en) | 2006-12-05 |
| KR100533302B1 (ko) | 2005-12-05 |
| US20070004143A1 (en) | 2007-01-04 |
| US20030222302A1 (en) | 2003-12-04 |
| KR20030087945A (ko) | 2003-11-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7422932B2 (en) | Nonvolatile semiconductor memory device | |
| US6235586B1 (en) | Thin floating gate and conductive select gate in situ doped amorphous silicon material for NAND type flash memory device applications | |
| US7781823B2 (en) | Nonvolatile semiconductor memory | |
| US6380033B1 (en) | Process to improve read disturb for NAND flash memory devices | |
| US6239500B1 (en) | Semiconductor device with common bit contact area | |
| US7271063B2 (en) | Method of forming FLASH cell array having reduced word line pitch | |
| JP4818061B2 (ja) | 不揮発性半導体メモリ | |
| US20070034929A1 (en) | Flash memory device and method of manufacturing the same | |
| US6204159B1 (en) | Method of forming select gate to improve reliability and performance for NAND type flash memory devices | |
| JP3389112B2 (ja) | 不揮発性半導体記憶装置及びその製造方法 | |
| WO2007013155A1 (ja) | 半導体装置およびその製造方法 | |
| JPH0730000A (ja) | 不揮発性半導体記憶装置およびその製造方法 | |
| US8451641B2 (en) | Memory array no common source region and method of fabricating the same | |
| JP2010050357A (ja) | 不揮発性半導体記憶装置およびその製造方法 | |
| JPH0563208A (ja) | 不揮発性半導体記憶装置およびその製造方法 | |
| US6284602B1 (en) | Process to reduce post cycling program VT dispersion for NAND flash memory devices | |
| JP2009231621A (ja) | 不揮発性半導体メモリ | |
| US6211074B1 (en) | Methods and arrangements for reducing stress and preventing cracking in a silicide layer | |
| KR101099958B1 (ko) | 반도체 소자의 금속 배선 형성 방법 | |
| JP2011009447A (ja) | 不揮発性半導体記憶装置及びその製造方法 | |
| KR20060007177A (ko) | 비휘발성 메모리 소자의 제조방법 | |
| JP2009076635A (ja) | 半導体装置およびその製造方法 | |
| JPH11289021A (ja) | 半導体集積回路装置およびその製造方法ならびにマイクロコンピュータ | |
| JP2004103902A (ja) | 不揮発性半導体メモリ装置、および、その製造方法 | |
| US20110059585A1 (en) | Nonvolatile memory device and fabrication method |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050224 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050224 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070907 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080205 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080331 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20081014 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20081028 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111107 Year of fee payment: 3 |
|
| R151 | Written notification of patent or utility model registration |
Ref document number: 4212299 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111107 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121107 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131107 Year of fee payment: 5 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| EXPY | Cancellation because of completion of term |