JP2006302950A - 不揮発性半導体装置および不揮発性半導体装置の製造方法 - Google Patents

不揮発性半導体装置および不揮発性半導体装置の製造方法 Download PDF

Info

Publication number
JP2006302950A
JP2006302950A JP2005118505A JP2005118505A JP2006302950A JP 2006302950 A JP2006302950 A JP 2006302950A JP 2005118505 A JP2005118505 A JP 2005118505A JP 2005118505 A JP2005118505 A JP 2005118505A JP 2006302950 A JP2006302950 A JP 2006302950A
Authority
JP
Japan
Prior art keywords
insulating film
gates
semiconductor device
floating
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2005118505A
Other languages
English (en)
Other versions
JP2006302950A5 (ja
Inventor
Yasuaki Yonemochi
泰明 米持
Hisakazu Otoi
尚和 音居
Akio Nishida
彰男 西田
Shigeru Shiratake
茂 白竹
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Technology Corp
Original Assignee
Renesas Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Technology Corp filed Critical Renesas Technology Corp
Priority to JP2005118505A priority Critical patent/JP2006302950A/ja
Priority to US11/402,972 priority patent/US7705392B2/en
Publication of JP2006302950A publication Critical patent/JP2006302950A/ja
Publication of JP2006302950A5 publication Critical patent/JP2006302950A5/ja
Priority to US12/613,057 priority patent/US20100044772A1/en
Priority to US12/727,890 priority patent/US8211777B2/en
Priority to US13/488,015 priority patent/US8669172B2/en
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/7682—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing the dielectric comprising air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H01L29/4011—Multistep manufacturing processes for data storage electrodes
    • H01L29/40114—Multistep manufacturing processes for data storage electrodes the electrodes comprising a conductor-insulator-conductor-insulator-semiconductor structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42324—Gate electrodes for transistors with a floating gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Non-Volatile Memory (AREA)
  • Semiconductor Memories (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

【課題】 不揮発性半導体装置の機能を確保することができ、フローティングゲートのしきい値電圧の変動が抑制された不揮発性半導体装置を提供する。
【解決手段】 主表面を有する半導体基板１１と、半導体基板１１の主表面上に間隔をあけて形成された第１と第２フローティングゲート１５ａ、１５ｂと、第１と第２フローティングゲート１５ａ、１５ｂ上の第１と第２コントロールゲート１２ａ、１２ｂと、第１コントロールゲート１２ａ上に形成された第１絶縁膜３２ａと、第２コントロールゲート１２ｂ上に形成され、第１絶縁膜３２ａに接触するように形成された第２絶縁膜３２ｂと、第１絶縁膜３２ａと、第２絶縁膜３２ｂとを接触させることで、少なくとも第１フローティングゲート１５ａと第２フローティングゲート１５ｂ間に形成された空隙部２６ａとを備える。
【選択図】 図３

Description

本発明は、フローティングゲート間の容量結合の軽減が図られた不揮発性半導体装置およびその製造方法に関する。
一般に、電気的に書込み、消去可能な不揮発性半導体装置としては、半導体基板の主表面上に形成された複数のフローティングゲート電極と、このフローティングゲート電極上に形成されたコントロールゲート電極とを備えたものが知られている。近年、半導体集積回路の高集積化に伴い、フローティングゲート間の寸法が狭くなり、隣接するフローティングゲート同士間に、大きな容量が生じ易くなっていた。このため、周囲のフローティングゲートの電位によって、フローティングゲートの読出し時のしきい値電圧が変動するという、いわゆる容量連結による問題が生じていた。
そこで、従来から、隣接するフローティングゲート同士の容量結合が抑制された不揮発性半導体装置が提案されている。例えば、特開２０００−１００９７６号公報には、隣接するフローティングゲート間および隣接するコントロールゲート間に空洞が形成された不揮発性半導体装置や、隣接するフローティングゲート間および隣接するコントロールゲート間に酸化シリコンより比誘電率が低い絶縁膜が形成された不揮発性半導体装置が記載されている。
このフローティングゲート電極間およびコントロールゲート電極間に空洞が形成された不揮発性半導体装置の製造工程は、半導体基板の上面上に、複数のコントロールゲート電極を形成する工程と、常圧の気相成長法により絶縁膜を堆積する工程とを備えている。
そして、絶縁膜を堆積する工程においては、堆積される絶縁膜がコントロールゲート電極間およびコントロールゲート間に埋まりきらず、空洞が形成される。
また、フローティングゲート電極およびコントロールゲート電極間に、酸化シリコン膜より誘電率が低い絶縁膜が形成された不揮発性半導体装置の製造工程は、半導体基板に複数のコントロールゲート電極を形成する工程と、フローティングゲート電極を形成する工程と、形成されたコントロールゲート電極およびフローティングゲート電極間にフッ素添加ポリイミド（比誘電率２．７）を形成する工程とを備えている。
また、特開２００２−７６２９９号公報には、表面を有する半導体基板と、半導体基板の主表面に形成された溝と、溝に埋込まれた第１絶縁膜と、第１絶縁膜上に間隔を隔てて形成された２つの導電層と、２つの導電層によって挟まれた領域の直下に位置する半導体基板の表面を露出する、第１絶縁膜に形成された開口部と、開口部を埋込むとともに、２つの導電層を覆うように形成された第２絶縁膜と、第２絶縁膜によって埋込まれた開口部内に形成された空隙とを備えた半導体装置が記載されている。
この不揮発性半導体装置においても、２つの導電層の間に位置する空隙により２つの導電層間の容量が低減されている。
特開２０００−１００９７６号公報 特開２００２−７６２９９号公報
しかし、コントロールゲート間およびフローティングゲート間に空洞が形成された不揮発性半導体装置においては、フローティングゲート間およびコントロールゲート間に空洞を形成する工程において、フローティングゲート間やコントロールゲート間に絶縁膜が入り込む場合が生じやすいという問題があった。また、コントロールゲートの側面やフローティングゲートの側面に形成された膜厚が厚くなり易いという問題があった。これに伴い、隣接するフローティングゲート間の容量結合を抑制することが困難なものとなり、選択されたフローティングゲートのしきい値電圧が変動するという問題があった。さらに、フローティングゲート間およびコントロールゲート間に、酸化シリコン膜より誘電率が小さい低誘電率膜が形成された不揮発性半導体装置においては、水素や水分がゲート絶縁膜に染み出すおそれがあるという問題があり、不揮発性半導体装置の機能が阻害されるという問題があった。
本発明は、上記の課題に鑑みてなされたものであり、その目的は、不揮発性半導体装置の機能を確保することができ、フローティングゲートのしきい値電圧の変動が抑制された不揮発性半導体装置を提供することである。
本発明に係る不揮発性半導体装置は、主表面を有する半導体基板と、半導体基板の主表面上に間隔をあけて形成された第１と第２フローティングゲートと、第１と第２フローティングゲート上の第１と第２コントロールゲートと、第１コントロールゲート上に形成された第１絶縁膜と、第２コントロールゲート上に形成され、第１絶縁膜に接触するように形成された第２絶縁膜と、第１絶縁膜と、第２絶縁膜とを接触させることで、少なくとも第１フローティングゲートと第２フローティングゲート間に形成された空隙部とを備える。
本発明に係る不揮発性半導体装置およびその製造方法によれば、不揮発性半導体装置の機能を確保しつつ、フローティングゲートのしきい値電圧の変動を抑制することができる。
図１から図１７を用いて、本発明に係る不揮発性半導体装置の実施の形態について説明する。
（実施の形態１）
図１は、本実施の形態１に係る不揮発性半導体装置１０の平面図である。この図１に示されるように、主表面を有する半導体基板１１と、半導体基板１１の主表面上に形成され一方向に向けて延在し、間隔を隔てて形成されたアシストゲート１３ａ、１３ｂと、半導体基板１１の主表面上に形成されたフローティングゲート（第１フローティングゲート）１４ａ〜１６ａ、１４ｃ〜１６ｃと、フローティングゲート１４ａ〜１６ａ、１４ｃ〜１６ｃと間隔をあけて形成されたフローティングゲート（第２フローティングゲート）１４ｂ〜１６ｂとを備えている。
また、不揮発性半導体装置１０は、フローティングゲート１４ａ〜１６ａ、１４ｃ〜１６ｃ上に形成されたコントロールゲート（第１コントロールゲート）１２ａ、１２ｃと、フローティングゲート１４ｂ〜１６ｂ上に形成されたコントロールゲート（第２コントロールゲート）１２ｂとを備えている。
フローティングゲート１５ａ〜１５ｃは、アシストゲート１３ａ、１３ｂ間に形成されており、アシストゲート１３ａ、１３ｂが延在する方向に沿って、間隔を隔てて、複数形成されている。そして、アシストゲート１３ａ、１３ｂが延在する方向に隣接するフローティングゲート１４ａ〜１６ａ、１４ｂ〜１６ｂ、１４ｃ〜１６ｃ間には、空隙部２５ａ〜２７ａ、２５ｂ〜２７ｂが形成されている。
図２は、図１のＩＩ−ＩＩ線における断面図である。この図２に示されるように、半導体基板１１の主表面上には、絶縁膜２０が形成されており、この絶縁膜２０を介して、半導体基板１１の主表面上に、アシストゲート１３ａ、１３ｂと、フローティングゲート１４ｂ〜１６ｂとが形成されている。アシストゲート１３ａ、１３ｂの上面上には、キャップ絶縁膜２１ａ、２１ｂが形成されている。そして、フローティングゲート１４ｂ〜１６ｂの上端部側には、ＯＮＯ膜２２が形成されており、このＯＮＯ膜２２を介してコントロールゲート１２ｂが形成されている。なお、ＯＮＯ膜２２は、例えば酸化シリコン、窒化シリコンおよび酸化シリコンを下層から順に積層して形成されている。そして、フローティングゲート１４ｂ〜１６ｂ間には、アシストゲート１３ａ、１３ｂが配置されておりアシストゲート１３ａ、１３ｂとフローティングゲート１４ｂ〜１６ｂとの間には、絶縁膜２３が形成されている。
図３は、図１のＩＩＩ−ＩＩＩ線における断面図である。この図３に示されるように、コントロールゲート１２ａ〜１２ｃは、低抵抗な多結晶シリコンからなる導体膜１２ａ２〜１２ｃ２と、この導体膜１２ａ２〜１２ｃ２の上面上に形成されたタングステンシリサイド（ＷＳｉx）等のような高融点金属シリサイド膜１２ａ１〜１２ｃ１とから構成されている。このコントロールゲート１２ａ〜１２ｃの上端面には、ＴＥＯＳ（Tetraethoxysilane）膜が形成されている。そして、このＴＥＯＳ膜のキャップ絶縁膜３０ａ〜３０ｃの表面上と、コントロールゲート１２ａ〜１２ｃの側面と、ＯＮＯ膜２２の側面と、フローティングゲート１５ａ〜１５ｃの側面とを覆う絶縁膜３１ａ〜３１ｃが形成されている。
そして、キャップ絶縁膜３０ａ、３０ｃおよび絶縁膜３１ａ、３１ｃを介して、コントロールゲート１２ａ、１２ｃ上に絶縁膜（第１絶縁膜）３２ａ、３２ｃが形成されている。そして、キャップ絶縁膜３０ｂおよび絶縁膜３１ｂを介して、コントロールゲート１２ｂ上に絶縁膜（第２絶縁膜）３２ｂが形成されている。
そして、絶縁膜３２ａ、３２ｃは、上方に向かうに従って、側方に膨出するように形成されており、絶縁膜３２ｂは、絶縁膜３２ａ、３２ｃに接触するように形成されている。絶縁膜３２ａ、３２ｃと、絶縁膜３２ｂとが接触することで、コントロールゲート１２ａ〜１２ｃ間およびフローティングゲート１５ａ〜１５ｃ間は、コントロールゲート１２ａ〜１２ｃより上方で閉塞されている。このため、少なくとも、フローティングゲート１５ａ、１５ｃと、フローティングゲート１５ｂとの間に空隙部２６ａ、２６ｂが形成されている。ここで、絶縁膜３２ａ〜３２ｃは、コントロールゲート１２ａ〜１２ｃの上端部から下方に向かうに従って、漸次厚さが薄くなるように形成されている。そして、フローティングゲート１５ａ〜１５ｃの下端部側では、絶縁膜３２ａ〜３２ｃが殆んど形成されておらず、また、フローティングゲート１５ａ〜１５ｃ間に位置する半導体基板１１の主表面上には、絶縁膜３２ａ〜３２ｃが殆んど形成されていない。
このため、形成された空隙部２６ａ、２６ｂは、コントロールゲート１２ａ〜１２ｃの上端部側から下方に向かうに従って、幅が漸次広くなるように形成されている。特に、コントロールゲート１２ａ〜１２ｃ間およびフローティングゲート１５ａ〜１５ｃ間では、空隙部２６ａ、２６ｂの幅は広く形成されている。
そして、絶縁膜３２ａ〜３２ｃ同士の接触部Ｓは、コントロールゲート１２ａ〜１２ｃより上方に位置している。このため、空隙部２６ａ、２６ｂは、フローティングゲート１５ａ〜１５ｃ間からコントロールゲート１２ａ〜１２ｃの上端部より上方に亘って形成されている。なお、絶縁膜３２ａ〜３２ｃは、酸化シリコン膜より誘電率の低い多孔質の絶縁膜から形成してもよい。例えば、シリセスキオンサン、ポーラスシリカ、エアロゲル薄膜、ＨＳＧ−２５５等のポーラス膜が好適である。
そして、このような絶縁膜３２ａ〜３２ｃの表面上に形成され、絶縁膜３２ａ〜３２ｃ同士の接触部Ｓを覆う絶縁膜３３が形成されている。この絶縁膜３３は、耐湿性がよく、絶縁膜３２ａ〜３２ｃと材質が異なる絶縁膜により形成されている。
図４から図８は、上記のように構成された不揮発性半導体装置１０の製造工程を示す図である。図４は、不揮発性半導体装置１０の第１工程を示す断面図である。この図４に示されるように、半導体基板１１の主表面上に絶縁膜１３４を形成する。この絶縁膜１３４は、形成されるフローティングゲートのトンネル絶縁膜として機能する絶縁膜であり、例えば酸窒化シリコン（ＳｉＯＮ）等からなる。
そして、この絶縁膜１３４の上面上に、例えば低抵抗な多結晶シリコンからなる導体膜１１５をＣＶＤ法等により堆積する。そして、この導体膜１１５の表面上に、酸化シリコンからなる絶縁膜、窒化シリコンからなる絶縁膜および酸化シリコンからなる絶縁膜をＣＶＤ法等により下層から順に堆積することにより、ＯＮＯ膜１２２を形成する。続いて、低抵抗な多結晶シリコンからなる導体膜１１２Ａと、導体膜１１２Ａよりも低抵抗な導体膜１１２Ｂとして、例えばタングステンシリサイド等のような高融点金属シリサイド膜とを下層から順にＣＶＤ（Chemical Vapor Deposition）法等により堆積する。
例えば酸化シリコンからなる絶縁膜１３０をＴＥＯＳガスを用いたＣＶＤ法等により堆積した後、その上に、例えば低抵抗な多結晶シリコンからなるハードマスク膜１２６をＣＶＤ法等により堆積し、さらにその上に、例えば酸窒化シリコン（ＳｉＯＮ）からなる反射防止膜１２７をＣＶＤ法等により堆積する。
次いで、反射防止膜１２７上にコントロールゲート形成用のレジストパターンを形成し、これをエッチングマスクとして反射防止膜１２７およびハードマスク膜１２６をパターニングした後、ワード線形成用のレジストパターンを除去する。続いて、残されたハードマスク膜１２６と反射防止膜１２７との積層膜をエッチングマスクとして、そこから露出される絶縁膜１３０、高融点金属シリサイド膜１１２Ａおよび導体膜１１２Ｂをエッチングする。
図５は、不揮発性半導体装置１０の第２工程を示す断面図である。この図５に示されるように、形成されたコントロールゲート１２ａ〜１２ｃをマスクとして、図４に示されたＯＮＯ膜１２２と、導体膜１１５と、絶縁膜１３４とにエッチングを施す。そして、図５に示すように、フローティングゲート１５ａ、１５ｃが形成される。図６は、不揮発性半導体装置１０の第３工程を示す断面図である。この図６に示されるように、フローティングゲート１５ａ〜１５ｃの両側面と、コントロールゲート１２ａ〜１２ｃの両側面と、キャップ絶縁膜３０ａ〜３０ｃの表面上に、ＣＶＤ（Chemical Vapor Deposition）法等により絶縁膜３１ａ〜３１ｃを形成する。なお、絶縁膜３１ａ〜３１ｃは、シリコン酸化膜またはシリコン窒化膜から構成されている。この際、フローティングゲート１５ａ〜１５ｃ間から外方に露出する半導体基板１１の主表面上に絶縁膜が形成され、図５に示す絶縁膜３４ａ〜３４ｃと連結して、半導体基板１１の主表面上の全面に、絶縁膜２０が形成される。
図７は、不揮発性半導体装置１０の第４工程を示す断面図である。この図７に示されるように、第４工程においては、キャップ絶縁膜３０ａ〜３０ｃおよび絶縁膜３１ａ〜３１ｃを介して、絶縁膜３２ａ〜３２ｃを形成する。この絶縁膜３２ａ〜３２ｃを形成するには、図示されないプラズマＣＶＤ装置の成膜ガスの流量を増加させる。ガスの供給量を過剰にすることにより、デポートが上がり、埋め込み性が低下する。例えば、Ｎ２Ｏガスの供給量を５００ｓｃｃｍ以上６００ｓｃｃｍ以下に設定し、ＳｉＨ４のガス供給量を３ｓｃｃｍ以上５ｓｃｃｍ以下程度に設定するのが好ましい。
特に、絶縁膜３２ａ〜３２ｃの成膜の際に、Ｎ２Ｏ／ＳｉＨ４比を上げるのが好ましい。Ｎ２Ｏ／ＳｉＨ４比を上げることにより、カバレッジ（Coverage）を悪化させることができ、埋め込み性を低下させることができる。例えば、Ｎ２Ｏ／ＳｉＨ４比は、１〜２の範囲が好ましい。
さらに、絶縁膜３２ａ〜３２ｃの成膜の際に、成膜温度を通常より低く設定する。成膜温度を低く設定すると、表面反応が停滞し、カバレッジを低下させることができ、埋め込み性を低下させることができる。例えば、成膜温度は、２００℃以上２５０℃以下の範囲が好ましい。
また、絶縁膜３２ａ〜３２ｃの成膜の際に、プラズマ発生源のパワーを低く設定する。パワーを低く設定することにより、プラズマ密度が下がり、ラジカル（radical)が減少し、カバレッジが低くなり、埋め込み性が低下する。例えば、プラズマ発生源のパワーは、１２５Ｗ〜９２５Ｗ程度の範囲が好ましい。
そして、絶縁膜３２ａ〜３２ｃの成膜の際に、成膜圧力を通常時より低下させる。成膜圧力が低下すると、成膜の指向性が向上して、コントロールゲート１２ａ〜１２ｃの側面やフローティングゲート１５ａ〜１５ｃの側面に絶縁膜が形成されることが抑制される。例えば、成膜圧力としては、１０−２Ｔｏｒｒ以上９ｔｏｒｒ以下の範囲が好ましい。
このように、成膜ガスの流量と、Ｎ２Ｏ／ＳｉＨ４比と、成膜温度と、成膜時のパワーと、成膜圧力とを調整することにより、絶縁膜３２ａ、３２ｃの埋め込み性を低下させる。また、コントロールゲート１２ａ〜１２ｃ間およびフローティングゲート１５ａ〜１５ｃ間のアスペクト比は、３．５〜５．０程度と高アスペクト比とされているため、絶縁膜３２ａ〜３２ｂがコントロールゲート１２ａ〜１２ｃ間およびフローティングゲート１５ａ〜１５ｃ間に入り込み難い形状となっている。このため、絶縁膜３２ａ〜３２ｃがコントロールゲート１２ａ〜１２ｃの上端部側に形成される。
絶縁膜３２ａ〜３２ｃは、コントロールゲート１２ａ〜１２ｃの上端部に順次積層されると共に、側方に向けて膨出する。さらに、絶縁膜３２ａ〜３２ｃは、成長することにより、隣接するコントロールゲート１２ａ〜１２ｃの上端部に形成された絶縁膜３２ａ〜３２ｃと接触して、コントロールゲート１２ａ〜１２ｃ間の開口部を閉鎖する。この際、絶縁膜３２ａ〜３２ｃは、コントロールゲート１２ａ〜１２ｃの上端部に順次積層された後に、コントロールゲート１２ａ〜１２ｃの開口部を閉鎖するため、絶縁膜３２ａ〜３２ｃの接触部Ｓは、コントロールゲート１２ａ〜１２ｃの上端部より上方に位置する。また、コントロールゲート１２ａ〜１２ｃの上端部には、キャップ絶縁膜膜３０ａ〜３０ｃが形成されているため、絶縁膜３２ａ〜３２ｃ同士の接触部Ｓは、確実にコントロールゲート１２ａ〜１２ｃの上端部より上方に位置する。
このため、絶縁膜３２ａ〜３２ｃの接触部Ｓより下方に形成される空隙部２６ａ、２６ｂは、半導体基板１１の主表面上からコントロールゲート１２ａ〜１２ｃの上端部より上方に亘って形成される。また、絶縁膜３２ａ〜３２ｃの埋め込み性が低く設定されているため、コントロールゲート１２ａ〜１２ｃの側面およびフローティングゲート１５ａ〜１５ｃの側面に絶縁膜３２ａ〜３２ｃが形成され難く、空隙部２６ａ、２６ｂの幅は、上端部から下端部に亘って確保されている。特に、フローティングゲート１５ａ〜１５ｃは、コントロールゲート１２ａ〜１２ｃの下面側に形成されているため、フローティングゲート１５ａ〜１５ｃの側面には、絶縁膜３２ａ〜３２ｃが形成され難くなっている。
なお、絶縁膜３２ａ、３２ｃを形成する際には、コントロールゲート１２ａ〜１２ｃおよびフローティングゲート１５ａ〜１５ｃの表面上に絶縁膜が形成されているため、コントロールゲート１２ａ〜１２ｃおよびフローティングゲート１５ａ〜１５ｃへのプラズマダメージ等が軽減されている。また、本実施の形態１においては、絶縁膜３２ａ〜３２ｃを形成する際には、コントロールゲート１２ａ〜１２ｃの上端部には、キャップ絶縁膜３０ａ〜３０ｃが残留しているが、除去してもよい。キャップ絶縁膜３０ａ〜３０ｃを除去した場合には、形成する絶縁膜３２ａ〜３２ｃの形状を制御しやすくなる。このため、絶縁膜３２ａ〜３２ｃを、コントロールゲート１２ａ〜１２ｃの上端部から上方に向かうに従って、確実に側方に膨出させることができる。
図８は、不揮発性半導体装置１０の第５工程を示す断面図である。この図８に示されるように、絶縁膜３２ａ〜３２ｃの表面上に形成され、絶縁膜３２ａ〜３２ｃ同士の接触部Ｓを覆うように酸化シリコン等からなる絶縁膜３３を形成する。このように、絶縁膜３３が絶縁膜３２ａ〜３２ｃ同士の接触部Ｓを覆うため、後のＣＭＰ（Chemical Mechanical Polishing）工程の際に、空隙部２６ａ、２６ｂ内へ水分が入り込むことが抑制されている。
図９は、フローティングゲートのポテンシャルの変動量（相対比）ΔＶｔｈと絶縁膜の厚さとの関係を示したグラフである。この図９において、ボトム膜厚ａ０、ａ１、ａ２とは、図８において、フローティングゲート１５ａ〜１５ｃ間から外方に露出する半導体基板１１の主表面上に形成された絶縁膜の膜厚を意味する。そして、ａ０＝０ｎｍ＜ａ１＜ａ２＜＜エアギャップなしとする。また、側壁膜厚ｂ０、ｂ１、ｂ２とは、フローティングゲート１５ａ〜１５ｃの側面部分に形成された絶縁膜の厚さを意味する。そして、ｂ０＝０ｎｍ＜ｂ１＜ｂ２＜＜エアギャップなしとする。なお、エアギャップとは、図１において、空隙部２５ａ〜２７ａ、２５ｂ〜２７ｂ、２５ｃ〜２７ｃのことを意味し、エアギャップなしとは、フローティングゲート間およびコントロールゲート間が絶縁膜により充填されていることを意味する。
図１において、フローティングゲート１５ｂと、これに隣接するフローティングゲート１４ａ〜１４ｃ、１５ａ〜１５ｃ、１６ａ〜１６ｃのうち、いずれかフローティングゲートαの電位がＶＨからＶＬへ変動したとする。このときのフローティングゲート１５ｂのポテンシャルの変動量（相対比）ΔＶｔｈは、下記式により示される。
Figure 2006302950
（但し、（Ｃｆｇ１５ｂ−ｆｇα）は、フローティングゲート１５ｂとこれと隣接するフローティングゲートαとの間の容量、ｍは、電位変動したフローティイングゲートの数、Ｃｆｇｔｏｔａｌは、フローティングゲート１５ｂとこれに隣接するフローティングゲートとの間に形成される全容量を意味する。）
図９に示されるように、ボトム膜厚が厚くなるほど、ΔＶｔｈが大きくなり、側壁膜厚が大きくなる程、ΔＶｔｈが大きくなる。そして、図８に示された空隙部２６ａ、２６ｂが形成されない場合においては、ΔＶｔｈが大きくなっていることがわかる。すなわち、図１において、空隙部２５ａ〜２７ａ、２５ｂ〜２７ｂ、２５ｃ〜２７ｃの底面および側面に形成された絶縁膜の厚さが薄いほどフローティングゲート１４ａ〜１４ｃ、１５ａ〜１５ｃ、１６ａ〜１６ｃ間の容量結合を低減することができることが分かる。
ここで、本実施の形態１に係る不揮発性半導体装置１０の製造工程においては、絶縁膜３２ａ〜３２ｃを形成する際に、成膜圧力を低減して、成膜の指向性を向上させているため、空隙部２５ａ〜２７ａ、２５ｂ〜２７ｂ、２５ｃ〜２７ｃの側面に絶縁膜が形成され難くなっている。さらに、絶縁膜３２ａ〜３２ｃの成膜工程においては、成膜ガスの流量と、Ｎ２Ｏ／ＳｉＨ４比と、成膜温度と、成膜時のパワーとを上記の範囲に設定することにより、埋め込み性を低く設定しているので、絶縁膜が半導体基板１１の主表面にまで到らず、空隙部２５ａ〜２７ａ、２５ｂ〜２７ｂ、２５ｃ〜２７ｃの底面に絶縁膜が形成され難くなっている。このため、本実施の形態１に係る不揮発性半導体装置１０においては、フローティングゲート１４ａ〜１４ｃ、１５ａ〜１５ｃ、１６ａ〜１６ｃのポテンシャルの変動量（相対比）ΔＶｔｈが低減されることが分かる。
ここで、本実施の形態１に係る不揮発性半導体装置１０においては、図３に示されるように、空隙部２６ａ、２６ｂは、フローティングゲート１５ａ〜１５ｃ間からコントロールゲート１２ａ〜１２ｃの上端部より上方に亘って形成されているため、隣接するコントロールゲート１２ａ〜１２ｃ間に形成される容量が低減されている。また、空隙部２６ａ、２６ｂにより、例えば、フローティングゲート１５ｂと、このフローティングゲート１５ｂに隣接するフローティングゲート１５ａ、１５ｃの上面上のコントロールゲート１２ａ、１２ｃとの間に形成される容量が低減されている。特に、空隙部２６ａ、２６ｂの上端部は、コントロールゲート１２ａ、１２ｃの上端部より上方に位置させることにより、コントロールゲート１２ａ、１２ｃの側面に形成された絶縁膜の膜厚が薄くすることができる。このため、コントロールゲート間１２ａ、１２ｃ間の容量および、フローティングゲート１５ｂと、このフローティングゲート１５ｂに隣接するフローティングゲート１５ａ、１５ｃの上面上のコントロールゲート１２ａ、１２ｃとの間に形成される容量を確実に軽減される。
このように本実施の形態１に係る不揮発性半導体装置１０によれば、図１において、フローティングゲート１４ａ〜１４ｃ、１５ａ〜１５ｃ、１６ａ〜１６ｃ間に形成される容量連結を抑制することができるため、隣接するフローティングゲート１４ａ〜１４ｃ、１５ａ〜１５ｃ、１６ａ〜１６ｃの電位が変化しても、フローティングゲート１４ａ〜１４ｃ、１５ａ〜１５ｃ、１６ａ〜１６ｃのしきい値電圧の変動を小さく抑えることができ、正確に読出しを行なうことができる。さらに、フローティングゲート１４ａ〜１６ｃと、このフローティングゲート１４ａ〜１６ｃに隣接するフローティングゲート１４ａ〜１６ｃ上に形成されたコントロールゲート１２ａ〜１２ｃとの間の容量を軽減することができるので、さらに、正確に読出しを行なうことができる。特に、絶縁膜３２ａ〜３２ｃのうち、フローティングゲート１５ａ〜１５ｃの側面の部分の厚さは、薄いため、フローティングゲート１５ａ〜１５ｃ間の容量を確実に小さく抑えることができる。
すなわち、空隙部２６ａ、２６ｂの上端部をコントロールゲート１２ａ〜１２ｃの上端部より上方に位置させることにより、コントロールゲート１２ａ〜１２ｃの側面およびフローティングゲート１５ａ〜１５ｃの側面に形成される絶縁膜３２ａ〜３２ｃの膜厚を薄くすることができ、フローティングゲート１５ａ〜１５ｃおよびコントロールゲート１２ａ〜１２ｃに形成される容量を小さく低減することができる。
また、隣接するコントロールゲート１２ａ〜１２ｃ間の容量も低減することができ、動作速度の高速化を確保することができる。特に、絶縁膜３２ａ〜３２ｃのうち、コントロールゲート１２ａ〜１２ｃの側面の部分の膜厚は、薄く、空隙部２６ａ、２６ｂがコントロールゲート１２ａ〜１２ｃの上端部より上方にまで形成されているので、コントロールゲート１２ａ〜１２ｃ間に生じる容量を小さく抑えることができる。
さらに、上記不揮発性半導体装置１０の製造方法によれば、絶縁膜３２ａ〜３２ｃの成膜工程において、Ｎ２Ｏ／ＳｉＨ４比を、１〜２とし、成膜温度を、２００℃以上２５０℃以下の範囲とし、プラズマ発生源のパワーを、１２５Ｗ〜９２５Ｗ程度の範囲とし、成膜圧力を、１０−２Ｔｏｒｒ以上９ｔｏｒｒ以下の範囲とすることにより、絶縁膜３２ａ〜３２ｃをコントロールゲート１２ａ〜１２ｃの上端部に確実に形成することができる。すなわち、成膜条件を上記の範囲に設定することにより、絶縁膜３２ａ〜３２ｃの埋め込み性を低減させることができ、絶縁膜３２ａ〜３２ｃをコントロールゲート１２ａ〜１２ｃの上端部側にのみ形成することができる。
また、絶縁膜３２ａ〜３２ｃの成膜工程前に、コントロールゲート１２ａ〜１２ｃの表面上に絶縁膜が形成されているため、絶縁膜３２ａ〜３２ｃを形成する際に、コントロールゲート１２ａ〜１２ｃおよびフローティングゲート１５ａ〜１５ｃへのプラズマダメージ等を軽減することができる。さらに、絶縁膜３２ａ〜３２ｃの成膜工程後に、絶縁膜３３を形成するため、後のＣＭＰ工程等の際に、空隙部２６ａ、２６ｂ間へ水分が入り込むことを抑制することができる。
（実施の形態２）
図１０から図１７を用いて、実施の形態２に係る不揮発性半導体装置５０について、説明する。図１０は、本実施の形態２に係る不揮発性半導体装置５０の断面図である。この図１０に示されるように、不揮発性半導体装置５０は、半導体基板１１の主表面上に形成された絶縁膜２０と、絶縁膜２０を介して主表面上に形成されたフローティングゲート１５ａ〜１５ｃと、このフローティングゲート１５ａ〜１５ｃの上面上に形成されたＯＮＯ膜２２と、このＯＮＯ膜２２を介してフローティングゲート１５ａ〜１５ｃ上に形成されたコントロールゲート１２ａ〜１２ｃとを備えている。
そして、不揮発性半導体装置５０は、コントロールゲート１２ａ〜１２ｃ間およびフローティングゲート１５ａ〜１５ｃ間に、形成された絶縁膜４０を備えている。この絶縁膜４０は、酸化シリコン膜より誘電率が低く、多孔質の絶縁膜である。この絶縁膜４０としては、誘電率が２．６程度のポーラス膜が用いられ、具体的には、シルセスキオンサン、ポーラスシリカ、エアロゲル薄膜、ＨＳＧ−２５５（高強度低誘電率有機SOG材料）等が挙げられる。このようなポーラス膜等から構成された絶縁膜４０は、複数の孔が内部に形成されている。このため、絶縁膜４０の表面積は大きく、絶縁膜４０は、吸湿性や水素を吸収する性質を有している。
絶縁膜４０の表面上には、絶縁膜４１が形成されている。絶縁膜４１は、絶縁膜４０と異なり、耐湿性を有する絶縁材料により形成されている。
図１１から図１３を用いて上記不揮発性半導体装置５０の製造方法を説明する。図１１は、不揮発性半導体装置５０の製造工程の第１工程を示す断面図である。この図１１に示されるように、半導体基板１１の主表面上に間隔を隔てて形成された絶縁膜３４ａ〜３４ｃと、この絶縁膜３４ａ〜３４ｃの上面上に形成されたフローティングゲート１５ａ〜１５ｃと、フローティングゲート１５ａ〜１５ｃの上面上に形成されたＯＮＯ膜２２と、このＯＮＯ膜２２の上面上に形成されたコントロールゲート１２ａ〜１２ｃと、このコントロールゲート１２ａ〜１２ｃとを形成する。なお、コントロールゲート１２ａ〜１２ｃの上面上には、コントロールゲート１２ａ〜１２ｃのマスクとして機能したキャップ絶縁膜３０ａ、３０ｃが残留している。
図１２は、不揮発性半導体装置５０の製造工程の第２工程を示す断面図である。図１２に示されるように、フローティングゲート１５ａ〜１５ｃの側面と、コントロールゲート１２ａ〜１２ｃの側面と、キャップ絶縁膜３０ａ〜３０ｃの表面上を覆う絶縁膜３１ａ〜３１ｃを形成する。そして、フローティングゲート１５ａ〜１５ｃ間およびコントロールゲート１２ａ〜１２ｃ間に絶縁膜４０を充填する。
図１３は、不揮発性半導体装置５０の製造工程の第３工程を示す断面図である。この図１３に示されるように、絶縁膜４０の上面上に絶縁膜４１を形成する。
上記のようにして形成された不揮発性半導体装置５０は、図１０において、フローティングゲート１５ａ〜１５ｃ間に低誘電率膜の絶縁膜４０が充填されているため、フローティングゲート１５ａ〜１５間に形成される容量を低減することができる。これにより、各フローティングゲート１５ａ〜１５ｃのしきい値電圧の変動を抑制することができる。
また、絶縁膜４０がコントロールゲート１２ａ〜１２ｃ間にも充填されているため、コントロールゲート１２ａ〜１２ｃ間に形成される容量を低減することができる。これにより、動作速度の高速化を図ることができる。また、絶縁膜４０は、コントロールゲート１２ａ〜１２ｃの上端部より上方にまで充填されているため、フローティングゲート１５ａ〜１５ｃと、コントロールゲート１２ａ〜１２ｃ間に形成される容量も確実に低減することができる。
また、絶縁膜４０は、水分や水素を吸着するため、絶縁膜２０に水分や水素が染み出すことを防止することができる。このため、書込み動作や読出し動作および消去動作を正確に行なうことができる。さらに、この絶縁膜４０の上面上には、耐湿性を有する絶縁膜４１が形成されているため、後のＣＭＰ（Chemical Mechanical Polishing）工程の際に、絶縁膜４０に水分が入り込むことを防止することができる。このため、絶縁膜４０の吸湿性や水素を吸着する機能を確保することができる。なお、上記実施の形態１および実施の形態２においては、ＡＧ（アシストゲート）−ＡＮＤ型のフラッシュメモリに適用した場合について説明したが、これに限られない。
図１４は、一般的なＡＮＤ型フラッシュ・アレイ構造６０を示す回路図である。この図１４に示されるように、一般的なＡＮＤ型フラッシュ・アレイ構造６０は、ワード線６４により接続された複数のメモリセルトランジスタ６２と、主ビット線６６に接続された選択トランジスタ６１と、ソース線に接続された選択トランジスタ６３とを備えている。
図１５は、メモリセルトランジスタ６２の断面図であり、この図１５に示すように、メモリセルトランジスタ６２は、フローティングゲート１５ａ〜１５ｃ間からコントロールゲート１２ａ〜１２ｃの上端部より上方にまで亘って形成された空隙部２６ａ、２６ｂを備えている。また、上記実施の形態２と同様に、酸化シリコン膜より誘電率が低く、多孔質性の絶縁膜を、フローティングゲート１５ａ〜１５ｃ間からコントロールゲート１２ａ〜１２ｃの上端部より上方に亘って、充填してもよい。このように形成された一般的なＡＮＤ型フラッシュ・アレイ構造６０によれば、フローティングゲート１５ａ、１５ｃ同士間等に形成される容量を低減することができ、しきい値電圧の変動を抑制することができる。
図１６は、一般的なＮＡＮＤ型フラッシュ・アレイ構造７０を示す回路図である。この図１６に示されるように、ＮＡＮＤ型フラッシュ・アレイ構造７０は、ビット線７５にそれぞれ接続された複数の選択トランジスタ７１と、ソース線に接続された選択トランジスタ７３と、各選択トランジスタ７１と各選択トランジスタ７３との間に配置された複数のメモリセルトランジスタ７２とを備えている。図１７は、メモリセルトランジスタ７２の詳細断面図であり、この図１７に示されるよに、メモリセルトランジスタ７２は、フローティングゲート１５ａ〜１５ｃ間からコントロールゲート１２ａ〜１２ｃの上端部より上方にまで形成された空隙部２６ａ〜２６ｂを備えている。また、上記実施の形態２と同様に、酸化シリコン膜より誘電率が低く、多孔質性の絶縁膜を、フローティングゲート１５ａ〜１５ｃ間からコントロールゲート１２ａ〜１２ｃの上端部より上方に亘って、充填してもよい。このように、構成されたＮＡＮＤ型フラッシュ・アレイ構造７０によれば、フローティングゲート１５ａ、１５ｃ間に形成される容量を低減することができる。また、上記実施の形態１、実施の形態２に係る不揮発性半導体装置と同様の効果を得ることができる。
以上のように本発明の実施の形態について説明を行なったが、今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
本発明は、不揮発性半導体装置および不揮発性半導体装置の製造方法に良好に適用することができる。
本実施の形態１に係る不揮発性半導体装置の平面図である。 図１のＩＩ−ＩＩ線における断面図である。 図１のＩＩＩ−ＩＩＩ線における断面図である。 不揮発性半導体装置の第１工程を示す断面図である。 不揮発性半導体装置の第２工程を示す断面図である。 不揮発性半導体装置の第３工程を示す断面図である。 不揮発性半導体装置の第４工程を示す断面図である。 不揮発性半導体装置の第５工程を示す断面図である。 フローティングゲートのポテンシャルの変動量（相対比）ΔＶｔｈと絶縁膜の厚さとの関係を示したグラフである。 本実施の形態２に係る不揮発性半導体装置の断面図である。 不揮発性半導体装置の製造工程の第１工程を示す断面図である。 不揮発性半導体装置の製造工程の第２工程を示す断面図である。 不揮発性半導体装置の製造工程の第３工程を示す断面図である。 一般的なＡＮＤ型フラッシュ・アレイ構造を示す回路図である。 メモリセルトランジスタの断面図である。 一般的なＮＡＮＤ型フラッシュ・アレイ構造を示す回路図である。 メモリセルトランジスタの詳細断面図である。
符号の説明
１０ 不揮発性半導体装置、１１ 半導体基板、１２ａ，１２ｂ コントロールゲート、１４ａ〜１４ｃ、１５ａ〜１５ｃ、１６ａ〜１６ｃ フローティングゲート、５０ 不揮発性半導体装置。

Claims (11)

  1. 主表面を有する半導体基板と、
    前記半導体基板の主表面上に間隔をあけて形成された第１と第２フローティングゲートと、
    前記第１と第２フローティングゲート上の第１と第２コントロールゲートと、
    前記第１コントロールゲート上に形成された第１絶縁膜と、
    前記第２コントロールゲート上に形成され、前記第１絶縁膜に接触するように形成された第２絶縁膜と、
    前記第１絶縁膜と、前記第２絶縁膜とを接触させることで、少なくとも前記第１フローティングゲートと前記第２フローティングゲート間に形成された空隙部と、
    を備えた不揮発性半導体装置。
  2. 前記空隙部は、前記第１と第２フローティングゲート間から、前記第１と第２コントロールゲートの上端部より上方に亘って形成された、請求項１に記載の不揮発性半導体装置。
  3. 前記第１絶縁膜と前記第２絶縁膜とは、酸化シリコン膜より誘電率が低い多孔質の絶縁膜から形成された、請求項１または請求項２に記載の不揮発性半導体装置。
  4. 前記第１絶縁膜および前記第２絶縁膜の表面上に形成され、前記第１絶縁膜と前記第２絶縁膜との接触部を覆う第３絶縁膜が形成された、請求項１から請求項３のいずれかに記載の不揮発性半導体装置。
  5. 主表面を有する半導体基板と、
    前記半導体基板の主表面上に形成された第１と第２フローティングゲートと、
    前記第１フローティングゲートと前記第２フローティングゲートとの間に形成され、酸化シリコン膜より誘電率が低く、多孔質の絶縁膜と、
    を備えた不揮発性半導体装置。
  6. 前記第１と第２フローティングゲート上に形成された第１と第２コントロールゲートをさらに備え、
    前記第１フローティングゲートと前記第２フローティングゲートとの間および前記第１コントロールゲートと前記第２コントロールゲートとの間に前記絶縁膜が形成された請求項５に記載の不揮発性半導体装置。
  7. 前記絶縁膜の表面上に形成された他の絶縁膜をさらに備える、請求項５または請求項６に記載の不揮発性半導体装置。
  8. 半導体基板の主表面上に第１と第２フローティングゲートを形成する工程と、
    前記第１と第２フローティングゲート上に第１と第２コントロールゲートを形成する工程と、
    前記第１と第２コントロールゲート上に第１と第２絶縁膜を形成し、前記第１絶縁膜と前記第２絶縁膜とを接触させることで、少なくとも前記第１フローティングゲートと前記第２フローティングゲートとの間に空隙部を形成する工程と、
    を備えた不揮発性半導体装置の製造方法。
  9. 前記第１と第２フローティングゲートおよび前記第１と第２コントロールゲートの表面上に第３絶縁膜を形成する工程をさらに備える、請求項８に記載の不揮発性半導体装置の製造方法。
  10. 前記第１絶縁膜および前記第２絶縁膜の表面上に、他の絶縁膜を形成する工程をさらに、備える、請求項８または請求項９に記載の不揮発性半導体装置の製造方法。
  11. 半導体基板の主表面上に複数のフローティングゲートを形成する工程と、
    前記フローティングゲート間に酸化シリコン膜より誘電率が低く、多孔質の絶縁膜を形成する工程と、
    を備えた、不揮発性半導体装置の製造方法。
JP2005118505A 2005-04-15 2005-04-15 不揮発性半導体装置および不揮発性半導体装置の製造方法 Pending JP2006302950A (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2005118505A JP2006302950A (ja) 2005-04-15 2005-04-15 不揮発性半導体装置および不揮発性半導体装置の製造方法
US11/402,972 US7705392B2 (en) 2005-04-15 2006-04-13 Nonvolatile semiconductor device and method of manufacturing nonvolatile semiconductor device
US12/613,057 US20100044772A1 (en) 2005-04-15 2009-11-05 Nonvolatile semiconductor device and method of manufacturing nonvolatile semiconductor device
US12/727,890 US8211777B2 (en) 2005-04-15 2010-03-19 Method of manufacturing nonvolatile semiconductor device
US13/488,015 US8669172B2 (en) 2005-04-15 2012-06-04 Method of manufacturing nonvolatile semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005118505A JP2006302950A (ja) 2005-04-15 2005-04-15 不揮発性半導体装置および不揮発性半導体装置の製造方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2012005997A Division JP5526162B2 (ja) 2012-01-16 2012-01-16 不揮発性半導体装置および不揮発性半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2006302950A true JP2006302950A (ja) 2006-11-02
JP2006302950A5 JP2006302950A5 (ja) 2008-05-22

Family

ID=37107687

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005118505A Pending JP2006302950A (ja) 2005-04-15 2005-04-15 不揮発性半導体装置および不揮発性半導体装置の製造方法

Country Status (2)

Country Link
US (4) US7705392B2 (ja)
JP (1) JP2006302950A (ja)

Cited By (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007088283A (ja) * 2005-09-22 2007-04-05 Renesas Technology Corp 不揮発性半導体記憶装置と半導体装置および、不揮発性半導体記憶装置の製造方法
KR100843044B1 (ko) 2007-08-20 2008-07-01 주식회사 하이닉스반도체 반도체 소자의 제조방법
JP2009027161A (ja) * 2007-07-18 2009-02-05 Hynix Semiconductor Inc フラッシュメモリ素子の製造方法
JP2009194305A (ja) * 2008-02-18 2009-08-27 Toshiba Corp 半導体記憶装置及びその製造方法
JP2009206152A (ja) * 2008-02-26 2009-09-10 Toshiba Corp 半導体記憶装置及びその製造方法
JP2010027922A (ja) * 2008-07-22 2010-02-04 Toshiba Corp 半導体記憶装置及びその製造方法
US7795092B2 (en) 2007-06-27 2010-09-14 Kabushiki Kaisha Toshiba Semiconductor device and manufacturing method thereof
JP2010225786A (ja) * 2009-03-23 2010-10-07 Toshiba Corp 半導体記憶装置及びその半導体記憶装置の製造方法
US7884415B2 (en) 2008-06-10 2011-02-08 Kabushiki Kaisha Toshiba Semiconductor memory device having multiple air gaps in interelectrode insulating film
US8008704B2 (en) 2008-02-15 2011-08-30 Kabushiki Kaisha Toshiba Nonvolatile semiconductor memory device and method of manufacturing the same
US20120238089A1 (en) * 2005-04-15 2012-09-20 Renesas Electronics Corporation Method of manufacturing nonvolatile semiconductor device
US8357966B2 (en) 2010-03-23 2013-01-22 Kabushiki Kaisha Toshiba Semiconductor device and method for manufacturing semiconductor device
US8563421B2 (en) 2007-08-06 2013-10-22 Samsung Electronics Co., Ltd. Method of fabricating semiconductor device
US8609507B2 (en) 2011-05-04 2013-12-17 Hynix Semiconductor Inc. Semiconductor device and method of manufacturing the same
KR20140038824A (ko) * 2012-09-21 2014-03-31 삼성전자주식회사 반도체 소자 및 그의 제조 방법
US9006815B2 (en) 2011-02-25 2015-04-14 Kabushiki Kaisha Toshiba Nonvolatile semiconductor memory device and method for manufacturing the same
CN105990324A (zh) * 2015-02-15 2016-10-05 华邦电子股份有限公司 半导体元件及其制造方法

Families Citing this family (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7560344B2 (en) * 2006-11-15 2009-07-14 Samsung Electronics Co., Ltd. Semiconductor device having a pair of fins and method of manufacturing the same
US7948021B2 (en) 2007-04-27 2011-05-24 Kabushiki Kaisha Toshiba Semiconductor memory device and method of fabricating the same
JP2009212218A (ja) * 2008-03-03 2009-09-17 Toshiba Corp 半導体記憶装置及びその製造方法
US7919809B2 (en) * 2008-07-09 2011-04-05 Sandisk Corporation Dielectric layer above floating gate for reducing leakage current
US7915124B2 (en) * 2008-07-09 2011-03-29 Sandisk Corporation Method of forming dielectric layer above floating gate for reducing leakage current
US8207036B2 (en) * 2008-09-30 2012-06-26 Sandisk Technologies Inc. Method for forming self-aligned dielectric cap above floating gate
JP2010283127A (ja) * 2009-06-04 2010-12-16 Toshiba Corp 半導体装置およびその製造方法
US8492224B2 (en) * 2010-06-20 2013-07-23 Sandisk Technologies Inc. Metal control gate structures and air gap isolation in non-volatile memory
US20120007165A1 (en) * 2010-07-12 2012-01-12 Samsung Electronics Co., Ltd. Semiconductor devices
KR20120015178A (ko) * 2010-08-11 2012-02-21 삼성전자주식회사 반도체 소자 및 반도체 소자 제조 방법
KR20120027906A (ko) * 2010-09-14 2012-03-22 삼성전자주식회사 반도체 소자 및 반도체 소자 제조 방법
SG10201408390TA (en) * 2010-11-18 2015-01-29 Toshiba Kk Nonvolatile semiconductor memory device and manufacturing method of nonvolatile semiconductor memory device
JP5570953B2 (ja) 2010-11-18 2014-08-13 株式会社東芝 不揮発性半導体記憶装置および不揮発性半導体記憶装置の製造方法
JP5591668B2 (ja) * 2010-11-30 2014-09-17 株式会社東芝 不揮発性半導体記憶装置および不揮発性半導体記憶装置の製造方法
US8575000B2 (en) * 2011-07-19 2013-11-05 SanDisk Technologies, Inc. Copper interconnects separated by air gaps and method of making thereof
JP2013042068A (ja) * 2011-08-19 2013-02-28 Toshiba Corp 不揮発性半導体記憶装置とその製造方法
US9136128B2 (en) 2011-08-31 2015-09-15 Micron Technology, Inc. Methods and apparatuses including memory cells with air gaps and other low dielectric constant materials
JP2013089859A (ja) * 2011-10-20 2013-05-13 Toshiba Corp 半導体装置の製造方法
KR101813513B1 (ko) * 2011-11-30 2018-01-02 삼성전자주식회사 반도체 소자 및 반도체 소자의 제조 방법
JP5485309B2 (ja) * 2012-01-30 2014-05-07 株式会社東芝 半導体装置及びその製造方法
JP2013197187A (ja) * 2012-03-16 2013-09-30 Toshiba Corp 半導体装置及びその製造方法
JP5889118B2 (ja) 2012-06-13 2016-03-22 株式会社東芝 半導体装置及びその製造方法
TWI464831B (zh) * 2012-06-27 2014-12-11 Powerchip Technology Corp 半導體元件的製造方法
JP5796029B2 (ja) 2013-02-22 2015-10-21 株式会社東芝 半導体装置および半導体装置の製造方法
US9543310B2 (en) 2014-09-10 2017-01-10 Kabushiki Kaisha Toshiba Semiconductor storage device having communicated air gaps between adjacent memory cells
US9748311B2 (en) * 2014-11-07 2017-08-29 Micron Technology, Inc. Cross-point memory and methods for fabrication of same
CN107293545B (zh) * 2016-03-30 2020-04-07 中芯国际集成电路制造(上海)有限公司 半导体存储器件及其制造方法
US10453855B2 (en) 2017-08-11 2019-10-22 Micron Technology, Inc. Void formation in charge trap structures
US10680006B2 (en) 2017-08-11 2020-06-09 Micron Technology, Inc. Charge trap structure with barrier to blocking region
US10164009B1 (en) 2017-08-11 2018-12-25 Micron Technology, Inc. Memory device including voids between control gates
US10446572B2 (en) 2017-08-11 2019-10-15 Micron Technology, Inc. Void formation for charge trap structures
US10665499B2 (en) * 2018-06-28 2020-05-26 Intel Corporation Integrated circuit with airgaps to control capacitance
US11450601B2 (en) * 2019-09-18 2022-09-20 Micron Technology, Inc. Assemblies comprising memory cells and select gates
CN113035713B (zh) * 2019-12-24 2023-12-01 华邦电子股份有限公司 存储器结构及其制造方法
TWI797467B (zh) * 2020-08-03 2023-04-01 華邦電子股份有限公司 非揮發性記憶體結構及其製造方法
CN114256252A (zh) * 2020-09-22 2022-03-29 华邦电子股份有限公司 非易失性存储器结构及其制造方法
US11322623B2 (en) * 2020-09-29 2022-05-03 Winbond Electronics Corp. Non-volatile memory structure and method of manufacturing the same

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62188375A (ja) * 1986-02-14 1987-08-17 Hitachi Ltd 半導体集積回路装置
JPH03148875A (ja) * 1989-11-06 1991-06-25 Seiko Epson Corp 半導体装置
JPH09289209A (ja) * 1996-04-23 1997-11-04 Toshiba Corp 半導体装置に使用する絶縁膜
JPH10270575A (ja) * 1997-03-21 1998-10-09 Toshiba Corp 不揮発性半導体記憶装置およびその製造方法
JP2003197779A (ja) * 2001-12-25 2003-07-11 Toshiba Corp 半導体装置及びその製造方法
JP2003332468A (ja) * 2002-05-09 2003-11-21 Toshiba Corp 不揮発性半導体記憶装置およびその製造方法
WO2004107352A2 (en) * 2003-05-21 2004-12-09 Sandisk Corporation Use of voids between elements in semiconductor structures for isolation
JP2004349549A (ja) * 2003-05-23 2004-12-09 Toshiba Corp 半導体装置の製造方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5847464A (en) * 1995-09-27 1998-12-08 Sgs-Thomson Microelectronics, Inc. Method for forming controlled voids in interlevel dielectric
JP2853661B2 (ja) 1996-06-27 1999-02-03 日本電気株式会社 半導体集積回路装置の製造方法
JP3638778B2 (ja) * 1997-03-31 2005-04-13 株式会社ルネサステクノロジ 半導体集積回路装置およびその製造方法
JP2000100976A (ja) 1998-09-21 2000-04-07 Matsushita Electronics Industry Corp 半導体メモリアレイ装置およびその製造方法
KR100286126B1 (ko) * 1999-02-13 2001-03-15 윤종용 다층의 패시배이션막을 이용한 도전층 사이에 공기 공간을 형성하는 방법
JP4493182B2 (ja) * 2000-08-23 2010-06-30 株式会社ルネサステクノロジ 半導体装置
JP2002280463A (ja) 2001-03-16 2002-09-27 Toshiba Corp 半導体装置及びその製造方法
JP3936315B2 (ja) * 2003-07-04 2007-06-27 株式会社東芝 半導体記憶装置及びその製造方法
KR100537278B1 (ko) * 2003-09-05 2005-12-19 주식회사 하이닉스반도체 플래쉬 메모리소자의 제조방법
JP2006302950A (ja) * 2005-04-15 2006-11-02 Renesas Technology Corp 不揮発性半導体装置および不揮発性半導体装置の製造方法

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62188375A (ja) * 1986-02-14 1987-08-17 Hitachi Ltd 半導体集積回路装置
JPH03148875A (ja) * 1989-11-06 1991-06-25 Seiko Epson Corp 半導体装置
JPH09289209A (ja) * 1996-04-23 1997-11-04 Toshiba Corp 半導体装置に使用する絶縁膜
JPH10270575A (ja) * 1997-03-21 1998-10-09 Toshiba Corp 不揮発性半導体記憶装置およびその製造方法
JP2003197779A (ja) * 2001-12-25 2003-07-11 Toshiba Corp 半導体装置及びその製造方法
JP2003332468A (ja) * 2002-05-09 2003-11-21 Toshiba Corp 不揮発性半導体記憶装置およびその製造方法
WO2004107352A2 (en) * 2003-05-21 2004-12-09 Sandisk Corporation Use of voids between elements in semiconductor structures for isolation
JP2004349549A (ja) * 2003-05-23 2004-12-09 Toshiba Corp 半導体装置の製造方法

Cited By (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8669172B2 (en) * 2005-04-15 2014-03-11 Renesas Electronics Corporation Method of manufacturing nonvolatile semiconductor device
US20120238089A1 (en) * 2005-04-15 2012-09-20 Renesas Electronics Corporation Method of manufacturing nonvolatile semiconductor device
JP4731262B2 (ja) * 2005-09-22 2011-07-20 ルネサスエレクトロニクス株式会社 不揮発性半導体記憶装置および、不揮発性半導体記憶装置の製造方法
JP2007088283A (ja) * 2005-09-22 2007-04-05 Renesas Technology Corp 不揮発性半導体記憶装置と半導体装置および、不揮発性半導体記憶装置の製造方法
US7795092B2 (en) 2007-06-27 2010-09-14 Kabushiki Kaisha Toshiba Semiconductor device and manufacturing method thereof
KR101010798B1 (ko) * 2007-07-18 2011-01-25 주식회사 하이닉스반도체 플래시 메모리 소자의 제조 방법
JP2009027161A (ja) * 2007-07-18 2009-02-05 Hynix Semiconductor Inc フラッシュメモリ素子の製造方法
KR101356695B1 (ko) * 2007-08-06 2014-01-29 삼성전자주식회사 반도체 소자의 제조 방법
US8563421B2 (en) 2007-08-06 2013-10-22 Samsung Electronics Co., Ltd. Method of fabricating semiconductor device
KR100843044B1 (ko) 2007-08-20 2008-07-01 주식회사 하이닉스반도체 반도체 소자의 제조방법
US8349686B2 (en) 2008-02-15 2013-01-08 Kabushiki Kaisha Toshiba Nonvolatile semiconductor memory device and method of manufacturing the same
US8008704B2 (en) 2008-02-15 2011-08-30 Kabushiki Kaisha Toshiba Nonvolatile semiconductor memory device and method of manufacturing the same
JP2009194305A (ja) * 2008-02-18 2009-08-27 Toshiba Corp 半導体記憶装置及びその製造方法
JP4703669B2 (ja) * 2008-02-18 2011-06-15 株式会社東芝 半導体記憶装置及びその製造方法
JP2009206152A (ja) * 2008-02-26 2009-09-10 Toshiba Corp 半導体記憶装置及びその製造方法
JP4729060B2 (ja) * 2008-02-26 2011-07-20 株式会社東芝 半導体記憶装置の製造方法
US7915156B2 (en) 2008-02-26 2011-03-29 Kabushiki Kaisha Toshiba Semiconductor memory device and method for manufacturing the same
US7884415B2 (en) 2008-06-10 2011-02-08 Kabushiki Kaisha Toshiba Semiconductor memory device having multiple air gaps in interelectrode insulating film
US8581325B2 (en) 2008-07-22 2013-11-12 Kabushiki Kaisha Toshiba Semiconductor memory device and manufacturing method thereof
US8158479B2 (en) 2008-07-22 2012-04-17 Kabushiki Kaisha Toshiba Semiconductor memory device and manufacturing method thereof
JP2010027922A (ja) * 2008-07-22 2010-02-04 Toshiba Corp 半導体記憶装置及びその製造方法
US8253188B2 (en) 2009-03-23 2012-08-28 Kabushiki Kaisha Toshiba Semiconductor storage device and method for manufacturing the same
JP2010225786A (ja) * 2009-03-23 2010-10-07 Toshiba Corp 半導体記憶装置及びその半導体記憶装置の製造方法
US8357966B2 (en) 2010-03-23 2013-01-22 Kabushiki Kaisha Toshiba Semiconductor device and method for manufacturing semiconductor device
US8624314B2 (en) 2010-03-23 2014-01-07 Kabushiki Kaisha Toshiba Semiconductor device and method for manufacturing semiconductor device
US9006815B2 (en) 2011-02-25 2015-04-14 Kabushiki Kaisha Toshiba Nonvolatile semiconductor memory device and method for manufacturing the same
US8609507B2 (en) 2011-05-04 2013-12-17 Hynix Semiconductor Inc. Semiconductor device and method of manufacturing the same
KR20140038824A (ko) * 2012-09-21 2014-03-31 삼성전자주식회사 반도체 소자 및 그의 제조 방법
KR102054264B1 (ko) * 2012-09-21 2019-12-10 삼성전자주식회사 반도체 소자 및 그의 제조 방법
CN105990324A (zh) * 2015-02-15 2016-10-05 华邦电子股份有限公司 半导体元件及其制造方法

Also Published As

Publication number Publication date
US8211777B2 (en) 2012-07-03
US20120238089A1 (en) 2012-09-20
US20100190330A1 (en) 2010-07-29
US7705392B2 (en) 2010-04-27
US20060231884A1 (en) 2006-10-19
US8669172B2 (en) 2014-03-11
US20100044772A1 (en) 2010-02-25

Similar Documents

Publication Publication Date Title
JP2006302950A (ja) 不揮発性半導体装置および不揮発性半導体装置の製造方法
US9905510B2 (en) Semiconductor memory device and method of manufacturing the same
US7462905B2 (en) Nonvolatile semiconductor memory device, semiconductor device and method of manufacturing nonvolatile semiconductor memory device
JP5498011B2 (ja) 不揮発性半導体記憶装置
KR20110058631A (ko) 반도체 메모리 장치
JP5425378B2 (ja) 半導体装置の製造方法
KR100533302B1 (ko) 불휘발성 반도체 기억 장치 및 그 제조 방법
JP2008091614A (ja) 半導体装置およびその製造方法
JPWO2007013155A1 (ja) 半導体装置およびその製造方法
KR100927927B1 (ko) 반도체 장치, 불휘발성 반도체 기억 장치 및 그 제조 방법
JP2008135715A (ja) 不揮発性メモリ素子及びその製造方法
JP2011198963A (ja) 不揮発性半導体記憶装置及びその製造方法
US9842766B2 (en) Semiconductor device and method for fabricating semiconductor device
JP2013042068A (ja) 不揮発性半導体記憶装置とその製造方法
JP5526162B2 (ja) 不揮発性半導体装置および不揮発性半導体装置の製造方法
KR100794085B1 (ko) 플래시 메모리 소자의 제조 방법
US7602005B2 (en) Memory devices including spacer-shaped electrodes on pedestals and methods of manufacturing the same
US8502298B2 (en) Semiconductor device and method of manufacturing the same
JP2006310564A (ja) 不揮発性半導体記憶装置およびその製造方法
KR100622030B1 (ko) 비휘발성 메모리 소자의 제조방법
JP2015056601A (ja) 半導体装置およびその製造方法
JP5363004B2 (ja) 半導体装置の製造方法
JP2009164624A (ja) 半導体装置の製造方法
JP2005294392A (ja) 不揮発性半導体記憶装置
JP2009224426A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080403

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080403

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20100526

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100615

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100610

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100806

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101026

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101222

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110125

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20111018

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120116