JPS62188375A - 半導体集積回路装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、電界効果１〜ランジスタを備えた半導体集積
回路装置に関するものであり、特に、電界効果トランジ
スタのゲート電極に電荷を蓄積することによって情報を
記憶する半導体集積回路装置に適用して有効な技術に関
するものである。

〔従来の技術〕

ＭＩＳＦＥＴのゲート電極は、上層のアルミニウム配線
と絶縁するために、例えばリンシリケートガラス（ＰＳ
Ｇ）膜からなる層間絶縁膜によって覆れている。ところ
が、層間絶縁膜中には一般に水分が含まれている。また
、パッケージによるチップの封止時、封止後にもその内
部に水分が浸入−する。

これらの水分がＭＩＳＦＥＴのグー１−絶縁膜中に浸入
すると、ＭＴＳＦＥＴの特性が変動することが、１９８
２年のアイ　イー　イー　イー第２０回アニュアル　プ
ロシーディング　リライアビリティ　フィジックス（’
ＩＥ’ＥＥ　　２０ｔｈ　　ａｎｎｕａｌ　　Ｐｒｏｃ
ｅｅｄｉｎｇ　　ｒｅｌｉａｂｉｌｉｔｙ　　Ｐｈｙｓ
ｉｃｓ、１９８２）、Ｐ１１３〜ｐ　］、　２１に述べ
られている。

前記グー１〜絶縁膜中への水分の浸入によるＭＩＳＦＥ
Ｔの特性変動を防止するためには、ゲート電極表面を窒
化シリコン膜で覆うことが有効であることが、１９８３
年のアイ　イー　イー　イー第２１回アニュアル　プロ
シーディング　リライアビリティ　フィジックス（ＩＥ
ＥＥ　　２０ｔｈａｎｎｕａｌ　　Ｐｒｏｃｅｅｄｉｎ
ｇ　　ｒｅ’１ｉａｂｉｌｉｔｙ　　Ｐｈｙｓｉｃｓ、
１９８３’）−Ｐ６０〜ｐ６５に述べられている。

本発明者は、ＥＰＲＯＭ（旦ｒａｓａｂｌｅａｎｄ　　
ＰｒｏｇｒａｍｍａｂＪ、ｅ　　ＲＯＭ）の情報の保持
特性について検討した。以下は、公知とされた技術では
ないが、本発明者によって検討された技術であり、その
概要は次のとおりである。

Ｅ、　Ｆ　ＲＯＭのメモリセルは、フローティングゲー
ト電極とコン１−〇−ルゲー１〜電極を有するＭＴＳＦ
ＥＴからなる。フローティンググー１〜電極及びコント
ロールケ−ト電極は、情報となるフローティングゲート
電極中の電荷が逃げ出するのを防止するため、それらを
熱酸化してなる酸化シリコン膜によって覆うことが有効
である。

〔発明が解決しようとする問題点〕

本発明者は前記技術を検討した結果、次の問題点を見出
した。

層間絶縁膜中の水分、パッケージ中の水分が、基板とフ
ローティンググー１〜電極の間の第１ゲー１〜絶縁膜、
フローティンググー１〜電極とコントロールゲート電極
の間の第２ゲート絶縁膜、フローティングゲー１へ電極
及びコントロールゲート電極を覆う熱酸化膜中に浸入す
ると、それらの絶縁膜中にステートを形成する。このス
テートを通ってフローティングゲ−１・電極中の電荷が
逃出すため一３＝ に情報の保持特性が劣化する。

本発明の目的は、電界効果トランジスタの電気的特性を
向上することにある。

本発明の前記ならびにその他の目的と新規な特徴は、本
明細書の記述及び添付図面によって明らかになるであろ
う。

〔問題点を解決するための手段〕

本願において開示される発明のうち、代表的なものの概
要を筒単に説明すれば、下記のとおりである。

すなわち、ゲート電極の少くとも側部に堆積した酸化シ
リコン膜を設け、さらにその堆積した酸化シリコン膜の
表面を水分浸入防止膜によって覆うものである。

〔作用〕

上記した手段によれば、ゲート絶縁膜、ゲート電極表面
め熱酸化膜にステートができないので、メモリセルの情
報の保持特性が向上する。

〔実施例■〕

第１図は２ビツトのメモリセルの断面図である。

第１図において、■はｐ−型ｍ品シリコンからなる半導
体基板であり、所定の表面にメモリセルのパターンを規
定するように、酸化シリコン膜からなるフィールド絶縁
膜２が設けてあり、その下にｐ型チャネルストッパ領域
３が設けである。

メモリセルとなるＭ　Ｉ　Ｓ　Ｆ　Ｅ　Ｔは、ドレイン
領域であるぎ型半導体領域４、ソース領域であるｎ゛型
半導体領域５、基板１表面の酸化シリコン膜からなる第
１ゲート絶縁膜６１例えば多結晶シリコン膜からなるフ
ローティングゲート電極７、フローティンググー１〜電
極７」二面の酸化シリコン膜からなる第２ゲート絶縁膜
８、第２ゲート絶縁膜８の上の例えば多結晶シリコン膜
からなるコントロールケート電極９とで構成し□である
。なお、フローティンググー１〜電極８及びコントロー
ルゲート電極９は、Ｍｏ、Ｗ、Ｔａ、Ｔｉ等の高融点金
属膜又はその高融点金属のシリサイド膜で構成してもよ
い。さらに、フローティングゲート電極８及びコントロ
ールゲート電極９のそれぞれは、多結晶シリコン膜の上
に前記高融点金属膜又はシリサイド膜を積層して構成し
た２層膜としてもよい。

フローティングゲート電極８及びコントロールゲート電
極９の露出している側面及び上面に、それらを酸化して
形成した酸化シリコン膜からなる熱酸化膜１０が設けで
ある。熱酸化膜１ｏは、フローティングゲート電極８に
注入される情報となる電荷が外部へ逃げ出すのを防止す
るために′設けたものである。

１１は酸化シリコン膜であり、水分浸入防止膜１２とと
もに、後述する絶縁膜１３．１６中の水分が第１ゲート
絶縁膜６、第２ゲー１〜絶縁膜８、熱酸化膜１０内に浸
入するのを防止するために設けたものである。酸化シリ
コン膜は、ＣＶＤ、プラズマＣＶＤ等によって堆積（デ
ポジット）して形成した膜であり、５００〜３０００人
程度の膜厚を互着半導体基板ｌ上の全域を覆っている。

すなわち、酸化シリコン膜１１は、それぞれのメモリセ
ルのブローティングゲート電極７とコントロールゲート
電極９を覆っている前記熱酸化膜ｌＯの露出している表
面と、第１ゲート絶ＩＮ＜１１０６の熱酸化膜１０から
露出している表面に被着して設けである。

後述する水分浸入防止膜１２は酸化シリコン膜より水分
の拡散が遅い膜からなるが、水分浸入防止膜１２を直接
熱酸化シリコン膜１０に被着させると、その熱酸化膜１
ｏと第１ゲート絶縁膜６との接合部と、ドレイン領域４
のチャネル側の端部との距離が近くなるため、その水分
浸入防止膜１２とゲート絶縁膜６の接合部にキャリア電
荷がトラップされ易くなる。そこで、水分浸入防止膜と
熱酸化膜１０の間に前記のように、堆積してなる酸化シ
リコン膜１１を介在させることによって、水分浸入防止
膜１２をドレイン領域であるぎ型半導体領域４のチャネ
ル側の端部がら遠ざけるようにしている。また、熱酸化
膜１ｏを厚く形成することによって、水分浸入防止膜１
２をドレイン領域４のチャネル側の端部から遠ざけてキ
ャリア電荷がトラップされないようにしたのでは、フロ
ーティングゲート電極７及びコン１〜ロールゲート電極
９が著しく酸化されるため、それらの形状が悪くなり電
気的特性が劣化する。そこで、酸化シリコン膜１１を設
けることによって、フローティングゲート電極７及びコ
ントロールゲート電極９の形状を劣化させることなく、
水分浸入防止膜１２をドレイン領域４のチャネル側の端
部から遠ざけるようにしている。また、水分浸入防止膜
１２には、後述するように多結晶シリコン膜を用いるこ
ともできるが、この場合酸化シリコン膜１１は、多結晶
シリコン膜からなる水分浸入防止膜１２をフローティン
グゲート電極７から遠ざけることによって、水分浸入防
止膜１２とフローティングゲート電極７の間の容量結合
を小さくすることにより、フローティングゲート電極７
への情報の書込み特性に影響を与えないようにしている
。

なお、熱酸化膜１０はデポジットした酸化シリコン膜１
１よりち密であり、情報の保持特性が良いので設けたが
必ずしも設ける必はない。すなわち、堆積してなる酸化
シリコン膜１２をフローティングゲート電極７及びコン
トロールゲート電極９に直接被着させてもよい。また、
酸化シリコン膜１１の膜厚は、それと水分浸入防止膜１
２との界面にキャリア電子がトラップされないように、
その界面をドレイン領域であるぎ型半導体領域４のチャ
ネル側の端部より離す膜厚にすればよい。

酸化シリコン膜１１は、以下の種々の方法によって形成
する。

（１）テトラエトキシランｓｉ　（ｏｃ２Ｈ５）４等の
有機シランをＩＴｏｒｒ程度の低圧下で７゜０〜８００
℃で加熱分解して形成する。

（２）モノシランＳｉＨ４あるいはジイロルシランＳ　
ｉ　Ｈ２ＣＩ　２等の無機シランとＮ２０あるいはＣＯ
２とを用い、これをＩＴｏｒｒ程度の圧力下で９００℃
程度に加熱分解して形成する。

（３）モノシランＳｉＨ４と０２あるいはモノシランＳ
ｉＨ４とホスフィンＰＨ３を４２０℃程度で加熱分解し
て形成する。

（４）前記（１）の方法によって形成した酸化シリコン
膜１１は、さらに酸化性雰囲気で熱処理を行ってもよい
。このことは、前記のように、熱酸化膜１０を設けずに
酸化シリコン膜１１を直接フローティングゲート電極７
及びコントロールゲート電極９に被着させた場合におい
ても同様である。

酸化シリコン膜１１に高温の熱処理を施すことによって
、デポジットによる酸化シリコン膜１１を熱酸化膜１０
に近い絶縁性、ち密性を有する膜にすることができる。

水分浸入防止膜１２は、酸化シリコン膜１１の全上面に
被着して設けてあり、酸化シリコン膜より水分の拡散が
遅い膜、例えば窒化シリコン膜、多結晶シリコン膜ある
いは多結晶シリコン膜とその表面を熱酸化して形成され
る酸化シリコン膜からなる。水分浸入防止膜１２は、水
分の浸入を防止できる程度の膜厚、例えば２００〜１０
００人程度の膜厚に互着される。水分浸入防止膜１２は
、ＣＶＤ、プラズマＣＶＤ、さらに水分浸入防止膜１２
を窒化シリコン膜とする場合には、酸化シリコン膜１１
上面の直接窒化法等によって形成してもよい。

このように、水分の拡散が遅い膜からなる水分浸入防止
膜１２によって第１ゲート絶縁膜６、第２ゲート絶縁膜
８及び熱酸化膜１０中への水分の浸入を防止して、それ
らゲート絶縁膜６．８及び熱酸化膜１０にステートがで
きないようにしている。

ここで、水分浸入防止膜１２を多結晶シリコン膜または
多結晶シリコン膜とその表面を酸化して形成した酸化シ
リコン膜とで構成した場合のメモリセルの断面図を第２
図に示す。すなわち、第２図に示すように、接続孔１４
の内壁における水分浸入防止膜１２の端部とデータ線１
５の間に酸化シリコン膜からなる絶縁膜１３が介在する
ようにする。これは、接続孔１４の形成時に露出した水
分浸入防止膜１２の端部を酸化することによって形成す
ることができる。

第１図及び第２図に示すように、水分浸入防止膜１２上
の全面に例えばリンシリケートガラス（ＰＳＧ）からな
る絶縁膜１３を設けている。第１層目のアルミニウム層
からなるデータ線１５が、絶縁膜１３、水分浸入防止膜
１２、酸化シリコン層１１、第１ゲート絶縁膜６のそれ
ぞれを選択的−１１＝ に除去してなる接続孔１４を通してドレイン領域である
♂型半導体領域４に接続している。データ線１５の上に
、例えばＰＳＧ膜と窒化シリコン膜を積層して構成した
保護膜１６が設けである。

以上、説明したように以下の効果を得ることができる。

（１）酸化シリコン膜１１でフローティングゲート電極
７及びコントロールゲート電極９を覆い、さらに酸化シ
リコン膜１１の上に水分浸入防止膜１２を設けたことに
よって、保護膜１６、絶縁膜１３中に含まれている水分
が第１ゲート絶縁膜６、第２ゲート絶縁膜８、熱酸化膜
１０に浸入することがなくステートが形成されることが
ないので、フローティングゲート電極７に注入される電
荷の保持特性を向上することができる。

（２）デポジットによる酸化シリコン膜１１を設けるこ
とにより、水分浸入防止膜１２をドレイン領域４のチャ
ネル領域側の端部から遠ざけるために熱酸化膜ｌＯを厚
く形成しなくともよいので、その厚い熱酸化膜１１を形
成することに伴うフロー１２＝ 一ティングゲー１〜電極７及びコントロールゲート電極
９の形状の悪化がなくなり、メモリセルの電気的特性の
向上を図れる。

（３）酸化シリコン膜１１によって水分浸入防止膜１２
をドレイン領域４のチャネル領域側の端部から遠ざけた
ことによって、ホットキャリアが水分浸入防止膜１２と
酸化シリコン膜１１の界面にトラップされなくなるので
、メモリセルの電気的特性の向上を図れる。

（４）水分浸入防止膜１２の多結晶シリコン膜を用いた
場合において、その水分浸入防止膜１２を酸化シリコン
膜１１によってフローティングゲート電極７及びコント
ロールゲート電極９が遠ざけたことによって、その水分
浸入防止膜１２があることによるフローティングゲート
電極７の容量結合の変動を小さくして、書込み特性に影
響を与えないようにしている。

（５）前記（１）乃至（４）により、ＥＰＲＯＭの電気
的特性の向上が図れる。

〔実施例■〕

第３図はＬＤＤ（Ｌｉｇｈｔｌｙ　　ＤｏｐｅｄＤｒａ
ｉｎ）構造のＭＩＳＦＥＴからなるメモリセルの断面図
である。

実施例■は、酸化シリコン膜１１をサイドウオールスペ
ーサに形成し、これをｉ型半導体領域４Ａ及びｎ−型半
導体領域５Ａを形成するためのイオン打込みのマスクと
して用いるものである。

第３図に示すように、酸化シリコン膜１１はサイドウオ
ールスペーサ状をしており、フローティングゲート電極
７及びコントロールゲート電極９の側部にのみ設けられ
、コントロールゲート電極９の上には設けられていない
。サイドウオールスペーサ状の酸化シリコン膜１１は、
フローティングゲート電極７及びコントロールゲート電
極一方向に延在している。酸化シリコン膜１１は、少く
ともメモリセル領域においてはフローティングゲート電
極７及びコントロールグー１〜電極９の側部の熱酸化膜
１１に被着し、また酸化シリコン膜１１の下面は第１ゲ
ート絶縁膜６に被着している。コン１−ロールゲート電
極９の上の熱酸化ｖ１０は、サイドウオールスペーサ状
の酸化シリコン膜１１から露出している。

ドレイン領域はチャネル領域側のｎ−型半導体領域４Ａ
とｎ１型半導体領域４Ｂからなっている。ソース領域は
チャネル領域側のｉ型半導体領域５Ａとぎ型半導体領域
５Ｂからなっている。ｎ−型半導体領域４Ａ及び５Ａの
チャネル長方向における長さは、サイドウオールスペー
サ状の酸化シリコン膜１１によって規定されている。

なお、サイドウオールスペーサ状の酸化シリコン膜１１
は、実施例■において説明した方法によって半導体基板
１上の全面に酸化シリコン膜１１を形成した後、反応性
イオンエツチング（ＲＩ　Ｅ）によってその上面からエ
ツチングすることによって形成すればよい。このエツチ
ング時にコントロールゲート電極９上面の熱酸化膜ｌＯ
及び酸化シリコン膜１１から露出している第１ゲート絶
縁膜６がエツチングされてコン１−ロールグー１〜電極
９の上面及び半導体基板ｌの上面が露出する。そこで、
酸化シリコン膜１１をサイドウオールスペー＝１５− サ状に形成した後に、前記エツチングによって露出した
コントロールゲート電極９の上面及び半導体基板ｌの上
面を酸化してそれら露出している上面部に再度熱酸化膜
１０または第１ゲート絶縁膜６を形成するようにする。

この後、サイドウオールスペーサ状の酸化シリコン膜１
１をイオン打込みのマスクとし、ｎ型不純物、例えばヒ
素（Ａｓ）を半導体基板１の表面に導入してぎ型半導体
領域４Ｂ及び５Ｂを形成する。次に、酸化シリコン膜１
１の表面及びこれから露出している第１ゲート絶縁膜６
の上面、コントロールゲート電極９上の熱酸化膜１０に
水分浸入防止膜１２を被着させて形成する。

このように、酸化シリコン膜１１をサイドウオールスペ
ーサ状に形成することにより、第１ゲート絶縁膜６、第
２ゲート絶縁膜８．熱酸化膜ｌＯの水分の浸入によるス
テートの形成を防止することができるとともに、メモリ
セルをセルファラインでＬＤＤ構造に形成することがで
きる。

なお、コントロールゲート電極９上の水分浸入防止膜１
２は、第４図に示したように選択的に除去してもよい。

なお、第４図はコントロールゲート電極９上の水分浸入
防止膜１２を選択的に除去した場合のメモリセルの断面
図である。前記のように、コントロールゲート電極９上
の熱酸化膜１０が水分浸入防止膜１２から露出していて
も、そこから浸入した水分がフローティングゲート電極
７あるいはフローティングゲート電極７に被着している
第１ゲート絶縁膜６．第２ゲート絶縁膜８゜熱酸化膜１
０に達するまでの経路が長い。このため、コントロール
ゲート電極９の水分浸入防止膜１２から露出している部
分から浸入した水分によってメモリセルの情報保持特性
が劣化するようなことがない。

以上、本発明者によってなされた発明を実施例にもとす
き具体的に説明したが、本発明は前記実施例に限定され
るものではなく、その要旨を逸脱しない範囲において種
々変形可能であることはいうまでもない。

例えば、第５図に示したように、コントロールゲート電
極９とフローティングゲート電極７とが半導体基板ｌ上
の第１ゲート絶縁膜６に被着して平行に配置された構造
のメモリセルに適用してもよい。コントロールゲート電
極９の下面は第１ゲート絶縁膜６の上面に被着している
。フローティングゲート電極７は、コントロールゲート
電極９の両側部に設けてあり、第１ゲート絶縁膜６に被
着している。つまり、１つのコントロールゲート電極９
と２つのフローティングゲート電極７を有している。第
２ゲート絶縁膜８は、コントロールゲート電極９とこれ
の両側部のそれぞれのフローティングゲート電極７の間
に介在し、コントロールゲート電極９及びフローティン
グゲート電極７の側面に被着している。熱酸化膜１０は
、１つのメモリセルにおいて、２つのフローティングゲ
ート電極７及びそれらの間のコントロールゲート電極９
を覆うようにそれらの露出している表面に被着している
。ドレイン領域であるｎ４型半導体領域４は、一方のフ
ローティングゲート電極７の下に廻込んでいる。また、
ソースであるｎ０型半導体領域５は、他方のフローティ
ングゲート電極７の下に廻込んでいる。その他の構成は
実施例Ｉのメモリセルと同様である。

また、本発明は、Ｅ　Ｅ　Ｆ　ＲＯＭ　（Ｅ　１ｅｃｔ
ｒｉｃａｌｌｙ　Ｅ　ｒａｓａｂｌｅ　ａｎｄ　Ｐ　ｒ
ｏｇｒａｗ＋ｍａｂｌｅ　ＲＯＭ　）におけるＦＬＯＴ
ＯＸ　（Ｆｌｏａｔ、ｉｎｇ　　Ｇａｔｅ　　Ｔｕｎｎ
ａｌ　　０　ｘｉｄｅ）型のメモリセルに適用すること
もできる。

また、メモリセルに限らず、例えば周辺回路等を構成す
るＭＩＳＦＥＴに適用しても有効である。

このＭＩＳＦＥＴのゲート絶縁膜に水分の浸入によるし
きい値が形成されるとしきい値が変動するからである。

〔発明の効果〕

本願によって開示される発明のうち代表的なももの効果
を簡単に説明すれば、下記のとおりである。

すなわち、ゲート絶縁膜、ゲート電極を覆う熱酸化膜へ
の水分の浸入を防止してステートが形成されないように
したので、フローティングゲート電極に注入された情報
の保持特性を向上することができる。したがって、電気
的特性が向上する。

【図面の簡単な説明】

第１図はＥＰＲＯＭのメモリセルの断面図、第２図は水
分浸入防止膜に多結晶シリコン膜を用いた場合のメモリ
セルの断面図、 第３図、第４図はゲート電極側部にサイドウオールスペ
ーサを設けたメモリセルの断面図、第５図は、第１図乃
至第４図に示したメモリセルと異る構造のメモリセルの
断面図である。

Claims (1)

1. 【特許請求の範囲】 １、電荷をゲート電極に蓄積することによって不揮発性
   情報を記憶する電界効果トランジスタの前記ゲート電極
   の少くとも側面に絶縁膜を被着して設け、前記絶縁膜の
   表面に前記絶縁膜よりも水分の拡散が遅い水分浸入防止
   膜を設けたことを特徴とする半導体集積回路装置。 ２、前記ゲート電極は、フローティングゲート電極であ
   り、この上に絶縁膜を介してコントロールゲート電極が
   設けられていることを特徴とする特許請求の範囲第１項
   記載の半導体集積回路装置。 ３、前記水分浸入防止膜は、窒化シリコン膜、多結晶シ
   リコン膜、多結晶シリコン膜とその表面の酸化シリコン
   膜とで構成した２層膜のいずれからなることを特徴とす
   る特許請求の範囲第１項記載の半導体集積回路装置。 ４、前記絶縁膜は堆積してなる酸化シリコン膜あるいは
   前記ゲート電極の熱酸化膜と堆積してなる酸化シリコン
   膜のいずれかからなることを特徴とする特許請求の範囲
   第１項記載の半導体集積回路装置。