JPH10189587A - 複合誘電体層及び同形成方法 - Google Patents
複合誘電体層及び同形成方法Info
- Publication number
- JPH10189587A JPH10189587A JP9324905A JP32490597A JPH10189587A JP H10189587 A JPH10189587 A JP H10189587A JP 9324905 A JP9324905 A JP 9324905A JP 32490597 A JP32490597 A JP 32490597A JP H10189587 A JPH10189587 A JP H10189587A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- dielectric layer
- nitrogen
- channel region
- dielectric
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000002131 composite material Substances 0.000 title claims abstract description 29
- 238000000034 method Methods 0.000 title claims description 11
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims abstract description 113
- 229910052757 nitrogen Inorganic materials 0.000 claims abstract description 56
- 239000002019 doping agent Substances 0.000 claims abstract description 10
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 24
- 230000035515 penetration Effects 0.000 claims description 13
- 235000012239 silicon dioxide Nutrition 0.000 claims description 12
- 239000000377 silicon dioxide Substances 0.000 claims description 12
- 239000004065 semiconductor Substances 0.000 claims description 10
- 239000000758 substrate Substances 0.000 claims description 10
- QJGQUHMNIGDVPM-UHFFFAOYSA-N nitrogen group Chemical group [N] QJGQUHMNIGDVPM-UHFFFAOYSA-N 0.000 claims description 6
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 abstract description 15
- 229910052796 boron Inorganic materials 0.000 abstract description 15
- 239000000969 carrier Substances 0.000 abstract description 10
- 230000000694 effects Effects 0.000 abstract description 4
- 239000007772 electrode material Substances 0.000 abstract description 4
- 230000002542 deteriorative effect Effects 0.000 abstract 1
- 239000003990 capacitor Substances 0.000 description 7
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 6
- 229920005591 polysilicon Polymers 0.000 description 6
- 230000007547 defect Effects 0.000 description 5
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 5
- 230000002411 adverse Effects 0.000 description 3
- 238000000151 deposition Methods 0.000 description 3
- 239000003989 dielectric material Substances 0.000 description 3
- 238000007254 oxidation reaction Methods 0.000 description 3
- 230000000903 blocking effect Effects 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 230000005669 field effect Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 230000001590 oxidative effect Effects 0.000 description 2
- 229910021332 silicide Inorganic materials 0.000 description 2
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 2
- 239000010409 thin film Substances 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical group [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000000593 degrading effect Effects 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 239000010408 film Substances 0.000 description 1
- 230000001771 impaired effect Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 238000010405 reoxidation reaction Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
- H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
- H01L21/28158—Making the insulator
- H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
- H01L21/28185—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation with a treatment, e.g. annealing, after the formation of the gate insulator and before the formation of the definitive gate conductor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
- H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
- H01L21/28158—Making the insulator
- H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
- H01L21/28202—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation in a nitrogen-containing ambient, e.g. nitride deposition, growth, oxynitridation, NH3 nitridation, N2O oxidation, thermal nitridation, RTN, plasma nitridation, RPN
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/314—Inorganic layers
- H01L21/3143—Inorganic layers composed of alternated layers or of mixtures of nitrides and oxides or of oxinitrides, e.g. formation of oxinitride by oxidation of nitride layers
- H01L21/3144—Inorganic layers composed of alternated layers or of mixtures of nitrides and oxides or of oxinitrides, e.g. formation of oxinitride by oxidation of nitride layers on silicon
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/51—Insulating materials associated therewith
- H01L29/511—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures
- H01L29/513—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures the variation being perpendicular to the channel plane
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/51—Insulating materials associated therewith
- H01L29/518—Insulating materials associated therewith the insulating material containing nitrogen, e.g. nitride, oxynitride, nitrogen-doped material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/022—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being a laminate, i.e. composed of sublayers, e.g. stacks of alternating high-k metal oxides
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Crystallography & Structural Chemistry (AREA)
- General Chemical & Material Sciences (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Formation Of Insulating Films (AREA)
- Semiconductor Memories (AREA)
- Thin Film Transistor (AREA)
Abstract
(57)【要約】
【課題】 半導体装置１００の中に含まれた電極材料１
１０とチャネル領域１０８との間を隔離する薄い誘電体
１０２に対しては、電極材料１１０からのドーパントの
滲透を阻止するために含有する窒素の濃度の値と、チャ
ネル領域１０８に対する悪影響を防止するのに必要な含
有窒素の濃度の制限値との間において、トレードオフの
問題がある。 【解決手段】 上記誘電体１０２として複合誘電体層を
使用し、その第２の層１１４は電極材料１１０に隣接し
て位置し、それからのドーパントの滲透を阻止するのに
十分な窒素濃度（例えば５〜１５％）を有し、その第１
の層１１２はチャネル領域１０８に隣接して、チャネル
領域１０８と第２の層１１４との間に位置し、僅かな窒
素濃度（例えば０〜１％）を有し、それにより第２の層
１１４をチャネル領域１０８から隔離するとともに、チ
ャネル領域１０８の中のキャリヤの移動度に対する窒素
の悪影響を最小にする。
１０とチャネル領域１０８との間を隔離する薄い誘電体
１０２に対しては、電極材料１１０からのドーパントの
滲透を阻止するために含有する窒素の濃度の値と、チャ
ネル領域１０８に対する悪影響を防止するのに必要な含
有窒素の濃度の制限値との間において、トレードオフの
問題がある。 【解決手段】 上記誘電体１０２として複合誘電体層を
使用し、その第２の層１１４は電極材料１１０に隣接し
て位置し、それからのドーパントの滲透を阻止するのに
十分な窒素濃度（例えば５〜１５％）を有し、その第１
の層１１２はチャネル領域１０８に隣接して、チャネル
領域１０８と第２の層１１４との間に位置し、僅かな窒
素濃度（例えば０〜１％）を有し、それにより第２の層
１１４をチャネル領域１０８から隔離するとともに、チ
ャネル領域１０８の中のキャリヤの移動度に対する窒素
の悪影響を最小にする。
Description
【０００１】
【発明の属する技術分野】本発明は一般的に半導体装置
に関し、より特定的には、低い欠陥密度の複合誘電体層
の構成及び同複合誘電体層の形成方法に関する。
に関し、より特定的には、低い欠陥密度の複合誘電体層
の構成及び同複合誘電体層の形成方法に関する。
【０００２】
【従来の技術】半導体装置の形状寸法が縮小し続けるに
つれて、ＭＯＳＦＥＴ（モス電界効果トランジスタ）の
中でゲート誘電体を形成するのに使用されるような誘電
体層は、トランジスタの動作特性を維持するために、よ
り一層薄くすることが必要になってくる。図１は、薄い
ゲート誘電体１８を有するｐ形ＭＯＳＦＥＴ１０を示し
ている。ゲート誘電体１８は、例えば熱成長二酸化ケイ
素の薄層を含んでいる。また一方、より低い欠陥密度を
求めて、ＬＰＣＶＤ（低圧化学的気相成長法）により形
成された二酸化ケイ素が上に載せられた熱成長二酸化ケ
イ素の複合体を使用することもできる。ゲート誘電体１
８はゲート電極２０をチャネル領域１６から隔離する。
ゲート電極２０は、典型的には抵抗値を低くするために
ドープされたポリシリコンを含んでいる。ｐ形ＭＯＳＦ
ＥＴに対しては、ゲート電極２０とソースおよび／また
はドレイン領域１４とをドープするためにホウ素が代表
的に使用される。しかしゲート誘電体１８が薄いため
に、処理の間に、ゲート電極２０から出たホウ素はゲー
ト誘電体１８を透過してチャネル領域１６の中へ浸透す
る。このようなチャネル領域の中へのホウ素の浸透は、
しきい値電圧制御を劣化させ、オフ状態の漏えい電流を
増加させ、また信頼性を低下させることによりトランジ
スタの性能を害する。
つれて、ＭＯＳＦＥＴ（モス電界効果トランジスタ）の
中でゲート誘電体を形成するのに使用されるような誘電
体層は、トランジスタの動作特性を維持するために、よ
り一層薄くすることが必要になってくる。図１は、薄い
ゲート誘電体１８を有するｐ形ＭＯＳＦＥＴ１０を示し
ている。ゲート誘電体１８は、例えば熱成長二酸化ケイ
素の薄層を含んでいる。また一方、より低い欠陥密度を
求めて、ＬＰＣＶＤ（低圧化学的気相成長法）により形
成された二酸化ケイ素が上に載せられた熱成長二酸化ケ
イ素の複合体を使用することもできる。ゲート誘電体１
８はゲート電極２０をチャネル領域１６から隔離する。
ゲート電極２０は、典型的には抵抗値を低くするために
ドープされたポリシリコンを含んでいる。ｐ形ＭＯＳＦ
ＥＴに対しては、ゲート電極２０とソースおよび／また
はドレイン領域１４とをドープするためにホウ素が代表
的に使用される。しかしゲート誘電体１８が薄いため
に、処理の間に、ゲート電極２０から出たホウ素はゲー
ト誘電体１８を透過してチャネル領域１６の中へ浸透す
る。このようなチャネル領域の中へのホウ素の浸透は、
しきい値電圧制御を劣化させ、オフ状態の漏えい電流を
増加させ、また信頼性を低下させることによりトランジ
スタの性能を害する。
【０００３】チャネル領域の中へのホウ素の浸透を阻止
するために、いくつかの構成が開発された。その中の１
つの構成では、オキシ窒化物（ｏｘｙｎｉｔｒｉｄｅ）
を作り出すようにＮ2 Ｏの雰囲気の中で二酸化ケイ素を
熱成長させることにより、ゲート誘電体１８が形成され
る。また、他の構成では、ゲート誘電体１８は窒素をド
ープした酸化物を付着することにより形成される。この
ように、両構成とも、ホウ素の浸透を阻止するために、
ゲート誘電体とケイ素の領域とのインタフェースにおい
て窒素を使用している。
するために、いくつかの構成が開発された。その中の１
つの構成では、オキシ窒化物（ｏｘｙｎｉｔｒｉｄｅ）
を作り出すようにＮ2 Ｏの雰囲気の中で二酸化ケイ素を
熱成長させることにより、ゲート誘電体１８が形成され
る。また、他の構成では、ゲート誘電体１８は窒素をド
ープした酸化物を付着することにより形成される。この
ように、両構成とも、ホウ素の浸透を阻止するために、
ゲート誘電体とケイ素の領域とのインタフェースにおい
て窒素を使用している。
【０００４】
【発明が解決しようとする課題】上記の従来技術の構成
における問題点として、ホウ素の浸透を阻止するために
必要なゲート誘電体１８の中に含まれる窒素の含有レベ
ルは、トランジスタのキャリヤの移動度を劣化させるも
のである。窒素は、チャネルのキャリヤに対して、クー
ロン形の電荷散乱の中心として作用し、それらのチャネ
ルのキャリヤの移動度を低下させる。それゆえ、ゲート
誘電体１８の中に含まれるべき窒素の濃度の決定に際し
ては、ホウ素の浸透の阻止と高い値のチャネルのコンダ
クタンスの維持との間におけるトレードオフが問題とな
る。
における問題点として、ホウ素の浸透を阻止するために
必要なゲート誘電体１８の中に含まれる窒素の含有レベ
ルは、トランジスタのキャリヤの移動度を劣化させるも
のである。窒素は、チャネルのキャリヤに対して、クー
ロン形の電荷散乱の中心として作用し、それらのチャネ
ルのキャリヤの移動度を低下させる。それゆえ、ゲート
誘電体１８の中に含まれるべき窒素の濃度の決定に際し
ては、ホウ素の浸透の阻止と高い値のチャネルのコンダ
クタンスの維持との間におけるトレードオフが問題とな
る。
【０００５】
【課題を解決するための手段】ここで開示する本発明
は、低い欠陥密度を有する複合誘電体層の提供に関す
る。上記複合誘電体層の第２層は、例えばＬＰＣＶＤに
より形成されたオキシ窒化物又は窒素をドープした酸化
物より成り、かなりの大きさの窒素濃度を有する。その
窒素濃度は、ドーパントが誘電体層を透過することを阻
止するのに十分な値を有する。上記複合誘電体層の第１
層は、ほんの少しの窒素濃度（例えば１％より小さい）
を含むか、または全く窒素濃度を含まない。上記第１層
は、上記第２層を、より高い窒素含有量によって悪影響
を蒙むるであろう装置中の他の層（例えば、窒素がその
中のキャリヤの移動度に対し悪影響を与えるようなトラ
ンジスタのチャネル領域）から隔離するために使用する
ことができる。
は、低い欠陥密度を有する複合誘電体層の提供に関す
る。上記複合誘電体層の第２層は、例えばＬＰＣＶＤに
より形成されたオキシ窒化物又は窒素をドープした酸化
物より成り、かなりの大きさの窒素濃度を有する。その
窒素濃度は、ドーパントが誘電体層を透過することを阻
止するのに十分な値を有する。上記複合誘電体層の第１
層は、ほんの少しの窒素濃度（例えば１％より小さい）
を含むか、または全く窒素濃度を含まない。上記第１層
は、上記第２層を、より高い窒素含有量によって悪影響
を蒙むるであろう装置中の他の層（例えば、窒素がその
中のキャリヤの移動度に対し悪影響を与えるようなトラ
ンジスタのチャネル領域）から隔離するために使用する
ことができる。
【０００６】
【発明の実施の形態】本発明は複合誘電体層に関し、以
下薄いゲート誘電体（すなわち６０Ａ（オングストロー
ム）より薄い）を有するｐ形ＭＯＳＦＥＴについて説明
する。しかしながら、本発明による誘電体層は、内挿の
状態〔例えば、ＤＲＡＭ（ダイナミックランダムアクセ
スメモリ）の積層コンデンサ〕、薄膜トランジスタ、及
び比較的厚いゲート誘電体（すなわち、６０Ａより厚
い）を有するものを含む他のＭＯＳＦＥＴにおいて使用
される誘電体層のような他の誘電体層に対してもまた適
用可能であることは、当業者には明白であろう。
下薄いゲート誘電体（すなわち６０Ａ（オングストロー
ム）より薄い）を有するｐ形ＭＯＳＦＥＴについて説明
する。しかしながら、本発明による誘電体層は、内挿の
状態〔例えば、ＤＲＡＭ（ダイナミックランダムアクセ
スメモリ）の積層コンデンサ〕、薄膜トランジスタ、及
び比較的厚いゲート誘電体（すなわち、６０Ａより厚
い）を有するものを含む他のＭＯＳＦＥＴにおいて使用
される誘電体層のような他の誘電体層に対してもまた適
用可能であることは、当業者には明白であろう。
【０００７】本発明の一実施例による薄い複合ゲート誘
電体１０２を有するｐ形ＭＯＳＦＥＴ１００が図２に示
されている。ｐ形のソースおよび／またはドレイン領域
１０６は、半導体基材１０４の中に位置している。ゲー
ト電極１１０はゲート誘電体１０２によってチャネル領
域１０８から隔てられている。ゲート電極１１０に対す
る種々の導電材料の選択は当業界において公知である。
例えば、ゲート電極１１０はドープされたポリシリコン
のようなドープされた導電材料を含むことができる。本
発明の利点を一層十分に立証するために、以下の記述に
おいては、ゲート電極１１０はホウ素がドープされたポ
リシリコンを含むことを仮定している。しかし、本発明
は他のドーパントに対しても同様に適用できることに注
意しなければならない。
電体１０２を有するｐ形ＭＯＳＦＥＴ１００が図２に示
されている。ｐ形のソースおよび／またはドレイン領域
１０６は、半導体基材１０４の中に位置している。ゲー
ト電極１１０はゲート誘電体１０２によってチャネル領
域１０８から隔てられている。ゲート電極１１０に対す
る種々の導電材料の選択は当業界において公知である。
例えば、ゲート電極１１０はドープされたポリシリコン
のようなドープされた導電材料を含むことができる。本
発明の利点を一層十分に立証するために、以下の記述に
おいては、ゲート電極１１０はホウ素がドープされたポ
リシリコンを含むことを仮定している。しかし、本発明
は他のドーパントに対しても同様に適用できることに注
意しなければならない。
【０００８】ゲート誘電体１０２は、少なくとも２つの
別個の誘電体層１１２及び１１４を含む。誘電体層１１
２は、チャネル領域１０８に隣接した位置にあり、その
窒素含有量はほんの少しか、もしくは零である。他方、
誘電体層１１４は、比較的に高い窒素含有量を有し、層
１１２によりチャネル領域１０８から隔てられている。
窒素は、それを含有する層を通過するドーパントのホウ
素の拡散を阻止する。しかしながら、窒素は同時に、そ
の窒素が誘電体層とチャネル領域とのインタフェースに
位置しているときは、チャネル領域の中のキャリヤの移
動度を劣化させる。それは、そのインタフェースに存在
する窒素は、チャネル領域の中のキャリヤに対してクー
ロン形の電荷散乱の中心として働き、それによりそれら
のキャリヤの移動度を低下させるという事実に起因して
いる。従って、層１１４の中の窒素含有量は、ゲート電
極１１０からチャネル領域１０８に達するホウ素の浸透
を阻止するのに十分であるように選ばれ、層１１２の中
の窒素含有量は、チャネル領域の中のキャリヤの移動度
に対する窒素の影響を最小にするように選ばれる。本発
明の好適実施例においては、層１１２は１％より少ない
（例えば、０〜１％）窒素含有量を有し、層１１４は望
ましくは５〜１５％の範囲内の窒素含有量を有する。し
かし、それに代えて、高い百分率の窒素を用いることが
できることに注意するべきである。そこで、従来技術の
方法において要求された、ホウ素の阻止とキャリヤの移
動度の間におけるトレードオフは、それぞれ一方が上記
各要件に対し最適化された２つの別個の層を備えること
により排除される。
別個の誘電体層１１２及び１１４を含む。誘電体層１１
２は、チャネル領域１０８に隣接した位置にあり、その
窒素含有量はほんの少しか、もしくは零である。他方、
誘電体層１１４は、比較的に高い窒素含有量を有し、層
１１２によりチャネル領域１０８から隔てられている。
窒素は、それを含有する層を通過するドーパントのホウ
素の拡散を阻止する。しかしながら、窒素は同時に、そ
の窒素が誘電体層とチャネル領域とのインタフェースに
位置しているときは、チャネル領域の中のキャリヤの移
動度を劣化させる。それは、そのインタフェースに存在
する窒素は、チャネル領域の中のキャリヤに対してクー
ロン形の電荷散乱の中心として働き、それによりそれら
のキャリヤの移動度を低下させるという事実に起因して
いる。従って、層１１４の中の窒素含有量は、ゲート電
極１１０からチャネル領域１０８に達するホウ素の浸透
を阻止するのに十分であるように選ばれ、層１１２の中
の窒素含有量は、チャネル領域の中のキャリヤの移動度
に対する窒素の影響を最小にするように選ばれる。本発
明の好適実施例においては、層１１２は１％より少ない
（例えば、０〜１％）窒素含有量を有し、層１１４は望
ましくは５〜１５％の範囲内の窒素含有量を有する。し
かし、それに代えて、高い百分率の窒素を用いることが
できることに注意するべきである。そこで、従来技術の
方法において要求された、ホウ素の阻止とキャリヤの移
動度の間におけるトレードオフは、それぞれ一方が上記
各要件に対し最適化された２つの別個の層を備えること
により排除される。
【０００９】次に、ゲート誘電体１０２を形成する方法
について説明する。まず最初に、図３Ａに示すように半
導体基材１０４の表面上に層１１２が形成される。層１
１２はほんの少しの窒素を含むか、または全く窒素を含
まない（すなわち１％より少ない）。例えば、層１１２
は熱成長二酸化ケイ素であってよい。なお、層１１２の
他の例については当業者には明白であろう。例えば、層
１１２は、種々の酸化雰囲気（例えば、Ｏ2 、Ｎ2 Ｏ、
ＮＯ）の中で、かつ、種々の反応器（反応炉又は単一の
ウエハ反応器）を用いてその成長が行われる。層１１２
の厚さは、誘電体層１０２の全体の厚さに依存する。薄
いゲート誘電体に対する典型的な厚さは、１５〜２５Ａ
の範囲内にある。
について説明する。まず最初に、図３Ａに示すように半
導体基材１０４の表面上に層１１２が形成される。層１
１２はほんの少しの窒素を含むか、または全く窒素を含
まない（すなわち１％より少ない）。例えば、層１１２
は熱成長二酸化ケイ素であってよい。なお、層１１２の
他の例については当業者には明白であろう。例えば、層
１１２は、種々の酸化雰囲気（例えば、Ｏ2 、Ｎ2 Ｏ、
ＮＯ）の中で、かつ、種々の反応器（反応炉又は単一の
ウエハ反応器）を用いてその成長が行われる。層１１２
の厚さは、誘電体層１０２の全体の厚さに依存する。薄
いゲート誘電体に対する典型的な厚さは、１５〜２５Ａ
の範囲内にある。
【００１０】次に、比較的に高い濃度の窒素を含む層１
１４が層１１２の上に形成される。層１１４は、例えば
ＬＰＣＶＤ（低圧化学的気相成長法）により蒸着された
オキシ窒化物であるか、又は慣用の反応炉又は単一のウ
エハ反応器によって形成された窒素をドープした高温酸
化物である。ここでもまた、層１１４の厚さは、誘電体
層１０２に対して望まれる全体の厚さに依存し、薄い誘
電体層に対する典型的な厚さは１０〜２０Ａの範囲内に
ある。ゲート誘電体１０２の全体的厚さは、所要の装置
のパラメータに基づき慣用手段により決定される。
１４が層１１２の上に形成される。層１１４は、例えば
ＬＰＣＶＤ（低圧化学的気相成長法）により蒸着された
オキシ窒化物であるか、又は慣用の反応炉又は単一のウ
エハ反応器によって形成された窒素をドープした高温酸
化物である。ここでもまた、層１１４の厚さは、誘電体
層１０２に対して望まれる全体の厚さに依存し、薄い誘
電体層に対する典型的な厚さは１０〜２０Ａの範囲内に
ある。ゲート誘電体１０２の全体的厚さは、所要の装置
のパラメータに基づき慣用手段により決定される。
【００１１】層１１４が形成された後、層１１２と層１
１４との間に存在する応力を減らすために軽度の再酸化
を行うことができる。望ましいときは、信頼性を増進す
るために、Ｎ2 Ｏ（もしくはＮ2 ＯとＯ2 又はＮＯ）の
雰囲気の中で軽度の再酸化が行われる。しかしながら再
酸化の間、層１１４は酸化用の成分に対し透明であって
透過性を有するように、層１１４の窒素含有量は制限さ
れるべきであり、それによりチャネルの中のキャリヤの
移動度とキャリヤの伝送特性とを害するのに十分な量の
窒素を層１１２の中へ導き入れることがないようにしな
ければならない。層１１２の中の最終の窒素濃度は、１
％未満にとどまるべきである。
１４との間に存在する応力を減らすために軽度の再酸化
を行うことができる。望ましいときは、信頼性を増進す
るために、Ｎ2 Ｏ（もしくはＮ2 ＯとＯ2 又はＮＯ）の
雰囲気の中で軽度の再酸化が行われる。しかしながら再
酸化の間、層１１４は酸化用の成分に対し透明であって
透過性を有するように、層１１４の窒素含有量は制限さ
れるべきであり、それによりチャネルの中のキャリヤの
移動度とキャリヤの伝送特性とを害するのに十分な量の
窒素を層１１２の中へ導き入れることがないようにしな
ければならない。層１１２の中の最終の窒素濃度は、１
％未満にとどまるべきである。
【００１２】最終の窒素の分布の例が図３Ｂに図解され
ている。酸化物又はオキシ窒化物の層１１４の窒素濃度
レベルのピーク１２０はホウ素阻止を可能にし、チャネ
ルの導電特性にはほとんど影響を与えない。このピーク
の窒素濃度は５〜１５％の範囲内にある。なお、低い百
分率値の窒素もまた、軽度の再酸化の段階によって層１
１２の中に現われる。層１１２の中のピーク窒素濃度レ
ベル１２２は、信頼性を増進するためには十分である反
面、その低いレベル（０．２５〜０．７５％）のために
導電性に対してほとんど影響はない。
ている。酸化物又はオキシ窒化物の層１１４の窒素濃度
レベルのピーク１２０はホウ素阻止を可能にし、チャネ
ルの導電特性にはほとんど影響を与えない。このピーク
の窒素濃度は５〜１５％の範囲内にある。なお、低い百
分率値の窒素もまた、軽度の再酸化の段階によって層１
１２の中に現われる。層１１２の中のピーク窒素濃度レ
ベル１２２は、信頼性を増進するためには十分である反
面、その低いレベル（０．２５〜０．７５％）のために
導電性に対してほとんど影響はない。
【００１３】上記の軽度の再酸化の後に、慣用の処理と
して、ゲート電極物質１１０の堆積、ゲート電極物質１
１０及びゲート誘電体１０２のパターン形成及びエッチ
ング、並びにソースおよび／またはドレイン領域１０６
の形成が続行される。その後、ソースおよび／またはド
レイン領域１０６とゲート電極１１０とに対するケイ化
処理（シリサイド）が行われ、更にＭＯＳＦＥＴ１００
と他の装置（図示せず）との間の相互接続が形成され
る。
して、ゲート電極物質１１０の堆積、ゲート電極物質１
１０及びゲート誘電体１０２のパターン形成及びエッチ
ング、並びにソースおよび／またはドレイン領域１０６
の形成が続行される。その後、ソースおよび／またはド
レイン領域１０６とゲート電極１１０とに対するケイ化
処理（シリサイド）が行われ、更にＭＯＳＦＥＴ１００
と他の装置（図示せず）との間の相互接続が形成され
る。
【００１４】
【発明の効果】本発明の利点は、キャリヤの移動度に対
する悪影響を与えることなく、ホウ素の浸透を防止する
ことができる誘電体層を提供することである。本発明の
他の利点は、低い欠陥密度と低い漏えいの特性とを有す
る誘電体層を提供することである。上記及びその他の利
点は、本願の添付図面と共に明細書の記載を参照するこ
とにより当業者には明白となるであろう。
する悪影響を与えることなく、ホウ素の浸透を防止する
ことができる誘電体層を提供することである。本発明の
他の利点は、低い欠陥密度と低い漏えいの特性とを有す
る誘電体層を提供することである。上記及びその他の利
点は、本願の添付図面と共に明細書の記載を参照するこ
とにより当業者には明白となるであろう。
【００１５】以上、本発明を図解した実施例について説
明したが、上記の説明は限定的な意味に解釈してはなら
ない。本発明の図解した実施例及びその他の実施例の種
々の変形及び組み合わせは、本発明の詳細な説明を参照
すれば当業者には明白となるであろう。例えば、ゲート
誘電体の構成は、より厚いフィルム（すなわち６０Ａを
超過する厚さ）及び薄膜トランジスタに対しても適用で
きる。更に、誘電体層は、図４に示したように、ダイナ
ミックＲＡＭのコンデンサの構成に対して適用可能であ
り、同図４において、誘電体層１０２はコンデンサの電
極板１３０及び１３２の間に配置されている。ダイナミ
ックＲＡＭのコンデンサの構成への適用の利点には、低
い漏えいと低い欠陥密度とが含まれる。かくして、本願
発明の技術的範囲はそのようなすべての変形及び適用例
を包含するものであることを認識しなければならない。
明したが、上記の説明は限定的な意味に解釈してはなら
ない。本発明の図解した実施例及びその他の実施例の種
々の変形及び組み合わせは、本発明の詳細な説明を参照
すれば当業者には明白となるであろう。例えば、ゲート
誘電体の構成は、より厚いフィルム（すなわち６０Ａを
超過する厚さ）及び薄膜トランジスタに対しても適用で
きる。更に、誘電体層は、図４に示したように、ダイナ
ミックＲＡＭのコンデンサの構成に対して適用可能であ
り、同図４において、誘電体層１０２はコンデンサの電
極板１３０及び１３２の間に配置されている。ダイナミ
ックＲＡＭのコンデンサの構成への適用の利点には、低
い漏えいと低い欠陥密度とが含まれる。かくして、本願
発明の技術的範囲はそのようなすべての変形及び適用例
を包含するものであることを認識しなければならない。
【００１６】以上の説明に関し更に以下の項を開示す
る。 (1) １％より少ない窒素含有量を有する第１の誘電体
層、及びドーパントの浸透を阻止するために十分な窒素
含有量を有する第２の誘電体層を包含することを特徴と
する複合誘電体層。 (2) 前記第１の誘電体層はトランジスタのチャネル領
域に隣接して位置し、また前記第２の誘電体層は前記チ
ャネル領域から間隔を置いて位置することを特徴とする
第１項に記載の複合誘電体層。 (3) 前記第１の誘電体層は二酸化ケイ素を包含するこ
とを特徴とする第１項に記載の複合誘電体層。 (4) 前記第２の誘電体層は窒素をドープした酸化物を
包含することを特徴とする第１項に記載の複合誘電体
層。 (5) 前記第２の誘電体層はオキシ窒化物を包含するこ
とを特徴とする第１項に記載の複合誘電体層。 (6) 前記第１の誘電体層は１５〜２５Ａのオーダの厚
さを有することを特徴とする第１項に記載の複合誘電体
層。 (7) 前記第２の誘電体層は１０〜２０Ａのオーダの厚
さを有することを特徴とする第１項に記載の複合誘電体
層。 (8) 前記第２の誘電体層は５〜１５％の範囲内の窒素
濃度を有することを特徴とする第１項に記載の複合誘電
体層。 (9) 前記第１の誘電体層は第１のポリシリコン層と前
記第２の誘電体層との間に位置し、前記第２の誘導体層
は前記第１の誘電体層と第２のポリシリコン層との間に
位置することを特徴とする第１項に記載の複合誘電体
層。 (10) 前記第１の誘電体層と前記第２の誘電体層とは、
コンデンサの第１の電極板と第２の電極板との間に位置
することを特徴とする第１項に記載の複合誘電体層。 (11) 半導体基材の中に位置するソース領域、前記半導
体基材の中に位置するドレイン領域、前記半導体基材の
中において前記ソース領域と前記ドレイン領域との間に
位置するチャネル領域、前記チャネル領域の上方に配置
されたドープされたゲート電極、及び前記ドープされた
ゲート電極と前記チャネル領域との間に配置されたゲー
ト誘電体、を包含するＭＯＳＦＥＴトランジスタにおい
て、前記ゲート誘電体は、前記チャネル領域に隣接して
位置し、かつ、前記チャネル領域の中のキャリヤの移動
度に影響を与えないように十分に小さい窒素濃度を有す
る第１の層、及び前記ゲート電極に隣接して位置し、か
つ、前記ドープされたゲート電極からのドーパントの浸
透を阻止するために十分な窒素濃度を有する第２の層、
を包含することを特徴とするＭＯＳＦＥＴトランジス
タ。 (12) 前記第１の層は０％と１％との間の窒素濃度を有
することを特徴とする第１１項に記載のＭＯＳＦＥＴト
ランジスタ。 (13) 前記第２の層は５％と１５％との間の窒素濃度を
有することを特徴とする第１１項に記載のＭＯＳＦＥＴ
トランジスタ。 (14) 前記ドープされたゲート電極はホウ素がドープさ
れていることを特徴とする第１１項に記載のＭＯＳＦＥ
Ｔトランジスタ。 (15) 前記第１の層は二酸化ケイ素を包含することを特
徴とする第１１項に記載のＭＯＳＦＥＴトランジスタ。 (16) 前記第２の層は窒素がドープされた酸化物を包含
することを特徴とする第１１項に記載のＭＯＳＦＥＴト
ランジスタ。 (17) 前記第２の層はオキシ窒化物を包含することを特
徴とする第１１項に記載のＭＯＳＦＥＴトランジスタ。 (18) 複合誘電体層を形成する方法であって、半導体基
材の上に二酸化ケイ素の層を熱成長させること、及び前
記二酸化ケイ素の層の上に窒素を含有する誘電体層を形
成し、同窒素含有誘電体層はドーパントの浸透を阻止す
るために十分な窒素濃度を有するようにすること、を包
含することを特徴とする複合誘電体層の形成方法。 (19) 前記二酸化ケイ素の層と前記窒素含有誘電体層と
を軽度に再酸化して前記両層の間に存在する応力を減少
させることを更に包含することを特徴とする第１８項に
記載の複合誘電体層の形成方法。 (20) 前記窒素含有誘電体層を形成することは、窒素が
ドープされた酸化物の層を付着することを包含すること
を特徴とする第１８項に記載の複合誘電体層の形成方
法。 (21) 前記窒素含有誘電体層を形成することは、Ｎ2 Ｏ
の雰囲気の中で酸化物の層を熱成長させることを包含す
ることを特徴とする第１８項に記載の複合誘電体層の形
成方法。 (22) 本発明の複合誘電体層１０２は下記の構成を有す
る。複合誘電体層１０２の第１の層１１２は僅小ないし
零の窒素濃度を有し、複合誘電体層１０２の第２の層１
１４はより大きい窒素濃度（例えば５〜１５％）を有す
る。複合誘電体層１０２は薄いゲート誘電体として使用
することができ、その場合、第２の層１１４はドープさ
れたゲート電極１１０に隣接して配置され、ゲート電極
１１０からチャネル領域１０８へ向かうドーパントの滲
透を阻止するために十分の大きさの窒素濃度を有し、ま
た第１の層１１２は第２の層１１４とチャネル領域１０
８との間に配置され、同第１の層１１２の低い窒素濃度
はチャネル領域１０８の中のキャリヤの移動度を劣化さ
せないように制限されている。
る。 (1) １％より少ない窒素含有量を有する第１の誘電体
層、及びドーパントの浸透を阻止するために十分な窒素
含有量を有する第２の誘電体層を包含することを特徴と
する複合誘電体層。 (2) 前記第１の誘電体層はトランジスタのチャネル領
域に隣接して位置し、また前記第２の誘電体層は前記チ
ャネル領域から間隔を置いて位置することを特徴とする
第１項に記載の複合誘電体層。 (3) 前記第１の誘電体層は二酸化ケイ素を包含するこ
とを特徴とする第１項に記載の複合誘電体層。 (4) 前記第２の誘電体層は窒素をドープした酸化物を
包含することを特徴とする第１項に記載の複合誘電体
層。 (5) 前記第２の誘電体層はオキシ窒化物を包含するこ
とを特徴とする第１項に記載の複合誘電体層。 (6) 前記第１の誘電体層は１５〜２５Ａのオーダの厚
さを有することを特徴とする第１項に記載の複合誘電体
層。 (7) 前記第２の誘電体層は１０〜２０Ａのオーダの厚
さを有することを特徴とする第１項に記載の複合誘電体
層。 (8) 前記第２の誘電体層は５〜１５％の範囲内の窒素
濃度を有することを特徴とする第１項に記載の複合誘電
体層。 (9) 前記第１の誘電体層は第１のポリシリコン層と前
記第２の誘電体層との間に位置し、前記第２の誘導体層
は前記第１の誘電体層と第２のポリシリコン層との間に
位置することを特徴とする第１項に記載の複合誘電体
層。 (10) 前記第１の誘電体層と前記第２の誘電体層とは、
コンデンサの第１の電極板と第２の電極板との間に位置
することを特徴とする第１項に記載の複合誘電体層。 (11) 半導体基材の中に位置するソース領域、前記半導
体基材の中に位置するドレイン領域、前記半導体基材の
中において前記ソース領域と前記ドレイン領域との間に
位置するチャネル領域、前記チャネル領域の上方に配置
されたドープされたゲート電極、及び前記ドープされた
ゲート電極と前記チャネル領域との間に配置されたゲー
ト誘電体、を包含するＭＯＳＦＥＴトランジスタにおい
て、前記ゲート誘電体は、前記チャネル領域に隣接して
位置し、かつ、前記チャネル領域の中のキャリヤの移動
度に影響を与えないように十分に小さい窒素濃度を有す
る第１の層、及び前記ゲート電極に隣接して位置し、か
つ、前記ドープされたゲート電極からのドーパントの浸
透を阻止するために十分な窒素濃度を有する第２の層、
を包含することを特徴とするＭＯＳＦＥＴトランジス
タ。 (12) 前記第１の層は０％と１％との間の窒素濃度を有
することを特徴とする第１１項に記載のＭＯＳＦＥＴト
ランジスタ。 (13) 前記第２の層は５％と１５％との間の窒素濃度を
有することを特徴とする第１１項に記載のＭＯＳＦＥＴ
トランジスタ。 (14) 前記ドープされたゲート電極はホウ素がドープさ
れていることを特徴とする第１１項に記載のＭＯＳＦＥ
Ｔトランジスタ。 (15) 前記第１の層は二酸化ケイ素を包含することを特
徴とする第１１項に記載のＭＯＳＦＥＴトランジスタ。 (16) 前記第２の層は窒素がドープされた酸化物を包含
することを特徴とする第１１項に記載のＭＯＳＦＥＴト
ランジスタ。 (17) 前記第２の層はオキシ窒化物を包含することを特
徴とする第１１項に記載のＭＯＳＦＥＴトランジスタ。 (18) 複合誘電体層を形成する方法であって、半導体基
材の上に二酸化ケイ素の層を熱成長させること、及び前
記二酸化ケイ素の層の上に窒素を含有する誘電体層を形
成し、同窒素含有誘電体層はドーパントの浸透を阻止す
るために十分な窒素濃度を有するようにすること、を包
含することを特徴とする複合誘電体層の形成方法。 (19) 前記二酸化ケイ素の層と前記窒素含有誘電体層と
を軽度に再酸化して前記両層の間に存在する応力を減少
させることを更に包含することを特徴とする第１８項に
記載の複合誘電体層の形成方法。 (20) 前記窒素含有誘電体層を形成することは、窒素が
ドープされた酸化物の層を付着することを包含すること
を特徴とする第１８項に記載の複合誘電体層の形成方
法。 (21) 前記窒素含有誘電体層を形成することは、Ｎ2 Ｏ
の雰囲気の中で酸化物の層を熱成長させることを包含す
ることを特徴とする第１８項に記載の複合誘電体層の形
成方法。 (22) 本発明の複合誘電体層１０２は下記の構成を有す
る。複合誘電体層１０２の第１の層１１２は僅小ないし
零の窒素濃度を有し、複合誘電体層１０２の第２の層１
１４はより大きい窒素濃度（例えば５〜１５％）を有す
る。複合誘電体層１０２は薄いゲート誘電体として使用
することができ、その場合、第２の層１１４はドープさ
れたゲート電極１１０に隣接して配置され、ゲート電極
１１０からチャネル領域１０８へ向かうドーパントの滲
透を阻止するために十分の大きさの窒素濃度を有し、ま
た第１の層１１２は第２の層１１４とチャネル領域１０
８との間に配置され、同第１の層１１２の低い窒素濃度
はチャネル領域１０８の中のキャリヤの移動度を劣化さ
せないように制限されている。
【図１】チャネル領域の中へのホウ素の浸透を図解した
従来技術のｐ形ＭＯＳＦＥＴ（ｐ形ＭＯＳ電界効果トラ
ンジスタ）の断面図である。
従来技術のｐ形ＭＯＳＦＥＴ（ｐ形ＭＯＳ電界効果トラ
ンジスタ）の断面図である。
【図２】本発明によるゲート誘電体を含んだｐ形ＭＯＳ
ＦＥＴの断面図である。
ＦＥＴの断面図である。
【図３】Ａは製作中の図２に示したｐ形ＭＯＳＦＥＴの
断面図である。Ｂは図３Ａに示したゲート誘電体の層の
中における窒素濃度対深さの関係を示すグラフである。
断面図である。Ｂは図３Ａに示したゲート誘電体の層の
中における窒素濃度対深さの関係を示すグラフである。
【図４】本発明による誘電体層を含有するコンデンサの
断面図である。
断面図である。
１０，１００ ｐ形ＭＯＳＦＥＴ １４，１０６ ソースおよび／またはドレイン領域 １６，１０８ チャネル領域 １８，１０２ ゲート誘電体 ２０，１１０ ゲート電極 １０４ 半導体基材 １１２ 第１の誘電体層 １１４ 第２の誘電体層 １２０ 第２の誘電体層１１４の窒素濃度対深さ曲線の
ピーク １２２ 第１の誘電体層１１２の窒素濃度対深さ曲線の
ピーク １３０，１３２ ダイナミックＲＡＭのコンデンサの電
極板
ピーク １２２ 第１の誘電体層１１２の窒素濃度対深さ曲線の
ピーク １３０，１３２ ダイナミックＲＡＭのコンデンサの電
極板
───────────────────────────────────────────────────── フロントページの続き (72)発明者 スチーブ フシア アメリカ合衆国カリフォルニア州サノウ ゼ，アマー クリーク コート 1123
Claims (2)
- 【請求項１】 １％より少ない窒素含有量を有する第１
の誘電体層、及びドーパントの浸透を阻止するために十
分な窒素含有量を有する第２の誘電体層、 を包含することを特徴とする複合誘電体層。 - 【請求項２】 複合誘電体層を形成する方法であって、 半導体基材の上に二酸化ケイ素の層を熱成長させるこ
と、及び前記二酸化ケイ素の層の上に窒素を含有する誘
電体層を形成し、同窒素含有誘電体層はドーパントの浸
透を阻止するために十分な窒素濃度を有するようにする
こと、を包含することを特徴とする複合誘電体層の形成
方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US032041 | 1987-03-26 | ||
| US3204196P | 1996-11-26 | 1996-11-26 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10189587A true JPH10189587A (ja) | 1998-07-21 |
Family
ID=21862786
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9324905A Pending JPH10189587A (ja) | 1996-11-26 | 1997-11-26 | 複合誘電体層及び同形成方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US5969397A (ja) |
| EP (1) | EP0844647A3 (ja) |
| JP (1) | JPH10189587A (ja) |
| KR (1) | KR19980042733A (ja) |
| TW (1) | TW417234B (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004523134A (ja) * | 2000-09-19 | 2004-07-29 | マットソン テクノロジイ インコーポレイテッド | 誘電体膜の形成方法 |
| US7678711B2 (en) | 2004-01-06 | 2010-03-16 | Fujitsu Microelectronics Limited | Semiconductor device, and method and apparatus for manufacturing the same |
Families Citing this family (23)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100230429B1 (ko) * | 1997-06-27 | 1999-11-15 | 윤종용 | 반도체장치의 실리콘 옥시나이트라이드막 형성방법 |
| US6566281B1 (en) * | 1997-10-15 | 2003-05-20 | International Business Machines Corporation | Nitrogen-rich barrier layer and structures formed |
| US6087229A (en) * | 1998-03-09 | 2000-07-11 | Lsi Logic Corporation | Composite semiconductor gate dielectrics |
| US6331468B1 (en) * | 1998-05-11 | 2001-12-18 | Lsi Logic Corporation | Formation of integrated circuit structure using one or more silicon layers for implantation and out-diffusion in formation of defect-free source/drain regions and also for subsequent formation of silicon nitride spacers |
| US6727148B1 (en) | 1998-06-30 | 2004-04-27 | Lam Research Corporation | ULSI MOS with high dielectric constant gate insulator |
| US6245652B1 (en) * | 1998-09-04 | 2001-06-12 | Advanced Micro Devices, Inc. | Method of forming ultra thin gate dielectric for high performance semiconductor devices |
| US6087236A (en) * | 1998-11-24 | 2000-07-11 | Intel Corporation | Integrated circuit with multiple gate dielectric structures |
| JP2001093903A (ja) | 1999-09-24 | 2001-04-06 | Toshiba Corp | 半導体装置及びその製造方法 |
| JP4562835B2 (ja) * | 1999-11-05 | 2010-10-13 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| US6833329B1 (en) | 2000-06-22 | 2004-12-21 | Micron Technology, Inc. | Methods of forming oxide regions over semiconductor substrates |
| US6686298B1 (en) | 2000-06-22 | 2004-02-03 | Micron Technology, Inc. | Methods of forming structures over semiconductor substrates, and methods of forming transistors associated with semiconductor substrates |
| US6660657B1 (en) * | 2000-08-07 | 2003-12-09 | Micron Technology, Inc. | Methods of incorporating nitrogen into silicon-oxide-containing layers |
| US6800830B2 (en) | 2000-08-18 | 2004-10-05 | Hitachi Kokusai Electric, Inc. | Chemistry for boron diffusion barrier layer and method of application in semiconductor device fabrication |
| JP2002368122A (ja) * | 2001-06-12 | 2002-12-20 | Nec Corp | 半導体装置及びその製造方法 |
| US6580135B2 (en) * | 2001-06-18 | 2003-06-17 | Macronix International Co., Ltd. | Silicon nitride read only memory structure and method of programming and erasure |
| US6878585B2 (en) | 2001-08-29 | 2005-04-12 | Micron Technology, Inc. | Methods of forming capacitors |
| US6723599B2 (en) | 2001-12-03 | 2004-04-20 | Micron Technology, Inc. | Methods of forming capacitors and methods of forming capacitor dielectric layers |
| JP2003264190A (ja) | 2002-03-08 | 2003-09-19 | Toshiba Corp | 半導体装置及びその製造方法 |
| US7358198B2 (en) * | 2002-03-08 | 2008-04-15 | Kabushiki Kaisha Toshiba | Semiconductor device and method for fabricating same |
| JP4411907B2 (ja) * | 2003-08-29 | 2010-02-10 | セイコーエプソン株式会社 | 半導体装置の製造方法 |
| KR100668954B1 (ko) * | 2004-12-15 | 2007-01-12 | 동부일렉트로닉스 주식회사 | 박막트랜지스터 제조 방법 |
| US8318554B2 (en) * | 2005-04-28 | 2012-11-27 | Semiconductor Energy Laboratory Co., Ltd. | Method of forming gate insulating film for thin film transistors using plasma oxidation |
| US7910420B1 (en) * | 2006-07-13 | 2011-03-22 | National Semiconductor Corporation | System and method for improving CMOS compatible non volatile memory retention reliability |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0006706B2 (en) * | 1978-06-14 | 1993-03-17 | Fujitsu Limited | Process for producing a semiconductor device having an insulating layer of silicon dioxide covered by a film of silicon oxynitride |
| EP0118506A1 (en) * | 1982-08-12 | 1984-09-19 | Ncr Corporation | Non-volatile semiconductor memory device |
| US4623912A (en) * | 1984-12-05 | 1986-11-18 | At&T Bell Laboratories | Nitrided silicon dioxide layers for semiconductor integrated circuits |
| JPS61136274A (ja) * | 1984-12-07 | 1986-06-24 | Toshiba Corp | 半導体装置 |
| US5037772A (en) * | 1989-12-13 | 1991-08-06 | Texas Instruments Incorporated | Method for forming a polysilicon to polysilicon capacitor |
| JP2543642B2 (ja) * | 1991-01-18 | 1996-10-16 | アプライド マテリアルズ インコーポレイテッド | 高周波交流電気エネルギ―と相対的に低い周波数の交流電気的エネルギ―を有する、工作物を処理するためのシステムおよび方法 |
| US5393683A (en) * | 1992-05-26 | 1995-02-28 | Micron Technology, Inc. | Method of making semiconductor devices having two-layer gate structure |
| EP0617461B1 (en) * | 1993-03-24 | 1997-09-10 | AT&T Corp. | Oxynitride dielectric process for IC manufacture |
| KR0155879B1 (ko) * | 1995-09-13 | 1998-12-01 | 김광호 | 오산화 이탄탈륨 유전막 커패시터 제조방법 |
-
1997
- 1997-11-19 US US08/974,325 patent/US5969397A/en not_active Expired - Lifetime
- 1997-11-25 KR KR1019970062833A patent/KR19980042733A/ko not_active Application Discontinuation
- 1997-11-26 JP JP9324905A patent/JPH10189587A/ja active Pending
- 1997-11-26 EP EP97120776A patent/EP0844647A3/en not_active Withdrawn
-
1998
- 1998-04-07 TW TW086117900A patent/TW417234B/zh not_active IP Right Cessation
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004523134A (ja) * | 2000-09-19 | 2004-07-29 | マットソン テクノロジイ インコーポレイテッド | 誘電体膜の形成方法 |
| US7678711B2 (en) | 2004-01-06 | 2010-03-16 | Fujitsu Microelectronics Limited | Semiconductor device, and method and apparatus for manufacturing the same |
Also Published As
| Publication number | Publication date |
|---|---|
| KR19980042733A (ko) | 1998-08-17 |
| EP0844647A2 (en) | 1998-05-27 |
| US5969397A (en) | 1999-10-19 |
| EP0844647A3 (en) | 1998-06-03 |
| TW417234B (en) | 2001-01-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH10189587A (ja) | 複合誘電体層及び同形成方法 | |
| US5292673A (en) | Method of manufacturing a semiconductor device | |
| US4808544A (en) | LDD structure containing conductive layer between gate oxide and sidewall spacer | |
| US6503826B1 (en) | Semiconductor device and method for manufacturing the same | |
| EP1433196B1 (en) | Apparatus to prevent lateral oxidation in a transistor utilizing an ultra thin oxygen-diffusion barrier | |
| US5436481A (en) | MOS-type semiconductor device and method of making the same | |
| US4937645A (en) | Semiconductor device and a method of manufacturing the same | |
| US5756404A (en) | Two-step nitride deposition | |
| US7042033B2 (en) | ULSI MOS with high dielectric constant gate insulator | |
| US6037205A (en) | Method of forming capacitor for semiconductor device using N2 O gas | |
| US7309899B2 (en) | Semiconductor device including a MOSFET with nitride side wall | |
| KR0172116B1 (ko) | 반도체 장치의 제조방법 | |
| KR910001762A (ko) | 디램셀의 제조방법 | |
| US6274417B1 (en) | Method of forming a semiconductor device | |
| JPH05114579A (ja) | 半導体装置およびその製造方法 | |
| JP4347479B2 (ja) | 電界効果トランジスタ | |
| KR100421300B1 (ko) | 고도핑된 영역에 대해 낮은 콘택저항을 갖는 반도체 소자 | |
| JPH02155273A (ja) | Ｍｏｓ電界効果トランジスタ | |
| JPH04316333A (ja) | 薄膜トランジスタの製造方法 | |
| JP2515951B2 (ja) | Ｍｉｓ型電界効果トランジスタ | |
| US5952721A (en) | Semiconductor device having oxygen-doped silicon layer so as to restrict diffusion from heavily doped silicon layer | |
| US20010013616A1 (en) | Integrated circuit device with composite oxide dielectric | |
| KR0140808B1 (ko) | 박막트랜지스터 제조 방법 | |
| KR19990023179A (ko) | 전계 효과 트랜지스터용 게이트 유전체 및 그 형성방법 | |
| JPH10321799A (ja) | 半導体装置及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20041125 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20071101 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071106 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20080206 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20080212 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20080306 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20080311 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20080407 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20080410 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20080627 |