JP2004523134A - 誘電体膜の形成方法 - Google Patents

誘電体膜の形成方法 Download PDF

Info

Publication number
JP2004523134A
JP2004523134A JP2003533333A JP2003533333A JP2004523134A JP 2004523134 A JP2004523134 A JP 2004523134A JP 2003533333 A JP2003533333 A JP 2003533333A JP 2003533333 A JP2003533333 A JP 2003533333A JP 2004523134 A JP2004523134 A JP 2004523134A
Authority
JP
Japan
Prior art keywords
gas
layer
annealing
temperature
dielectric
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
JP2003533333A
Other languages
English (en)
Inventor
レビー サジー
エス．ブルーム ロビン
ケプテン アヴァシャイ
Original Assignee
マットソン テクノロジイ インコーポレイテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by マットソン テクノロジイ インコーポレイテッド filed Critical マットソン テクノロジイ インコーポレイテッド
Publication of JP2004523134A publication Critical patent/JP2004523134A/ja
Ceased legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H01L21/0214—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being a silicon oxynitride, e.g. SiON or SiON:H
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/02—Pretreatment of the material to be coated
    • C23C16/0209—Pretreatment of the material to be coated by heating
    • C23C16/0218—Pretreatment of the material to be coated by heating in a reactive atmosphere
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/02—Pretreatment of the material to be coated
    • C23C16/0272—Deposition of sub-layers, e.g. to promote the adhesion of the main coating
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/34—Nitrides
    • C23C16/345—Silicon nitride
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40—Oxides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40—Oxides
    • C23C16/405—Oxides of refractory metals or yttrium
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/52—Controlling or regulating the coating process
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/56—After-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02178—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing aluminium, e.g. Al2O3
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02181—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing hafnium, e.g. HfO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02183—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing tantalum, e.g. Ta2O5
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02189—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing zirconium, e.g. ZrO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02192—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing at least one rare earth metal element, e.g. oxides of lanthanides, scandium or yttrium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02211—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound being a silane, e.g. disilane, methylsilane or chlorosilane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02321—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer
    • H01L21/02329—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer introduction of nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/3143—Inorganic layers composed of alternated layers or of mixtures of nitrides and oxides or of oxinitrides, e.g. formation of oxinitride by oxidation of nitride layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/3143—Inorganic layers composed of alternated layers or of mixtures of nitrides and oxides or of oxinitrides, e.g. formation of oxinitride by oxidation of nitride layers
    • H01L21/3144—Inorganic layers composed of alternated layers or of mixtures of nitrides and oxides or of oxinitrides, e.g. formation of oxinitride by oxidation of nitride layers on silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/318—Inorganic layers composed of nitrides
    • H01L21/3185—Inorganic layers composed of nitrides of siliconnitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/022—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being a laminate, i.e. composed of sublayers, e.g. stacks of alternating high-k metal oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02321—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer
    • H01L21/02323—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer introduction of oxygen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour
    • H01L21/31637—Deposition of Tantalum oxides, e.g. Ta2O5
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour
    • H01L21/31641—Deposition of Zirconium oxides, e.g. ZrO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour
    • H01L21/31645—Deposition of Hafnium oxides, e.g. HfO2

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Mechanical Engineering (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Materials Engineering (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Formation Of Insulating Films (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

半導体ウェーハのような基板上へ、高ｋ値誘電体コーティングを堆積させる方法を提供する。一実施形態では、プロセスは基板上に窒化物層を形成することを指向する。別の実施形態では、本発明は、半導体ウェーハ上に金属酸化物またはシリケートを形成することを指向する。金属酸化物またはシリケートを形成する際、基板上へ最初にパシベーション層を堆積させる。

Description

【０００１】
（関連出願）
本出願は、２０００年９月１９日に出願された出願番号第６０／２３３，７４０号である仮出願に基づくものであり、その優先権を主張する。
【０００２】
（発明の背景）
相補型金属酸化物半導体（ＣＭＯＳ）デバイス、ＭＯＳＦＥＴ（金属酸化物半導体電界効果トランジスター）デバイスまたはＤＲＡＭ（動的ランダムアクセス記憶装置）などの大容量記憶デバイスの形成に関して、シリコンウェーハなどの基板上に薄い高誘電率（高ｋ値）のコーティングを形成することがしばしば必要である。半導体ウェーハ上にそのような薄い膜を形成するために、種々の技術が開発されている。
【０００３】
従来、二酸化ケイ素でゲート誘電体層を形成している。しかしながら、上述のデバイスの小型化のために、二酸化ケイ素より高い誘電率を有するゲート誘電体に対する要求が増加している。これはゲート漏れ電流を損なうことなしに、超薄の酸化物相当厚（２０Å未満）を達成するために必要である。ある実施形態では、当業者は、従来の二酸化ケイ素層に代えて窒化物層を用いる可能性を探求している。
【０００４】
例えば、誘電体膜を形成する１つの従来方法では、オキシ窒化物層を基板上に最初に形成し、次いで酸素含有雰囲気または不活性雰囲気においてアニールし、誘電体層を生成する。例としては、Ｓｕｎらの米国特許第５，８８０，０４０号において、そのような従来方法の１つが述べられている。特に、Ｓｕｎらは、シリコン基板の加熱された表面をＮ２Ｏに曝露し、該表面上にＳｉＯ２層を成長させ、該層中に高濃度の窒素を取り込む誘電体層の製造方法について述べている。次に、前述の層を加熱し、ＮＯに曝露し、ＳｉＯ２層とシリコン基板との間の界面域にシリコンと窒素との結合の形成を生じさせる。次いで、窒素などの不活性ガスの存在下で、前述の層をアニールする。この方法はいくつかの利益を有しているかもしれないが、その中の相対的に低い窒素含有量のため、得られた膜の誘電率「ｋ値」は、特定の用途に対して充分なほど大きくないことがしばしばである。
【０００５】
さらにいくつかの方法が開発されている。例えば、ゲートスタックとして知られる他の従来方法は誘電体膜の形成を伴い、該方法においてはベース酸化物層をシリコン基板上に形成し、次いでゲート誘電体を堆積させ、続いてゲート接点材料を堆積させる。ゲートスタックに認められる１つの問題は、推定される酸化物の厚さが１００ｎｍ技術のノードに対して２ｎｍ未満であり、５０ｎｍ技術のノードに対して１ｎｍ未満であることである。従来の二酸化ケイ素は、トンネル電流による認容し得るゲート電流漏れを有して、そのような寸法まで縮小化することはできないと信じられている。このような厚さの範囲での推定される二酸化ケイ素のトンネル電流は、数桁の大きさで、大きすぎると予想される。トンネル電流の減少を達成するために、高誘電率を有する材料が必要とされる。
【０００６】
このように、現在、基板上へ高ｋ値コーティングを堆積させる改良された方法に関する必要性が存在する。
【０００７】
（本発明の概要）
本発明の一実施形態において、基板上に誘電体コーティングを堆積させる方法であって、基板を収容するのに適合した反応容器および基板を加熱するための反応容器と接続されるエネルギー源を含むシステムを含有する方法を提供する。例えば、一実施形態では、前述の基板は半導体ウェーハであり得る。
【０００８】
反応容器内で、約４を越える誘電率を有する窒化物膜を基板上に形成することができる。例えば、該膜を形成する１つの方法は、以下の工程を包含することができる：
ａ）エネルギー源を用いて、基板を酸化物堆積温度に加熱する工程。
【０００９】
ｂ）基板が酸化物堆積温度にある間に、反応容器に酸化物ガスを供給する工程。該酸化物ガスは、少なくとも１つの窒素原子を含有する化合物を含み、そのような酸化物ガスを基板と反応させ基板上にオキシ窒化物層を形成させるようにする。例えば、いくつかの実施形態では、窒素含有化合物は、ＮＯ、Ｎ２Ｏ、ＮＯ２およびそれらの組み合わせからなる群から選択される。
【００１０】
ｃ）基板が窒化物堆積温度に維持されている間に、オキシ窒化物層上に窒化物層を堆積させる工程。例えば、いくつかの実施形態では、第１のガス前駆体および第２のガス前駆体を反応容器に供給することによって、窒化物層を堆積させることができる。いくつかの実施形態では、第１のガス前駆体は、少なくとも１つのケイ素原子を含有する化合物（例えば、ＳｉＨ４、ＳｉＨ３、ＳｉＨ２Ｃｌ２など）を含み、第２のガス前駆体は、少なくとも１つの窒素原子を含有する化合物（例えば、ＮＨ３、Ｎ２Ｏなど）を含む。
【００１１】
前述の膜を形成する方法は、窒化アニーリングガス（例えばＮＨ３）の存在化で窒化物層をアニーリングする工程並びに酸化物アニーリングガス（例えばＮ２Ｏ）の存在下で窒化物層をアニーリングする工程をさらに含むことができる。
【００１２】
一実施形態において、形成される層の表面粗さを最小限にするために、オキシ窒化物層を、１０Å未満の厚さを有するように形成することができる。さらに窒化物層を約７５０℃未満の温度で堆積させることができ、そして次に酸化物アニーリングガスの存在下において７７０℃を越える温度で該窒化物層をアニーリングすることができる。形成される窒化物層は、約２５Å未満の厚さを有し得る。
【００１３】
窒化物堆積の前に薄いオキシ窒化物層を形成するために、約５０Ｔｏｒｒ未満の圧力、特には約２５Ｔｏｒｒ未満の圧力を有する雰囲気中で、オキシ窒化物層を形成することができる。
【００１４】
前述のとおり、酸化物アニーリングガスの存在下で窒化物層をアニーリングする工程に加えて、窒化アニーリングガスの存在下でさらに窒化物層をアニールする。窒化アニーリングガスの存在下でアニールするときに、温度は、約８７５℃から約９２５℃までであり得る。
【００１５】
上述の窒化物層は、種々のデバイスにおいて用いることができる。例えば、窒化物層を、コンデンサーに、あるいはトランジスターに組み込むことができる。
【００１６】
別の実施形態では、窒化物層を形成する代わりに、本発明は、半導体ウェーハ上に金属酸化物またはシリケート層を形成することを指向する。この実施形態では、本発明の方法は、窒素含有ガスの存在下でシリカを含むウェーハを加熱し、ウェーハ上にパシベーション層を形成する工程を包含する。該窒素含有ガスはアンモニアであることができる。パシベーション層は、約５ナノメートル未満、特には１ナノメートル未満の厚さを有することができる。パシベーション層は、約６００から約９００℃までの温度で約１０秒未満内に形成され得る。パシベーション層形成中、窒素含有ガスの分圧は約１００Ｔｏｒｒ未満であり得る。
【００１７】
本発明によれば、その後の酸化物層の形成を防ぐために、パシベーション層が形成される。
【００１８】
パシベーション層形成後、ガス前駆体存在下で該ウェーハを加熱し、金属酸化物またはシリケートを有する誘電体層を形成することができる。約３００℃を越える温度で、特には約４００℃から約８００℃までの温度で誘電体層を形成することができる。誘電体層の形成中、ガス前駆体は、約１００Ｔｏｒｒ未満の分圧を有することができる。誘電体層は、例えばＨｆＯ２、ＺｒＯ２、Ａｌ２Ｏ３、Ｔａ２Ｏ５、Ｌａ２Ｏ５またはそれらのシリケートであり得る。
【００１９】
誘電体層を形成後、アニーリングガスの存在下でウェーハをアニールすることができる。アニーリングガスは不活性ガスおよび酸素含有ガスを包含し得る。アニーリングガスは、例えば窒素、アルゴンまたはそれらの混合物であり得る。一方、酸素含有ガスは、ＮＯ、Ｎ２Ｏ、Ｏ２またはそれらの混合物であり得る。
【００２０】
一度形成すると、誘電体層は、１．２ナノメートル未満のＥＯＴを有することができる。該誘電体層は種々のデバイスに用いることができる。一実施形態において、次に、ポリシリコン層を、該誘電体層の上面に堆積させることができる。
【００２１】
本発明の方法の全ては、ウェーハを高温まで急速に加熱する急熱加工チャンバー内で、実施することができる。前述の全ての層は、所望される別個の加熱サイクル中に形成され得る。
【００２２】
以下において、本発明の他の特徴および態様をより詳細に論ずる。
【００２３】
本発明のベストモードを含み、当分野における通常の技術を有する者に向けられる本発明の完全かつ充分な開示を、明細書の残部において、添付する図面を用いてより詳しく述べる。
【００２４】
本明細書および図面において繰り返し使用する参照記号は、本発明の同じまたは類似の特徴または要素を表すことを意図する。
【００２５】
（典型的な実施形態の詳細な説明）
本論は、単なる典型的な実施形態の説明であり、本発明のより広い態様を限定するものではなく、より広い態様が例示的構成において実施されるということは、当業者によって理解されるべきである。
【００２６】
本発明は、一般的に、基板上に比較的高い誘電率「ｋ値」を有するコーティングを堆積させる方法を指向する。例えば、本発明に従って形成されるーティングの誘電率は、典型的には約４より大きく、いくつかの実施形態では約１０より大きく、またいくつかの実施形態では約１５より大きい。例えば、本発明に従って形成されるコーティングは、約５から約１００の間の誘電率を有してもよいし、いくつかの実施形態においては約１５から約２０の間の誘電率を有してもよい。さらに、得られる高ｋ値コーティングは、一般的に約３０ナノメートル未満の厚さを有することができる。例えば、デバイスを形成する際、得られる厚さは、典型的には約１から約２０ナノメートルの間であり、いくつかの実施形態では約１から約１０ナノメートルである。
【００２７】
以下により詳細に述べるように、本発明は、一般的に、高い誘電率を有するゲート誘電体層の形成を指向する。ＣＭＯＳデバイスなどの種々のデバイスを、小さいＥＯＴを有して、本発明によって製造することができる。一実施形態において、本発明は、窒化物スタック、特にはゲート誘電体用途のためのＳｉ３Ｎ４／ＳｉＯ２スタックの形成を指向する。別の実施形態では、本発明は、ゲート誘電体の形成において半導体ウェーハ上に高Ｋ値金属酸化物またはシリケートコーティングを堆積させることを指向する。本発明に従い形成される金属酸化物またはシリケートコーティングは、デバイス性能および信頼性を低下させる界面酸化物層の形成を最小化させつつ、自己整列２重ゲートポリＳｉ ＣＭＯＳ技術に適合する。該デバイスは、小さいＥＯＴ値および減少した漏れ電流を有して作製される。
【００２８】
一般的に、本発明においては、基板上へ誘電体コーティングを堆積させるために使用することが可能ないずれのチャンバーまたは容器も使用することができる。例えば、従来の化学蒸着容器を、本発明の方法に関する使用に適合させることができる。しかしながら物理蒸着、プラズマ強化化学蒸着、スパッタリングなどに用いられる容器のような、他の技術に用いられる他の容器も、本発明において用いることができるということを理解すべきである。
【００２９】
図１を参照すると、化学蒸着を利用し、基板上へ誘電体コーティングを堆積させるシステム１０の１つの具体的な実施形態が図示されている。図示するとおり、システム１０は、半導体ウェーハ１４などの基板を受容するのに適合した反応容器１２を包含する。図示するとおり、ウェーハ１４は、石英などの断熱材から作製される基板ホルダー１５上に設置される。加工の間中、一実施形態では、基板ホルダー１５は、ウェーハ回転機構を用いてウェーハ１４を回転させるのに適合することができる。ウェーハ１４を回転させることは、ウェーハ１４の表面全体の温度均一性を促進させ、ウェーハ１４と反応容器１２に導入されるガスとの間の増大される接触およびガス均一性を促進させる。しかしながら、反応容器１２は、ウェーハに加えて、光学部品、膜、ファイバー、リボンなどの他の基板を加工することにも適合するということを理解すべきである。
【００３０】
反応容器１２は、非常に速い速度で、かつ注意深く制御される条件下でウェーハ１４が加熱されるように設計される。例えば金属およびセラミックを包含する種々の材料で、反応容器１２を作製することができる。例えば、いくつかの実施形態では、ステンレス合金または石英から反応容器１２を作製することができる。反応容器が熱伝導性材料から作製される場合、典型的には、冷却システムを包含する。例えば図１に示されるように、反応容器１２は、反応容器１２の周囲を包む、または反応容器１２の空孔内に収容される冷却管１６を包含する。
【００３１】
図示するとおり、装置１０内にエネルギー源２２をさらに与える。詳細には、エネルギー源２２は、エネルギーを放出して加工中にウェーハ１４を加熱するために反応容器１２に接続して配置される。一般的に種々の加熱装置をエネルギー源２２として利用することができる。例えば、エネルギー源２２は、光、レーザー（例えば窒素レーザー）、紫外線照射加熱装置、アークランプ、高紫外線光出力を有する水銀などの蒸気ランプ、フラッシュランプ、赤外線照射装置、電気抵抗性ヒーター、それらの組み合わせなどを包含することができる。さらに、エネルギー源２２のスペクトル形状および／または特定の性質（例えば強度、偏光性、連続放射性および／またはパルス放射性の放射線）を変化させ、特定のプロセスに適合させることができる。例えば、エネルギー源２２のスペクトルの形状を、時間との関数として、および／またはウェーハ１４またはウェーハ１４上の膜の特性（例えば、膜および／またはウェーハ１４の温度、ウェーハ１４上に堆積される膜の厚さ、または膜またはウェーハ１４の任意の他の物理的または化学的パラメーター）の関数として制御することができる。
【００３２】
図示した実施形態では、例えば、エネルギー源２２は複数のランプ２４を包含する。ランプ２４は、タングステン−ハロゲンランプなどの白熱電球であり得る。さらにエネルギー源２２は、ランプ２４によって放出されるエネルギーを、ウェーハ１４上へ均一に導くための一台の反射器または一組の反射器を包含することができる。図１に示すように、ランプ２４はウェーハ１４の上方に配置されている。しかしながら、ランプ２４を任意の特定の場所に配置してよいということを理解すべきである。例えば、ランプをウェーハ１４の上方および／または下方で利用してもよい。さらに、所望であれば、追加のランプをシステム１０内に包含することもできし、あるいは少ないランプをシステム１０に包含することもできる。
【００３３】
システム１０は、エネルギー源２２とウェーハ１４との間に配置され、あらかじめ選択される波長のエネルギーを通過させることのできるウインドウ３２をさらに含むこともできる。例えば、いくつかの実施形態では、ウインドウ３２は、特定の波長の光を通過させ、同時に他の波長を吸収することによってフィルターとして機能することができる。また、いくつかの実施形態では、ウインドウ３２はフィルターとして機能しなくてもよい。
【００３４】
加熱サイクル中のウェーハ１４の温度を監視するために、一実施形態では、反応容器１２は、多数の放射線感知装置２７を含むことができる。放射線感知装置２７は、例えば複数の光ファイバー、レンズ、光導波管などを包含することができる。例えば図示した実施形態では、照射感知装置は、複数の対応する温度検知器３０に接続される光導波管２８を包含する。一実施形態では、例えばウェーハ１４によって特定の波長で放出される熱エネルギーを受容するために光ファイバー２８を配置する。次いで、感知された放射線の量が温度検知器３０に接続され、プランクの法則に部分的に基づいて計算することのできるウェーハの温度を測定するために利用可能な電圧信号を発生させる。一実施形態では、温度検知器３０に組み合わせられるそれぞれの光ファイバー２８は、高温計を含む。別の実施形態では、光ファイバー２８は、単独であるが多重化を行う放射線感知装置に配線される。
【００３５】
放射線感知装置を用いるのに加えて、他の温度感知装置を本発明のシステムにおいて用いてもよい。例えば、１箇所でまたは複数の箇所でウェーハ１４の温度を監視するために、１または複数の熱電対を本システムに組み込んでよい。熱電対は、ウェーハ１４に直接接触して配置することができ、あるいはウェーハ１４から離れた位置（そこから温度を推定できる）に配置することもできる。
【００３６】
反応容器１２に、ウェーハ１４上に誘電体コーティングを形成するための１つまたは複数のガスを容器に導入するために少なくとも１つの注入口１８をさらに含む。例えば図で示すように、反応容器１２に２以上の別個のガスを供給するために、注入口１８は、ライン７２を通してガス供給源７０およびライン７４を通してガス供給源８０に連通し得る。一実施形態では、ウェーハ全体にガスを拡散させるために、ガス注入口にシャワーヘッドを連結させることができる。一定時間後に反応容器１２からガスを放出させるために、反応容器１２は少なくとも１つの放出口２０をさらに包含する。１つの注入口１８および放出口２０のみが図示されているが、容器にガスを供給するために、容器１２は任意の数の注入口および放出口を含有してよいということを理解すべきである。
【００３７】
一実施形態では、反応容器は、ＶＡＴから購入されるゲートバルブのようなゲートバルブを含有することができ、該ゲートバルブはチャンバーを操作部から分離させることができる。チャンバー内の真空は、機械式粗引きポンプを用いて達成することができる。圧力は、バルブによって制御することができる。ターボ分子ポンプの使用によって、１０−３Ｔｏｒｒ未満の高真空を得ることができる。
【００３８】
（窒化物スタックの形成）
図２を参照して、図１に示した化学蒸着システムを用いてウェーハ１４上に窒化物の誘電体コーティングを形成するための本発明の方法の一実施形態を、より詳細に述べる。しかしながら、本発明の方法に、他の方法および他の堆積技術を用いることもできるということを理解すべきである。例えば、１つの好適な化学蒸着システムが、Ｌｏａｎらの米国特許第６，１３６，７２５号において記載されており、すべての目的に関し参照によりその全体が本明細に組み込まれる。
【００３９】
まず、エネルギー源２２を用いてウェーハ１４を特定の酸化物堆積温度に加熱する。ウェーハ１４を所望の酸化物堆積温度に維持しながら、反応容器１２に対して、特定の堆積時間および特定の流量にて、注入口１８を通して酸化物ガスを供給する。例えば図１に示すとおり、ガス供給源７０からライン７２を通してガス注入口１８に１または複数のガスを供給することができる。酸化物ガスの流量は変化し得ることができるが、典型的には約５０ｃｍ３／分（標準状態）から約１０Ｌ／分（標準状態）までである。さらに一実施形態では、平均約１０秒間にわたって酸化物ガスを供給する。形成される層の厚さを約１５Å以下（例えば１０Å以下）にすることができる。
【００４０】
本発明では、種々の酸化物ガスを利用することができる。特に、ウェーハ上に比較的高い誘電率を有するベース酸化物層を形成することのできるいずれの酸化物ガスも、本発明において利用することができる。例えば、いくつかの好適なガスは、一酸化窒素（ＮＯ）、亜酸化窒素（Ｎ２Ｏ）、酸化窒素（ＮＯ２）などのような、窒素も含有するガスを含む。それゆえ、上述のような窒素含有酸化物ガスを利用する場合、形成されるベース酸化物層は一般的に、一般式ＳｉＯＸＮＹを有するオキシ窒化物構造である。
【００４１】
さらに、利用する基板、利用する酸化物ガス、および／または堆積されるコーティングの所望の特性に基づいて、具体的なの酸化物堆積温度は変化し得る。例えば、酸化物堆積温度は典型的には比較的低く、ベース酸化物層の厚さが最小化（６から９Å）され、それによって得られる膜の誘電率を増加させられる。例えば、シリコンウェーハ上へベース酸化物層を堆積させる場合、ウェーハの温度は、典型的には約１１００℃未満に維持され、いくつかの実施形態では６００℃から約１１００℃までの間に、いくつかの実施形態では７５０℃未満に、いくつかの実施形態では約６００℃から約７５０℃までの間に、および一実施形態では約７００℃に維持される。さらにオキシ窒化物堆積中の反応容器圧力は、典型的には約１Ｔｏｒｒから約７６０Ｔｏｒｒの間にする。
【００４２】
上述した実施形態において、ベース酸化物層内に存在する窒素含有量は、層の誘電率を著しく増加させることができ、それによって得られる装置の電気的性質を向上させる。窒素含有量を増加させるために、酸化工程の圧力を減少させるべきであることを見出した。従って、窒素含有量を増加させるために、圧力を１００Ｔｏｒｒ未満、詳細には５０Ｔｏｒｒ未満、およびより詳細には２５Ｔｏｒｒ未満にすべきである。
【００４３】
本発明のこの実施形態では、窒化物層をベース酸化物層上に堆積させる。一般的には、化学蒸着などのいずれの公知の窒化物堆積法も本発明に利用することができる。例えば、１つの好適な化学蒸着システムが、Ｒｏｙらの米国特許第６，１７７，３６３号に記載されており、全ての目的に関して参照によりその全体が本明細書に組み込まれる。さらに一実施形態において、ウェーハ上へ窒化物層を堆積させるために、図１の化学蒸着を利用することができる。例えば、１または複数の窒化物前駆体ガスを、特定の時間および特定の流量にて、注入口１８を通して反応容器１２に供給してもよい。一実施形態では、図１に示すとおり、１つのガス供給源（図示せず）からライン７４を通してガス注入口１８に１つの窒化物前駆体ガスを供給し、同時に別のガス供給源（図示せず）からガス注入口１８に別の窒化物前駆体ガスを供給する。窒化物前駆体ガスの流量は変化し得るが、典型的には、約５０ｃｍ３／分（標準状態）から約１０Ｌ／分（標準状態）までの間である。さらに一実施形態では、窒化物前駆体ガスを、約２０Åの厚さに到達するまで（典型的には２０〜５０秒）供給する。
【００４４】
一般的には、窒化物層を形成することのできる種々の前駆体ガスのいずれのものも、本発明において利用することができる。例えば、１つの窒化物ガス前駆体がケイ素を含有し（例えばＳｉＨ３、ＳｉＨ２Ｃｌ２、ＳｉＨ４など）、同時に別のガス前駆体が窒素（例えばＮＨ３など）を含有することができる。したがって、例えばＳｉＨ４ガス前駆体とＮＨ３ガス前駆体とがウェーハの表面上で反応し、化学式Ｓｉ３Ｎ４を有する窒化物層を形成することができる。
【００４５】
窒化物堆積時間中、エネルギー源２２によってウェーハ１４を特定の温度に維持する。例えば、窒化物堆積温度は約９００℃未満、いくつかの実施形態では６００℃から約７５０℃までの間であり得る。一実施形態において、約７５０℃未満に温度を維持することが、形成される層の荒さを低下させることができることを見出した。さらに、窒化物前駆体ガスの供給中、反応容器圧力は、典型的には約７６０Ｔｏｒｒ未満であり、いくつかの実施形態では約１００Ｔｏｒｒ未満である。
【００４６】
窒化物コーティングを形成した後、次いで、１つまたは複数の追加のアニーリングガスに曝露し、窒素含有量を増加させ、水素を除去し、層の欠陥を減少させる。例えば、図１に示すとおり、所望の窒化物堆積時間後、ポンプ（図示せず）を用いて放出口２０を通して反応容器１２から窒化物ガスを除去することができる。次いで、特定時間および特定流量にて、注入口１８を通して窒素含有アニーリングガス（例えばＮＨ３）を反応容器１２に供給し、窒化物層の窒素含有量を増加させてよい。窒素含有アニーリングガスの流量は変化し得るが、典型的には約５０ｃｍ３／分（標準状態）から約１０Ｌ／分（標準状態）までである。
【００４７】
窒化アニーリング時間中、エネルギー源２２によってウェーハ１４を特定の窒化温度に加熱する。例えばいくつかの実施形態では、ウェーハ１４の窒化温度は、約１１００℃未満、いくつかの実施形態では、６００℃から約１１００℃の間であることができる。本発明者らは、窒化アニーリング温度を低下させることにより、表面あらさを低下させることができることを見出した。これに関して、あらさを減少させるためには、温度は約９００℃未満であるべきであり、特には約８５０℃未満であるべきである。一方、窒素含有量を最大化させるためには、温度は約８７５℃から約９２５℃の範囲内であるべきであり、特には約９０５℃の温度であるべきである。窒素含有アニーリングガスの供給中、反応容器圧力は、典型的には約１Ｔｏｒｒから約７６０Ｔｏｒｒまでの間であり、一実施形態では約５００Ｔｏｒｒである。
【００４８】
ひとたび窒化ガスでアニールしたならば、次いで、窒化物層を酸化物ガスでアニールし、該層から水素を除去することができる。例えば、図１に示すとおり、所望の窒化アニーリング時間後、窒素含有アニーリングガスを、ポンプ（図示せず）を用いて反応容器１２から放出口２０を通して除去することができる。次いで、特定時間、および特定流量にて注入口１８を通して反応容器１２に酸化物アニーリングガス（例えばＮ２Ｏ、ＮＯなど）を供給してよい。酸化物アニーリングガスの流量は変化し得るが、典型的には約５０ｃｍ３／分（標準状態）から約１０Ｌ／分（標準状態）までである。
【００４９】
酸化物アニーリング時間中、エネルギー源２２によってウェーハ１４を特定の酸化物温度に加熱する。例えばいくつかの実施形態では、ウェーハ１４の酸化物アニーリング温度は約１１００℃未満であり、いくつかの実施形態では６００℃から約１１００℃の間である。あらさを減少させるために、酸化物アニーリング温度は、７５０℃を越えるようなより高温であるべきである。しかしながら、窒素含有量を増加または最大化させるためには、温度はより低く、特には約７００℃未満であるべきである。酸化物アニーリングガスの供給中、反応容器圧力は、典型的には約１Ｔｏｒｒから約７６０Ｔｏｒｒまでの間であり、一実施形態では約５００Ｔｏｒｒである。
【００５０】
また所望されるならば、特定のあらかじめ選択された特性を有する誘電体コーティングを製造するために、上述の方法の種々のパラメーターを制御してよい。堆積条件およびアニーリング条件を制御するために、種々の機構を利用することができる。例えば本発明の一実施形態では、図１に示すとおり、システム１はシステムコントローラー５０を含むことができる。システムコントローラー５０は、システム１０の種々の構成部分からの、あるいはオペレーターからの入力シグナルを受け、これらのシグナルに基づき、システム１０の具体的パラメーターを制御することができる。コントローラー５０は、アレン−ブラッドリーコントロールロジックスプロセッサー（Ａｌｌｅｎ−Ｂｒａｄｌｅｙ Ｃｏｎｔｒｏｌｌｏｇｉｘ Ｐｒｏｃｅｓｓｏｒ）のようなプログラム可能なロジックコンピューター（ＰＬＣ）であることができるが、一般的には上述のシステム１０を制御するのに好適ないずれの他のコントローラーも認容し得る。代わりに、回路、中継器、ソフトウェアなどでＰＬＣを置き換えて、コントローラー５０として用いることが可能であろう。
【００５１】
例えば一実施形態において、システムコントローラー５０は、種々の場所でサンプリングされる放射線量を表す、温度検知器３０からの電圧シグナルを受信する。受信したシグナルに基づいて、別の場所のウェーハ１４の温度を算出するために、コントローラー５０を設計する。さらにシステムコントローラー５０を、図１に示すとおり、ランプ出力コントローラー２５に接続することもできる。この設備では、コントローラー５０はウェーハ１４の温度を測定することができ、そして、この情報に基づいて、エネルギー源２２によって放射される熱エネルギーの量を制御することができる。このような方法において、注意深く制御される限度内でウェーハ１４を加工するための反応容器内の条件に関して、比較的瞬時の調整を行うことができる。
【００５２】
例えば上述のように、システムコントローラー５０を、温度検知器３０およびエネルギー源２２と一緒に利用し、反応容器１２内の温度を所定の堆積またはアニーリング温度に調整することができる。あらかじめ設定された堆積またはアニーリング時間後の、温度を自動的に調整してもよい。さらに、上述のような１つまたは複数のサイクルに対して、コントローラー５０を用いて、堆積またはアニーリング温度を変化させることもできる。
【００５３】
また、コントローラー５０を用いて、システム１０の他の構成部分を自動的に制御することもできる。例えば、コントローラー５０を用いて、ガス注入口１８を通して反応容器１２に入るガスの流量を制御することができる。図示するとおり、ガス供給源７０および８０それぞれからのガスの流量を制御するために、システムコントローラー５０をバルブ７６および７８（例えばソレノイドバルブ）に接続することもできる。例えばいくつかの実施形態では、温度検知器３０からの温度測定値を受けるようにコントローラー５０を設計することができる。したがって、特定の反応サイクル中にある温度になった場合は、上述のとおり、システムコントローラー５０がバルブ７６および／または７８を開いて、所定の流量において反応容器１２に１つまたは複数のガスを供給することができる。システムコントローラーは、システム１０からの、あるいはプログラマーからの種々の入力シグナルに基づいて、ガスの流量を調整することができる。
【００５４】
上述のとおり窒化物スタック（Ｓｉ３Ｎ４／ＳｉＯ２）を形成後、該スタックを、トランジスター内のＭＯＳコンデンサーなどの上述のような種々のデバイス中で用いることができる。一実施形態ではスタック形成後、ポリシリコン堆積およびＰＯＣＬ５ドーピングを行うことができる。さらに、ＰＭＯＳウェーハにおいてＢＨ３を用いてホウ素イオン注入を行い、続いてアニールすることができる。トランジスタ構造体内に用いた際には、上述のスタックは、４×１０−３Ａ／ｃｍ２＠−１．５Ｖの優れた漏れ電流、１４．６ÅのＥＯＴを示した。
【００５５】
（金属酸化物およびシリケートを含有する高ｋ値ゲート誘電体コーティングの形成）
【００５６】
本発明のこの実施形態は、金属酸化物およびシリケートを含有する誘電体層の形成を指向する。ゲート誘電体層は、酸化物―シリコン界面とゲート接点材料との間の半導体ウェーハ上に配置される。本発明に従い形成されたゲート誘電体は、小型デバイスでの使用に特によく適している。
【００５７】
本発明者らは、シリコンＭＯＳチャンネルと高ｋ値誘電体との間の界面層が、１ｎｍ未満の等価酸化物厚（ＥＯＴ）を達成するための最も決定的な特徴の１つであるということを理解した。これまでは、慣用的に、酸化物層は、シリコン表面とゲート誘電体との間に形成された。そのような酸化物層は、意図して形成されたか、あるいはアニーリング中に形成されたかのどちらかであった。例えば、最高ｋ値の誘電体は、酸素に対して劣悪な拡散隔壁であり、それはアニーリング中に界面酸化物層を成長させる。しかしながらこの界面酸化物層の存在は、ＥＯＴを増加させ、高ｋ値誘電体の効果を減少させる。さらにアニーリング中の高ｋ値誘電体とシリコン基板との間のいずれの反応も、ＥＯＴを増加させ、界面状態を発生させ、移動度を低下させ、漏れ電流を著しく増加させる。
【００５８】
本発明のこの実施形態は、小さいＥＯＴを有するＣＭＯＳデバイス構造体を指向する。具体的には、本発明は、デバイス性能および信頼性を低下させる界面酸化物層の形成を最小化させることにより、従来の自己整列２重ゲートポリＳｉ ＣＭＯＳに適合した高ｋ値ゲート誘電体の製造を可能とする。本発明に従い製造されるデバイスは、著しく減少した漏れ電流とともに、１．２ｎｍ未満のＥＯＴを有する。
【００５９】
本発明は、この実施形態において、初期にシリコン基板上に超薄パシベーション層をｉｎ−ｓｉｔｕ形成することによって、高ｋ値ゲート誘電体の形成中並びに堆積後アニーリング中の界面酸化物層の形成を回避する。超薄パシベーション層は、クリーニングされたシリコン表面をＮＨ３などの窒素含有雰囲気に制御可能かつ短期間で曝露することによって形成する。形成される層は、５ｎｍ未満の厚さを有し、特には１ｎｍ未満の厚さを有する。パシベーション層を形成した後に、金属酸化物または金属シリケートなどの高ｋ値ゲート誘電体の堆積を行う。
【００６０】
本発明の方法は、高ｋ値金属酸化物またはシリケートコーティングを堆積させるために用いることができ、該金属はアルミニウム、ハフニウム、タンタル、チタン、ジルコニウム、イットリウム、ケイ素、ランタンおよびそれらの組み合わせなどである。例えば、本発明の方法は、シリコンから作製される半導体ウェーハ上に、酸化アルミニウム（Ａｌ２Ｏ３）、酸化タンタル（Ｔａ２Ｏ５）、酸化チタン（ＴｉＯ２）、酸化ジルコニウム（ＺｒＯ２）、酸化ハフニウム（ＨｆＯ２）、酸化イットリウム（Ｙ２Ｏ３）、酸化シリコンジルコニウム（ＳｉＺｒＯ４）、酸化ランタン（Ｌａ２Ｏ５）、他の相応するシリケートなどのような金属酸化物の薄いコーティングを堆積させるのに利用可能である。例えば酸化タンタルは、典型的には、約１５から約３０までの間の誘電率を有するコーティングを形成する。
【００６１】
この実施形態では、所望されるならば、比較的高いｋ値のコーティングを堆積させるために、最初に基板をクリーニングする。クリーニング後、アンモニアのよな窒素を含有するガスによって基板上にパシベーション層を形成する。次いで、パシベーション層上で高ｋ値誘電体の堆積を行う。制御可能な量の酸素を含有する窒素またはアルゴン含有雰囲気中で、高ｋ値誘電体層をｉｎ−ｓｉｔｕアニーリングにかけ、誘電体特性を向上させる。該方法は、非常に薄いＥＯＴおよび非常に高い品質を備える高ｋ値誘電体を生成する。
【００６２】
一般的に、基板上に誘電体コーティングを堆積させるために利用することのできるいずれのチャンバーまたは容器も、誘電体層を形成するために利用することができる。例えば従来の化学蒸着容器を、本発明の方法での使用に適合させることができる。例えば図１に示したシステムを、上述の方法に用いることができる。あるいはまた、急熱加工が組み込まれるクラスターツールシステム（ｃｌｕｓｔｅｒ ｔｏｏｌ ｓｙｓｔｅｍ）を用いることもできる。クラスターツールの一例を図３に示した。
【００６３】
ここで、金属酸化物または金属シリケートを含有する誘電体層を形成するためのプロセスの一実施形態をより詳細に述べる。本発明のプロセスの実施形態を、図４および５において概略的に示す。図に示し、かつ先に述べたとおり、最初にシリコンウェーハをクリーニングする。一般的に、いずれの好適なクリーニング方法も用いることができる。例えば一実施形態では、稀フッ化水素酸中に基板を浸漬し、続いて脱イオン水または他の溶液中で基板をすすぐことによって、シリコンの表面を準備することができる。
【００６４】
ひとたびウェーハをクリーニングしたならば、次いで、窒化物障壁膜で作成されるパシベーション層を、基板に付着させる。該窒化物膜は、ウェーハの表面を、アンモニア含有雰囲気のような窒素含有雰囲気に曝露することによって形成される。形成される窒化物層は、５ｎｍ未満、特には１ｎｍ未満のように非常に薄くあるべきである。例えば、一実施形態では、約６００℃から約９００℃までの温度で、約０．１から約１０秒間にわたって、基板をアンモニアに曝露することができる。
【００６５】
アンモニアを反応チャンバーに導入する前には、ベース圧力を約１から約１×１０−９Ｔｏｒｒの範囲であるべきであり、より低いベース圧力が好ましい。パシベーション層成長中のアンモニアの分圧は、約０．１から約１００Ｔｏｒｒの範囲にすることができる。パシベーション層を形成した後、所望されるならば、基板を冷却し、アンモニアを加工チャンバーから排出させることができる。
【００６６】
次に、高ｋ値誘電体層をパシベーション層上に形成する。高ｋ値誘電体層を形成するため、特定の堆積時間、特定の流量および特定の温度において、ガス前駆体を反応容器に供給する。ガス前駆体流量は変化し得るが、典型的には約１ｃｍ３／分（標準状態）から約１Ｌ／分（標準状態）までの間である。ガス前駆体は、単独で、あるいは不活性ガス（例えばアルゴンまたは窒素）のようなキャリヤーガスと一緒にのどちらかで、反応容器に供給することができる。
【００６７】
一般的に、本発明において種々のガス前駆体を利用して、高誘電率「ｋ値」を有するコーティングを形成することができる。特に、ウェーハ上に高ｋ値コーティングを形成することができるいずれのガス前駆体も、本発明において利用することができる。例えば、いくつかの好適なガス前駆体は、アルミニウム、ハフニウム、タンタル、チタン、シリコン、イットリウム、ジルコニウム、それらの組み合わせなどを含有するガスを含む。
【００６８】
いくつかの例では、有機金属化合物の蒸気を上述の前駆体として用いることができる。このような有機金属ガス前駆体のいくつかの例は、トリ−ｌ−ブチルアルミニウム、アルミニウムエトキシド、アルミニウムアセチルアセトナート、ハフニウム（ＩＶ）ｔ−ブトキシド、ハフニウム（ＩＶ）エトキシド、テトラブトキシシラン、テトラエトキシシラン、ペンタキス（ジメチルアミノ）タンタル、タンタルエトキシド、タンタルメトキシド、タンタルテトラエトキシアセチルアセトナート、テトラキス（ジエチルアミノ）チタン、チタンｔ−ブトキシド、チタンエトキシド、トリス（２，２，６，６−テトラメチル−３，５−ヘプタンジオナート）チタン、トリス［Ｎ，Ｎ−ビス（トリメチルシリル）アミド］イットリウム、トリス（２，２６，６−テトラメチル−３，５−ヘプタンジオナート）ジルコニウム、ビト（シクロペンタジエニル）ジメチルジルコニウムなどを含むが、それらに限定されるものではない。
【００６９】
本発明に関して利用される場合、上述のような有機金属前駆体は、ウェーハ基板上に１または複数の金属酸化物層を形成することができる。
【００７０】
金属酸化物またはシリケートの堆積中、温度は約４００℃から約８００℃であることができる。約０．１から約１００秒の継続時間で、堆積を行うことができる。堆積中の分圧は、約０．１から約１００Ｔｏｒｒの範囲であることができる。
【００７１】
高ｋ値誘電体層の堆積の後、残存するいずれのガス前駆体もチャンバーから除去することができる。次いで、堆積後アニールを行う。同じチャンバー内でアニールを行うこともできるし、あるいはウェーハをＲＴＰモジュールに移すこともできる。
【００７２】
堆積後アニールの加工条件は、約０．１から約１００秒の継続時間にわたる約４００℃から約９００℃の間の温度を含む。アニールは、分子状窒素もしくはアルゴンまたはＮＯ、Ｎ２ＯおよびＯ２のような酸素含有ガスとそれらの混合物の雰囲気において行われる。チャンバー内の圧力は、約０．１から約７００Ｔｏｒｒであることができる。
【００７３】
プロセス中、界面制御をするために、１つの反応容器または複数の反応容器を、１０−９から１０−３Ｔｏｒｒのような非常に高い真空で維持し、チャンバー内に酸素が入らないことを確実にできることが望ましい。このプロセスをとおして、非常に低いＥＯＴおよび非常に低い漏れ電流を有する層が形成される。例えば、５×１０−４Ａ／ｃｍ２＠Ｖｇ＝−１Ｖの漏れ電流とともに約７．８７ÅのＥＯＴを有するゲートスタックを製造することができる。
【００７４】
（実施例）
（実施例１）
相補形金属酸化物半導体（ＣＭＯＳ）デバイスの小型化は、二酸化ケイ素よリ高い誘電率を有するゲート誘電体に対する要望を増加させてきている。これは、ゲート漏れ電流を劣化させることなく超薄酸化物等価厚（２０Å未満）を達成するために必要である。以下の実験を実施して、ゲート誘電体用途に関するＳｉ３Ｎ４／ＳｉＯ２の使用を検討した。検討した物理的性質は、あらさ、窒素含有量、および物理的厚さである。コンデンサーおよびトランジスターの電気的性質も検討した。
【００７５】
ＬＯＣＯＳアイソレーションを用いてｐ型エピシリコンウェーハ上でＮＭＯＳコンデンサーを製造した。ＰＭＯＳコンデンサーを同様に製造し、ホウ素浸入抑制を確認した。本発明の譲受人が販売するＩｎｔｅｇｒａＰｒｏ（登録商標）−Ｒａｐｉｄ Ｔｈｅｒｍａｌ ＣＶＤ Ｃｌｕｓｔｅｒ Ｔｏｏｌを用いて二酸化ケイ素／窒化物ゲートスタックを製造した。
【００７６】
最初に、ＲＴ−ＣＶＤチャンバーにおいて、８００℃のＮＯ雰囲気中で、で１０秒間にわたってウェーハを酸化した。次いで、７００から８００℃のＮＨ３およびＳｉＨ４を用いて、２５から５０秒間にわたって、２０Åの窒化ケイ素を堆積させた。ＣＶＤ窒化物の堆積後、該サンプルを７００から９００℃において３０秒間にわたって、ＮＨ３雰囲気中でアニールし、続いてＮ２Ｏ雰囲気でアニールした。表１は、各加工工程に対する加工条件を示す。次いで、ポリシリコン堆積およびＰＯＣＬ５ドーピングのため、該サンプルをＬＰＣＶＤ炉に移した。ＯＭＯＳウェーハの場合には、ＢＨ３を用いてホウ素イオン注入を行い、続いてＲＴＰアニールを行った。
【００７７】
【表１】
Figure 2004523134
【００７８】
誘電率−式（１）により、酸化された窒化物に関する誘電率を計算する。
【００７９】
ε＿ａｃｔｕａｌ＝（ｘ／ＥＯＴ）＊ε＿ＳｉＯ２ （１）
【００８０】
式中、
Ｘは、物理的厚さであり
ＥＯＴは、ＱＭ効果およびポリ空乏化効果を包含する電気的酸化物厚さであり
ε＿ＳｉＯ２は、誘電率ＳｉＯ２（３．９）である。
【００８１】
式（１）で使用するための物理的厚さは、ＴＥＭで評価し、２３Åであった。ＱＭ効果およびポリ空乏化効果を包含するＥＯＴは、図６に示すように５ヶ月間にわたって得られた。酸化物等価厚さは、コンデンサー構造体に関するＣ−Ｖ測定からサンプリングした。
【００８２】
式（１）を用いて、電気的酸化物厚さと物理的厚さとを比較すると、熱酸化物の誘電率より１．４５倍高い５．６の誘電率が得られる。
【００８３】
膜あらさの減少は、低い漏れ電流、破壊のための高荷電、および高い信頼性という良好な電気的性質を維持する。上述の結果の有効性を調べるために、あらさの再現性を確認した。図７は７５０℃の堆積温度でのＣＶＤに関するあらさ再現性を表す。ウェーハに関して得られる標準偏差は８％である。
【００８４】
ｅｘ−ｓｉｔｕ分析を用いて、窒化物膜を試験した。膜の分析に先立つステージング時間を調べ、測定結果に何等かの影響を及ぼすか否かを決定した。図８から分かるとおり、サンプルのステージングによるあらさの有意な変化はない。
【００８５】
それぞれの加工工程の後、図９に示すとおり、膜全体の微小なあらさに対する該工程の影響について、あらさを分析した。
【００８６】
図９を参照すると、第一の酸化工程は、膜あらさに有意に寄与しないことがわかる。ＣＶＤ工程が膜あらさの主要因である。
【００８７】
時間依存性に注目することによって、ＣＶＤ工程のあらさをさらに精査した（図１０）。ウェーハ加工は、ＮＯ酸化を含み、続いてＣＶＤ窒化物堆積を行った；アニールは行われなかった。
【００８８】
またＣＶＤ温度も、膜あらさの制御において重要な因子である。図１１では、同じ厚さの膜を、異なる堆積温度における表面あらさに関して比較した。同じ厚さを達成するために、堆積時間を調整した。
【００８９】
２つの異なる温度における窒化ケイ素膜の成長の初期ステージでのＡＦＭ画像を撮った。ＡＦＭ画像は、より高い温度があらさ増加にもたらす傾向にあることを示した。さらに、ＡＦＭ画像は、異なる粒径を明らかにする。粒子は、より高い温度でより大きい。より高い温度では、表面上の原子は延長された拡散距離を有し、そしてより低エネルギーのサイトに移動して、より大きい粒子を形成すると思われる。拡散距離の増加につれて、ｐｈｙｓｏｒｂｅｄ原子は、新しいクラスターを形成するよりも、既存のクラスターに結合する傾向が強い。得られたものは、より小さい粒子密度およびより大きいサイズである。
【００９０】
図１２は、異なる酸化物膜上に堆積される際の、ＣＶＤ膜の微小あらさを示す。ＣＶＤ堆積パラメーターを一定に保ちながら、異なる圧力で、酸化物を成長させた。より薄い酸化物は、ＣＶＤ窒化物の微小あらさを減少させた。ＮＯ圧力を低下させると酸化物厚が減少する。この厚さの状況（６Å〜９Å）では、酸化物は、異なる表面ダングリングボンド密度をその厚さの関数として表すのに十分な薄さである。ＳｉとＳｉＯ２との間の界面は５Å（２ＭＬ）の幅を有する。ダングリングボンド密度が高ければ、膜成長の初期ステージ中に形成されるアイランドは、より小さくかつより接近する。このことが、膜の微小あらさをより低くする。
【００９１】
次に、異なる温度に変化させることによって、異なるＮＨ３アニーリング条件による膜あらさを試験した。図１３から分かるように、アンモニアアニール温度の増加により、膜あらさが増加する。
【００９２】
最後に、膜微小あらさに対するＮ２Ｏアニールの効果を検討した。Ｎ２Ｏアニール温度の増加が、より低い膜微小あらさをもたらすということを見出した。約７５０℃で、膜微小あらさ関する大きな変化がある。この温度は、膜粘度が減少し、膜を流動させる転移温度であると信じられる。アンモニアアニーリング温度が上昇するにつれて、膜微小あらさ増加が増大するという点は特筆に価する（図１３）。これに対して、Ｎ２Ｏアニールに関しては、得られる傾向は正反対である。より堅固でない分子ネットワークを有する膜は、より低い粘性を示す。Ｏ−Ｓｉ−Ｏネットワークは、Ｓｉ−Ｏ−Ｎネットワークよりも大きな自由度を有する。酸化雰囲気Ｎ２Ｏ下で、膜の酸素含有量が増加し、その結果、分子ネットワークは、それほど堅固でなくなる。膜の流動はより容易になり、それによりあらさが減少する。さらに、アンモニアアニールは、主として、高い窒素体ケイ素比率を有する膜サイト上で反応している。選択的に反応することにより、あらさが増すと信じられている。図１４は、この粘性効果および得られる膜微小あらさの予想外の減少を示す。
【００９３】
薄ＳｉＯ２の縮小化の根本的な限界は、直接のトンネル効果による大きい漏れ電流である。より高い誘電率を有するシリコン窒化物／酸化物スタックを用いることは、同じキャパシタンスを維持しながら、物理的により厚い膜であることによって直接トンネル効果を低下させるはずである。酸化物／窒化物層の誘電率は窒素濃度の増加に伴い単調に増加する。
【００９４】
ＸＰＳを用いて、膜の材料組成を特徴付けた。また膜の物理的厚さもＸＰＳで試験し、ＴＥＭとの良好な相互関係をもたらした。ＸＰＳ測定によって測定される際の絶対窒素含有量は、実施より小さく見積もられる。これは、ＴＥＭとＣ−Ｖカーブとの組み合わせで測定したときには誘電率が５．４であるのに対して、ＸＰＳによって測定した窒素含有量により計算した誘電率４．９であることを比べれば理解できる。ＸＰＳ測定値は相対値に過ぎない。
【００９５】
第一の試験は、ＮＯ酸化工程における圧力の効果を測定するためのものであって。図１５は、得られた膜の組成および厚さを示した。酸化圧力が１から１００Ｔｏｒｒまで増加したとき、窒素含有量は、１４．２から９．５％まで減少する。
【００９６】
堆積温度を変化させることによって、窒化物堆積工程を試験した。図１６は窒素含有量および物理的厚さを示す。試験結果は、堆積温度の変化によって窒素含有量は有意に変化しないということを示す。しかしながら、堆積温度が増加するにつれて、物理的厚さは増加する。
【００９７】
次に、アンモニア工程を試験した。図１７は、異なるアンモニアアニーリング温度による窒素含有量を示す。
【００９８】
図１８において、物理的厚さを見ることができる。アンモニア温度が増加するにつれて、厚さが増加する。
【００９９】
次の試験。Ｎ２Ｏアニーリング温度の関数としての窒素含有量を試験した。Ｎ２Ｏ温度とともに、窒素減少が増加した。より短い滞留時間を有する熱システム中での分解中、Ｎ２Ｏによって原子状酸素が生成される。
【０１００】
Ｎ２Ｏ→Ｎ２＋Ｏ＊＋ΔＨ＝３８．３ｋｃａｌ／ｍｏｌ（２）
【０１０１】
原子状酸素は、Ｓｉ−ＮＨ２、Ｓｉ＝ＮＨ基の一部分である［−ＮＨ２］および［−ＮＨ］と反応する。原子状酸素は、膜の大部分において［−ＮＨ２］および［＝ＮＨ］と置き換わる。その結果、図１９を参照すると、膜中の水素含有量および窒素含有量が減少する。
【０１０２】
最後に、我々は図１８に見られるように、Ｎ２Ｏアニーリング温度の関数としての膜厚を試験した。
【０１０３】
酸化物等価厚を、Ｃ−Ｖプロットからサンプリングした。またゲート漏れ電流も測定した。その結果を、図２２に見られるようなマスターカーブ上にプロットする。新しい加工条件に対する基準として、マスターカーブを用いる。正規化電流密度を、式３によって定義する。
【０１０４】
漏れ比＝Ｉｇ＿ｍｅａｓｕｒｅｄ（ＥＯＴ＝ｘ）／Ｉｇ＿ｍａｓｔｒ＿ｐｌｔ
（ＥＯＴ＝ｘ） （３）
【０１０５】
式中、
Ｉｇ＿ｍｅａｓｕｒｅｄは、測定される膜がｘ（Ｃ−Ｖカーブから測定される）のＥＯＴを有する場合の、蓄積（ＮＭＯＳコンデンサー上の−２．５Ｖ）時に測定される漏れ電流であり、
Ｉｇ＿ｍａｓｔｒ＿ｐｌｔ（ＥＯＴ＝ｘ）は、ｘであるＥＯＴにおいて、図２２の窒化物カーブから予測される漏れ電流である。
【０１０６】
電流輸送機構は、低電界におけるＤＴトンネル効果および高電界におけるＦＮが支配的である。この電流輸送機構の結果、式（４）から分かるように、漏れ電流対ＥＯＴをプロットすると、指数関数が予測される。式（４）は、単一層誘電体におけるトンネル確率である。
【０１０７】
Ｐ（Ｖｅｆｆ、ＥＯＴ）＝ｅｘｐ［−２＊ＥＯＴ＊ａ＊（ｍｅ＊｛Ｅｂ−Ｖｂｅｆｆ｝）０．５］
（４）
【０１０８】
式中、
ａ−は、定数であり
ｍｅ−は、電子トンネル質量であり
Ｅｂ−は、トンネル効果に関する実効的な均一の障壁高さである。
【０１０９】
膜が低い欠陥密度を有し、ＲＮトンネル式によって推定され得るということを証明するために、ＦＮ相関関係をプロットした（図２１）。窒化物膜は、ＦＮトンネル機構を示す。
【０１１０】
最小量の漏れ電流およびＥＯＴを達成する目的で、大きなＤＯＥを実施した。我々は加工工程を最適化し、図２２に見られるように、１４．５ÅのＥＯＴおよび酸化物よりも２桁近く改善された大きさのゲート漏れ電流を有する膜を達成した。
【０１１１】
飽和電流を最適化することは、トランジスターにとって重要な問題である。支配的な影響を見出すために、種々のパラメーターの範囲を試験した。キャリヤー移動度をサンプリングし、かつこの結果と二酸化ケイ素を比較することによって、データを規格化した。
【０１１２】
μＮｏｒｍａｌｉｚｅｄ＝μＳｉ３Ｎ４ｐｅａｋ（Ｅ）／μＳｉＯ２（Ｅ）
【０１１３】
式中、μＳｉ３Ｎ４ｐｅａｋ（Ｅ）は、電界Ｅでの測定値（Ｃ−ＶおよびＩｄ−Ｖｇ）からサンプリングした酸化物／窒化物のピークの移動度であり、
μＳｉＯ２（Ｅ）は、電界Ｅでの酸化物の一般的な移動度である。
【０１１４】
Ｍａｔｔｈｉｅｓｓｅｎ’ｓ ｒｕｌｅを用いて、電界に対する移動度のデータを分析することにより、移動度低下の主要な原因が、クーロン散乱であることを明らかにした。したがって、ＥＯＴは、ＮＯ温度が増加しても有意に変化せず、それゆえより高いキャリヤー移動度を達成するために、より高いＮＯ温度を用いることが望ましい（図２３参照）。
【０１１５】
（結論）
原子間力顕微鏡（ＡＦＭ）を用いて、本プロセスを通したアイランド成長からもたらされるあらさを特徴付けた。第一に、酸化物を測定し、そして１．４ÅのＲＭＳを有し、非常に平滑であることを見出した。窒化ケイ素の堆積後、あらさが増加した。ＮＯオキシ窒化物が薄いほど、より平滑な窒化ケイ素が堆積されることを見出した。より薄いＮＯ酸化物は、より厚いＣＶＤ窒化物をもたらした。同様に、ＣＶＤ温度を低下させることも、窒化ケイ素あらさを減少させた。ＣＶＤ窒化物堆積に続くＮＨ３アニーリングは、不均質膜のニトロ化によりあらさを増加させた。最後に、Ｎ２Ｏアニールが、著しくあらさを低下させた。
【０１１６】
ＸＰＳを用いて、膜の窒素、酸素およびケイ素の含有量を評価した。Ｎ２Ｏ温度の増加が窒素含有量を低下させ、一方ＮＨ３温度の増加が窒素含有量を増加させるということを見出した。
【０１１７】
ＴＥＭおよびＸＰＳを用いて、膜の物理的厚さを調べた。ＸＰＳとＴＥＭとの相関を確立した後に、物理的厚さの測定のためＸＰＳを用いた。アニーリング温度が上昇するときに、物理的厚さが増加するということを見出した。
【０１１８】
コンデンサー構造体を用いて、ＥＯＴおよび漏れを最適化した。我々は、ＣＶＤ温度を低下させ、かつアニールを最適化することによってＥＯＴおよび漏れを向上させた。
【０１１９】
トランジスター構造体を用いて、陽電荷および飽和電流を分析した。
【０１２０】
良好な移動度を有し、１４．６ÅのＥＯＴで、−１．５Ｖにおいて４×１０−３Ａ／ｃｍ２の優れた漏れ電流を、トランジスター構造体で実証した。
【０１２１】
（実施例２）
この実施例では、ｐ型Ｓｉ（１００）基板を用いた。抵抗率０．０２オーム−ｃｍまで、ホウ素を用いて基板をドープした。抵抗率１０オーム−ｃｍを有する基板上で、エピタキシャルＳｉ層を成長させた。膜堆積前に、３０秒にわたって基板を希ＨＦ中に浸漬し、脱イオン水ですすいだ。基板をＲＴ−ＣＶＤチャンバー内に置き、次いで、１０−４Ｔｏｒｒの圧力まで排気し、１−１０Ｔｏｒｒの圧力までＮＨ３ガスを充填した。基板を７００〜８００℃まで加熱し、オキシ窒化物パシベーション層を形成した。次いで、基板を５０ｓｃｃｍでのＮ２のキャリヤーガス中のＨｆ前駆体用のハフニウムターシャリーブトキシド（Ｃ１６Ｈ３６Ｏ４Ｈｆ）および５Ｔｏｒｒの分圧のＯ２を用い、４００〜７００℃において１０秒間にわたる急熱ＭＯＣＶＤにさらした。５×１０−５ｃｍ２から１０−３ｃｍ２まで変動するゲート領域を有するデバイスを、パターン化した。Ａｌ／ＴｉＮおよびポリＳｉをゲート電極として用いた。
【０１２２】
デバイスの電気的性質をゲート電圧の関数として測定した。図２４は、この方法で製造したＨｆＯ２ゲートスタックが、優れた漏れ電流（Ｊｇ＝５×１０−４Ａ／ｃｍ２＠Ｖｇ＝−１Ｖ）を伴うＥＯＴ＝７．８７Ａをもたらすことを示す。本発明は、本明細書で述べた具体的な実施形態に制限されるものではない。多くの潜在的な高ｋ値ゲート誘電体がこのｉｎ−ｓｉｔｕ ＲＴＣＶＤ法により利益を受けるであろう。
【０１２３】
これら並びに本発明の適合および変形は、本発明の真髄および範囲を逸脱することなく、当業者によって実施されるであろう。加えて、種々の実施形態の態様を、全体的または部分的の両方において、交換してよいことを理解すべきである。さらに当業者は、先の記述は単なる例示であり、本発明を制限するものではなく、さらには、添付した特許請求の範囲の記載を制限するものではないということを理解するであろう。
【図面の簡単な説明】
【図１】
本発明の一実施形態において利用し得る急熱化学蒸着システムの断面図である。
【図２】
本発明の方法の一実施形態のフローチャートである。
【図３】
本発明にしたがって用いることができるＲＴ−ＣＶＤモジュールの上面図である。
【図４】
本発明の方法の一実施形態の流れ図である。
【図５】
本発明の方法の別の実施形態の流れ図である。
【図６】
実施例１で得られた結果を示すグラフである。
【図７】
実施例１で得られた結果を示すグラフである。
【図８】
実施例１で得られた結果を示すグラフである。
【図９】
実施例１で得られた結果を示すグラフである。
【図１０】
実施例１で得られた結果を示すグラフである。
【図１１】
実施例１で得られた結果を示すグラフである。
【図１２】
実施例１で得られた結果を示すグラフである。
【図１３】
実施例１で得られた結果を示すグラフである。
【図１４】
実施例１で得られた結果を示すグラフである。
【図１５】
実施例１で得られた結果を示すグラフである。
【図１６】
実施例１で得られた結果を示すグラフである。
【図１７】
実施例１で得られた結果を示すグラフである。
【図１８】
実施例１で得られた結果を示すグラフである。
【図１９】
実施例１で得られた結果を示すグラフである。
【図２０】
実施例１で得られた結果を示すグラフである。
【図２１】
実施例１で得られた結果を示すグラフである。
【図２２】
実施例１で得られた結果を示すグラフである。
【図２３】
実施例１で得られた結果を示すグラフである。
【図２４】
以下の実施例２で得られた結果を示すグラフである。

Claims (33)

  1. ｉ）基板を収容するよう適合された反応容器と、前記容器に収容される基板を加熱するための前記反応容器に接続されるエネルギー源とを含むシステムを提供する工程、および
    ｉｉ）前記基板上に膜を形成する工程であって、
    ａ）前記エネルギー源を用いて基板を加熱する工程；
    ｂ）基板を加熱している間に、酸化物ガスを前記反応容器に供給する工程であって、前記酸化物ガスが前記基板と反応して、前記基板上にオキシ窒化物層を形成するような少なくとも１つの窒素原子を含有する化合物を含み、前記形成される層が１０Å未満の厚さを有する工程；
    ｃ）前記オキシ窒化物層上に窒化物層を堆積させる工程であって、前記堆積が約７５０℃未満の温度で行われる工程；
    ｄ）窒化アニーリングガスの存在下で前記窒化物層をアニーリングする工程；および
    ｅ）約７７０℃を超える温度で酸化物アニーリングガスの存在下、前記窒化物層をアニーリングする工程
    を含む方法に従って、前記膜を形成する工程
    を含むことを特徴とする基板上に誘電体コーティングを堆積させる方法。
  2. 前記膜が、約４から約８０の間の誘電率を有することを特徴とする請求項１に記載の方法。
  3. 前記窒素含有化合物がＮＯを含むことを特徴とする請求項１に記載の方法。
  4. 前記反応容器に第１のガス前駆体および第２のガス前駆体を供給することによって前記窒化物層を形成し、前記第１のガス前駆体は少なくとも１つのケイ素原子を含有する化合物を含み、かつ前記第２のガス前駆体は少なくとも１つの窒素原子を含有する化合物を含むことを特徴とする請求項１に記載の方法。
  5. 前記第１のガス前駆体が、ＳｉＨ４を含むことを特徴とする請求項４に記載の方法。
  6. 前記第２のガス前駆体が、ＮＨ３を含むことを特徴とする請求項４に記載の方法。
  7. 基板が、シリコンを含む半導体ウェーハであることを特徴とする請求項１に記載の方法。
  8. 前記オキシ窒化物層が５０Ｔｏｒｒ未満の圧力を有する雰囲気中で形成されることを特徴とする請求項１に記載の方法。
  9. 前記窒化物層が２５Å未満の厚さを有することを特徴とする請求項１に記載の方法。
  10. 前記窒化アニーリングガスがアンモニアであることを特徴とする請求項１に記載の方法。
  11. 前記酸化物アニーリングガスがＮ２Ｏであることを特徴とする請求項１に記載の方法。
  12. 前記窒化アニーリングガスの存在下における前記窒化物層のアニーリングを、約８７５℃から約９２５℃までの温度で実施することを特徴とする請求項１０に記載の方法。
  13. 酸化物ガスの存在下で、シリコンを有する半導体ウェーハを加熱し、前記酸化物ガスがＮＯを含み、前記酸化物ガスが前記半導体ウェーハと反応して前記ウェーハ上にオキシ窒化物層を形成し、前記オキシ窒化物層が、約１０Å未満の厚さを有する層を形成するのに充分な温度、圧力および時間で形成される工程；
    次いで第１のガス前駆体および第２のガス前駆体の存在下で前記半導体ウェーハを加熱して、前記オキシ窒化物層の上に窒化物層を形成し、前記第１ガスの前駆体はＳｉＨ４を含み、前記第２ガスの前駆体はアンモニアを含み、前記窒化物層は約７５０℃未満の温度で形成され、前記窒化物層は約２５Å未満の厚さを有する工程：
    アンモニアの存在下で前記窒化物層をアニーリングする工程；および
    その後、Ｎ２Ｏの存在下、少なくとも７７０℃の温度で前記窒化物層をアニーリングする工程
    を含むことを特徴とする基板上へ誘電体コーティングを堆積させる方法。
  14. 前記窒化物層を、前記アンモニアの存在下で約８７５℃から約９２５℃までの温度でアニールすることを特徴とする請求項１３に記載の方法。
  15. 前記窒化物層の上面にポリシリコン層を堆積させる工程をさらに含むことを特徴とする請求項１３に記載の方法。
  16. 前記誘電体コーティングをコンデンサに組み込む工程をさらに含むことを特徴とする請求項１３に記載の方法。
  17. 前記誘電体コーティングをトランジスタに組み込む工程をさらに含むことを特徴とする請求項１３に記載の方法。
  18. 窒素を含有するガスの存在下でシリカを含むウェーハを加熱し、前記ウェーハ上にパシベーション層を形成する工程；
    次いでガス前駆体の存在下で前記ウェーハを加熱する工程であって、前記ガス前駆体は前記ウェーハ上に金属酸化物またはシリケートを含む誘電体層を形成し、前記誘電体層は約３００℃を超える温度で形成される工程；および
    アニーリングガスの存在下で前記誘電体層をアニーリングする工程であって、前記アニーリングガスは不活性ガスおよび酸素含有ガスを含む工程
    を含むことを特徴とする半導体ウェーハ上に誘電体コーティングを形成する方法。
  19. 前記パシベーション層が約５ナノメートル未満の厚さを有することを特徴とする請求項１８に記載の方法。
  20. 前記パシベーション層を形成するのに用いられる前記窒素を含有するガスが、アンモニアを含むことを特徴とする請求項１８に記載の方法。
  21. 前記パシベーション層を、約６００から約９００℃の温度において、約１０秒未満以内に形成することを特徴とする請求項２０に記載の方法。
  22. 前記パシベーション層の形成中、前記アンモニアの分圧が約１００Ｔｏｒｒ未満であることを特徴とする請求項２０に記載の方法。
  23. 前記誘電体層が、約４００から約８００℃までの温度で形成され、かつ前記パシベーション層の形成中、前記ガス前駆体が１００Ｔｏｒｒ未満の分圧を有することを特徴とする請求項１８に記載の方法。
  24. 前記誘電体層を、約４００℃から約９００℃までの温度でアニールすることを特徴とする請求項１８に記載の方法。
  25. 前記アニーリング工程中に存在する前記酸素含有ガスが、ＮＯ、Ｎ２Ｏ、Ｏ２またはそれらの混合物を含むことを特徴とする請求項１８に記載の方法。
  26. 前記不活性ガスが、窒素、アルゴンまたはそれらの混合物を含むことを特徴とする請求項２５に記載の方法。
  27. 前記誘電体層が、ＨｆＯ２、ＺｒＯ２、Ａｌ２Ｏ３、Ｔａ２Ｏ５、Ｌａ２Ｏ５またはそれらのシリケートを含むことを特徴とする請求項１８に記載の方法。
  28. シリカを含む半導体ウェーハ；
    前記ウェーハ上に堆積されているパシベーション層であって、アンモニアを前記半導体ウェーハの表面と反応させることによって形成されるパシベーション層；
    前記パシベーション層上に形成されている誘電体層であって、金属酸化物またはシリケートを含む誘電体層；および
    前記誘電体層が、酸素含有ガスの存在下でアニールされていること
    を含むことを特徴とする半導体ウェーハ上の誘電体コーティング。
  29. 前記パシベーション層が５ナノメートル未満の厚さを有することを特徴とする請求項２８に記載の誘電体コーティング。
  30. 前記誘電体層が、ＨｆＯ２、ＺｒＯ２、Ａｌ２Ｏ３、Ｔａ２Ｏ５、Ｌａ２Ｏ５またはそれらのシリケートからなる群より選択される材料を含むことを特徴とする請求項２８に記載の誘電体コーティング。
  31. 誘電体コーティングが１．２ナノメートル未満のＥＯＴを有することを特徴とする請求項２８に記載の誘電体コーティング。
  32. 前記パシベーション層が、１ナノメートル未満の厚さを有することを特徴とする請求項２８に記載の誘電体コーティング。
  33. 前記誘電体層が、ＨｆＯ２を有することを特徴とする請求項２８に記載の誘電体コーティング。
JP2003533333A 2000-09-19 2001-09-19 誘電体膜の形成方法 Ceased JP2004523134A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US23374000P 2000-09-19 2000-09-19
PCT/US2001/029831 WO2003030242A1 (en) 2000-09-19 2001-09-19 Method of forming dielectric films

Publications (1)

Publication Number Publication Date
JP2004523134A true JP2004523134A (ja) 2004-07-29

Family

ID=22878503

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003533333A Ceased JP2004523134A (ja) 2000-09-19 2001-09-19 誘電体膜の形成方法

Country Status (8)

Country Link
US (1) US6638876B2 (ja)
EP (1) EP1340247B1 (ja)
JP (1) JP2004523134A (ja)
KR (1) KR100848423B1 (ja)
CN (2) CN100442454C (ja)
AT (1) ATE489726T1 (ja)
DE (1) DE60143541D1 (ja)
WO (1) WO2003030242A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006140374A (ja) * 2004-11-15 2006-06-01 Fujitsu Ltd 半導体装置の製造方法
JP2020077893A (ja) * 2015-08-26 2020-05-21 株式会社Ｓｃｒｅｅｎホールディングス 熱処理方法

Families Citing this family (75)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2002023614A1 (ja) * 2000-09-18 2004-01-22 東京エレクトロン株式会社 ゲート絶縁体の成膜方法、ゲート絶縁体の成膜装置、クラスターツール
US6970644B2 (en) 2000-12-21 2005-11-29 Mattson Technology, Inc. Heating configuration for use in thermal processing chambers
US7015422B2 (en) 2000-12-21 2006-03-21 Mattson Technology, Inc. System and process for heating semiconductor wafers by optimizing absorption of electromagnetic energy
US6902622B2 (en) * 2001-04-12 2005-06-07 Mattson Technology, Inc. Systems and methods for epitaxially depositing films on a semiconductor substrate
US20030111678A1 (en) * 2001-12-14 2003-06-19 Luigi Colombo CVD deposition of M-SION gate dielectrics
US6821873B2 (en) * 2002-01-10 2004-11-23 Texas Instruments Incorporated Anneal sequence for high-κ film property optimization
US6645882B1 (en) 2002-01-17 2003-11-11 Advanced Micro Devices, Inc. Preparation of composite high-K/standard-K dielectrics for semiconductor devices
US6693004B1 (en) 2002-02-27 2004-02-17 Advanced Micro Devices, Inc. Interfacial barrier layer in semiconductor devices with high-K gate dielectric material
US7323422B2 (en) * 2002-03-05 2008-01-29 Asm International N.V. Dielectric layers and methods of forming the same
US6642573B1 (en) 2002-03-13 2003-11-04 Advanced Micro Devices, Inc. Use of high-K dielectric material in modified ONO structure for semiconductor devices
US6617639B1 (en) 2002-06-21 2003-09-09 Advanced Micro Devices, Inc. Use of high-K dielectric material for ONO and tunnel oxide to improve floating gate flash memory coupling
US7734439B2 (en) 2002-06-24 2010-06-08 Mattson Technology, Inc. System and process for calibrating pyrometers in thermal processing chambers
US7101812B2 (en) * 2002-09-20 2006-09-05 Mattson Technology, Inc. Method of forming and/or modifying a dielectric film on a semiconductor surface
US6835914B2 (en) * 2002-11-05 2004-12-28 Mattson Technology, Inc. Apparatus and method for reducing stray light in substrate processing chambers
US6940117B2 (en) * 2002-12-03 2005-09-06 International Business Machines Corporation Prevention of Ta2O5 mim cap shorting in the beol anneal cycles
US20040152296A1 (en) * 2003-02-04 2004-08-05 Texas Instruments Incorporated Hexamethyldisilazane treatment of low-k dielectric films
US7429540B2 (en) * 2003-03-07 2008-09-30 Applied Materials, Inc. Silicon oxynitride gate dielectric formation using multiple annealing steps
US7654596B2 (en) * 2003-06-27 2010-02-02 Mattson Technology, Inc. Endeffectors for handling semiconductor wafers
US7300890B1 (en) 2003-07-17 2007-11-27 Midwest Research Institute Method and apparatus for forming conformal SiNx films
JP2007507112A (ja) * 2003-09-26 2007-03-22 サイプレス セミコンダクター コーポレイション 酸化物−窒化物スタックゲート誘電体
JP4629325B2 (ja) * 2003-10-17 2011-02-09 東京エレクトロン株式会社 トランジスタの製造方法
US20060062910A1 (en) * 2004-03-01 2006-03-23 Meiere Scott H Low zirconium, hafnium-containing compositions, processes for the preparation thereof and methods of use thereof
US8119210B2 (en) 2004-05-21 2012-02-21 Applied Materials, Inc. Formation of a silicon oxynitride layer on a high-k dielectric material
JP4296128B2 (ja) * 2004-06-23 2009-07-15 株式会社東芝 不揮発性半導体メモリ装置及びその製造方法
KR100721576B1 (ko) 2005-04-06 2007-05-23 삼성에스디아이 주식회사 유기 전계 발광 소자 제조 방법
US7504700B2 (en) * 2005-04-21 2009-03-17 International Business Machines Corporation Method of forming an ultra-thin [[HfSiO]] metal silicate film for high performance CMOS applications and semiconductor structure formed in said method
US20060291833A1 (en) * 2005-06-01 2006-12-28 Mattson Techonology, Inc. Switchable reflector wall concept
JP5032056B2 (ja) * 2005-07-25 2012-09-26 株式会社東芝 不揮発性半導体メモリ装置の製造方法
JP5017950B2 (ja) * 2005-09-21 2012-09-05 株式会社Ｓｕｍｃｏ エピタキシャル成長装置の温度管理方法
US7645710B2 (en) 2006-03-09 2010-01-12 Applied Materials, Inc. Method and apparatus for fabricating a high dielectric constant transistor gate using a low energy plasma system
US7678710B2 (en) 2006-03-09 2010-03-16 Applied Materials, Inc. Method and apparatus for fabricating a high dielectric constant transistor gate using a low energy plasma system
US7837838B2 (en) 2006-03-09 2010-11-23 Applied Materials, Inc. Method of fabricating a high dielectric constant transistor gate using a low energy plasma apparatus
US7902018B2 (en) 2006-09-26 2011-03-08 Applied Materials, Inc. Fluorine plasma treatment of high-k gate stack for defect passivation
US7518145B2 (en) * 2007-01-25 2009-04-14 International Business Machines Corporation Integrated multiple gate dielectric composition and thickness semiconductor chip and method of manufacturing the same
KR100877100B1 (ko) * 2007-04-16 2009-01-09 주식회사 하이닉스반도체 비휘발성 메모리 소자 제조 방법
US20090152636A1 (en) 2007-12-12 2009-06-18 International Business Machines Corporation High-k/metal gate stack using capping layer methods, ic and related transistors
US7976216B2 (en) * 2007-12-20 2011-07-12 Mattson Technology, Inc. Determining the temperature of silicon at high temperatures
US20090311877A1 (en) * 2008-06-14 2009-12-17 Applied Materials, Inc. Post oxidation annealing of low temperature thermal or plasma based oxidation
CN101685766B (zh) * 2008-09-23 2011-09-07 中芯国际集成电路制造(上海)有限公司 增加热处理反应室利用率的方法
US7981808B2 (en) * 2008-09-30 2011-07-19 Freescale Semiconductor, Inc. Method of forming a gate dielectric by in-situ plasma
US8524616B2 (en) * 2008-11-12 2013-09-03 Microchip Technology Incorporated Method of nonstoichiometric CVD dielectric film surface passivation for film roughness control
US8313994B2 (en) * 2009-03-26 2012-11-20 Tokyo Electron Limited Method for forming a high-K gate stack with reduced effective oxide thickness
US20100297854A1 (en) * 2009-04-22 2010-11-25 Applied Materials, Inc. High throughput selective oxidation of silicon and polysilicon using plasma at room temperature
WO2013170052A1 (en) 2012-05-09 2013-11-14 Sio2 Medical Products, Inc. Saccharide protective coating for pharmaceutical package
US7985188B2 (en) 2009-05-13 2011-07-26 Cv Holdings Llc Vessel, coating, inspection and processing apparatus
EP2674513B1 (en) 2009-05-13 2018-11-14 SiO2 Medical Products, Inc. Vessel coating and inspection
US9458536B2 (en) 2009-07-02 2016-10-04 Sio2 Medical Products, Inc. PECVD coating methods for capped syringes, cartridges and other articles
FR2952183A1 (fr) * 2009-10-30 2011-05-06 St Microelectronics Crolles 2 Detecteur de matiere biologique ou chimique et matrice de detecteurs correspondante
US11624115B2 (en) 2010-05-12 2023-04-11 Sio2 Medical Products, Inc. Syringe with PECVD lubrication
JP2012039088A (ja) * 2010-06-17 2012-02-23 Imec シリコン表面をパッシベーションする方法
US9878101B2 (en) 2010-11-12 2018-01-30 Sio2 Medical Products, Inc. Cyclic olefin polymer vessels and vessel coating methods
US9272095B2 (en) 2011-04-01 2016-03-01 Sio2 Medical Products, Inc. Vessels, contact surfaces, and coating and inspection apparatus and methods
US8633114B2 (en) 2011-05-10 2014-01-21 Applied Materials, Inc. Methods for manufacturing high dielectric constant films
US8633119B2 (en) * 2011-05-10 2014-01-21 Applied Materials, Inc. Methods for manufacturing high dielectric constant films
CN103930595A (zh) 2011-11-11 2014-07-16 Sio2医药产品公司 用于药物包装的钝化、pH保护性或润滑性涂层、涂布方法以及设备
US11116695B2 (en) 2011-11-11 2021-09-14 Sio2 Medical Products, Inc. Blood sample collection tube
CN104106128B (zh) 2012-02-13 2016-11-09 应用材料公司 用于基板的选择性氧化的方法和设备
US9099461B2 (en) 2012-06-07 2015-08-04 International Business Machines Corporation Method of manufacturing scaled equivalent oxide thickness gate stacks in semiconductor devices and related design structure
WO2014071061A1 (en) 2012-11-01 2014-05-08 Sio2 Medical Products, Inc. Coating inspection method
EP2920567B1 (en) 2012-11-16 2020-08-19 SiO2 Medical Products, Inc. Method and apparatus for detecting rapid barrier coating integrity characteristics
US9764093B2 (en) 2012-11-30 2017-09-19 Sio2 Medical Products, Inc. Controlling the uniformity of PECVD deposition
WO2014085346A1 (en) 2012-11-30 2014-06-05 Sio2 Medical Products, Inc. Hollow body with inside coating
WO2014134577A1 (en) 2013-03-01 2014-09-04 Sio2 Medical Products, Inc. Plasma or cvd pre-treatment for lubricated pharmaceutical package, coating process and apparatus
WO2014164928A1 (en) 2013-03-11 2014-10-09 Sio2 Medical Products, Inc. Coated packaging
US9937099B2 (en) 2013-03-11 2018-04-10 Sio2 Medical Products, Inc. Trilayer coated pharmaceutical packaging with low oxygen transmission rate
WO2014144926A1 (en) 2013-03-15 2014-09-18 Sio2 Medical Products, Inc. Coating method
CN103456838A (zh) * 2013-08-29 2013-12-18 东莞南玻光伏科技有限公司 太阳能电池钝化膜的制作方法及太阳能电池的制作方法
SG11201600440VA (en) * 2013-11-06 2016-02-26 Mattson Tech Inc Novel mask removal process strategy for vertical nand device
US11066745B2 (en) 2014-03-28 2021-07-20 Sio2 Medical Products, Inc. Antistatic coatings for plastic vessels
US9663547B2 (en) * 2014-12-23 2017-05-30 L'Air Liquide, Société Anonyme pour l'Etude et l'Exploitation des Procédés Georges Claude Silicon- and Zirconium-containing compositions for vapor deposition of Zirconium-containing films
US10490475B2 (en) * 2015-06-03 2019-11-26 Asm Ip Holding B.V. Methods for semiconductor passivation by nitridation after oxide removal
CA3204930A1 (en) 2015-08-18 2017-02-23 Sio2 Medical Products, Inc. Pharmaceutical and other packaging with low oxygen transmission rate
CN106894000B (zh) * 2015-12-18 2020-03-13 中芯国际集成电路制造(上海)有限公司 石英管的防护方法
KR102551237B1 (ko) * 2016-12-22 2023-07-03 어플라이드 머티어리얼스, 인코포레이티드 기저 구조 재료에 대한 직접적인 rf 노출 없이 등각성의 밀폐 유전체 캡슐화를 위한 sibn 필름
US10573532B2 (en) * 2018-06-15 2020-02-25 Mattson Technology, Inc. Method for processing a workpiece using a multi-cycle thermal treatment process

Citations (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4984180A (ja) * 1972-11-21 1974-08-13
JPS5984570A (ja) * 1982-11-08 1984-05-16 Nec Corp 半導体装置用キヤパシタの製造方法
JPS60153158A (ja) * 1984-01-23 1985-08-12 Oki Electric Ind Co Ltd キャパシタ誘電体膜の製造方法
JPS6135548A (ja) * 1984-07-27 1986-02-20 Hitachi Ltd 半導体装置の製造方法
JPS61133636A (ja) * 1984-12-03 1986-06-20 Fujitsu Ltd 半導体装置の製造方法
JPS62254434A (ja) * 1986-04-28 1987-11-06 Sharp Corp ＳｉＯ↓２／ＳｉＮ／ＳｉＯ↓２膜の成膜方法
JPH0714986A (ja) * 1993-06-22 1995-01-17 Toshiba Corp 半導体装置の製造方法及びその製造装置
JPH08213611A (ja) * 1995-02-07 1996-08-20 Sony Corp 半導体装置の製造方法及び半導体装置
JPH10189587A (ja) * 1996-11-26 1998-07-21 Texas Instr Inc <Ti> 複合誘電体層及び同形成方法
US5880040A (en) * 1996-04-15 1999-03-09 Macronix International Co., Ltd. Gate dielectric based on oxynitride grown in N2 O and annealed in NO
JP2000049349A (ja) * 1998-07-15 2000-02-18 Texas Instr Inc <Ti> 集積回路に電界効果デバイスを製造する方法
JP2000195856A (ja) * 1998-12-30 2000-07-14 Hyundai Electronics Ind Co Ltd 半導体素子のゲ―ト酸化膜形成方法
JP2000269483A (ja) * 1999-03-19 2000-09-29 Fujitsu Ltd 半導体装置の製造方法
JP2000294550A (ja) * 1999-04-05 2000-10-20 Tokyo Electron Ltd 半導体製造方法及び半導体製造装置
JP2001189390A (ja) * 1999-12-28 2001-07-10 Sony Corp 半導体不揮発性記憶装置の製造方法
WO2002023614A1 (fr) * 2000-09-18 2002-03-21 Tokyo Electron Limited Procede de formation d'un film d'isolant de grille, appareil pour la formation d'un film d'isolant de grille et outil combine

Family Cites Families (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4585492A (en) * 1984-07-30 1986-04-29 International Business Machines Corporation Rapid thermal annealing of silicon dioxide for reduced hole trapping
US4725560A (en) * 1986-09-08 1988-02-16 International Business Machines Corp. Silicon oxynitride storage node dielectric
KR940009597B1 (ko) 1991-08-22 1994-10-15 삼성전자 주식회사 반도체장치의 게이트산화막 형성법
CN1052569C (zh) 1992-08-27 2000-05-17 株式会社半导体能源研究所 制造半导体器件的方法
US5478765A (en) 1994-05-04 1995-12-26 Regents Of The University Of Texas System Method of making an ultra thin dielectric for electronic devices
JP2871580B2 (ja) 1996-03-29 1999-03-17 日本電気株式会社 半導体装置の製造方法
US5939763A (en) * 1996-09-05 1999-08-17 Advanced Micro Devices, Inc. Ultrathin oxynitride structure and process for VLSI applications
US5923056A (en) * 1996-10-10 1999-07-13 Lucent Technologies Inc. Electronic components with doped metal oxide dielectric materials and a process for making electronic components with doped metal oxide dielectric materials
US5891798A (en) 1996-12-20 1999-04-06 Intel Corporation Method for forming a High dielectric constant insulator in the fabrication of an integrated circuit
US6013553A (en) * 1997-07-24 2000-01-11 Texas Instruments Incorporated Zirconium and/or hafnium oxynitride gate dielectric
US5966624A (en) * 1997-07-29 1999-10-12 Siemens Aktiengesellschaft Method of manufacturing a semiconductor structure having a crystalline layer
US6020024A (en) * 1997-08-04 2000-02-01 Motorola, Inc. Method for forming high dielectric constant metal oxides
US6080682A (en) * 1997-12-18 2000-06-27 Advanced Micro Devices, Inc. Methodology for achieving dual gate oxide thicknesses
JPH11220095A (ja) 1998-01-30 1999-08-10 Sony Corp 誘電体キャパシタの製造方法
US6136725A (en) 1998-04-14 2000-10-24 Cvd Systems, Inc. Method for chemical vapor deposition of a material on a substrate
US6165834A (en) 1998-05-07 2000-12-26 Micron Technology, Inc. Method of forming capacitors, method of processing dielectric layers, method of forming a DRAM cell
US5976991A (en) * 1998-06-11 1999-11-02 Air Products And Chemicals, Inc. Deposition of silicon dioxide and silicon oxynitride using bis(tertiarybutylamino) silane
US20020009861A1 (en) * 1998-06-12 2002-01-24 Pravin K. Narwankar Method and apparatus for the formation of dielectric layers
US6191011B1 (en) 1998-09-28 2001-02-20 Ag Associates (Israel) Ltd. Selective hemispherical grain silicon deposition
US6177363B1 (en) 1998-09-29 2001-01-23 Lucent Technologies Inc. Method for forming a nitride layer suitable for use in advanced gate dielectric materials
US6121130A (en) * 1998-11-16 2000-09-19 Chartered Semiconductor Manufacturing Ltd. Laser curing of spin-on dielectric thin films
US6326231B1 (en) * 1998-12-08 2001-12-04 Advanced Micro Devices, Inc. Use of silicon oxynitride ARC for metal layers
JP3530416B2 (ja) 1999-04-21 2004-05-24 Ｎｅｃエレクトロニクス株式会社 半導体メモリ装置の製造方法
JP3439370B2 (ja) 1999-04-21 2003-08-25 Ｎｅｃエレクトロニクス株式会社 半導体メモリ装置の製造方法
US6337289B1 (en) 1999-09-24 2002-01-08 Applied Materials. Inc Method and apparatus for integrating a metal nitride film in a semiconductor device
US6335049B1 (en) 2000-01-03 2002-01-01 Micron Technology, Inc. Chemical vapor deposition methods of forming a high K dielectric layer and methods of forming a capacitor
US6287897B1 (en) 2000-02-29 2001-09-11 International Business Machines Corporation Gate dielectric with self forming diffusion barrier
EP1275139B1 (en) * 2000-04-17 2011-07-27 Mattson Technology Inc. Uv pretreatment process of ultra-thin oxynitride for formation of silicon nitride films
US6333557B1 (en) 2000-09-12 2001-12-25 International Business Machines Corporation Semiconductor chip structures with embedded thermal conductors
US6300203B1 (en) 2000-10-05 2001-10-09 Advanced Micro Devices, Inc. Electrolytic deposition of dielectric precursor materials for use in in-laid gate MOS transistors

Patent Citations (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4984180A (ja) * 1972-11-21 1974-08-13
JPS5984570A (ja) * 1982-11-08 1984-05-16 Nec Corp 半導体装置用キヤパシタの製造方法
JPS60153158A (ja) * 1984-01-23 1985-08-12 Oki Electric Ind Co Ltd キャパシタ誘電体膜の製造方法
JPS6135548A (ja) * 1984-07-27 1986-02-20 Hitachi Ltd 半導体装置の製造方法
JPS61133636A (ja) * 1984-12-03 1986-06-20 Fujitsu Ltd 半導体装置の製造方法
JPS62254434A (ja) * 1986-04-28 1987-11-06 Sharp Corp ＳｉＯ↓２／ＳｉＮ／ＳｉＯ↓２膜の成膜方法
JPH0714986A (ja) * 1993-06-22 1995-01-17 Toshiba Corp 半導体装置の製造方法及びその製造装置
JPH08213611A (ja) * 1995-02-07 1996-08-20 Sony Corp 半導体装置の製造方法及び半導体装置
US5880040A (en) * 1996-04-15 1999-03-09 Macronix International Co., Ltd. Gate dielectric based on oxynitride grown in N2 O and annealed in NO
JPH10189587A (ja) * 1996-11-26 1998-07-21 Texas Instr Inc <Ti> 複合誘電体層及び同形成方法
JP2000049349A (ja) * 1998-07-15 2000-02-18 Texas Instr Inc <Ti> 集積回路に電界効果デバイスを製造する方法
JP2000195856A (ja) * 1998-12-30 2000-07-14 Hyundai Electronics Ind Co Ltd 半導体素子のゲ―ト酸化膜形成方法
JP2000269483A (ja) * 1999-03-19 2000-09-29 Fujitsu Ltd 半導体装置の製造方法
JP2000294550A (ja) * 1999-04-05 2000-10-20 Tokyo Electron Ltd 半導体製造方法及び半導体製造装置
JP2001189390A (ja) * 1999-12-28 2001-07-10 Sony Corp 半導体不揮発性記憶装置の製造方法
WO2002023614A1 (fr) * 2000-09-18 2002-03-21 Tokyo Electron Limited Procede de formation d'un film d'isolant de grille, appareil pour la formation d'un film d'isolant de grille et outil combine

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006140374A (ja) * 2004-11-15 2006-06-01 Fujitsu Ltd 半導体装置の製造方法
JP2020077893A (ja) * 2015-08-26 2020-05-21 株式会社Ｓｃｒｅｅｎホールディングス 熱処理方法

Also Published As

Publication number Publication date
US6638876B2 (en) 2003-10-28
CN1459126A (zh) 2003-11-26
ATE489726T1 (de) 2010-12-15
DE60143541D1 (de) 2011-01-05
CN100442454C (zh) 2008-12-10
KR100848423B1 (ko) 2008-07-28
CN1638061A (zh) 2005-07-13
KR20030063341A (ko) 2003-07-28
EP1340247A4 (en) 2007-12-26
WO2003030242A1 (en) 2003-04-10
EP1340247A1 (en) 2003-09-03
US20020142624A1 (en) 2002-10-03
CN100342500C (zh) 2007-10-10
EP1340247B1 (en) 2010-11-24

Similar Documents

Publication Publication Date Title
JP2004523134A (ja) 誘電体膜の形成方法
Chang et al. Rapid thermal chemical vapor deposition of zirconium oxide for metal-oxide-semiconductor field effect transistor application
US6348420B1 (en) Situ dielectric stacks
JP5005170B2 (ja) 超高品質シリコン含有化合物層の形成方法
KR100512824B1 (ko) 반도체 장치의 제조 방법
Chang et al. Ultrathin zirconium oxide films as alternative gate dielectrics
US20070077777A1 (en) Method of forming a silicon oxynitride film with tensile stress
JPH01204435A (ja) 集積回路の製造方法
JP3914362B2 (ja) タンタル酸化膜を備えたキャパシタ製造方法
TW577934B (en) Method of preparing a silicon, oxygen and nitrogen containing film on a substrate comprising silicon
EP1540718A2 (en) Method of forming and/or modifying a dielectric film on a semiconductor surface
JP2004507071A (ja) 急速熱Ｎ２処理による、Ｓｉ（１００）上の超薄窒化物の成長
Yu et al. UV annealing of ultrathin tantalum oxide films
JP4224044B2 (ja) 半導体装置の製造方法
JP4032889B2 (ja) 絶縁膜の形成方法
KR19990088398A (ko) 예정된종의입자를고체속에위치시키는방법및생성된구조물
Caymax et al. Issues, achievements and challenges towards integration of high-k dielectrics
WO2004012237A2 (en) Methods of forming interfacial layers for high-k gates by ozone oxidation
LUJAN et al. ISSUES, ACHIEVEMENTS AND CHALLENGES TOWARDS INTEGRATION OF HIGH-K DIELECTRICS M. CAYMAX, S. DE GENDT, W. VANDERVORST, M. HEYNS H. BENDER, R. CARTER, T. CONARD, R. DEGRAEVE, G. GROESENEKEN, S. KUBICEK, G.
CHEN et al. ISSUES, ACHIEVEMENTS AND CHALLENGES TOWARDS
Alpizar Nucleation and growth of dielectric films on III-V semiconductors during atomic layer deposition
WO2004010465A2 (en) Thin dielectric formation by steam oxidation

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080918

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110915

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110920

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20111220

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20111228

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120220

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20121116

A045 Written measure of dismissal of application [lapsed due to lack of payment]

Free format text: JAPANESE INTERMEDIATE CODE: A045

Effective date: 20130322