CN101685766B - 增加热处理反应室利用率的方法 - Google Patents

增加热处理反应室利用率的方法 Download PDF

Info

Publication number
CN101685766B
CN101685766B CN2008102002769A CN200810200276A CN101685766B CN 101685766 B CN101685766 B CN 101685766B CN 2008102002769 A CN2008102002769 A CN 2008102002769A CN 200810200276 A CN200810200276 A CN 200810200276A CN 101685766 B CN101685766 B CN 101685766B
Authority
CN
China
Prior art keywords
heat treatment
reaction chamber
treatment reaction
gas
semiconductor substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN2008102002769A
Other languages
English (en)
Other versions
CN101685766A (zh
Inventor
桂远远
赵星
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN2008102002769A priority Critical patent/CN101685766B/zh
Publication of CN101685766A publication Critical patent/CN101685766A/zh
Application granted granted Critical
Publication of CN101685766B publication Critical patent/CN101685766B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Semiconductor Integrated Circuits (AREA)
  • Semiconductor Memories (AREA)

Abstract

本发明提出一种增加热处理反应室利用率的方法，包括：在充满第一气体的热处理反应室中放入晶圆；抽出第一气体后，在反应室中通入第二气体。本发明提高了热处理反应室的利用率，增加了产能。

Description

增加热处理反应室利用率的方法
技术领域
本发明涉及半导体设备领域，尤其涉及增加热处理反应室利用率的方法。
背景技术
快速热处理技术是将芯片加热到设定温度，进行预定时间热处理的方法。快速热处理设备可以在将温度快速升至工艺要求的温度之后，又能快速冷却，通常升(降)温速度为20～250℃/秒。过去几年间，快速热处理技术已逐渐成为先进半导体制造必不可少的一项工艺，用于氧化、退火、金属硅化物的形成和快速热化学沉积。
然而，现有半导体工艺在各热处理步骤中，由于各个热处理过程采用的气体不同，因此不能在同一热处理反应室中进行不同工艺的处理。
现有在随机存储器单元的电容器形成过程中采用热处理工艺具体步骤如下：如图1所示，提供半导体衬底21，所述半导体衬底21中形成有隔离沟槽22，隔离沟槽22之间的区域为有源区；有源区的半导体衬底21上依次形成的栅介质层23、栅极24、栅极24两侧的侧墙25以及栅极24两侧的半导体衬底21中的源极26a和漏极26b构成MOS晶体管；在整个半导体衬底21上形成覆盖MOS晶体管的第一层间介电层27，用于半导体器件的纵向隔离。
在第一层间介电层27和栅介质层23中对着MOS晶体管的源极26a或者漏极26b或者栅极24的位置形成通孔27a；在第一层间介电层27上形成导电层28，且导电层28填充满通孔27a；对导电层28进行平坦化至露出第一层间介电层27。
如图2所示，在第一层间介电层27上形成第二层间介电层29，在对着第一层间介电层27中的通孔27a位置形成第一开口，所述第一开口暴露出第一层间介电层27的通孔27a及通孔27a中填充的导电层28。在第一开口内侧形成半球形颗粒多晶硅层30b和多晶硅层30a，作为电容器的第一电极。所述多晶硅层30a通过通孔27a中填充的导电层28与MOS晶体管的源极26a相电连接。形成所述半球形颗粒多晶硅层30b的目的为增大电容器的第一电极与后续形成的介质层之间的接触面积，增大电容器的电容。
将带有各膜层及器件的半导体衬底21放入充满氨气的热处理反应室40内进行热处理工艺，用以增强半球形多晶硅层30b的电介质常数。
如图3所示，然后，将带有各膜层及器件的半导体衬底21从热处理反应室40内取出；用化学气相沉积法在第二层间介电层29和半球形颗粒多晶硅层30b上沉积绝缘介质层31，用于电容器电极间的隔离，所述绝缘介质层31的材料可以是氧化硅、氧化铝、氧化钽、氧化镐或氧化铪等。
将带有各膜层及器件的半导体衬底21放入充满氧气的热处理反应室41内进行热处理工艺，以修复绝缘介质层31材料的缺陷并使其更致密。
如图4所示，用化学气相沉积法或原子层沉积法在绝缘介质层31上沉积第二金属层32，作为电容器的第二电极。
现有形成电容器的过程中，对半球形颗粒多晶硅层进行氨气热处理增强其电介质常数与进行以氧气热处理修复绝缘介质层材料的缺陷并使其更致密，是在两个不同的热处理反应室中进行的，导致了热处理反应室的利用率降低，产能下降。
发明内容
本发明解决的问题是提供一种增加热处理反应室利用率的方法，防止热处理反应室的利用率降低，产能下降。
本发明提供一种增加热处理反应室利用率的方法，包括：将半导体衬底放入热处理反应室；向热处理反应室内通入第一气体，进行热处理工艺；将半导体衬底从热处理反应室内取出；在所述半导体衬底上沉积绝缘介质层；在充满第一气体的热处理反应室中放入虚拟片；抽出第一气体后，在反应室中通入第二气体；将具有绝缘介质层的半导体衬底放入热处理反应室，进行热处理工艺。
可选的，所述第一气体为氨气，第二气体为氧气。所述氧气的流量为1～50slm。
可选的，所述将第二气体完全充满热处理反应室的时间为大于等于10分钟。
与现有技术相比，本发明具有以下优点：在热处理反应室中在抽出第一气体后，再将反应室中完全充满第二气体。在同一热处理反应室中通入不同的气体以满足不同热处理工艺的要求，使热处理反应室的利用率提高，进而产能也得到提高。
附图说明
图1至图4是现有工艺形成电容器过程中进行热处理的示意图；
图5是本发明增加热处理反应室利用率的具体实施方式流程图；
图6至图9是本发明形成电容器过程中增加热处理反应室利用率的实施例示意图。
具体实施方式
本发明在同一热处理反应室中通入不同的气体以满足不同热处理工艺的要求，使热处理反应室的利用率提高，进而产能也得到提高。
下面结合附图对本发明的具体实施方式做详细的说明。
图5是本发明增加热处理反应室利用率的具体实施方式流程图。执行步骤S11，在充满第一气体的热处理反应室中放入晶圆。
所述第一气体为氨气。
所述晶圆为虚拟片。
执行步骤S12，抽出第一气体后，在反应室中通入第二气体。
所述第二气体为氧气，所述氧气的流量为1～50slm(标准升/分)。将第二气体完全充满热处理反应室的时间为大于等于10分钟。
图6至图9是本发明形成电容器过程中增加热处理反应室利用率的实施例示意图。如图6所示，提供半导体衬底100，所述半导体衬底100中形成有隔离沟槽102，隔离沟槽102之间的区域为有源区；有源区的半导体衬底100上依次形成的栅介质层103、栅极104、栅极104两侧的侧墙105以及栅极104两侧的半导体衬底100中的源极106a和漏极106b构成MOS晶体管；在整个半导体衬底100上形成覆盖MOS晶体管的第一层间介电层107，用于半导体器件的纵向隔离，所述第一层间介电层107可以为氧化硅、氮化硅、氮氧化硅或加氟的硅酸盐玻璃层(FSG)等。
在第一层间介电层107和栅介质层103中对着MOS晶体管的源极106a或者漏极106b或者栅极104的位置形成通孔107a；在第一层间介电层107上形成导电层108，且导电层108填充满通孔27a，所述本发明的一个实施方式，所述导电层208为金属钨；对导电层108进行平坦化至露出第一层间介电层107。
如图7所示，在第一层间介电层107上形成第二层间介电层109，在对着第一层间介电层107中的通孔107a位置形成第一开口，所述第一开口暴露出第一层间介电层27的通孔27a及通孔27a中填充的导电层28，所述第二层间介电层109可以为氧化硅、氮化硅、氮氧化硅或加氟的硅酸盐玻璃层(FSG)等。
在第一开口内侧形成半球形颗粒多晶硅层130b和多晶硅层130a，作为电容器的第一电极。所述多晶硅层130a通过通孔107a中填充的导电层108与MOS晶体管的源极106a相电连接。形成所述半球形颗粒多晶硅层100b的目的为增大电容器的第一电极与后续形成的介质层之间的接触面积，增大电容器的电容。
将带有各膜层及器件的半导体衬底10放入热处理反应室200内，并向热处理反应室200内通入流量为1～50slm的氨气，进行热处理工艺，用以增强半球形多晶硅层130b的电介质常数。
本实施例中，热处理反应室200内的温度为650℃～750℃，热处理时间为50秒～70秒。作为一个优选实施例，热处理采用的温度为700℃，时间为60秒。
如图8所示，然后，将带有各膜层及器件的半导体衬底100从热处理反应室200内取出；用化学气相沉积法在第二层间介电层109和半球形颗粒多晶硅层130b上沉积绝缘介质层131，用于电容器电极间的隔离，所述绝缘介质层131的材料可以是氧化硅、氧化铝、氧化钽、氧化镐或氧化铪等。
在沉积绝缘介质层131的时候，在热处理反应室200中放入晶圆，所述晶圆为虚拟片；然后，将氨气全部从热处理反应室200中抽出至热处理反应室200处于真空环境中；接着，再向热处理反应室200中通入氧气，其中通入氧气的流量为1～50slm。
本实施例中，将氧气完全充满热处理反应室200，将氨气完全抽出所需的时间为大于等于10分钟。
接着，将带有各膜层及器件的半导体衬底100放入充满氧气的热处理反应室200内进行热处理工艺，以修复绝缘介质层131材料的缺陷并使其更致密。
本实施例中，在同一热处理反应室200中分别通入不同的气体以满足不同热处理工艺的要求，使热处理反应室200的利用率提高，进而产能也得到提高。
如图9所示，用化学气相沉积法或原子层沉积法在绝缘介质层131上沉积第二金属层132，作为电容器的第二电极。
虽然本发明已以较佳实施例披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (4)

1.一种增加热处理反应室利用率的方法，其特征在于，包括：
将半导体衬底放入热处理反应室；
向热处理反应室内通入第一气体，进行热处理工艺；
将半导体衬底从热处理反应室内取出；
在所述半导体衬底上沉积绝缘介质层；
在充满第一气体的热处理反应室中放入虚拟片；
抽出第一气体后，在反应室中通入第二气体；
将具有绝缘介质层的半导体衬底放入热处理反应室，进行热处理工艺。
2.根据权利要求1所述增加热处理反应室利用率的方法，其特征在于，所述第一气体为氨气，第二气体为氧气。
3.根据权利要求2所述增加热处理反应室利用率的方法，其特征在于，所述氧气的流量为1～50slm。
4.根据权利要求1所述增加热处理反应室利用率的方法，其特征在于，所述将第二气体完全充满热处理反应室的时间为大于等于10分钟。
CN2008102002769A 2008-09-23 2008-09-23 增加热处理反应室利用率的方法 Expired - Fee Related CN101685766B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN2008102002769A CN101685766B (zh) 2008-09-23 2008-09-23 增加热处理反应室利用率的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2008102002769A CN101685766B (zh) 2008-09-23 2008-09-23 增加热处理反应室利用率的方法

Publications (2)

Publication Number Publication Date
CN101685766A CN101685766A (zh) 2010-03-31
CN101685766B true CN101685766B (zh) 2011-09-07

Family

ID=42048845

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2008102002769A Expired - Fee Related CN101685766B (zh) 2008-09-23 2008-09-23 增加热处理反应室利用率的方法

Country Status (1)

Country Link
CN (1) CN101685766B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102800563B (zh) * 2011-05-26 2014-11-05 中芯国际集成电路制造(上海)有限公司 晶片投片方法与晶片投片装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1638061A (zh) * 2000-09-19 2005-07-13 马特森技术公司 形成介电薄膜的方法
CN101208782A (zh) * 2005-06-27 2008-06-25 应用材料股份有限公司 用于等离子氮化栅极介电层的氮化后二阶段退火的方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1638061A (zh) * 2000-09-19 2005-07-13 马特森技术公司 形成介电薄膜的方法
CN101208782A (zh) * 2005-06-27 2008-06-25 应用材料股份有限公司 用于等离子氮化栅极介电层的氮化后二阶段退火的方法

Also Published As

Publication number Publication date
CN101685766A (zh) 2010-03-31

Similar Documents

Publication Publication Date Title
TW457555B (en) Surface passivation using silicon oxynitride
CN1777976B (zh) 形成通过加入硅来调整功函数的金属栅极结构的方法
US5994240A (en) Method for cleaning semiconductor wafers
US20090039475A1 (en) Apparatus and Method for Manufacturing Semiconductor
JP2005175476A (ja) 多結晶シリコン薄膜の製造方法およびそれを利用したトランジスタの製造方法
US20040104442A1 (en) Drain/source extension structure of a field effect transistor including doped high-k sidewall spacers
CN101043037B (zh) 半导体器件及其制造方法
US8883650B2 (en) Method of removing oxides
CN100481348C (zh) 盐化物处理过程以及制造半导体器件的方法
JP2007299899A (ja) 半導体装置およびその製造方法
CN101685766B (zh) 增加热处理反应室利用率的方法
US7972928B2 (en) Insulated gate-type semiconductor device and manufacturing method thereof
Lu et al. Study of high-tech process furnace using inherently safer design strategies (III) advanced thin film process and reduction of power consumption
JP3255427B2 (ja) 半導体デバイスの製造方法及び金属ケイカ物層を自己整合的に形成する方法
TWI716441B (zh) 用於製造對於半導體應用的水平環繞式閘極裝置的奈米線的方法
CN101197281A (zh) 半导体器件中硅化物接触的制造方法
CN1139992C (zh) 具有硅化物层的半导体器件及其制造方法
KR20110044489A (ko) 유전층을 포함하는 반도체 구조물, 이를 이용하는 커패시터 및 반도체 구조물의 형성 방법
TW469517B (en) Formation method of tungsten silicide film and manufacturing method of metal-insulating film-semiconductor type transistor
JPH09129889A (ja) 半導体装置の製造方法
US6624093B1 (en) Method of producing high dielectric insulator for integrated circuit
CN106558488B (zh) 半导体装置及其形成方法
US10707214B2 (en) Fabricating method of cobalt silicide layer coupled to contact plug
CN102569180A (zh) 功率mos接触孔的制造方法
JPH0845867A (ja) 半導体装置の製造方法および表示装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20110907

Termination date: 20180923