CN113299548A - 栅极电介质层制备方法 - Google Patents

栅极电介质层制备方法 Download PDF

Info

Publication number
CN113299548A
CN113299548A CN202110438906.1A CN202110438906A CN113299548A CN 113299548 A CN113299548 A CN 113299548A CN 202110438906 A CN202110438906 A CN 202110438906A CN 113299548 A CN113299548 A CN 113299548A
Authority
CN
China
Prior art keywords
layer
annealing
cap layer
depositing
seconds
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110438906.1A
Other languages
English (en)
Inventor
姜兰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huali Integrated Circuit Manufacturing Co Ltd
Original Assignee
Shanghai Huali Integrated Circuit Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huali Integrated Circuit Manufacturing Co Ltd filed Critical Shanghai Huali Integrated Circuit Manufacturing Co Ltd
Priority to CN202110438906.1A priority Critical patent/CN113299548A/zh
Publication of CN113299548A publication Critical patent/CN113299548A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28229—Making the insulator by deposition of a layer, e.g. metal, metal compound or poysilicon, followed by transformation thereof into an insulating layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

本发明公开了一种栅极电介质层制备方法，包括：S1，提供一硅衬底，在硅衬底表面形成界面层；S2，沉积一层高介电常数介质层；S3，进行后沉积退火；S4，沉积一层TiN保护层；S5，沉积一层非晶硅盖帽层；S6，采用等离子氧化法对盖帽层表面进行处理；S7，进行后盖帽层退火；S8，去除盖帽层。本发明可以避免非晶硅发生团聚，以及在多晶硅去除工艺中导致盖帽层残留，同时缩短制备时间。

Description

栅极电介质层制备方法
技术领域
本发明涉及一种半导体集成电路的制造方法，特别是涉及一种栅极电介质层制备方法。
背景技术
半导体集成电路器件尺寸按摩尔定律要求不断缩小，栅极介质的厚度不断减薄，但栅极的漏电流也随之增大。为解决栅极漏电问题，目前主要采用一种高介电常数材料取代传统的SiO2/SiON。目前，高介电常数介质层面对的挑战是维持器件的高驱动电流以及器件可靠性。
从器件可靠性角度出发，在栅极结构中引入非晶硅盖帽层，非晶硅盖帽层可以作为吸氧层，减小高介电常数介质层材质缺陷，但经过后盖帽层沉积退火后，非晶硅发生团聚，在随后的多晶硅去除工艺中，由于非晶硅团聚问题，导致去除时存在残留；
现有技术中，采用Q-time管控方式解决该问题，即非晶硅盖帽层形成后至少6h之后才能进行后盖帽层退火，时间成本较高。
发明内容
本发明所要解决的技术问题是，提供一种栅极电介质层制备方法，避免非晶硅发生团聚，以及在多晶硅去除工艺中导致盖帽层残留，同时缩短制备时间。
本发明提供的栅极电介质层制备方法，包括：
S1，提供一硅衬底，在硅衬底表面形成界面层；
S2，沉积一层高介电常数介质层；
S3，进行后沉积退火；
S4，沉积一层TiN保护层；
S5，沉积一层非晶硅盖帽层；
S6，采用等离子氧化法对盖帽层表面进行处理；
S7，进行后盖帽层退火；
S8，去除盖帽层。
可选地，在所述步骤S1中，采用湿法臭氧携带方式或原子氧热氧化的方式形成所述界面层，界面层厚度为6至10埃。
可选地，在所述步骤S2中，采用原子层沉积法沉积所述高介电常数介质层，所述高介电常数介质层材质为HfO2，所述高介电常数介质层厚度为10至30埃。
可选地，在所述步骤S3中，所述后沉积退火的方式可以是匀温退火、尖峰退火、激光退火中的任一种方式。退火温度为700至1200摄氏度。
可选地，在所述步骤S4中，采用原子层沉积法或物理气相沉积法形成所述TiN保护层，所述TiN保护层厚度为10至30埃。
可选地，在所述步骤S5中，采用炉管工艺形成所述非晶硅盖帽层，形成温度为300至450摄氏度,所述非晶硅盖帽层厚度为30至80埃。
可选地，在所述步骤S6中，所述等离子氧化法的作业模式为持续模式或脉冲模式。等离子氧化法的处理时间范围为30秒至10分钟，气体流量范围为100至500毫升每分钟，气体压力范围为5至40托，高频电场的射频功率范围为100至1800瓦，所述气体为纯氧气或含氧的混合气体。
可选地，在所述步骤S7中，所述后盖帽层退火可以是匀温退火、尖峰退火、激光退火中的任一种方式。所述后盖帽层退火的退火温度为700至1200摄氏度。
可选地，在所述步骤S8中，采用湿法氢氟酸以及氨水去除所述盖帽层，氢氟酸作业时间范围为100秒至500秒，氨水作业时间范围为100秒至500秒。
与现有技术相比，从器件可靠性角度出发，本发明引入非晶硅盖帽层，为避免非晶硅盖帽层发生团聚转变成多晶硅，产生缺陷，对非晶硅盖帽层表面进行处理，随后进行后盖帽层退火以及盖帽层去除。本发明能有效控制栅极介面层等效电性厚度，以及很好修复层高介电常数层缺陷，提升器件可靠性以及器件性能，从而提升良率，同时缩短制备时间。
附图说明
图1为本发明栅极电介质层制备方法示意图。
图2为具体实施方案步骤S1的示意图。
图3为具体实施方案步骤S2的示意图。
图4为具体实施方案步骤S4的示意图。
图5为具体实施方案步骤S5的示意图。
图6为具体实施方案步骤S6的示意图。
图7为具体实施方案步骤S7的示意图。
图8为具体实施方案步骤S8的示意图。
附图标记说明
1、硅衬底 2、超薄界面层 3、高介电常数介质层
4、TiN保护层 5、非晶硅盖帽层 6、氧化层
7、TiSiN层
具体实施方式
图1为本发明栅极电介质层制备方法示意图，具体实施方式如下：
本实施例的的栅极电介质层制备方法，包括：
步骤S1，如图2，提供一硅衬底，在硅衬底1表面形成超薄界面层2，超薄界面层2为SiO2；采用湿法臭氧携带方式或原子氧热氧化的方式形成所述界面层，界面层厚度为6至10埃，本实施例中界面层厚度为8埃。
步骤S2，如图3，沉积一层高介电常数介质层3；采用原子层沉积法沉积高介电常数介质层3，高介电常数介质层3材质为HfO2，高介电常数介质层3厚度为10至30埃，本实施例中厚度为20埃。
步骤S3，进行后沉积退火；后沉积退火的方式不限于匀温退火、尖峰退火、激光退火，可以是其中的一种，也可以采用其他退火方式，退火温度为700至1200摄氏度，所通气体不限于氧气、氮气、氦气,采用的加热方式不限于单面加热、背面加热以及双面加热；本实施例中退火方式为尖峰退火，退火温度900摄氏度,所通气体为氦气,采用的加热方式为单面加热；
步骤S4，如图4，沉积一层TiN保护层4；采用原子层沉积法或物理气相沉积法形成所述TiN保护层4，所述TiN保护层4厚度为10至30埃，本实施例中厚度为17埃。
步骤S5，如图5沉积一层非晶硅盖帽层5；采用炉管工艺形成所述非晶硅盖帽层5，形成温度为300至450摄氏度,本实施例形成温度为390摄氏度，所述非晶硅盖帽层5厚度为30至80埃，本实施例厚度为50埃。
步骤S6，如图6采用等离子氧化法对盖帽层表面进行处理；等离子氧化法的作业模式为持续模式或脉冲模式。等离子氧化法的处理时间范围为30秒至10分钟，气体流量范围为100至500毫升每分钟，气体压力范围为5至40托，高频电场的射频功率范围为100至1800瓦，所述气体为纯氧气或含氧的混合气体。使其表面形成一层8至20埃的氧化层6，
本实施例中等离子氧化温度为室温，处理时间为150秒，压力为15托，等离子氧化作业模式为脉冲模式，射频功率为1500瓦，所用气体为纯氧气；
步骤S7，如图7，进行后盖帽层退火；后盖帽层退火可以是匀温退火、尖峰退火、激光退火中的任一种方式。所述后盖帽层退火的退火温度为700至1200摄氏度。所通气体不限于氮气、氦气,采用的加热方式不限于单面加热、背面加热以及双面加热；对非晶硅盖帽层5进行后盖帽层退火，非晶硅会与其下的TiN保护层4形成TiSiN层7。本实施例后盖帽层退火为尖峰退火，退火温度为920摄氏度,所通气体为氮气,采用的加热方式为双面加热；
步骤S8，如图8，去除盖帽层。采用湿法氢氟酸以及氨水去除所述盖帽层，氢氟酸作业时间范围为100秒至500秒，氨水作业时间范围为100秒至500秒。本实施例氢氟酸作业时间为150秒，氨水作业时间为120秒。
以上通过具体实施方式和实施例对本发明进行了详细的说明，但这些并非构成对本发明的限制。在不脱离本发明原理的情况下，本领域的技术人员还可做出许多变形和改进，这些也应视为本发明的保护范围。

Claims (12)

1.栅极电介质层制备方法，其特征在于，包括：
S1，提供一硅衬底，在硅衬底表面形成界面层；
S2，沉积一层高介电常数介质层；
S3，进行后沉积退火；
S4，沉积一层TiN保护层；
S5，沉积一层非晶硅盖帽层；
S6，采用等离子氧化法对盖帽层表面进行处理；
S7，进行后盖帽层退火；
S8，去除盖帽层。
2.如权利要求1所述的栅极电介质层制备方法，其特征在于：
在所述步骤S1中，采用湿法臭氧携带方式或原子氧热氧化的方式形成所述界面层，界面层厚度为6至10埃。
3.如权利要求1所述的栅极电介质层制备方法，其特征在于：
在所述步骤S2中，采用原子层沉积法沉积所述高介电常数介质层，所述高介电常数介质层材质为HfO2，所述高介电常数介质层厚度为10至30埃。
4.如权利要求1所述的栅极电介质层制备方法，其特征在于：
在所述步骤S3中，所述后沉积退火的方式可以是匀温退火、尖峰退火、激光退火中的任一种方式。
5.如权利要求4所述的栅极电介质层制备方法，其特征在于：
在所述步骤S3中，所述后沉积退火的退火温度为700至1200摄氏度。
6.如权利要求1所述的栅极电介质层制备方法，其特征在于：
在所述步骤S4中，采用原子层沉积法或物理气相沉积法形成所述TiN保护层，所述TiN保护层厚度为10至30埃。
7.如权利要求1所述的栅极电介质层制备方法，其特征在于：
在所述步骤S5中，采用炉管工艺形成所述非晶硅盖帽层，形成温度为300至450摄氏度,所述非晶硅盖帽层厚度为30至80埃。
8.如权利要求1所述的栅极电介质层制备方法，其特征在于：
在所述步骤S6中，所述等离子氧化法的作业模式为持续模式或脉冲模式。
9.如权利要求1所述的栅极电介质层制备方法，其特征在于：
在所述步骤S6中，所述等离子氧化法的处理时间范围为30秒至10分钟，气体流量范围为100至500毫升每分钟，气体压力范围为5至40托，高频电场的射频功率范围为100至1800瓦，所述气体为纯氧气或含氧的混合气体。
10.如权利要求1所述的栅极电介质层制备方法，其特征在于：
在所述步骤S7中，所述后盖帽层退火可以是匀温退火、尖峰退火、激光退火中的任一种方式。
11.如权利要求10所述的栅极电介质层制备方法，其特征在于：
在所述步骤S7中，所述后盖帽层退火的退火温度为700至1200摄氏度。
12.如权利要求10所述的栅极电介质层制备方法，其特征在于：
在所述步骤S8中，采用湿法氢氟酸以及氨水去除所述盖帽层，氢氟酸作业时间范围为100秒至500秒，氨水作业时间范围为100秒至500秒。
CN202110438906.1A 2021-04-23 2021-04-23 栅极电介质层制备方法 Pending CN113299548A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110438906.1A CN113299548A (zh) 2021-04-23 2021-04-23 栅极电介质层制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110438906.1A CN113299548A (zh) 2021-04-23 2021-04-23 栅极电介质层制备方法

Publications (1)

Publication Number Publication Date
CN113299548A true CN113299548A (zh) 2021-08-24

Family

ID=77320122

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110438906.1A Pending CN113299548A (zh) 2021-04-23 2021-04-23 栅极电介质层制备方法

Country Status (1)

Country Link
CN (1) CN113299548A (zh)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002289518A (ja) * 2001-03-23 2002-10-04 Sharp Corp 半導体装置の製造方法
JP2003158135A (ja) * 2001-11-26 2003-05-30 Matsushita Electric Ind Co Ltd 薄膜トランジスタの製造方法およびそれを備える表示装置の製造方法
JP2006005370A (ja) * 2005-07-19 2006-01-05 Toshiba Corp 半導体装置の製造方法
CN103094077A (zh) * 2011-10-28 2013-05-08 东京毅力科创株式会社 硅氧化物膜的成膜方法
US20160071959A1 (en) * 2014-09-04 2016-03-10 Sunedison Semiconductor Limited (Uen201334164H) Method of manufacturing high resistivity silicon-on-insulator substrate
TW202044331A (zh) * 2018-12-04 2020-12-01 美商應用材料股份有限公司 減少半導體結構中有效氧化物厚度的方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002289518A (ja) * 2001-03-23 2002-10-04 Sharp Corp 半導体装置の製造方法
JP2003158135A (ja) * 2001-11-26 2003-05-30 Matsushita Electric Ind Co Ltd 薄膜トランジスタの製造方法およびそれを備える表示装置の製造方法
JP2006005370A (ja) * 2005-07-19 2006-01-05 Toshiba Corp 半導体装置の製造方法
CN103094077A (zh) * 2011-10-28 2013-05-08 东京毅力科创株式会社 硅氧化物膜的成膜方法
US20160071959A1 (en) * 2014-09-04 2016-03-10 Sunedison Semiconductor Limited (Uen201334164H) Method of manufacturing high resistivity silicon-on-insulator substrate
TW202044331A (zh) * 2018-12-04 2020-12-01 美商應用材料股份有限公司 減少半導體結構中有效氧化物厚度的方法

Similar Documents

Publication Publication Date Title
KR100993124B1 (ko) 플라즈마 질화된 게이트 유전체의 두 단계 포스트 질화어닐링을 위한 개선된 제조 방법
US7446052B2 (en) Method for forming insulation film
US8021987B2 (en) Method of modifying insulating film
JP4334225B2 (ja) 電子デバイス材料の製造方法
US7964514B2 (en) Multiple nitrogen plasma treatments for thin SiON dielectrics
US20070169696A1 (en) Two-step post nitridation annealing for lower eot plasma nitrided gate dielectrics
JP2002261097A (ja) 誘電体膜およびその形成方法、半導体装置、不揮発性半導体メモリ装置、および半導体装置の製造方法
WO2012018975A2 (en) Mos transistors including sion gate dielectric with enhanced nitrogen concentration at its sidewalls
JP2007027777A (ja) 電子デバイス材料の製造方法
EP1597752A2 (en) Tailoring nitrogen profile in silicon oxynitride using rapid thermal annealing with ammonia under ultra-low pressure
JP2008277844A (ja) 絶縁膜の形成方法
TWI261879B (en) Method of producing insulator thin film, insulator thin film, method of manufacturing semiconductor device, and semiconductor device
JP2002231717A (ja) 酸化剤としてＮ２Ｏを用いた超薄膜ＳｉＯ２
JP4742867B2 (ja) Ｍｉｓ型電界効果トランジスタを備える半導体装置
JP2004193409A (ja) 絶縁膜の形成方法
JP2001168029A (ja) 半導体膜形成方法及び薄膜半導体装置の製造方法
CN113299548A (zh) 栅极电介质层制备方法
CN114121609A (zh) 解决FinFET工艺中无定型硅团聚的方法
JP4106513B2 (ja) 半導体素子のキャパシタ製造方法
JP4454883B2 (ja) 半導体装置の製造方法
KR100359783B1 (ko) 반도체 소자의 캐패시터 제조방법
JP2005235792A (ja) 基板処理方法
JP2003100742A (ja) 半導体デバイスの製造方法
KR20020001145A (ko) 반도체 소자의 트랜지스터 제조 방법
WO2007124197A2 (en) Method for forming silicon oxynitride materials

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination