JP2004507071A - 急速熱Ｎ２処理による、Ｓｉ（１００）上の超薄窒化物の成長 - Google Patents

急速熱Ｎ２処理による、Ｓｉ（１００）上の超薄窒化物の成長 Download PDF

Info

Publication number
JP2004507071A
JP2004507071A JP2001546248A JP2001546248A JP2004507071A JP 2004507071 A JP2004507071 A JP 2004507071A JP 2001546248 A JP2001546248 A JP 2001546248A JP 2001546248 A JP2001546248 A JP 2001546248A JP 2004507071 A JP2004507071 A JP 2004507071A
Authority
JP
Japan
Prior art keywords
wafer
oxygen
containing gas
thin film
nitrogen
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2001546248A
Other languages
English (en)
Inventor
チョンホン　ルー
シン　ピン　テイ
Original Assignee
マットソン　サーマル　プロダクツ　インコーポレイテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by マットソン　サーマル　プロダクツ　インコーポレイテッド filed Critical マットソン　サーマル　プロダクツ　インコーポレイテッド
Publication of JP2004507071A publication Critical patent/JP2004507071A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28202—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation in a nitrogen-containing ambient, e.g. nitride deposition, growth, oxynitridation, NH3 nitridation, N2O oxidation, thermal nitridation, RTN, plasma nitridation, RPN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/3143—Inorganic layers composed of alternated layers or of mixtures of nitrides and oxides or of oxinitrides, e.g. formation of oxinitride by oxidation of nitride layers
    • H01L21/3144—Inorganic layers composed of alternated layers or of mixtures of nitrides and oxides or of oxinitrides, e.g. formation of oxinitride by oxidation of nitride layers on silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/318—Inorganic layers composed of nitrides
    • H01L21/3185—Inorganic layers composed of nitrides of siliconnitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/511—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures
    • H01L29/513—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures the variation being perpendicular to the channel plane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/518—Insulating materials associated therewith the insulating material containing nitrogen, e.g. nitride, oxynitride, nitrogen-doped material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H01L21/0214—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being a silicon oxynitride, e.g. SiON or SiON:H
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02255—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02321—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer
    • H01L21/02323—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer introduction of oxygen
    • H01L21/02326—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer introduction of oxygen into a nitride layer, e.g. changing SiN to SiON
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02345—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to radiation, e.g. visible light
    • H01L21/02348—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to radiation, e.g. visible light treatment by exposure to UV light

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Formation Of Insulating Films (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

急速熱処理（ＲＴＰ）システム（１６０）中において、窒素含有ガス中でシリコン含有ウエハ（１１０）を、そのウエハ表面上の酸化物薄膜が少なくとも部分的に分解し、かつ窒化物薄膜または酸窒化物薄膜が成長する温度および時間まで加熱する。

Description

【０００１】
（関連出願への相互参照）
本出願は、Ｕ．Ｓ．Ｃ．１１９（ｅ）に拠り、１９９９年１２月２１日出願の米国仮出願第６０／１７１３３２号、および２０００年５月１５日出願の米国仮出願第６０／２０４２５５号を基に、優先権を主張する。上記の出願は、組み込まれた資料を含むそれらの全文を、参照により本明細書に組み込んでいる。
【０００２】
（発明の分野）
本発明は、ＲＴＰ室内のプロセスガスが半導体材料と反応して薄膜を生成させる処理において、急速熱処理（ＲＴＰ）により、半導体ウエハ表面上に薄膜を生成させる分野にある。
【０００３】
（発明の背景）
ゲート誘電体薄膜は、深サブミクロン集積回路を可能にする点で最も重要な材料の１つである。酸素雰囲気中で半導体が加熱され、ウエハ表面上のシリコンを消費することにより酸化物が「成長する」、従来の熱酸化シリコンは、現在まで極めて良好に働いてきている。しかし、その膜厚が絶え間なくスケールダウンしており、代替的なゲート誘電体を使用して、Ｅ．Ｇａｒｆｕｎｋｅｌ、Ｅ．ＧｕｓｅｖおよびＡ．Ｖｕｌ編集による″Ｆｕｎｄａｍｅｎｔａｌ　Ａｓｐｅｃｔｓ　ｏｆ　Ｕｌｔｒａｔｈｉｎ　ｄｉｅｌｅｃｔｒｉｃｓ　ｏｎ　Ｓｉ−ｂａｓｅｄ　Ｄｅｖｉｃｅｓ″（Ｋｌｕｗｅｒ　Ａｃａｄｅｍｉｃ、Ｂｏｓｔｏｎ、１９９８）中のＬ．Ｃ．Ｆｅｌｄｍａｎ、Ｅ．Ｐ．ＧｕｓｅｖおよびＥ．Ｇａｒｆｕｎｋｅｌ、″Ｕｌｔｒａｔｈｉｎ　ｄｉｅｌｅｃｔｒｉｃｓ　ｉｎ　ｓｉｌｉｃｏｎ　ｍｉｃｒｏｅｌｅｃｔｒｏｎｉｃｓ−ａｎ　ｏｖｅｒｖｉｅｗ″によって言及されているような、電子トンネリング、およびホウ素拡散などの問題に対処しなければならない恐れがある。
【０００４】
窒化シリコンは、ゲート誘電体の将来世代においてＳｉＯ２を置き換える最も魅力的な候補である。
【０００５】
ＳｉＮｘ、ＳｉｘＮｙ、またはＳｉｚＯｘＮｙ誘電体を生成させる最も一般的な接近手段は、種々の形の付着方法によってである（例えば、″Ｕｌｔｒａｔｈｉｎ　ＳｉＯ２　ａｎｄ　Ｈｉｇｈ−Ｋ　Ｍａｔｅｒｉａｌｓ　ｆｏｒ　ＵＬＳＩ　Ｇａｔｅ　Ｄｉｅｌｅｃｒｉｃｓ″、Ｍａｔ．Ｒｅｓ．Ｓｏｃ．Ｓｙｍｐ．Ｐｒｏｃ．Ｖｏｌ．５６７（ＭＲＳ、Ｗａｒｒｅｎｄａｌｅ、１９９９）を参照されたい）。このような付着方法では、誘電体薄膜の材料は半導体表面のプロセスガス中に持ち込まれる。プロセスガスは表面上で、または表面付近で反応して、薄膜を形成する。高温であるためにプロセスガスが反応する場合、このプロセスを化学気相蒸着（ＣＶＤ）と呼ぶ。プロセスガスを通して電流を流すなどの非熱的手段でエネルギーを加えて、プラズマを形成する場合があり、このようなプロセスをプラズマ励起ＣＶＤ（ＰＥＣＶＤ）と呼ぶ。このような付着方法で生成される膜と、いわゆる成長方法で生成される膜との間では、相互作用領域が異なっており、窒化シリコン、または混合された酸素および窒素含有酸化物（酸窒化物）の付着された膜は、成長した酸化物膜よりも優れた特性を示していない。
【０００６】
焼結Ｓｉ３Ｎ４を生成させる際、炉内において比較的高温（＞１２００℃）でシリコンをＮ２と直接反応させることは、Ｓ．Ｍ．Ｈｕ，Ｊ．Ｅｌｅｃｔｒｏｃｈｅｍ．Ｓｏｃ．１１３，６９３（１９６６）、Ａ．Ａｔｋｉｎｓｏｎ，ａ．Ｊ．Ｍｏｕｌｓｏｎ，ａｎｄ　Ｅ．Ｗ．Ｒｏｂｅｒｔｓ，Ｊ．Ａｍ．Ｃｅｒａｍ．Ｓｏｃ．５９，２８５（１９７６）、およびＴ．Ｉｔｏ，Ｓ．Ｈｉｊｉｙａ，Ｔ．Ｎｏｚａｋｉ，Ｈ．Ａｒａｋａｗａ，Ｍ．Ｓｈｉｎｏｄａ，ａｎｄ　Ｙ．Ｆｕｋｕｋａｗａ，Ｊ．Ｅｌｅｃｔｒｏｃｈｅｍ．Ｓｏｃ．１２５，４４３（１９７８）によって示されている。しかし、高温が必要と考えられたので、窒化シリコン単独のＲＴＰ生成は見過ごされてきている。
【０００７】
シリコンの直接的な窒化物化に続く、酸化の試みは、Ｃ．Ａ．Ｐａｚ、ｄｅ　Ａｒａｕｊｏ、Ｙ．Ｐ．Ｈｕａｎｇ、Ｒ．ＧａｌｌｅｇｏｓによりＪ．Ｅｌｅｃｔｒｏｃｈｅｍ．Ｓｏｃ．１３６，２０３５（１９８９）において研究されて、窒化物の表面で酸化物の成長が妨げられることを示している。
【０００８】
Ｍ．Ｌ．Ｇｒｅｅｎ、Ｔ．Ｓｏｒｓｃｈ、Ｌ．Ｃ．Ｆｅｌｄｍａｎ、Ｗ．Ｌ．Ｌｅｎｎａｒｄ、Ｅ．Ｐ．Ｇｕｓｅｖ、Ｅ．Ｇａｒｆｕｎｋｅｌ、Ｈ．Ｃ．Ｌｕ、およびＴ．Ｇｕｓｔａｆｓｓｏｎは、Ａｐｐｌ．Ｐｈｙｓ．Ｌｅｔｔ．７１，２９７８（１９９７）、および米国特許５８６１６５１号および５９０４５２３号において、温度１０５０℃未満で酸化物膜中に窒素を取り入れることができることを示している。水蒸気および酸素含量が不詳のプロセスガス雰囲気を使用し、また膜の品質については測定しなかった。膜中への窒素取入れは、プロセスガスの触媒活性のためとされていた。
【０００９】
本出願の譲受人に譲渡された、１９９８年１２月１５日出願の米国特許出願０９／２１２４９５号では、温度１０５０℃未満で薄膜中に窒素を取り入れることができることを示している。その膜の電気特性を提示していた。
【００１０】
従来の技術では、現代の半導体処理における熱予算で要求される温度では、シリコンウエハまたはシリコンゲルマニウムウエハの表面上に直接成長させることができる、窒化シリコンまたは酸窒化シリコンの電気的に優れた膜の例を、全く示していない。
【００１１】
上記に明らかにした参考文献、付録および参考書類を含む出願書および特許を、ここに、参照により本明細書に組み込む。
【００１２】
（関連特許および出願）
ＲＴＰの原理に基づく反応器はしばしば、ウエハ処理プロセス中、反応室の一端の全断面を開放させている。ウエハよりも著しく大きい寸法を有し、ウエハよりもおそらく厚い、種々のウエハ保持器、防御リング、およびガス分布板をも同室内に導入しなければならず、また、例えば、プロセスを変更し、または異なったウエハサイズを用いる場合、容易に、かつ迅速に変更しなければならないので、この構造が確立されている。反応室寸法は、これらの付属部品を念頭に置いて設計されている。米国特許５５８０８３０号は、ガス流を調節し、反応室内の不純物を制御するため、ガス流量、およびドアの隙間の利用が重要であることを教示している。
【００１３】
極めて広いスペクトル応答の高温計を用いるウエハ温度の測定が重要であることが、米国特許５６２８５６４号において教示される。
【００１４】
従来のＲＴＰシステムで加熱されるウエハは典型的には、複数の石英ピン上に載せ、それが、システムの反射材壁に対してウエハを、正確に平行に保持している。従来技術のシステムではウエハを、計装化されたサセプタ、典型的には均斉なシリコンウエハ、上に載せている。米国特許５８６１６０９号は、ウエハと分離させたサセプタプレートの重要性を教示している。
【００１５】
少量の反応ガスを使用して酸化物または半導体のエッチングを制御する基板のＲＴＰによる方法が、米国特許６１００１４９号に開示されている。シリコンの蒸着を制御する基板のＲＴＰによる方法が、米国特許６０７７７５１号に開示されている。
【００１６】
ＲＴＰシステムにおいてウエハを回転させる方法が、米国５９６５０４７号および米国６００５２２６号に開示されている。
【００１７】
１９９８年１２月１５日出願の米国特許出願０９／２１２４９５号は、温度１０５０℃未満で薄膜中に窒素を取り入れることができることを示している。
【００１８】
上記に明らかにした特許出願は、本出願の譲受人に譲渡され、ここに参照により本明細書に組み込んでいる。
【００１９】
（発明の目的）
本発明の目的は、直接急速熱窒化物化処理によって、シリコンまたはシリコンゲルマニウムウエハ上に、純粋な窒化シリコン超薄膜を成長させることである。
【００２０】
本発明の目的は、直接急速熱窒化物化処理によって、シリコンまたはシリコンゲルマニウムウエハ上に、純粋な酸窒化シリコン超薄膜を成長させることである。
【００２１】
本発明の目的は、直接急速熱窒化物化処理によって、シリコンまたはシリコンゲルマニウムウエハ上に、純粋な窒化シリコンおよび酸化シリコン二層および多層超薄膜を成長させることである。
【００２２】
（発明の概要）
シリコンを含む半導体ウエハを、ＲＴＰ室において、窒素含有プロセスガス中で加熱する。プロセスガスは、含有する酸素含有ガスが極めて少量なので、プロセス開始時にウエハ上に存在したか、または酸素含有ガスの存在によって成長するかいずれかである酸化物薄膜を、１０５０℃を超える温度で、部分的にまたは全部除去することができる。次いで、窒素含有ガスが基板からのシリコンと反応して、窒化シリコンまたは酸窒化シリコン膜を形成する。より高圧の酸素含有ガス中で、さらに処理することにより、酸化シリコン、酸窒化シリコン、または窒化シリコンの膜厚を増加させ、または二層膜もしくは多層膜を生成させることができる。
【００２３】
本発明の目的は、シリコンを含有する半導体ウエハの表面上に膜を生成させる急速熱処理（ＲＴＰ）のための方法によって達成される。その方法は、ＲＴＰシステムの処理室中にウエハを導入するステップと、次いで、少なくとも１つの窒素含有ガスからなる雰囲気であり、この雰囲気が、このウエハ表面上の第１の薄膜から少なくとも部分的に酸素を除去するような、十分に酸素含有ガスを除いたものであり、また、窒素含有ガスからの窒素がこの表面と反応し、かつこの半導体ウエハ表面上の第１の薄膜中に取り入れられる雰囲気内で、１０５０℃を超える温度Ｔまで半導体ウエハを急速加熱するステップを含む。
【００２４】
ウエハを約１０５０℃に、またはより高温に加熱する場合に、このウエハ表面上の第１の薄膜から少なくとも部分的に酸素を除去する場合、ガスは、十分に酸素含有ガスを除いたものである。このため、酸素含有ガスの濃度は、ガスそれ自体に依存する。例えば、酸素含有ガスがＯ２である場合、その濃度は、典型的には３０ｐｐｍ未満、より好ましくは１０ｐｐｍ未満、また最も好ましくは４ｐｐｍ未満である。酸素含有ガスがＨ２Ｏである場合、その濃度は、１０ｐｐｍ未満、より好ましくは１ｐｐｍ未満、また最も好ましくは５００ｐｐｂ未満である。
【００２５】
本発明の好ましい実施形態において、１０５０℃を超える温度に半導体ウエハを加熱し、ウエハ表面上の第１の薄膜中には酸素を全く残留させない。ウエハ表面上のエッチング反応を防止するため、酸素含有ガスの濃度を、温度の関数として制御することができる。酸素含有ガスがＯ２および／またはＨ２Ｏである場合、ウエハ温度が１０５０℃を超えると、エッチングを防止するように、その濃度を劇的に減少させることができる。これらのガスについて、ウエハ温度が１０５０℃を超え１３００℃までのとき、それぞれの濃度は、１ｐｐｍ未満が好ましい。一般に、個々のガス成分（酸素含有ガスおよび／または窒素含有ガス）の濃度を、第１の膜内に酸素が全く残留しないように、プロセス時間および温度の関数として制御することができる。半導体ウエハの熱予算を最小限とするため、また第１の膜内に酸素が全く残留しないことを確認するため、温度１１５０℃以上までウエハを急速加熱する。好ましくは５０℃／秒を超える立上げ速度を用い、より好ましくは１５０℃／秒を超え、５００℃／秒までの立上げ速度とする。しかし、ウエハの損傷を防止するため、立上げ速度それ自体を、ウエハ温度および／またはウエハ上の温度勾配の関数として制御することができる。ウエハ上の温度勾配とは、ウエハの前面と背面の間の、もしくはウエハを横切る温度勾配、またはウエハ表面上の局所的な温度勾配を意味する。また、温度立上げ速度、およびウエハをそこまで加熱する絶対的温度などを考慮して、酸素含有ガスの濃度を決定し、または制御するのも好ましく、温度立上げ速度、および／またはウエハをそこまで加熱する絶対的温度は、酸素含有ガスに依存し、または酸素含有ガスによって制御される。同様な種類の依存性または制御を、ウエハ温度における温度引下げに用いることができる。
【００２６】
ここに記述した好ましい実施形態は、ウエハ上に元々酸化物があったか、またはプロセスガスが少量の酸素含有ガスにより汚染されているかとは独立に、純粋な窒化シリコン（Ｓｉ３Ｎ４）からなる膜を生成させる可能性を有利に提供する。プロセスガスの少量の酸素含有ガスによる汚染量、および／または元々の酸化物の厚さ、もしくは、むしろＲＴＰプロセス以前に存在した酸化物層に相当するものによって、１０５０℃を超えてウエハを処理する温度および時間を決めることができる。通常使用するＲＴＰ反応器について、純粋な窒化シリコン層の形成温度は、１１５０℃以上であり、この温度における処理時間は、やはり、約０．３ｎｍおよび１．６ｎｍの範囲にある窒化シリコン膜の所要の厚さによるが、３００秒未満である。
【００２７】
さらに、短波長紫外放射線を掛けること、または電気的ガス放電機構によって窒素ラジカルを発生させることにより、窒化物化プロセスを追加的に支援することができ、処理時間の低減が得られる。
【００２８】
純粋な窒化シリコン膜を形成させる、記述したプロセスのさらなる利点は、プロセスガス中に制御された量の酸素含有ガスを有することにより、ウエハ温度を引き下げる間に、窒化シリコン層を酸化させることができる点である。例えば、ウエハ温度について所定の温度引下げ速度により、または、ウエハを窒化物化した後、追加の酸化ステップを施すことにより、このような酸化を行うことができる。このような追加ステップは、例えば、温度８００℃と１１００℃の間に、１２０秒未満の時間間隔で、好ましくは６０秒未満であるが１秒よりも長く、ウエハを保持すること、が可能である。また、この酸化ステップの間に、紫外放射線を掛けることも有利である。記述したプロセスは、窒化シリコン膜、または酸化を伴う窒化シリコン膜を、プロセス室を変更する必要がなく、１つのプロセスサイクルで実施することができる利点を有する。さらにこのプロセスは、前述の酸素含有ガス、主としてＨ２Ｏおよび／またはＯ２であり、大気から来て存在し、また、通常は室の壁に吸収されているもの、による汚染に関して鈍感である。また、このプロセスは、むしろ初期の酸化シリコン層の厚さについて鈍感でもある。これらの理由から、記述したプロセスは、極めて信頼性のある、かつ最も有利であるが、極めて再現性のある窒化シリコン膜を生成したが、このものは任意選択的に、ウエハ温度を引き下げている間に、または、窒化物化後の追加の酸化ステップにより、酸化させることもできる。最も有利なのは、記述した本発明のプロセスを、純粋なＮ２（前述の少量の濃度の酸素含有ガス、または酸素含有ガスの汚染をも、別にして）中で実施することができる点である。このような記述したプロセスは、ガス技術、および所有するコストの点でも、危険のないものである。
【００２９】
ここに記述する実施形態のさらなる例は、ウエハを１１５０℃以上に加熱した後使用する、追加の順次的ステップである。このステップは、半導体ウエハ表面上の第２の薄膜中に酸素を取り入れるような、十分なレベルの酸素含有ガスを含む雰囲気中でウエハを急速加熱することを含む。ウエハ温度は、１１５０℃から１３００℃の範囲内とする。酸素含有ガスは、Ｏ２、Ｈ２Ｏ、ＮＯ、Ｎ２Ｏ、Ｏ３ガスから選択し、またはこれらのガスを組み合せたものとするのが好ましい。この追加の順次的ステップの時間は、６０秒未満が好ましく、３０秒未満であるが１秒を超えるのが最も好ましい。また、紫外放射線を使用して、分子状酸素からＯ３を発生させ、または分子状酸素の発生を支援して、第２の薄膜中への酸素の取入れを改善することができる。紫外放射線の使用は好ましいが、１１５０℃を超えてウエハを加熱する、追加のステップに必ずしも限定されない。追加のステップでは、ウエハを、温度１２００℃以上に急速加熱するのが好ましい。
【００３０】
本発明の一実施形態において、温度Ｔへのウエハの加熱中に、第１の薄膜が成長する。薄膜が成長する間に、酸素および／または窒素含有ガスの組成または濃度および／または組成を、ウエハ温度および／または膜厚の関数として、制御することができる。処理室に入る前に、所定の温度にガスを予熱するようにして、ガス温度も制御することができる。
【００３１】
本発明のさらなる実施形態において、半導体ウエハが、１０５０℃を超える温度を有する後、半導体ウエハ表面上の第１の薄膜中にはシリコン、酸素、および窒素が残留する。温度１１５０℃以上にウエハを加熱するのが好ましい。
【００３２】
本発明のさらなる実施形態において、半導体ウエハが、１０５０℃を超える温度を有する後、半導体ウエハ表面上の第１の薄膜中にはシリコン、酸素、および窒素が残留し、第１の薄膜の厚さを増加させる十分なレベルの酸素含有ガスを含む雰囲気中でウエハを急速加熱する、追加の順次的ステップが適用される。酸素含有ガスの濃度および／または組成は、ウエハ温度、および／または処理時間、および／または膜の組成もしくは厚さの関数として制御できるように、制御可能であるのが好ましい。第１の薄膜の厚さを増加させるには（例えば、ＳｉＯ２膜）、酸素含有ガスの濃度が１ｐｐｍを超えるのが好ましい。Ｏ２の場合、濃度は４ｐｐｍを超えるのが好ましく、濃度が３０ｐｐｍを超え、１００００ｐｐｍ未満であるのが最も好ましい。
【００３３】
さらなる実施形態において、半導体ウエハはさらにゲルマニウムを含む。
【００３４】
好ましい窒素含有ガスは、Ｎ２、ＮＨ３、ＮＯ、Ｎ２Ｏ、またはＮＦ３から選択する。しかし、例えば、Ｎ２およびＮ２Ｏ、またはＮＯおよびＮＨ３の組合せのように、種々の組成におけるこれらのガスのどんな組合せも使用することができる。ＡｒまたはＨｅのような不活性ガス中への希釈も、行うことができる。
【００３５】
さらに、第１の膜を温度Ｔに加熱した後、薄膜の厚さを増加させる十分なレベルの酸素含有ガスを含む雰囲気中でウエハを急速加熱する、順次的ステップが適用される。窒素含有ガスが、Ｎ２、ＮＨ３、またはＮＦ３から選択される場合、またはこれらのガスの組合せである場合、順次的ステップを適用するのが好ましいが、必ずしもそれに限定されない。また、酸素および窒素含有ガスについて上記の実施形態で記述したように、酸素含有ガスを制御することができる。追加的な紫外放射線の使用も、ある種の酸素含有ガスについて、膜成長速度、および電気的な膜性状を改良するのに有利である。
【００３６】
本発明の他の実施形態は、第１の薄膜の厚さを増加させる十分なレベルの酸素含有ガスを含む雰囲気中でウエハを急速加熱するステップを含む。この実施形態において、温度１１５０℃未満でゲート酸化物のような高品質酸化シリコンが生成される（例えば、９５０℃と１１００℃の間の温度で約１から３０秒）。次いで、高品質酸化シリコンが成長した後で、ウエハ温度を１１５０℃以上に引き上げ、例えば６０秒未満、酸化シリコンの窒化物化を行う。
【００３７】
本発明のさらなる実施形態は、ＲＴＰシステムの処理室中にウエハを導入し、温度１０５０℃以下に加熱した後、酸素含有ガス中で第１の膜を生成させるステップを含む。この第１の薄膜を生成させた後で、少なくとも１つの窒素含有ガスからなる雰囲気であり、この雰囲気が、このウエハ表面上の第１の薄膜から少なくとも部分的に酸素を除去するように、十分に酸素含有ガスを除いたものであり、また、窒素含有ガスからの窒素がこの表面と反応し、かつこの半導体ウエハ表面上の第１の薄膜中に取り入れられ、また、ＲＴＰ処理室から取り去ることなくウエハを処理する、雰囲気内で、１０５０℃を超える温度Ｔまで半導体ウエハを加熱することが好ましい。
【００３８】
本発明の追加の実施形態において、処理室をＮＨ３ガスでパージして、同室の壁、およびＲＴＰシステムの他の装置から、吸収されたＨ２Ｏを除去する。このパージは、約１００℃から５００℃までのウエハ温度で約５から６０秒行うのが好ましい。次いで、パージステップの後、前述の実施形態の１つに従って、ウエハを処理する。このパージステップは、吸収された水がもたらす水汚染による追加的酸化がほぼ全くなくなるので、第１の膜を除去しなければならないプロセスで、１０５０℃を超える温度での処理時間を短縮することができるように、水の汚染を極めて迅速に１ｐｐｍ未満に低減する利点を有する。このようにして、全体の熱予算を低減することができる。
【００３９】
ここで、下記の実施例の助けにより、添付図を参照することによって、本発明を記述する。さらに本発明の、上述の実施形態の特徴、ならびに下記の実施例の特徴をも、本発明の教示から離れることなく、全体的にまたは一部を、組み合せ、または入れ換えることをいずれも行うことができる。
【００４０】
（発明の詳細な説明）
Ｓｔｅａｇ　Ｈｅａｔｐｕｌｓｅ　４１０急速熱処理（ＲＴＰ）装置内で、窒化物化を実施した。ホウ素ドーピングしたＳｉ（１００）ウエハ、直径１００ｍｍを、窒化物化実験に使用した。全てのウエハを、ＲＣＡ清浄処方を用いて清浄にし、次いでＨＦ水溶液に浸して、元々の表面酸化物を除去した。正常なウエハを、窒化物を成長させるため、ＲＴＰ中に装入した。Ｘ線光電子分光法（ＸＰＳ）により、膜厚および化学組成を調査した。ＸＰＳ測定は、単色ＡｌＫα源および半球型電子アナライザを備えたＰＨＩ　５５００システムで実施した。窒化シリコンについて正確な光電子平均自由行程値がないので、ＳｉＯ２について較正したパラメータを用いて、窒化物の厚さを測定した。
【００４１】
標準ＲＣＡ清浄方法で清浄にした１０〜２５Ω−ｃｍ（１００）ｐ−型Ｓｉ基板上でＭＯＳコンデンサを製造した。第１表に掲げる条件で、５種類のゲート誘電体を調製した。ポリシリコン−ゲート、厚さ３００ｎｍ、は、ドーピング濃度〜１×１０２０／ｃｍ３により、６２５℃でＬＣＶＤにより付着させた。不純物を活性化した後、Ａｌをスパッタし、次いでウエハをフォーミングガス中において４３５℃で２５分焼結した。エッチングによりゲートを画定した。この研究について我々は、面積３．３６×１０−３ｃｍ２の方形コンデンサを用いた。コンデンサを試験するため使用した機器には、漏れ電流測定のためのＨＰ　４１５５Ａ半導体パラメータアナライザ、および高周波（１ＭＨｚ）Ｃ−Ｖ測定のためのＨＰ　４２８０Ａが含まれる。
【００４２】
【表１】
Figure 2004507071
【００４３】
（結果および考察）
超薄Ｓｉナイトライドの成長
図１は、１１５０℃で、表示したように種々の時間、Ｎ２に曝露した試料のＳｉ　２ｐコアレベルスペクトルを示す。我々の実験では、注意深く水蒸気を制御して、温度立上げ時の急速な酸化物の成長を回避した。温度１１５０℃未満では、窒化物形成の兆しはない。水蒸気、または触媒ガスの添加によって、１１００℃またはおそらく１０５０℃まで下がるなど、やや低い温度で膜中に窒素が取り入れられ得ることを期待する。図１から観察できるように、１１５０℃における短い継続時間１秒で、２つの二重線ピークが表面上に観察される。この二重線は、スピン軌道分裂、ｐ１／２およびｐ３／２、に起因し、エネルギー分離幅０．６ｅＶ、および強度比１／２を有する。約９９ｅＶにおいて、ｐ３／２位置を有する二重線は、バルクシリコンからである。その結合エネルギーに基づく、約１０３ｅＶにおける第２の二重線（分解しない）は、ＳｉＯ２に帰せられる［８］。このようなＳｉＯ２膜の形成は、温度立上げ中のＲＴＰシステム内の残留酸素による表面酸化に帰せられる。継続時間１０秒については、約１０３ｅＶで、ＳｉＯ２ピーク強度が劇的に低下することが見出される。温度約１１５０℃の範囲でＳｉＯ２膜がＳｉＯに変換されることがよく知られている。これらの温度でＳｉＯは揮散性であり、表面から出る。
【００４４】
図１は、１０秒以上の継続時間で出現した、約１０１．２ｅＶにおける他の二重線を示す。化学シフト２．３７ｅＶを有する、この後者のピークは、Ｓｉ３Ｎ４化学種の特性線である。より長いＮ２処理では、ナイトライド（窒化物）ピーク強度が増加する。このことは、シリコン表面上における窒化物膜の成長を示している。
【００４５】
図２は、１１５０℃におけるＮ２曝露時間の関数としての、Ｎ　１ｓコアレベルスペクトルを示す。スペクトルの強度は、記録した通りであった。図から見ることができるように、短い１秒曝露では、Ｎピークの兆しがなく、窒化物形成がなかったＳｉ　２ｐデータを確認している。
【００４６】
より長い継続時間（＞１秒）で、より強いＮ　１ｓピークが見えるようになり、そのスペクトル強度は、Ｎ２曝露時間の増加とともに増加している。酸化物の信号は消失している。Ｎ　１ｓピークの結合エネルギーは、Ｓｉ３Ｎ４化学種の特性線、３９７ｅＶ、にあることが見出されている。このことにより、Ｎがシリコン表面と反応して窒化物を形成していることが示される。窒化物の形成は、増加するＮ２曝露時間とともに増加する。
【００４７】
図３は、１１５０℃におけるＮ２曝露時間の関数としての、窒化物の厚さを示す。この厚さは、６０秒曝露の後、極めて急速に飽和することが見出される。この成長の速度論は、対数的な成長モデルにより説明できる。曝露時間（単位は秒）、ｔ、の関数としての窒化物の厚さ（単位はÅ）、ｄ、は、式、ｄ＝Ａｌｏｇ（Ｂｔ＋１）＋Ｃ（式中、定数Ａ、ＢおよびＣはそれぞれ、値２．６、３０、および５を取る。）に適合できる。ｔ＝０秒における定数５Åは、０．５ｎｍ窒化物に等価である（Ｎ拡散係数に関して）酸化された表面で窒化物化が開始される事実を示している。挿入した図は、一定の曝露時間６０秒における、窒化物化温度の関数としての厚さを示している。窒化物の厚さは、温度の関数として直線的に増加することが見出されている。
【００４８】
ここで可能な窒化物形成機構を考察しよう。温度立上げ中に、薄ＳｉＯ２が形成されることは明らかである。臨界温度（我々の実験では≧１１５０℃）に到達すると直ぐに、ＳｉＯ２膜は分解し始め、窒化物が形成され始める。可能な反応は、酸化物の直接熱分解、または恐らく化学反応プロセス、２Ｎ２＋４Ｓｉ＋ＳｉＯ２　→　Ｓｉ３Ｎ４＋２ＳｉＯ、である。いずれの場合も、ＳｉＯはガスとして脱出する。この初期の窒化物化は、全ての酸化物が窒化物に変換されてしまうまで極めて速い速度で進行し、Ｓｉ３Ｎ４だけがシリコン表面上に残る。窒化物が、不純物および反応物の拡散を妨げることはよく知られている。したがって、窒化物薄膜は、反応物、恐らく原子状Ｎ、の窒化物／Ｓｉ界面への拡散を効果的に妨げ、したがって、さらなる窒化物化を妨げる。しかし、ＲＴＰ窒化物の厚さは、将来のＵＬＳＩ技術向けの一般的な要求条件に適合する。その上、１１５０℃におけるこの処理の熱予算は、確かに実行可能なものである。したがって、このＲＴＰＮ２は、将来のゲート誘電体向けの、他の魅力的な代替物を提供できるものである。
【００４９】
超薄窒素リッチのオキシナイトライドの成長
２つの異なるＲＴＰプロセスシーケンスを使用して、Ｎ富化されたオキシナイトライド（酸窒化物）を生成させた。第１のアプローチでは、上述のように、高温において（≧１１５０℃）Ｓｉ表面をＮ２ガスで処理して、Ｓｉ３Ｎ４薄膜を形成させる。次いで、窒化物膜を、ＲＴＰ中においてＯ２で処理して、Ｎ富化オキシナイトライドを生成させる。第２の方法は、最初にＳｉウエハをＯ２酸化させてＳｉＯ２を形成させ、次いで、引続きＮ２に曝露して窒素富化オキシナイトライドを生成させる。
【００５０】
窒素富化オキシナイトライドの成長は、温度≧１１５０℃でＳｉＯ２膜をＮ２に曝露することにより、達成される。厚さ５０、２５、および１６Åを有する、３つの異なったＳｉＯ２膜を、ＲＴＰ中においてＯ２下で、１０１０、９１０、および８５０℃で熱的に成長させた。
【００５１】
図４は、これらのオキシナイトライド膜のＮ含量を示す。５０ÅのＳｉＯ２膜中には、全く窒素を取り込んでいないことが観察される。しかし、温度が１１５０℃を超える場合、薄膜（〜２５Å）上への窒素の取込みが観察される。１６ÅＳｉＯ２膜の窒化物化は、２５ÅのＳｉＯ２膜を窒化物にする場合と比較すると、異なった挙動を示す。１２００℃における１６ÅＳｉＯ２膜の窒化物化では、窒素富化オキシナイトライドを形成するが、１２５０℃ではＳｉ３Ｎ４を形成する。このことは、１２５０℃における窒化物化ではＳｉＯ２が全体的に分解して、新たな超薄純粋窒化物膜が成長することを示す。５０ÅのＳｉＯ２膜中には窒素が存在しないこと、ならびに１６Å膜から酸素が消失することは、Ｓｉ／誘電体界面で窒化物化が起ることを示している。温度が臨界温度（今日までの発明者による研究の場合、≧１１５０℃）に到達すると直ぐに、ＳｉＯ２／Ｓｉ界面でＳｉＯ２膜が分解し始め、この界面にＮが拡散できる場合、窒化物が形成され始める。ＸＰＳの結果は、初期の厚さ５０ÅのＳｉＯ２を有する試料には窒素がないことを示している。逆に言うと、初期のＳｉＯ２厚さ２５および１６Åを有する試料についてのＮ　１ｓスペクトルから、１２００および１２５０℃で窒化物化が行われる場合のみ、窒素が存在することを示した。１１５０℃で窒化物化された膜には、窒素が存在しないことを示した。１２００および１２５０℃で６０秒窒化物化を受けた初期のＳｉＯ２厚さ２５Åを有する試料についてのＮ　１ｓ結合エネルギーはそれぞれ、３９７．５５および３９７．５２ｅＶである［１１］。これらの値は、オキシナイトライドについて得られる、典型的な結合エネルギーである。１２００および１２５０℃で６０秒窒化物化を受けた初期のＳｉＯ２厚さ１６Åを有する試料についてのＮ　１ｓ結合エネルギーはそれぞれ、３９７．５２および３９７．１ｅＶである。１２５０℃で窒化物化した試料は、比較的低い結合エネルギーを示しており、それは純粋な窒化シリコンの結合エネルギーと同等である。初期のＳｉＯ２厚さ１６Åを有する窒化物化した試料についてのＳｉ　２ｐスペクトルも得られた。１１５０、１２００、および１２５０℃で窒化物化した試料に対応する結合エネルギーはそれぞれ、Ｓｉ０ピークについて９９．１６、９９．１２、および９９．１２であり、またＳｉ＋４ピークについて１０３．１６、１０２．９２、および１０１．５である。Ｓｉ＋４ピーク位置は、窒化物化温度を上昇させると、低くなる。１１５０℃で窒化物化した試料についての化学シフトは４ｅＶであり、これは同等の厚さを有するＳｉＯ２の化学シフトに匹敵しており、したがって、やはり１１５０℃での窒化物化では、窒素が不在であることが確認されている。１２００℃で窒化物化した試料についての化学シフトは３．８ｅＶであるが、１２５０℃で窒化物化した試料についての化学シフトは２．３８ｅＶである。化学シフト２．３８ｅＶは、純粋なＳｉ３Ｎ４膜についての典型的なものである［９］。この観察は、Ｓｉ／ＳｉＯ２界面で行われる、窒化物化の機構に関して前に得られた結論を裏付けている。１２００℃で窒化物化した試料は、オキシナイトライド膜を形成し、それは純粋な窒化物の化学シフトと、ＳｉＯ２の化学シフトの間に来る化学シフトによって示される。
【００５２】
窒素富化オキシナイトライドの電気的特性
図５は、種々の誘電体膜の高周波静電容量−電圧を示す。１２００℃における１６ÅＳｉＯ２膜の窒化物化により成長したＳｉＯＮ試料は、正の界面電荷の存在による、かなり「不鮮明な」Ｃ−Ｖ曲線を示す。界面にはまった電荷の蓄積は最も、窒化物化の結果である可能性がある。得られた電気的厚さ（１７Å）は、ＸＰＳで測定した物理的厚さ（１４Å）よりも比較的大きい。これは、電子の波動性によるものと考えられ、Ｃ−Ｖデータから抽出された厚さがおよそ３〜５Å大きいと報告されている。窒化物の酸化により成長した３２ÅＳｉＯＮ膜は、−０．３５Ｖのフラット帯域電圧を示し、これは基準のＳｉＯ２（−０．７５）よりも低い。このオキシナイトライドは、より低いしきい電圧を示し、それによりこのオキシナイトライドを低電力の相補型ＭＯＳ（ＣＭＯＳ）デバイス向けの魅力的な候補としている。誘電体中の窒素原子の存在は、ｐチャンネルＭＯＳ型（ＰＭＯＳ）トランジスタにおける、ホウ素浸透に対する効果的な拡散障壁であることが判明している。
【００５３】
図６は、種々の誘電体膜の電流−電圧特性を示す。両方の型のオキシナイトライド膜から測定された漏れ電流は、３２ÅＳｉＯ２の漏れ電流と同等である。窒素富化超薄オキシナイトライド（１７Å）については、我々は漏れ電流における、非常にすばらしい改良を見出し、したがってこの膜をサブ２ｎｍゲート誘電体向けの可能性ある候補としている。２Ｖにおいて、酸化に続き窒化物化することにより開発した窒素富化オキシナイトライドは、漏れ電流１．２×１０−５Ａ／ｃｍ２を示している。この値は、Ｋ．Ｋｕｍａｒ、Ａ．Ｉ．Ｃｈｏｕ、Ｃ．Ｌｉｎ、Ｐ．Ｃｈｏｕｄｈｕｒｙ、Ｊ．Ｃ．Ｌｅｅ、およびＪ．Ｌｏｗｅｌｌによる、Ａｐｐｌ．Ｐｈｙｓ．Ｌｅｔｔ．７０，３８４（１９９７）における、２４Åの、ＮＯ成長オキシナイトライド、Ｑ．Ｌｕ、Ｄ．Ｐａｒｋ、Ａ．Ｋａｌｎｉｔｓｋｙ、Ｃ．Ｃｈａｎｇ、Ｃ．Ｃ．Ｃｈｅｎｇ、Ｓ．Ｐ．Ｔａｙ、Ｔ．Ｊ．Ｋｉｎｇ、およびＣ．Ｈｕにより、ＩＥＥＥ　Ｅｌｅｃｔ．Ｄｅｖ．Ｌｅｔｔ．１９，３４１（１９９８）に報告された１９ÅのＮ２Ｏによるオキシナイトライド、および１９ÅのＥＯＴによるＴａ２Ｏ５ゲートスタックについて報告された漏れ電流値よりも遥かに低い。
【００５４】
明らかに、上述の教示を考慮して、本発明の多くの改変および変形形態が可能である。したがって、添付する特許請求の範囲内において、特定的に記述されているもの以外の方法で、本発明を実施できることを理解されたい。酸化物膜の分解温度を低下させ、上述の明細書に示したものと同等の優れた膜電気特性を可能とする触媒ガスの導入が、発明者により予期されている点を特に理解されたい。
【図面の簡単な説明】
【図１】Ｓｉ　２ｐコアレベルスペクトルを示す図である。
【図２】１１５０℃におけるＮ２曝露時間の関数としての、Ｎ　１ｓコアレベルスペクトルを示す図である。
【図３】１１５０℃におけるＮ２曝露時間の関数としての、窒化物の厚さを示す図である。
【図４】酸窒化物膜のＮ含量を示す図である。
【図５】種々の誘電体膜の高周波静電容量−電圧を示す図である。
【図６】種々の誘電体膜の電流−電圧特性を示す図である。
【図７】

Claims (15)

  1. シリコンを含有する半導体ウエハの表面上に膜を生成させる急速熱処理（ＲＴＰ）のための方法であって、
    ａ）ＲＴＰシステムの処理室中にウエハを導入するステップと、
    ｂ）少なくとも１つの窒素含有ガスからなる雰囲気であり、この雰囲気が、このウエハ表面上の第１の薄膜から少なくとも部分的に酸素を除去するような、十分に酸素含有ガスを除いたものであり、および、窒素含有ガスからの窒素がこの表面と反応し、かつこの半導体ウエハ表面上の第１の薄膜中に取り入れられる雰囲気内で、１０５０℃を超える温度Ｔまで半導体ウエハを急速加熱するステップとを含むことを特徴とする方法。
  2. ステップｂの後、前記半導体ウエハ表面上の第１の薄膜中に、全く酸素が残留しないことを特徴とする、請求項１に記載の方法。
  3. 前記ウエハを、ステップｂにおいて１１５０℃以上に急速加熱することを特徴とする、請求項２に記載の方法。
  4. さらに、前記ウエハを、半導体ウエハ表面上の第２の薄膜中に酸素を取り入れる、十分なレベルの酸素含有ガスを含む雰囲気中で急速加熱する順次的なステップｃを含むことを特徴とする、請求項３に記載の方法。
  5. 前記ウエハを、ステップｂにおいて１２００℃以上に急速加熱することを特徴とする、請求項３に記載の方法。
  6. 前記温度Ｔまでウエハを加熱する間に、前記第１の薄膜が成長することを特徴とする、請求項１に記載の方法。
  7. ステップｂの後、前記半導体ウエハ表面上の第１の薄膜中に、シリコン、酸素および窒素が残留することを特徴とする、請求項１に記載の方法。
  8. 前記ウエハを、ステップｂにおいて１１５０℃以上に急速加熱することを特徴とする、請求項７に記載の方法。
  9. さらに、前記ウエハを、前記第１の薄膜が厚さを増加させる、十分なレベルの酸素含有ガスを含む雰囲気中で急速加熱する順次的なステップｃを含むことを特徴とする、請求項７に記載の方法。
  10. 前記半導体ウエハが、さらにゲルマニウムを含むことを特徴とする、請求項１に記載の方法。
  11. 前記窒素含有ガスが、Ｎ２、ＮＨ３、またはＮＦ３であることを特徴とする、請求項１に記載の方法。
  12. さらに、前記ウエハを、前記薄膜の厚さを増加させる、十分なレベルの酸素含有ガスを含む雰囲気中で急速加熱する順次的なステップｃを含むことを特徴とする、請求項１１に記載の方法。
  13. さらに、前記ウエハを、前記第１の薄膜の厚さを増加させる、十分なレベルの酸素含有ガスを含む雰囲気中で急速加熱する順次的なステップｃを含むことを特徴とする、請求項１に記載の方法。
  14. さらに、ステップａとステップｂの間にステップａ′を含み、前記ステップａ′が前記ウエハを、酸素含有ガス中で急速加熱して前記第１の薄膜を生成させることを含むこと特徴とする、請求項１に記載の方法。
  15. ステップａ′とステップｂの間に前記室から前記ウエハを取り去ることなく、同一のＲＴＰ室内においてステップａ′およびステップｂを実施することを特徴とする、請求項１４に記載の方法。
JP2001546248A 1999-12-21 2000-12-21 急速熱Ｎ２処理による、Ｓｉ（１００）上の超薄窒化物の成長 Pending JP2004507071A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US17133299P 1999-12-21 1999-12-21
US20425500P 2000-05-15 2000-05-15
PCT/US2000/035343 WO2001045501A2 (en) 1999-12-21 2000-12-21 GROWTH OF ULTRATHIN NITRIDE ON Si(100) BY RAPID THERMAL N2 TREATMENT

Publications (1)

Publication Number Publication Date
JP2004507071A true JP2004507071A (ja) 2004-03-04

Family

ID=26866987

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001546248A Pending JP2004507071A (ja) 1999-12-21 2000-12-21 急速熱Ｎ２処理による、Ｓｉ（１００）上の超薄窒化物の成長

Country Status (6)

Country Link
US (1) US20020009900A1 (ja)
EP (1) EP1240666A2 (ja)
JP (1) JP2004507071A (ja)
KR (1) KR20020091063A (ja)
AU (1) AU2739301A (ja)
WO (1) WO2001045501A2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012253376A (ja) * 2009-06-04 2012-12-20 Tokyo Electron Ltd アモルファスカーボン膜の形成方法および形成装置
WO2023037838A1 (ja) * 2021-09-09 2023-03-16 信越半導体株式会社 窒化物半導体基板の製造方法

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6771895B2 (en) 1999-01-06 2004-08-03 Mattson Technology, Inc. Heating device for heating semiconductor wafers in thermal processing chambers
US7015422B2 (en) 2000-12-21 2006-03-21 Mattson Technology, Inc. System and process for heating semiconductor wafers by optimizing absorption of electromagnetic energy
US6902622B2 (en) 2001-04-12 2005-06-07 Mattson Technology, Inc. Systems and methods for epitaxially depositing films on a semiconductor substrate
US6706643B2 (en) 2002-01-08 2004-03-16 Mattson Technology, Inc. UV-enhanced oxy-nitridation of semiconductor substrates
US7734439B2 (en) 2002-06-24 2010-06-08 Mattson Technology, Inc. System and process for calibrating pyrometers in thermal processing chambers
US6706644B2 (en) 2002-07-26 2004-03-16 International Business Machines Corporation Thermal nitrogen distribution method to improve uniformity of highly doped ultra-thin gate capacitors
US7101812B2 (en) 2002-09-20 2006-09-05 Mattson Technology, Inc. Method of forming and/or modifying a dielectric film on a semiconductor surface
US6835914B2 (en) 2002-11-05 2004-12-28 Mattson Technology, Inc. Apparatus and method for reducing stray light in substrate processing chambers
US6830996B2 (en) * 2003-03-24 2004-12-14 Taiwan Semiconductor Manufacturing Company, Ltd. Device performance improvement by heavily doped pre-gate and post polysilicon gate clean
TWI228834B (en) * 2003-05-14 2005-03-01 Macronix Int Co Ltd Method of forming a non-volatile memory device
US7654596B2 (en) 2003-06-27 2010-02-02 Mattson Technology, Inc. Endeffectors for handling semiconductor wafers
US6933157B2 (en) * 2003-11-13 2005-08-23 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor wafer manufacturing methods employing cleaning delay period
US7453160B2 (en) * 2004-04-23 2008-11-18 Axcelis Technologies, Inc. Simplified wafer alignment
US7202164B2 (en) 2004-11-19 2007-04-10 Chartered Semiconductor Manufacturing Ltd. Method of forming ultra thin silicon oxynitride for gate dielectric applications
US7976216B2 (en) 2007-12-20 2011-07-12 Mattson Technology, Inc. Determining the temperature of silicon at high temperatures
CN102168312A (zh) * 2011-03-09 2011-08-31 浙江大学 一种高掺氮的硅片及其快速掺氮的方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5726087A (en) * 1992-04-30 1998-03-10 Motorola, Inc. Method of formation of semiconductor gate dielectric
US6218720B1 (en) * 1998-10-21 2001-04-17 Advanced Micro Devices, Inc. Semiconductor topography employing a nitrogenated shallow trench isolation structure

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012253376A (ja) * 2009-06-04 2012-12-20 Tokyo Electron Ltd アモルファスカーボン膜の形成方法および形成装置
WO2023037838A1 (ja) * 2021-09-09 2023-03-16 信越半導体株式会社 窒化物半導体基板の製造方法

Also Published As

Publication number Publication date
WO2001045501A2 (en) 2001-06-28
EP1240666A2 (en) 2002-09-18
KR20020091063A (ko) 2002-12-05
WO2001045501A3 (en) 2002-05-10
AU2739301A (en) 2001-07-03
US20020009900A1 (en) 2002-01-24

Similar Documents

Publication Publication Date Title
EP1275139B1 (en) Uv pretreatment process of ultra-thin oxynitride for formation of silicon nitride films
JP2004507071A (ja) 急速熱Ｎ２処理による、Ｓｉ（１００）上の超薄窒化物の成長
US6245616B1 (en) Method of forming oxynitride gate dielectric
US7429540B2 (en) Silicon oxynitride gate dielectric formation using multiple annealing steps
US5880040A (en) Gate dielectric based on oxynitride grown in N2 O and annealed in NO
US6521911B2 (en) High dielectric constant metal silicates formed by controlled metal-surface reactions
US20040175961A1 (en) Two-step post nitridation annealing for lower EOT plasma nitrided gate dielectrics
JP2004523134A (ja) 誘電体膜の形成方法
JP2003297814A (ja) 薄膜形成方法および半導体装置の製造方法
JP2008537848A (ja) 高誘電率誘電体層を形成する方法及びシステム
JP2003297822A (ja) 絶縁膜の形成方法
KR101138273B1 (ko) 절연막의 형성방법
US6303520B1 (en) Silicon oxynitride film
US20050130448A1 (en) Method of forming a silicon oxynitride layer
JP4503095B2 (ja) 半導体素子の製造方法
JP2005539367A (ja) 半導体基盤の紫外線増強性酸窒化
US6417041B1 (en) Method for fabricating high permitivity dielectric stacks having low buffer oxide
JP2004119899A (ja) 半導体装置の製造方法および半導体装置
JP2003347241A (ja) カーボン系薄膜除去方法及び表面改質方法並びにそれらの処理装置
JP3210510B2 (ja) 半導体装置の製造方法
JP3439580B2 (ja) シリコン酸化膜の形成方法および形成装置
Lu et al. Growth of ultrathin nitride on Si (100) by rapid thermal N 2 treatment
Misra et al. Integrated processing of stacked-gate heterostructures: plasma-assisted low temperature processing combined with rapid thermal high-temperature processing
Lu et al. GROWTH OF ULTRATHIN NITRIDE ON Si (100) BY RAPID THERMAL N₂ TREATMENT
Wortmana et al. Integrated processing of stacked-gate heterostructures: plasma-assisted low temperature processing combined with rapid thermal high-temperature processing