JPS61133636A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS61133636A JPS61133636A JP59255508A JP25550884A JPS61133636A JP S61133636 A JPS61133636 A JP S61133636A JP 59255508 A JP59255508 A JP 59255508A JP 25550884 A JP25550884 A JP 25550884A JP S61133636 A JPS61133636 A JP S61133636A
- Authority
- JP
- Japan
- Prior art keywords
- film
- silicon nitride
- tantulum
- irregularities
- nitride film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Semiconductor Integrated Circuits (AREA)
- Formation Of Insulating Films (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体装置の製造方法、詳しくはクラックや凹
凸のない五酸化タンタル膜を形成する方法に関する。
凸のない五酸化タンタル膜を形成する方法に関する。
半導体集積面ＩＩ（ＩＣ）が高集積化するにつれて、キ
ャパシタの大きさを小にして大なる容量を得たい、また
はキャパシタの大きさはそのままにして容量を増大した
いという要求を満たすため、キャパシタを二酸化シリコ
ン（５ｉＯ２）ではなく五酸化タンタル（Ｔａｚ０５
）を用いて形成することが研究されている。キャパシタ
のパラメータとしては、膜厚を薄くするか常数としての
誘電率の大なるものを選ぶことが考えられるが、ＳｉＯ
２の誘電率が３．９程度であるのに対しＴａｚ０５のそ
れは２０以上と大であるので、Ｔａ１Ｏ５膜を用いてＩ
Ｃのキャパシタを形成する研究がなされている。
ャパシタの大きさを小にして大なる容量を得たい、また
はキャパシタの大きさはそのままにして容量を増大した
いという要求を満たすため、キャパシタを二酸化シリコ
ン（５ｉＯ２）ではなく五酸化タンタル（Ｔａｚ０５
）を用いて形成することが研究されている。キャパシタ
のパラメータとしては、膜厚を薄くするか常数としての
誘電率の大なるものを選ぶことが考えられるが、ＳｉＯ
２の誘電率が３．９程度であるのに対しＴａｚ０５のそ
れは２０以上と大であるので、Ｔａ１Ｏ５膜を用いてＩ
Ｃのキャパシタを形成する研究がなされている。
Ｔａｘ ０５を用いてキャパシタを形成する場合には、
シリコン（Ｓｉ）基板上にタンタル（Ｔａ）をスパッタ
ーまたは蒸着法で堆積し、それを５００℃程度の酸素雰
囲気中で熱酸化してＴａｘｅ５膜を作る。
シリコン（Ｓｉ）基板上にタンタル（Ｔａ）をスパッタ
ーまたは蒸着法で堆積し、それを５００℃程度の酸素雰
囲気中で熱酸化してＴａｘｅ５膜を作る。
しかし、Ｓｔ上に直接Ｔａを堆積すると、Ｔａ中にＳｔ
が混入する。そしてこのＳｉの混入量は、Ｔａを堆積す
る際の温度上昇と共に増加することが確かめられている
。そして、Ｔａの酸化のときにこの混入したＳｔからＳ
ｉＯ２に似たものが形成され、それはＴａｚ０５膜の誘
電率をそれが入った分だけ低下させることになる。
が混入する。そしてこのＳｉの混入量は、Ｔａを堆積す
る際の温度上昇と共に増加することが確かめられている
。そして、Ｔａの酸化のときにこの混入したＳｔからＳ
ｉＯ２に似たものが形成され、それはＴａｚ０５膜の誘
電率をそれが入った分だけ低下させることになる。
また、ＴａとＳｔとの反応が進んだ状態で堆積されたＴ
ａ膜には、クラックが入ったり凹凸が激しくなっており
、それを酸化して得られるＴａｘ Ｏｓ膜にも同様にク
ランクが入り凹凸が激しくなっていることが認められて
いる。そして、このようなＴａｘｅｓ膜では特性に優れ
たキャパシタが作られないことが問題となっている。
ａ膜には、クラックが入ったり凹凸が激しくなっており
、それを酸化して得られるＴａｘ Ｏｓ膜にも同様にク
ランクが入り凹凸が激しくなっていることが認められて
いる。そして、このようなＴａｘｅｓ膜では特性に優れ
たキャパシタが作られないことが問題となっている。
本発明は、上記問題点を解消したクランクのない、そし
て凹凸のないＴａｘｅｓ膜の形成方法を提供するもので
、その手段は、シリコン基板上にシリコン窒化膜を形成
し、このシリコン窒化膜上にタンタル膜を成長し、しか
る後にタンタル膜を酸化してそれを五酸化タンタル膜と
することを特徴とする半導体装置の製造方法によってな
される。
て凹凸のないＴａｘｅｓ膜の形成方法を提供するもので
、その手段は、シリコン基板上にシリコン窒化膜を形成
し、このシリコン窒化膜上にタンタル膜を成長し、しか
る後にタンタル膜を酸化してそれを五酸化タンタル膜と
することを特徴とする半導体装置の製造方法によってな
される。
上記方法では、Ｓｔの上にシリコン窒化膜（Ｓｉ３Ｎｇ
膜）を形成することによってＴａ中にＳｉが混入するこ
とを防止し、Ｓｔの混入がなく、クランクの発生または
激しい凹凸が形成されていないＴａＷ！を熱酸化するこ
とにより、クランクのない、そして激しく３） い凹凸もないＴａ２１ｓ Ｗ！を形成するものである。
膜）を形成することによってＴａ中にＳｉが混入するこ
とを防止し、Ｓｔの混入がなく、クランクの発生または
激しい凹凸が形成されていないＴａＷ！を熱酸化するこ
とにより、クランクのない、そして激しく３） い凹凸もないＴａ２１ｓ Ｗ！を形成するものである。
以下、図面を参照して本発明の実施例を詳細に説明する
。
。
先ず第１図の断面図を参照すると、シリコン基板１の上
にシリコン窒化１１１！２を、化学気相成長法（ＣＶＤ
法）またはアンモニア（Ｎ）１３）を用いる熱窒化によ
って１００人の膜厚に形成する。次いで、Ｔａｘ０５膜
３をスパッターまたは蒸着により５００Å以下の膜厚に
形成する。このとき、シリコン基板上にはシリコン窒化
膜が形成されているので、基板の温度は３００℃〜９０
０℃の広範囲内で設定可能であり、またＴａとシリコン
基板の間にシリコン窒化膜がサンドインチされたように
介在するので、たとい９００℃でＴａが堆積されたとし
てもＳｉの丁ａの中への混入が防止され、従来例に見ら
れたクラックや凹凸の発生が防止される。
にシリコン窒化１１１！２を、化学気相成長法（ＣＶＤ
法）またはアンモニア（Ｎ）１３）を用いる熱窒化によ
って１００人の膜厚に形成する。次いで、Ｔａｘ０５膜
３をスパッターまたは蒸着により５００Å以下の膜厚に
形成する。このとき、シリコン基板上にはシリコン窒化
膜が形成されているので、基板の温度は３００℃〜９０
０℃の広範囲内で設定可能であり、またＴａとシリコン
基板の間にシリコン窒化膜がサンドインチされたように
介在するので、たとい９００℃でＴａが堆積されたとし
てもＳｉの丁ａの中への混入が防止され、従来例に見ら
れたクラックや凹凸の発生が防止される。
次に、酸素雰囲気中５００℃で熱酸化し、Ｔａ膜３をＴ
ａｘｅｓ Ｈ３ａに酸化する（第２図）。そして、クラ
ンクや凹凸のないＴａ膜を熱酸化するのであるから、Ｔ
ａヱ０５膜もクランクや凹凸のないものが得られる。
ａｘｅｓ Ｈ３ａに酸化する（第２図）。そして、クラ
ンクや凹凸のないＴａ膜を熱酸化するのであるから、Ｔ
ａヱ０５膜もクランクや凹凸のないものが得られる。
従来ＳｉＯ２を用いるキャパシタの製造においては、容
量（Ｃ）を大にするために５ｉ０２膜は１００人の膜厚
に形成してきたが、このような薄い５ｉ０２膜を作るこ
とは極めて難しかった。Ｔａｘｅｓの誘電率は２０以上
とＳｉ’０２Ｎ！’の３．９の５倍以上であるので、Ｔ
ａｘｅｓでは５００人の膜厚であっても１００人の膜厚
のＳｉＯ２の場合と同程度の容量が得られる。
量（Ｃ）を大にするために５ｉ０２膜は１００人の膜厚
に形成してきたが、このような薄い５ｉ０２膜を作るこ
とは極めて難しかった。Ｔａｘｅｓの誘電率は２０以上
とＳｉ’０２Ｎ！’の３．９の５倍以上であるので、Ｔ
ａｘｅｓでは５００人の膜厚であっても１００人の膜厚
のＳｉＯ２の場合と同程度の容量が得られる。
そして、５００人の膜厚のＴａ膜０５膜の形成は１００
人の膜厚のＳｉＯ２膜の形成よりはるかに容易であるか
ら、本発明の方法はキャパシタ製造の歩留り向上に有利
である。また、Ｔａｚ、Ｏｓ膜の下に存在するシリコン
窒化膜の誘電率は９程度であり、キャパシタの容量増加
に寄与することになる。
人の膜厚のＳｉＯ２膜の形成よりはるかに容易であるか
ら、本発明の方法はキャパシタ製造の歩留り向上に有利
である。また、Ｔａｚ、Ｏｓ膜の下に存在するシリコン
窒化膜の誘電率は９程度であり、キャパシタの容量増加
に寄与することになる。
本発明者の実施した実験によると、シリコン基板の上に
直接Ｔａを３００Å以下の膜厚に堆積するとき、シリコ
ン基板の温度が２５０℃以上になるとクラックが発生し
た。他方、１０００Å以下の膜厚のシリコン窒化膜の上
にＴａを３００Å以下の膜厚に堆積したとき、シリコン
基板が９００℃であってもクラックは発生しなかった。
直接Ｔａを３００Å以下の膜厚に堆積するとき、シリコ
ン基板の温度が２５０℃以上になるとクラックが発生し
た。他方、１０００Å以下の膜厚のシリコン窒化膜の上
にＴａを３００Å以下の膜厚に堆積したとき、シリコン
基板が９００℃であってもクラックは発生しなかった。
すなわち、Ｔａを堆積するときの温度が９００℃以下で
あれば、クランクや凹凸のないＴａ膜が成長されること
、かかるＴａ膜を熱酸化して得られるＴａｘｅｓ ｌｆ
！ｉ！ちまたクランクや凹凸のない膜であること、更に
Ｔａ工０５の形成には広範囲のアニール温度が可能であ
ること、が確認された。
あれば、クランクや凹凸のないＴａ膜が成長されること
、かかるＴａ膜を熱酸化して得られるＴａｘｅｓ ｌｆ
！ｉ！ちまたクランクや凹凸のない膜であること、更に
Ｔａ工０５の形成には広範囲のアニール温度が可能であ
ること、が確認された。
以上説明したように本発明によれば、Ｔａｘｅｓ膜の形
成において、シリコン基板上に直接Ｔａを堆積すること
なく、基板上にシリコン窒化膜を成長し、このシリコン
窒化膜の上にＴａを堆積しそれを熱酸化することにより
、クランクや凹凸のないＴａ膜０５膜が得られるので、
特性の良いＴａｘｅｓキャパシタの製造が可能となり、
ＩＣ特にメモリ装置の容量増大と信頼性の向上に効果大
である。
成において、シリコン基板上に直接Ｔａを堆積すること
なく、基板上にシリコン窒化膜を成長し、このシリコン
窒化膜の上にＴａを堆積しそれを熱酸化することにより
、クランクや凹凸のないＴａ膜０５膜が得られるので、
特性の良いＴａｘｅｓキャパシタの製造が可能となり、
ＩＣ特にメモリ装置の容量増大と信頼性の向上に効果大
である。
第１図と第２図は本発明方法を実施する工程におけるシ
リコン基板とその上にシリコン窒化膜、Ｔａ膜、Ｔａｘ
ｅｓ膜をそれぞれ示す断面図である。 図中、１はシリコン基板、２はシリコン窒化膜、３はＴ
ａ１ｌｉ、３ａはＴａｚ０５１Ｗｓをそれぞれ示す。 第１図
リコン基板とその上にシリコン窒化膜、Ｔａ膜、Ｔａｘ
ｅｓ膜をそれぞれ示す断面図である。 図中、１はシリコン基板、２はシリコン窒化膜、３はＴ
ａ１ｌｉ、３ａはＴａｚ０５１Ｗｓをそれぞれ示す。 第１図
Claims (1)
- シリコン基板上にシリコン窒化膜を形成し、このシリ
コン窒化膜上にタンタル膜を成長し、しかる後にタンタ
ル膜を酸化してそれを五酸化タンタル膜とすることを特
徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59255508A JPS61133636A (ja) | 1984-12-03 | 1984-12-03 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59255508A JPS61133636A (ja) | 1984-12-03 | 1984-12-03 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61133636A true JPS61133636A (ja) | 1986-06-20 |
Family
ID=17279723
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59255508A Pending JPS61133636A (ja) | 1984-12-03 | 1984-12-03 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61133636A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6353962A (ja) * | 1986-08-25 | 1988-03-08 | Hitachi Ltd | 耐薬品膜の製作方法 |
| JP2004523134A (ja) * | 2000-09-19 | 2004-07-29 | マットソン テクノロジイ インコーポレイテッド | 誘電体膜の形成方法 |
-
1984
- 1984-12-03 JP JP59255508A patent/JPS61133636A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6353962A (ja) * | 1986-08-25 | 1988-03-08 | Hitachi Ltd | 耐薬品膜の製作方法 |
| JP2004523134A (ja) * | 2000-09-19 | 2004-07-29 | マットソン テクノロジイ インコーポレイテッド | 誘電体膜の形成方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH05183121A (ja) | 半導体装置とその製造方法 | |
| JP2000208744A (ja) | 五酸化タンタル層を用いた集積回路用コンデンサを製造するための方法 | |
| JP2004153238A (ja) | ＣＭＯＳアプリケーション用の多重高κゲート誘電体を堆積する方法 | |
| JPH0536899A (ja) | 半導体装置およびその製造方法 | |
| JPH05167008A (ja) | 半導体素子の製造方法 | |
| JPH0722183B2 (ja) | 半導体装置用誘電体層の製造方法 | |
| JP3683764B2 (ja) | メモリ素子のキャパシタ製造方法 | |
| JPS61133636A (ja) | 半導体装置の製造方法 | |
| JPS5911663A (ja) | 半導体装置用キヤパシタの製造方法 | |
| JP4026908B2 (ja) | 半導体素子の製造方法 | |
| JPS5978553A (ja) | キヤパシタおよびその製造方法 | |
| JP2004146559A (ja) | 容量素子の製造方法 | |
| JPS61145854A (ja) | 半導体装置 | |
| JPS5984570A (ja) | 半導体装置用キヤパシタの製造方法 | |
| JP2945023B2 (ja) | 薄膜トランジスタの製造方法 | |
| JP2933351B2 (ja) | 半導体素子の製造方法 | |
| JPS5984460A (ja) | 半導体装置用キヤパシタの製造方法 | |
| JPS59188957A (ja) | 半導体装置用キヤパシタの製造方法 | |
| JPH021124A (ja) | 誘電体膜の製造方法 | |
| JP3106620B2 (ja) | 誘電体薄膜の製造方法及び容量素子の製造方法 | |
| JP2006245612A (ja) | 容量素子の製造方法 | |
| JPH0567751A (ja) | 半導体装置の製造方法 | |
| JPH1187629A (ja) | 半導体装置の製造方法 | |
| JPS61226951A (ja) | キヤパシタ | |
| JPH05275424A (ja) | 半導体装置の製造方法 |