CN114256252A - 非易失性存储器结构及其制造方法 - Google Patents
非易失性存储器结构及其制造方法 Download PDFInfo
- Publication number
- CN114256252A CN114256252A CN202011000067.7A CN202011000067A CN114256252A CN 114256252 A CN114256252 A CN 114256252A CN 202011000067 A CN202011000067 A CN 202011000067A CN 114256252 A CN114256252 A CN 114256252A
- Authority
- CN
- China
- Prior art keywords
- dielectric layer
- gate
- structures
- layer
- flowable material
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000015654 memory Effects 0.000 title claims abstract description 55
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 15
- 238000007667 floating Methods 0.000 claims abstract description 26
- 239000000758 substrate Substances 0.000 claims abstract description 25
- 230000005641 tunneling Effects 0.000 claims abstract description 15
- 239000000463 material Substances 0.000 claims description 74
- 230000009969 flowable effect Effects 0.000 claims description 53
- 239000011810 insulating material Substances 0.000 claims description 31
- 238000000151 deposition Methods 0.000 claims description 21
- 238000000034 method Methods 0.000 claims description 15
- 229910052751 metal Inorganic materials 0.000 claims description 14
- 239000002184 metal Substances 0.000 claims description 14
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 12
- 229920005591 polysilicon Polymers 0.000 claims description 12
- 238000009413 insulation Methods 0.000 abstract description 16
- 239000004065 semiconductor Substances 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 184
- 230000008021 deposition Effects 0.000 description 14
- 238000005530 etching Methods 0.000 description 5
- 150000004767 nitrides Chemical class 0.000 description 5
- 229910021332 silicide Inorganic materials 0.000 description 5
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 4
- 239000000047 product Substances 0.000 description 4
- 229910052581 Si3N4 Inorganic materials 0.000 description 3
- 230000002093 peripheral effect Effects 0.000 description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 3
- 229910052814 silicon oxide Inorganic materials 0.000 description 3
- 239000002356 single layer Substances 0.000 description 3
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 2
- 229910052799 carbon Inorganic materials 0.000 description 2
- 239000010941 cobalt Substances 0.000 description 2
- 229910017052 cobalt Inorganic materials 0.000 description 2
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 description 2
- 230000000593 degrading effect Effects 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 238000003860 storage Methods 0.000 description 2
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 1
- 229910002601 GaN Inorganic materials 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 1
- MFHHXXRRFHXQJZ-UHFFFAOYSA-N NONON Chemical group NONON MFHHXXRRFHXQJZ-UHFFFAOYSA-N 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- QCWXUUIWCKQGHC-UHFFFAOYSA-N Zirconium Chemical compound [Zr] QCWXUUIWCKQGHC-UHFFFAOYSA-N 0.000 description 1
- ILCYGSITMBHYNK-UHFFFAOYSA-N [Si]=O.[Hf] Chemical compound [Si]=O.[Hf] ILCYGSITMBHYNK-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- MIQVEZFSDIJTMW-UHFFFAOYSA-N aluminum hafnium(4+) oxygen(2-) Chemical compound [O-2].[Al+3].[Hf+4] MIQVEZFSDIJTMW-UHFFFAOYSA-N 0.000 description 1
- 239000006117 anti-reflective coating Substances 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 239000012467 final product Substances 0.000 description 1
- 239000012530 fluid Substances 0.000 description 1
- 229910000449 hafnium oxide Inorganic materials 0.000 description 1
- ZQXQADNTSSMHJI-UHFFFAOYSA-N hafnium(4+) oxygen(2-) tantalum(5+) Chemical compound [O-2].[Ta+5].[Hf+4] ZQXQADNTSSMHJI-UHFFFAOYSA-N 0.000 description 1
- WIHZLLGSGQNAGK-UHFFFAOYSA-N hafnium(4+);oxygen(2-) Chemical compound [O-2].[O-2].[Hf+4] WIHZLLGSGQNAGK-UHFFFAOYSA-N 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- RUFLMLWJRZAWLJ-UHFFFAOYSA-N nickel silicide Chemical compound [Ni]=[Si]=[Ni] RUFLMLWJRZAWLJ-UHFFFAOYSA-N 0.000 description 1
- 229910021334 nickel silicide Inorganic materials 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 229910052715 tantalum Inorganic materials 0.000 description 1
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 1
- 239000010936 titanium Substances 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- 229910021341 titanium silicide Inorganic materials 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
- WQJQOUPTWCFRMM-UHFFFAOYSA-N tungsten disilicide Chemical compound [Si]#[W]#[Si] WQJQOUPTWCFRMM-UHFFFAOYSA-N 0.000 description 1
- 229910021342 tungsten silicide Inorganic materials 0.000 description 1
- 239000011800 void material Substances 0.000 description 1
- 229910052726 zirconium Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/401—Multistep manufacturing processes
- H01L29/4011—Multistep manufacturing processes for data storage electrodes
- H01L29/40114—Multistep manufacturing processes for data storage electrodes the electrodes comprising a conductor-insulator-conductor-insulator-semiconductor structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42324—Gate electrodes for transistors with a floating gate
- H01L29/42328—Gate electrodes for transistors with a floating gate with at least one additional gate other than the floating gate and the control gate, e.g. program gate, erase gate or select gate
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Non-Volatile Memory (AREA)
Abstract
本发明提供一种非易失性存储器结构及其制造方法，该非易失性存储器包括：衬底以及衬底上的一穿隧介电层。位于衬底的阵列区域中且彼此相距设置的多个栅极结构，各栅极结构包含浮置栅极以及位于浮置栅极上方的控制栅极。位于穿隧介电层的上方并覆盖栅极结构的第一介电层，此第一介电层形成于衬底上方并覆盖穿隧介电层的顶面以及覆盖各栅极结构的侧面和顶面上，其中在相邻栅极结构的侧面上的第一介电层之间的空间填满空气隙。多个绝缘块体以及第二介电层，其中绝缘块体位于第一介电层上且分别对应各栅极结构，第二介电层位于绝缘块体上并覆盖绝缘块体和空气隙，本发明能够降低漏电流以及减少耦合电容。
Description
技术领域
本发明有关于一种非易失性存储器结构及其制造方法，且特别有关于一种具有一致高度的气隙的非易失性存储器结构及其制造方法。
背景技术
在非易失性存储器中，依据存储器内的数据能否在使用电脑时随时改写，可分为二大类产品，分别为只读存储器(read-only memory,ROM)与快闪存储器(flash memory)。其中快闪存储器因成本较低，而逐渐成为非易失性存储器的主流技术。
一般而言，一个快闪存储器包含两个栅极，第一个栅极为储存数据的浮置栅极，而第二个栅极为进行数据的输入和输出的控制栅极。浮置栅极位于控制栅极的下方且为「漂浮」的状态。所谓漂浮指以绝缘材料环绕且隔离浮置栅极以防止电荷流失。控制栅极连接至字元线以控制装置。快闪存储器的优点之一为可以区块-区块抹除数据(block-by-blockerasing)。快闪存储器广泛地用于企业伺服器、储存和网络科技，以及广泛的消费电子产品，例如随身盘快闪驱动装置、移动电话、数字相机、平板电脑、笔记型电脑的个人电脑插和嵌入式控制器等等。
于现有非易失性存储器中，位于相邻控制栅极之间的空气隙在高度上和轮廓上并不均匀，而影响了存储器电性表现的稳定度。再者，于现有非易失性存储器中，空气隙的高度低于控制栅极，因此沉积于控制栅极上方的介电层(例如氧化层)也会填入相邻控制栅极之间。换言之，相邻控制栅极之间除了空气隙也会存在有介电层(例如氧化层)，而产生漏电流的问题，使存储器的电性表现及可靠度下降。
因此，虽然现存的非易失性存储器的形成方法已足够应付它们原先预定的用途，但它们仍未在各个方面皆彻底的符合要求，因此非易失性存储器的技术目前仍有需克服的问题。
发明内容
在非易失性存储器中，依据存储器内的数据能否在使用电脑时随时改写，可分为二大类产品，分别为只读存储器(read-only memory,ROM)与快闪存储器(flash memory)。其中快闪存储器因成本较低，而逐渐成为非易失性存储器的主流技术。
一般而言，一个快闪存储器包含两个栅极，第一个栅极为储存数据的浮置栅极，而第二个栅极为进行数据的输入和输出的控制栅极。浮置栅极系位于控制栅极之下方且为「漂浮」的状态。所谓漂浮系指以绝缘材料环绕且隔离浮置栅极以防止电荷流失。控制栅极系连接至字元线以控制装置。快闪存储器的优点之一为可以区块-区块抹除数据(block-by-block erasing)。快闪存储器广泛地用于企业伺服器、储存和网络科技，以及广泛的消费电子产品，例如随身盘快闪驱动装置、移动电话、数字相机、平板电脑、笔记型电脑的个人电脑插和嵌入式控制器等等。
于现有非易失性存储器中，位于相邻控制栅极之间的空气隙在高度上和轮廓上并不均匀，而影响了存储器电性表现的稳定度。再者，于现有非易失性存储器中，空气隙的高度低于控制栅极，因此沉积于控制栅极上方的介电层(例如氧化层)也会填入相邻控制栅极之间。换言之，相邻控制栅极之间除了空气隙也会存在有介电层(例如氧化层)，而产生漏电流的问题，使存储器的电性表现及可靠度下降。
因此，虽然现存的非易失性存储器的形成方法已足够应付它们原先预定的用途，但它们仍未在各个方面皆彻底的符合要求，因此非易失性存储器的技术目前仍有需克服的问题。
附图说明
图1A至图1I是根据本发明的一些实施例的制造非易失性存储器结构的不同中间阶段所对应的剖面示意图。
图2A至图2F是根据本发明的另一实施例的制造非易失性存储器结构的不同中间阶段所对应的剖面示意图，其示出接续于图1G步骤后的另一制造流程。
【符号说明】
10:衬底
12:穿隧介电层
14:栅极结构
141:浮置栅极
142:栅极间介电层
144:多晶硅栅极
144a、145a、182a、191a、211a、214a、291a:顶面
145:金属栅极
16、23:介电层
161、211、311:第一部分
162、212s、212b、312s、312b:第二部分
162s、211s、311s:侧面
163、213、313:第三部分
164、214、314:第四部分
171:第一沟槽
1710、2710:凹陷部
172:第二沟槽
18、182:氧化层
19、191、29、291:流动性材料
21、31:绝缘材料层
211’、214’:绝缘块体(第一绝缘层)
311’、314’:第二绝缘层
23b:底面
25、35:空气隙
25a:顶端
A1:第一区域
A2:第二区域
CG:控制栅极
D1、D2、D3:方向
H1、H2:高度
IL1、IL2:绝缘块体
S1、S2:堆叠结构
TS0、TS1、TS2:厚度
W1、WAir:宽度
具体实施方式
参照本发明实施例的图式以更全面地阐述本发明。然而，本发明亦可以各种不同的形式体现，而不应限于本文中所述的实施例。图式中的层与区域的厚度会为了清楚起见而放大。相同或相似的元件标号表示相同或相似的元件，以下段落将不再一一赘述。
实施例提出的非易失性存储器结构可以是不同种类的非易失性存储器结构，其中包含浮置栅极的存储器结构皆可应用本发明的实施例。一个非易失性存储器结构可包含多个堆叠结构。于示例中，在衬底的第一区域(例如阵列区域，或称主动区域)和第二区域(例如周边区域)中设置有多个第一堆叠结构和多个第二堆叠结构，且一介电层覆盖前述堆叠结构的顶面和侧面。各个堆叠结构至少包含衬底上方的浮置栅极、控制栅极以及位于浮置栅极和控制栅极之间的栅极间介电层，其中在相邻第一堆叠结构的侧面上的介电层之间具有高度一致的空气隙。根据本发明的一些实施例，这些空气隙填满了相邻的第一堆叠结构的侧面上的该第一介电层之间的空间。前述空气隙具有足够宽度可暴露出覆盖于第一堆叠结构的侧面上的所有介电层，其制造方法和制得结构的细节将叙述于后。为简化叙述，实施例所配合的图式绘制三个第一堆叠结构和一个第二堆叠结构于衬底上方以及延伸于该些第一堆叠结构之间的空气隙，以做非易失性存储器结构的示例说明。
图1A至图1I是根据本发明的一些实施例的制造非易失性存储器结构的不同中间阶段所对应的剖面示意图。请参照图1A，提供衬底10，且于衬底10上形成一穿隧介电层(tunnel dielectric layer)12。一些实施例中，衬底10包含一第一区域(例如阵列区域)A1和一第二区域(例如周边区域)A2。衬底10的材料可包含硅、砷化镓、氮化镓、硅化锗、绝缘层上覆硅(silicon on insulator，SOI)、其他合适的材料或前述的组合。一些实施例中，穿隧介电层12的材料例如是氧化硅或高介电常数材料(介电常数例如是大于4)。高介电常数材料例如可包括氧化铪、氧化铪硅、氧化铪铝或氧化铪钽。在一实施例中，穿隧介电层12的厚度范围可为约3nm至约10nm。
再参照图1A，形成多个堆叠结构于穿隧介电层12上，例如形成堆叠结构S1和堆叠结构S2分别位于第一区域A1和第二区域A2中，且前述堆叠结构在方向D1(如X方向)上彼此相距的设置。再者，各个堆叠结构包含两种或两种以上的材料层在方向D2(如Z方向)上垂直堆叠，且在方向D3(如Y方向)上延伸。
在一实施例中，堆叠结构S1为位于阵列区域中的多个栅极结构14，各个栅极结构包含一浮置栅极141、一栅极间介电层142以及一控制栅极CG，其中浮置栅极141位于穿隧介电层12上，控制栅极CG位于浮置栅极141上方，栅极间介电层142位于浮置栅极141和控制栅极CG之间。
在一些实施例中，浮置栅极141包含多晶硅。在一实施例中，栅极间介电层142可为单层结构或多层结构，且栅极间介电层142的材料可包括氧化硅、氮化硅或其组合。举例而言，栅极间介电层142可为氧化硅/氮化硅/氧化硅的结构(ONO结构)，或者NONON结构。再者，控制栅极CG可以是单层或多层结构。于一些实施例中，控制栅极CG的材料包含多晶硅、金属、金属硅化物或其他导体材料。举例而言，金属可包括钛、钽、钨、铝或锆。金属硅化物可包括硅化镍、硅化钛、硅化钨或硅化钴。在此示例中，控制栅极CG包含一多晶硅栅极144以及一金属栅极145位于多晶硅栅极144上，金属栅极145例如包含金属硅化物，例如硅化钴。另外，在此示例中，堆叠结构S2包含与堆叠结构S1相同的材料层堆叠，在此不再重复赘述。
参照图1B，于衬底10的上方形成一介电层16，且介电层16覆盖穿隧介电层12的顶面并覆盖堆叠结构S1和堆叠结构S2的顶面和侧面。在此示例中，介电层16包括位于堆叠结构S1的顶面(例如金属栅极145的顶面145a)的第一部分161、位于相邻堆叠结构S1之间的第二部分162、位于相邻堆叠结构S2之间的第三部分163以及位于堆叠结构S2的顶面的第四部分164。其中，第二部分162和第三部分163分别如衬层(liner)般形成于相邻堆叠结构S1之间以及相邻堆叠结构S2之间。如图1B所示，第二部分162覆盖浮置栅极141的侧面、栅极间介电层142的侧面以及控制栅极CG(例如包括多晶硅栅极144和金属栅极145)的侧面。再者，于一实施例中，介电层16为一氮化层，例如氮化硅。
如图1B所示，在形成该介电层16后，在相邻的堆叠结构S1之间具有第一沟槽171，在相邻的堆叠结构S1与堆叠结构S2之间具有第二沟槽172。于一示例中，堆叠结构S1位于衬底10的阵列区域(即前述的第一区域A1)，堆叠结构S2位于衬底10的周边区域(即前述的第二区域A2)。相较于堆叠结构S2，堆叠结构S1更密集的设置，而阵列区域中的堆叠结构S1与周边区域中的堆叠结构S2之间则具有较宽的间距，因此，第二沟槽172在方向D1上的宽度大于第一沟槽171在方向D1上的宽度。
接着，形成多个绝缘块体(如图1H中所示的绝缘块体211’及214’)于介电层16上，且此些绝缘块体分别对应于堆叠结构S1和堆叠结构S2的顶面。以下以图1C至图1H说明本发明一实施例的一种绝缘块体的制法所对应的剖面示意图。
参照图1C，形成一氧化层18于介电层16上。例如，以非等向性(non-conformal)沉积方式于介电层16上沉积氧化层18。由于堆叠结构S1相较于堆叠结构S2更密集的设置，第一沟槽171的宽度较小，第二沟槽172的宽度较大，因此在沉积后，氧化层18未填入第一沟槽171(即，位于第一沟槽171的上方)，但是可填满较大的第二沟槽172。
参照图1D，接着，移除部分的氧化层18，以暴露出介电层16和第一沟槽171，而留下的氧化层的部分182则填满第二沟槽172。具体而言，例如是以化学机械研磨法(CMP)移除部分的氧化层18，且移除后暴露出第一沟槽171及覆盖堆叠结构S1的介电层16，而第二沟槽172中留下的氧化层的部分182的顶面182a与邻接的介电层16的第四部分164的顶面(位于堆叠结构S2上方)大抵共平面。此示例中，在移除部分的氧化层18时，介电层16可作为研磨停止层。
参照图1E，接着，沉积一流动性材料19于介电层16之上以及留下的氧化层的部分182之上，其中流动性材料19填满第一沟槽171。流动性材料19例如是一种包含碳和氧且具有可流动性质的材料。在一些实施例中，流动性材料19包含有机介电层(organicdielectric layer，ODL)、旋涂碳、光阻层、底部抗反射涂层(bottom anti-reflectivecoating，BARC)、深紫外光吸收层(deep UV light absorbing oxide，DUO)、或其他合适的材料。在此示例中，流动性材料19为有机介电层。
参照图1F，接着，移除部分的流动性材料19，以暴露出介电层16以及留下的氧化层的部分182，而使对应于第一沟槽171处的流动性材料下凹(recessed)。如图1F所示，移除部分的流动性材料19之后，在第一沟槽中171中留下的流动性材料191的上方形成凹陷部(recessed portion)1710。在此例中，此些凹陷部1710暴露出覆盖堆叠结构S1的侧面的介电层16的至少一部分。
再者，根据本发明，流动性材料19下凹的深度(即凹陷部1710在方向D2上的高度)不宜过深，以避免使后续沉积绝缘材料层时将凹陷部1710封闭住。流动性材料19下凹的深度亦不宜过浅，以避免后续在堆叠结构上方沉积的绝缘材料层与在凹陷部中沉积的绝缘材料层的厚度差过小。若前述厚度差过小，则在去除第一沟槽中所填入材料层的工艺后，在堆叠结构上方将无法留下具有足够厚度的绝缘块体，进而影响最终形成的空气隙的高度。至于流动性材料19下凹的深度的数值，则视实际应用时沟槽的尺寸(包含深度和宽度)而可进行适当调整。
在一些实施例中，移除部分的流动性材料19之后，在第一沟槽171中留下的流动性材料191的顶面191a低于堆叠结构S1的顶面。例如图1F所示，在此例中，在第一沟槽171中留下的流动性材料191的顶面191a低于堆叠结构S1中的金属栅极145的顶面145a，但不低于堆叠结构S1中的多晶硅栅极144的顶面144a。但本发明对于流动性材料19下凹后在第一沟槽171中留下的流动性材料191的顶面并不限制于前述的所在位置。
参照图1G，接着，D1形成一绝缘材料层21于介电层16、留下的氧化层的部分182以及留下的流动性材料191之上。以等向性沉积(conformal)方式于介电层16上沉积一绝缘材料层21。在此示例中，绝缘材料层21包括位于堆叠结构S1的顶面(例如金属栅极145的顶面145a)上的第一部分211、沉积于凹陷部1710的侧壁上和底面上的第二部分212s和212b、位于留下的氧化层182上的第三部分213以及位于堆叠结构S2的顶面上的第四部分214。另外，绝缘材料层21例如为一氧化层。
再者，由于堆叠结构S1更密集的设置，第一沟槽171的宽度较小，因此绝缘材料层21沉积于凹陷部1710的侧壁和底面上的第二部分212s和212b的厚度小于沉积于堆叠结构S1的顶面上的厚度。亦即，绝缘材料层21的第一部分211(在方向D2上)的厚度TS0大于第二部分212b(在方向D2上)的厚度TS1。
参照图1H，接着，移除第一沟槽171处的绝缘材料层和流动性材料。具体而言，移除绝缘材料层21的部分(例如此示例中移除沉积于凹陷部1710的侧壁上和底面上的第二部分212s和212b)，并且移除对应于第一沟槽171处的留下的流动性材料191，而暴露出第一沟槽171，并形成多个绝缘块体211’和214’分别对应于堆叠结构S1和第二堆叠结构的上方S2，如图1H所示。
在一些实施例中，以干式刻蚀方式进行绝缘材料层和流动性材料191的移除。值得一提的是，如图1G所示的沉积绝缘材料层21的第一部分211的厚度TS0甚大于第二部分212b的厚度TS1，因此不需要使用掩膜，而是通过自对准(self-aligned)刻蚀步骤即可移除流动性材料191。如图1H所示，刻蚀后所形成的绝缘块体211’和214’的厚度TS2小于刻蚀前沉积的第一部分211的厚度TS0，但是可以增加堆叠结构上方的高度，有助于增加后续形成的空气隙的高度。
再者，如图1H所示，进行自对准刻蚀步骤后，各个绝缘块体211’的侧面211s与第一介电层的侧面大致上齐平。如图1H所示的示例，各个绝缘块体211’的侧面211s与位于相邻堆叠结构S1之间的第一介电层的第二部分162的侧面162s大致上齐平。
参照图1I，接着，形成一介电层23于绝缘块体211’(对应于堆叠结构S1)和绝缘块体214’(对应于堆叠结构S2)上方，并形成空气隙25，且介电层23覆盖空气隙25以及绝缘块体211’和214’。具体而言，在形成介电层23后，介电层23的底面23b与第一沟槽171以及堆叠结构S1上方的绝缘块体211’之间的空间形成空气隙25。
根据本发明一些实施例，所形成的空气隙25至少填满相邻的堆叠结构S1的侧面上的第一介电层(例如第二部分162)之间的空间。换言之，相邻的堆叠结构S1之间在方向D1上仅有介电层16和空气隙25的存在，而没有介电层23存在。
根据本发明，介电层23的材料和介电层16的材料不同。于此示例中，介电层23为一氧化层，介电层16为一氮化层。再者，于一些实施例中，介电层23的材料和绝缘材料层21/绝缘块体211’、214’的材料相同，例如包含相同的氧化物。
如图1I所示的结构，由于设置了绝缘块体211’和214’，使得相邻的堆叠结构S1之间的第一沟槽171可在方向D2上延伸，而增加了后续沉积的介电层23与衬底10之间的距离，进而增加相邻的堆叠结构S1之间的空气隙25(在方向D2上)的高度。因此，在一些实施例中，所形成的空气隙25除了填满相邻的堆叠结构S1的侧面上的第一介电层(例如第二部分162)之间的空间，更填满相邻绝缘块体211’(对应于堆叠结构S1的上方)之间的空间。换言之，相邻的堆叠结构S1之间以及相邻的绝缘块体211’之间在方向D1上仅有介电层16和空气隙25的存在，而没有介电层23存在。
如图1I所示，D1堆叠结构S1的侧面上的第一介电层(例如第二部分162)之间的空间在方向D1上的宽度W1，与空气隙在25方向D1上的宽度WAir相等。
再者，如图1I所示，在一示例中，空气隙25至少暴露出位于各个堆叠结构S1的控制栅极CG的所有侧面上的介电层(例如第二部分162)的部分。在此示例中，在方向D2上延伸的空气隙25亦直接接触绝缘块体211’的侧面，使得相邻的绝缘块体211’之间在方向D1上仅有介电层16和空气隙25的存在，而没有介电层23存在。
再者，在一些实施例中，在方向D2上延伸的空气隙25，其顶端25a高于绝缘块体211’的顶面211a。
另外，介电层23可通过一般沉积方式、或是其他合适的沉积方式进行沉积。于一些示例中，在第一区域A1(例如阵列区域)中的堆叠结构S1较紧密的设置而具有狭窄的第一沟槽171，因此介电层23不易填入第一沟槽171中。
于一些其它示例中，可选用四乙氧基硅烷(TEOS)材料，并通过选择性方式沉积。例如，通过化学气相沉积方式在次常压(sub-atmospheric pressure，SA)下进行TEOS沉积，以形成介电层23。TEOS次常压工艺在不同的材料上具有不同的沉积速率，例如在氧化层上的沉积速率较快，在氮化层上的沉积速率较慢，其沉积速率比例如是约2:1。在此示例中，绝缘块体211’例如是氧化层，在堆叠结构S1侧面上的介电层16例如是氮化层，且介电层23不易填入狭窄的第一沟槽171中，因此在沉积介电层23后，所形成的空气隙25，如图1I所示，其顶端25a高过绝缘块体211’的顶面211a。
于一些实施例中，介电层23在绝缘块体211’上的沉积速率和在介电层16上的沉积速率的比值例如是在约1.5至约2.5的范围之间，例如约2。
根据上述实施例，通过绝缘块体211’和214’的设置(图1H)，使得相邻的堆叠结构S1之间的第一沟槽171可在方向D2上延伸，以增加后续沉积的介电层23到衬底10之间的距离(图1I)，进而增加相邻的堆叠结构S1之间的空气隙25(在方向D2上)的高度。再者，藉由在各个第一沟槽中对流动性材料191进行深度一致的下凹步骤，可于后续形成厚度一致的绝缘块体211’和214’，进而控制后续形成的空气隙25的高度及其轮廓的一致性，进而改善非易失性存储器结构的稳定度。在一些实施例中，空气隙25在方向D2(例如Z方向)上具有相同的高度。
图2A至图2F是根据本发明的另一实施例的制造非易失性存储器结构的不同中间阶段所对应的剖面示意图，其示出接续于图1G步骤后的另一制造流程。图2A至图2F中与图1A至图1I中相同或相似的元件沿用相同或相似的标号，以利清楚说明。
图2A的形成步骤与构型则与图1H的形成步骤与构型相同，为了简化说明，在此不再详述。并且，在此示例中，依前述制法分别在堆叠结构S1、S2上方所形成的绝缘块体211’、214’于以下说明时称为第一绝缘层211’、214’。
接着，参照图2B，在一实施例中，再沉积另一流动性材料29于第一绝缘层211’、214’之上。流动性材料29可以与流动性材料19具有相同材料，其沉积方式和材料如前述流动性材料19，在此不重复叙述。
接着，参照图2C，在一实施例中，移除部分的流动性材料29，以暴露出第一绝缘层211’、214’以及留下的氧化层的部分182，而使对应于第一沟槽171处的流动性材料29下凹。如图2C所示，移除部分的流动性材料29之后，在第一沟槽中171中留下的流动性材料291的上方形成凹陷部2710。
在一些实施例中，移除部分的流动性材料29之后，在第一沟槽171中留下的流动性材料291的顶面291a低于第一绝缘层211’、214’的顶面211a、214a。如图2C所示，流动性材料29下凹的深度例如是(但不限制是)可暴露出第一绝缘层211’以及214’的侧面。
接着，参照图2D，在一实施例中，形成另一绝缘材料层31于第一绝缘层211’、214’、留下的氧化层的部分182以及留下的流动性材料291的上方。在此示例中，以等向性沉积方式沉积绝缘材料层31。绝缘材料层31例如为一氧化层。另外，绝缘材料层31可以与绝缘材料层21具有相同或不同的材料；且绝缘材料层31可以与绝缘材料层21具有相同或不同的厚度，视实际应用条件而定。
如图2D所示，在一示例中，绝缘材料层31包括位于第一绝缘层211’的顶面上的第一部分311、沉积于凹陷部2710的侧壁上和底面上的第二部分312s和312b、位于留下的氧化层182上方的第三部分313以及位于第一绝缘层214’的顶面上的第四部分314。
接着，参照图2E，在一实施例中，移除第一沟槽171处的绝缘材料层和流动性材料。具体而言，移除绝缘材料层31的第二部分312s和312b(位于凹陷部2710的侧壁上和底面上)，并且移除对应于第一沟槽171处的留下的流动性材料291，以暴露出第一沟槽171，并分别形成第二绝缘层311’和314’于第一绝缘层211’和214’的上方。如图2E所示，对应于堆叠结构S1上方的第一绝缘层211’和第二绝缘层311’构成绝缘块体IL1；而对应于第一堆叠结构S2上方的第一绝缘层214’和第二绝缘层314’构成绝缘块体IL2。至此步骤，在堆叠结构的上方建构出含有两层绝缘层的绝缘块体。
同样的，不需要使用掩膜就能移除第一沟槽171处的绝缘材料层和流动性材料291。例如，以自对准刻蚀进行移除，移除后各个绝缘块体的侧面与介电层16的侧面大致上齐平。如图2E所示，绝缘块体IL1包含的第一绝缘层211’的侧面211s和第二绝缘层311’的侧面311s与介电层16的侧面162s大致上齐平。
之后，参照图2F，在一实施例中，形成介电层23于第二绝缘层311’(对应于堆叠结构S1)和第二绝缘层314’(对应于堆叠结构S2)上方，并形成空气隙35。介电层23可通过一般沉积方式、或是其他合适的沉积方式进行沉积。例如，可使用次常压(SA)选择性沉积方式而形成介电层23，其内容说明如上，在此不再重述。
在一些实施例中，在方向D2上延伸的各个空气隙35直接接触各个绝缘块体的第一绝缘层211’及第二绝缘层311’的侧面。如图2F所示，根据本发明一些实施例，所形成的空气隙35除了填满相邻的堆叠结构S1侧面上的第一介电层(例如第二部分162)之间的空间，以及填满相邻第一绝缘层211’(对应于堆叠结构S1的上方)之间的空间，更填满相邻第二绝缘层311’(对应于堆叠结构S1的上方)之间的空间。换言之，相邻的堆叠结构S1之间、相邻的第一绝缘层211’之间以及相邻的第二绝缘层311’之间在方向D1上仅有介电层16和空气隙25的存在，而没有介电层23存在。
依照上述实施例如图2A至图2E所示，可以制作出含有多层结构的绝缘块体(例如图2E所示的绝缘块体IL1和IL2)，其中各个绝缘块体包含多个在方向D2上垂直堆叠的绝缘层。再者，可视实际工艺的需求，重复进行如图2A至图2E的步骤，以制作出含有三层甚至更多层绝缘材料层的绝缘块体。
再者，比较图1I的空气隙25和图2F的空气隙35，空气隙35在方向D2上的高度H2大于空气隙25在方向D2上的高度H1(H2>H1)。因此，绝缘块体的厚度越厚、或是所包含的绝缘层数目越多，越提高了空气隙在方向D2上的高度。
综合上述，根据本发明一些实施例提出的非易失性存储器结构和制造方法具有许多优点。例如，可通过简易且不会增加额外制造成本的方式设置单层或多层结构的绝缘块体，而增加后续在堆叠结构(例如字元线栅极结构)之间所形成的空气隙25/35的高度，绝缘块体的厚度和/或所包含的绝缘层数目视欲形成的空气隙的高度而定。实施例并藉由在堆叠结构之间的沟槽(例如第一沟槽)中填充的流动性材料进行深度均匀一致的下凹步骤，而于后续形成厚度均匀一致的绝缘块体，进而控制各个空气隙25/35在高度和轮廓上的一致性，进而改善非易失性存储器结构的稳定度。再者，根据实施例的制造方法，其可以通过自对准刻蚀方式，不需要使用掩膜，就能完全移除位于第一沟槽中的流动性材料，以在沉积介电层23后形成足够宽的空气隙25/35，使相邻的堆叠结构(例如字元线栅极结构)之间仅有介电层16(例如氮化层)和空气隙25/35的存在，而没有介电层23(例如氧化层)的存在，甚至相邻的的绝缘块体之间也只有空气隙25/35而没有介电层23的存在，因而提升相邻的堆叠结构(例如字元线栅极结构)之间的电性隔离程度，降低漏电流以及减少耦合电容，使非易失性存储器结构具有稳定的电性表现，进而提高最终产品的良率及可靠度。
虽然本发明已以数个较佳实施例揭露如上，然其并非用以限定本发明，任何本领域技术人员在不脱离本发明的精神和范围内，当可作任意的更动与润饰，因此本发明的保护范围当视权利要求所界定者为准。
Claims (15)
1.一种非易失性存储器结构，其特征在于，包括：
一衬底，包含一阵列区域；
一穿隧介电层，位于该衬底上；
多个栅极结构，位于该衬底的上方和该阵列区域中，且该些栅极结构彼此相距，前述各个栅极结构包含位于该穿隧介电层上的一浮置栅极以及位于该浮置栅极上方的一控制栅极；
一第一介电层，位于该衬底的上方并覆盖该穿隧介电层的顶面，该第一介电层并覆盖前述各个栅极结构的侧面和顶面，其中在相邻的该些栅极结构的该些侧面上的该第一介电层之间的空间填满空气隙；
多个绝缘块体，位于该第一介电层上且分别对应于该些栅极结构；以及
一第二介电层，位于该些绝缘块体上并覆盖该些绝缘块体和该些空气隙。
2.根据权利要求1所述的非易失性存储器结构，其特征在于，该些空气隙的顶端高于该些绝缘块体的顶面。
3.根据权利要求1所述的非易失性存储器结构，其特征在于，该些空气隙至少暴露出位于前述各个栅极结构的该控制栅极的所有侧面上的该第一介电层的部分。
4.根据权利要求1所述的非易失性存储器结构，其特征在于，该些空气隙更直接接触该些绝缘块体的侧面。
5.根据权利要求1所述的非易失性存储器结构，其特征在于，该些空气隙在垂直于该衬底的方向上具有相同的高度。
6.根据权利要求1所述的非易失性存储器结构，其特征在于，前述各个绝缘块体以及前述各个栅极结构的该控制栅极以该第一介电层相隔开来。
7.根据权利要求1所述的非易失性存储器结构，其特征在于，前述各个绝缘块体的侧面与该第一介电层的侧面齐平。
8.根据权利要求1所述的非易失性存储器结构，其特征在于，前述各个栅极结构中，该控制栅极包含一多晶硅栅极以及一金属栅极位于该多晶硅栅极上，其中前述各个绝缘块体与前述各个栅极结构的该金属栅极以该第一介电层相隔开来。
9.一种非易失性存储器结构的制造方法，其特征在于，包括：
提供一衬底，该衬底包含一第一区域和一第二区域；
形成一穿隧介电层于该衬底上；
形成多个第一堆叠结构和多个第二堆叠结构彼此相距地位于该穿隧介电层上，且该些第一堆叠结构和该些第二堆叠结构分别位于该第一区域和该第二区域中；
形成一第一介电层于该衬底的上方并覆盖该穿隧介电层的顶面以及覆盖该些第一堆叠结构和该些第二堆叠结构的顶面和侧面；
形成多个绝缘块体位于该第一介电层上，且该些绝缘块体分别对应于该些第一堆叠结构和该些第二堆叠结构的该些顶面；以及
形成一第二介电层于该些第一堆叠结构和该些第二堆叠结构上方，并形成空气隙，且该第二介电层覆盖该些绝缘块体以及该些空气隙，其中该些空气隙系填满相邻的该些第一堆叠结构的该些侧面上的该第一介电层之间的空间。
10.根据权利要求9所述的非易失性存储器结构的制造方法，其特征在于，该些空气隙更填满对应于相邻的该些第一堆叠结构上的该些绝缘块体之间的空间，该些空气隙的顶端高于该些绝缘块体的顶面。
11.根据权利要求9所述的非易失性存储器结构的制造方法，其特征在于，在形成该第一介电层后，在该些第一堆叠结构之间具有第一沟槽，在相邻的第一堆叠结构与第二堆叠结构之间具有一第二沟槽，其中该第二沟槽在第一方向上的宽度大于前述各个第一沟槽在该第一方向上的宽度。
12.根据权利要求11所述的非易失性存储器结构的制造方法，其特征在于，在形成该第一介电层之后和形成该些绝缘块体之前，更包括：
沉积一氧化层于该第一介电层上，其中该氧化层位于该些第一沟槽上方但填满该第二沟槽；
移除部分的该氧化层以暴露出该第一介电层和该些第一沟槽，留下的该氧化层填满该第二沟槽；
沉积一流动性材料于该第一介电层以及留下的该氧化层上，该流动性材料填满该些第一沟槽；以及
移除部分的该流动性材料，以使对应于该些第一沟槽处的该流动性材料下凹。
13.根据权利要求12所述的非易失性存储器结构的制造方法，其特征在于，移除部分的该流动性材料后，在该些第一沟槽中留下的该流动性材料的上方形成凹陷部，其中该些凹陷部暴露出覆盖该些第一堆叠结构的侧面的该第一介电层的至少一部分，在该些第一沟槽中留下的该流动性材料的顶面低于该些第一堆叠结构的顶面。
14.根据权利要求12所述的非易失性存储器结构的制造方法，其特征在于，前述各个第一堆叠结构包含位于该穿隧介电层上的一浮置栅极以及位于该浮置栅极上方的一控制栅极，且该控制栅极包含一多晶硅栅极以及一金属栅极位于该多晶硅栅极上，而在移除部分的该流动性材料后，在该些第一沟槽中留下的该流动性材料的顶面不低于该些第一堆叠结构的该些多晶硅栅极的顶面。
15.根据权利要求12所述的非易失性存储器结构的制造方法，其特征在于，在移除部分的该流动性材料后，更包括：
形成一绝缘材料层于该第一介电层、留下的该氧化层以及留下的该流动性材料上；
移除对应于该些第一沟槽处的该绝缘材料层的部分以及留下的该流动性材料，而暴露出该些第一沟槽以及形成该些绝缘块体对应于该些第一堆叠结构和该些第二堆叠结构的上方；以及
沉积该第二介电层。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202011000067.7A CN114256252A (zh) | 2020-09-22 | 2020-09-22 | 非易失性存储器结构及其制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202011000067.7A CN114256252A (zh) | 2020-09-22 | 2020-09-22 | 非易失性存储器结构及其制造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN114256252A true CN114256252A (zh) | 2022-03-29 |
Family
ID=80788391
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202011000067.7A Pending CN114256252A (zh) | 2020-09-22 | 2020-09-22 | 非易失性存储器结构及其制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN114256252A (zh) |
Citations (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20040061169A1 (en) * | 2002-09-30 | 2004-04-01 | Heon-Heoung Leam | Non-volatile memory device and method of manufacturing the same |
| US20060231884A1 (en) * | 2005-04-15 | 2006-10-19 | Renesas Technology Corp. | Nonvolatile semiconductor device and method of manufacturing nonvolatile semiconductor device |
| KR100843044B1 (ko) * | 2007-08-20 | 2008-07-01 | 주식회사 하이닉스반도체 | 반도체 소자의 제조방법 |
| CN101399204A (zh) * | 2007-09-30 | 2009-04-01 | 中芯国际集成电路制造(上海)有限公司 | 栅极结构、快闪存储器及其制作方法 |
| US20110303967A1 (en) * | 2010-06-11 | 2011-12-15 | Eli Harari | Non-Volatile Memory With Air Gaps |
| CN102986022A (zh) * | 2010-06-19 | 2013-03-20 | 桑迪士克科技股份有限公司 | 包括位线气隙和字线气隙的非易失性存储器以及对应的制造方法 |
| CN103515216A (zh) * | 2012-06-27 | 2014-01-15 | 力晶科技股份有限公司 | 半导体元件的制造方法 |
| KR20140029055A (ko) * | 2012-08-31 | 2014-03-10 | 에스케이하이닉스 주식회사 | 비휘발성 메모리 장치 및 그 제조 방법 |
| US20150060986A1 (en) * | 2013-08-30 | 2015-03-05 | Kabushiki Kaisha Toshiba | Semiconductor memory device and method for manufacturing the same |
| US9281314B1 (en) * | 2014-10-10 | 2016-03-08 | Sandisk Technologies Inc. | Non-volatile storage having oxide/nitride sidewall |
| CN106653758A (zh) * | 2015-10-28 | 2017-05-10 | 中芯国际集成电路制造(上海)有限公司 | 快闪存储器的制作方法 |
| CN109427798A (zh) * | 2017-08-28 | 2019-03-05 | 中芯国际集成电路制造(上海)有限公司 | 闪存器件及其制造方法 |
-
2020
- 2020-09-22 CN CN202011000067.7A patent/CN114256252A/zh active Pending
Patent Citations (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20040061169A1 (en) * | 2002-09-30 | 2004-04-01 | Heon-Heoung Leam | Non-volatile memory device and method of manufacturing the same |
| US20060231884A1 (en) * | 2005-04-15 | 2006-10-19 | Renesas Technology Corp. | Nonvolatile semiconductor device and method of manufacturing nonvolatile semiconductor device |
| KR100843044B1 (ko) * | 2007-08-20 | 2008-07-01 | 주식회사 하이닉스반도체 | 반도체 소자의 제조방법 |
| CN101399204A (zh) * | 2007-09-30 | 2009-04-01 | 中芯国际集成电路制造(上海)有限公司 | 栅极结构、快闪存储器及其制作方法 |
| US20110303967A1 (en) * | 2010-06-11 | 2011-12-15 | Eli Harari | Non-Volatile Memory With Air Gaps |
| CN102986022A (zh) * | 2010-06-19 | 2013-03-20 | 桑迪士克科技股份有限公司 | 包括位线气隙和字线气隙的非易失性存储器以及对应的制造方法 |
| CN103515216A (zh) * | 2012-06-27 | 2014-01-15 | 力晶科技股份有限公司 | 半导体元件的制造方法 |
| KR20140029055A (ko) * | 2012-08-31 | 2014-03-10 | 에스케이하이닉스 주식회사 | 비휘발성 메모리 장치 및 그 제조 방법 |
| US20150060986A1 (en) * | 2013-08-30 | 2015-03-05 | Kabushiki Kaisha Toshiba | Semiconductor memory device and method for manufacturing the same |
| US9281314B1 (en) * | 2014-10-10 | 2016-03-08 | Sandisk Technologies Inc. | Non-volatile storage having oxide/nitride sidewall |
| CN106653758A (zh) * | 2015-10-28 | 2017-05-10 | 中芯国际集成电路制造(上海)有限公司 | 快闪存储器的制作方法 |
| CN109427798A (zh) * | 2017-08-28 | 2019-03-05 | 中芯国际集成电路制造(上海)有限公司 | 闪存器件及其制造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11018155B2 (en) | Vertical string of memory cells individually comprising a programmable charge storage transistor comprising a control gate and a charge storage structure and method of forming a vertical string of memory cells individually comprising a programmable charge storage transistor comprising a control gate and a charge storage structure | |
| US9595535B1 (en) | Integration of word line switches with word line contact via structures | |
| US8563378B2 (en) | Manufacturing semiconductor devices | |
| CN106024794B (zh) | 半导体器件及其制造方法 | |
| US7829931B2 (en) | Nonvolatile memory devices having control electrodes configured to inhibit parasitic coupling capacitance | |
| KR20190104430A (ko) | Ｎａｎｄ 메모리 어레이들 및 ｎａｎｄ 메모리 어레이들을 형성하는 방법 | |
| US7049189B2 (en) | Method of fabricating non-volatile memory cell adapted for integration of devices and for multiple read/write operations | |
| US20070176296A1 (en) | Semiconductor device and method of manufacturing the same | |
| US11742383B2 (en) | Semiconductor device with air gap | |
| CN109935594B (zh) | 3d存储器件及其制造方法 | |
| US11302712B2 (en) | Integrated circuitry, memory arrays comprising strings of memory cells, methods used in forming integrated circuitry, and methods used in forming a memory array comprising strings of memory cells | |
| TWI548036B (zh) | 嵌入式記憶元件的製造方法 | |
| US20220406709A1 (en) | Memory device and flash memory device | |
| CN114256252A (zh) | 非易失性存储器结构及其制造方法 | |
| CN111211129B (zh) | 3d存储器件及其制造方法 | |
| TWI797467B (zh) | 非揮發性記憶體結構及其製造方法 | |
| US11322623B2 (en) | Non-volatile memory structure and method of manufacturing the same | |
| CN104425385A (zh) | 嵌入式存储元件的制造方法 | |
| CN112436011B (zh) | 闪存器件及其制造方法 | |
| TWI789295B (zh) | 記憶裝置 | |
| CN112437984B (zh) | 半导体器件及其形成方法 | |
| US20240196612A1 (en) | Three-dimensional memory devices with lateral block isolation structures and methods of forming the same | |
| US20230380151A1 (en) | Three-dimensional memory device containing word line contacts which extend through drain-select-level isolation structures and methods of making the same | |
| US20240194262A1 (en) | Three-dimensional memory devices with lateral block isolation structures and methods of forming the same | |
| TW202416804A (zh) | 記憶體元件及其製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |