CN109427798A - 闪存器件及其制造方法 - Google Patents

闪存器件及其制造方法 Download PDF

Info

Publication number
CN109427798A
CN109427798A CN201710751182.XA CN201710751182A CN109427798A CN 109427798 A CN109427798 A CN 109427798A CN 201710751182 A CN201710751182 A CN 201710751182A CN 109427798 A CN109427798 A CN 109427798A
Authority
CN
China
Prior art keywords
gate structure
gate
memory device
dielectric layer
isolated area
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201710751182.XA
Other languages
English (en)
Inventor
仇圣棻
陈亮
韩亮
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp, Semiconductor Manufacturing International Beijing Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201710751182.XA priority Critical patent/CN109427798A/zh
Priority to US16/046,731 priority patent/US11239109B2/en
Publication of CN109427798A publication Critical patent/CN109427798A/zh
Priority to US17/645,888 priority patent/US11769688B2/en
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H10B41/35—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region with a cell select transistor, e.g. NAND
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/764—Air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823481—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type isolation region manufacturing related aspects, e.g. to avoid interaction of isolation region with adjacent structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42324—Gate electrodes for transistors with a floating gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4983—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET with a lateral structure, e.g. a Polysilicon gate with a lateral doping variation or with a lateral composition variation or characterised by the sidewalls being composed of conductive, resistive or dielectric material
    • H01L29/4991—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET with a lateral structure, e.g. a Polysilicon gate with a lateral doping variation or with a lateral composition variation or characterised by the sidewalls being composed of conductive, resistive or dielectric material comprising an air gap
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/515—Insulating materials associated therewith with cavities, e.g. containing a gas
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)

Abstract

本申请公开了一种闪存器件及其制造方法，涉及存储器技术领域。其中，所述闪存器件包括：基底，包括在第一方向上交替排列且在第二方向上延伸的多个有源区和多个第一隔离区，所述第一方向不同于所述第二方向；在所述基底上的多个栅极结构，在所述第二方向上彼此间隔开且在第一方向上延伸；以及第二隔离区，填充相邻的栅极结构之间的间隙的上部；其中，所述间隙的下部作为第一气隙。本申请可以减小字线之间的干扰。

Description

闪存器件及其制造方法
技术领域
本申请涉及存储器技术领域，尤其涉及一种闪存器件及其制造方法。
背景技术
随着诸如NAND存储器的闪存器件的尺寸的缩小，字线和字线之间的间距以及位线和位线之间的间距越来越小，因此，字线之间的干扰以及位线之间的干扰也越来越严重，这会对闪存器件的性能造成不利影响。
因此，有必要提出一种技术方案来减小字线之间的干扰或位线之间的干扰。
发明内容
本申请的一个目的在于减小字线之间的干扰。
本申请的另一个目的在于减小字线之间的干扰以及位线之间的干扰。
根据本申请的一方面，提供了一种闪存器件，包括：基底，包括在第一方向上交替排列且在第二方向上延伸的多个有源区和多个第一隔离区，所述第一方向不同于所述第二方向；在所述基底上的多个栅极结构，在所述第二方向上彼此间隔开且在第一方向上延伸；以及第二隔离区，填充相邻的栅极结构之间的间隙的上部；其中，所述间隙的下部作为第一气隙。
在一个实施例中，所述栅极结构包括：在所述有源区上的隧穿电介质层；在所述隧穿电介质层上的浮栅；在所述浮栅上的栅间电介质层；以及在所述栅间电介质层上的控制栅。
在一个实施例中，所述第二隔离区的底表面高于所述控制栅的底表面。
在一个实施例中，所述闪存器件还包括：在所述控制栅上的金属硅化物。
在一个实施例中，所述第一隔离区的顶表面低于所述有源区的顶表面；所述第一隔离区、所述有源区以及所述栅极结构之间具有第二气隙。
在一个实施例中，所述第一气隙和所述第二气隙连通。
根据本申请的另一方面，提供了一种闪存器件的制造方法，包括：提供基底结构，所述基底结构包括：基底，包括在第一方向上交替排列且在第二方向上延伸的多个有源区和多个第一隔离区，所述第一方向不同于所述第二方向；和在所述基底上的多个栅极结构，在所述第二方向上彼此间隔开且在第一方向上延伸；形成包围所述栅极结构的上部的悬挂部，所述悬挂部使得相邻的栅极结构之间的间隙的开口变小；以及形成填充所述间隙的上部的第二隔离区，从而在相邻的栅极结构之间形成第一气隙。
在一个实施例中，形成包围所述栅极结构的上部的悬挂部包括：沉积悬挂材料层，所述悬挂材料层包括第一部分和第二部分，所述第一部分包围所述栅极结构的上部，所述第二部分形成在所述栅极结构的下部的侧壁上以及相邻的栅极结构之间的基底的表面上；以及执行湿法刻蚀工艺，所述湿法刻蚀工艺使得所述第二部分被去除并使得所述第一部分的一部分被去除，所述第一部分的剩余部分作为所述悬挂部。
在一个实施例中，相邻的栅极结构的上部包围的第一部分彼此相连。
在一个实施例中，所述湿法刻蚀工艺采用的刻蚀剂包括磷酸。
在一个实施例中，所述悬挂部的材料包括硅的氮化物或硅的氮氧化物。
在一个实施例中，所述悬挂部的材料包括SiN或SiON。
在一个实施例中，所述栅极结构包括：在所述有源区上的隧穿电介质层；在所述隧穿电介质层上的浮栅；在所述浮栅上的栅间电介质层；以及在所述栅间电介质层上的控制栅。
在一个实施例中，所述栅极结构还包括：在所述控制栅上的硬掩模层。
在一个实施例中，所述悬挂部包围所述控制栅的上部。
在一个实施例中，所述第二隔离区的底表面高于所述控制栅的底表面。
在一个实施例中，还包括：去除所述悬挂部并去除所述第二隔离区的一部分，以使得所述控制栅的一部分露出；以及沉积金属层，以使得所述控制栅的露出部分被形成为金属硅化物。
在一个实施例中，在形成包围所述栅极结构的上部的悬挂部之后，还包括：去除所述第一隔离区的一部分，从而在相邻的有源区之间形成第二气隙。
在一个实施例中，通过稀释的氢氟酸去除所述第一隔离区的一部分。
在一个实施例中，所述第一气隙和所述第二气隙连通。
本申请实施例中，第二隔离区填充栅极结构之间的间隙的上部，从而在栅极结构之间的下部形成了第一气隙。如此，在控制栅作为字线的情况下，可以减小字线之间的寄生电容，从而减小字线之间的干扰。
通过以下参照附图对本申请的示例性实施例的详细描述，本申请的其它特征、方面及其优点将会变得清楚。
附图说明
附图构成本说明书的一部分，其描述了本申请的示例性实施例，并且连同说明书一起用于解释本申请的原理，在附图中：
图1是根据本申请一个实施例的闪存器件的制造方法的简化流程示意图；
图2A-图10示出了根据本申请一些实施例的闪存器件的制造方法的各个阶段的截面示意图。
具体实施方式
现在将参照附图来详细描述本申请的各种示例性实施例。应理解，除非另外具体说明，否则在这些实施例中阐述的部件和步骤的相对布置、数字表达式和数值不应被理解为对本申请范围的限制。
此外，应当理解，为了便于描述，附图中所示出的各个部件的尺寸并不必然按照实际的比例关系绘制，例如某些层的厚度或宽度可以相对于其他层有所夸大。
以下对示例性实施例的描述仅仅是说明性的，在任何意义上都不作为对本申请及其应用或使用的任何限制。
对于相关领域普通技术人员已知的技术、方法和装置可能不作详细讨论，但在适用这些技术、方法和装置情况下，这些技术、方法和装置应当被视为本说明书的一部分。
应注意，相似的标号和字母在下面的附图中表示类似项，因此，一旦某一项在一个附图中被定义或说明，则在随后的附图的说明中将不需要对其进行进一步讨论。
图1是根据本申请一个实施例的闪存器件的制造方法的简化流程示意图。图2A-图10示出了根据本申请一些实施例的闪存器件的制造方法的各个阶段的截面示意图。
下面结合图1、图2A-图10对根据本申请一些实施例的闪存器件的制造方法进行详细说明。
如图1所示，首先，在步骤102，提供基底结构。
图2A示出了根据本申请一个实施例的基底结构沿着第一方向的截面图。图2B示出了图2A所示基底结构沿着第二方向的截面图。这里，第一方向不同于第二方向。在一个实施例中，第一方向与第二方向可以基本垂直。
如图2A和2B所示，基底结构可以包括基底201和在基底201上的多个栅极结构202。基底201可以包括多个有源区211和多个第一隔离区221。多个有源区211和多个第一隔离区221在第一方向上交替排列，并且在第二方向上延伸。多个栅极结构202在第二方向上彼此间隔开，也即，相邻的栅极结构202之间具有间隙。另外，多个栅极结构202在第一方向上延伸。这里，有源区211可以包括半导体衬底以及阱区等，有源区211可以用于形成源区、漏区等。
在一个实施例中，每个栅极结构可以包括在有源区211上的隧穿电介质层212、在隧穿电介质层212上的浮栅222、在浮栅222上的栅间电介质层232以及在栅间电介质层232上的控制栅242。在另一个实施例中，栅极结构还可以包括在控制栅242上的硬掩模层252。需要说明的是，隧穿电介质层212及其上的浮栅222可以包括沿着第一方向排列的间隔开的多段。在某些实现方式中，控制栅242可以作为字线。
示例性地，隧穿电介质层212的材料可以包括硅的氧化物等。示例性地，浮栅222和控制栅242的材料可以包括多晶硅等。示例性地，栅间电介质层232可以包括硅的氧化物或硅的氮化物等。作为一个优选的示例，栅间电介质层232可以是由硅的氧化物层、硅的氮化物层、硅的氧化物层构成的夹层结构，例如ONO结构。
回到图1，接下来，在步骤104，形成包围栅极结构的上部的悬挂部(overhang)，该悬挂部使得相邻的栅极结构之间的间隙的开口变小。
在一个实现方式中，可以通过图3和图4所示工艺来形成悬挂部。
如图3所示，在基底结构上沉积悬挂材料层301。这里，将包围栅极结构202的上部的悬挂材料层301称为第一部分，将形成在栅极结构202的下部的侧壁上以及相邻的栅极结构202之间的基底201的表面上的悬挂材料层301称为第二部分。优选地，第一部分的厚度大于第二部分的厚度。在一个实施例中，相邻的栅极结构202的上部包围的第一部分可以彼此相连，也即，包围栅极结构202的上部的悬挂材料层301可以合并(merge)在一起。
在一个实施例中，悬挂材料层301可以包括硅的氮化物或硅的氮氧化物等，优选地，可以包括SiN或SiON。优选地，可以通过化学气相沉积(CVD)等镀膜速率比较高的方式来沉积悬挂材料层301，从而使得第一部分的厚度大于第二部分的厚度。
需要说明的是，上面提到的栅极结构202的上部和下部仅仅是相对的概念，例如，可以将栅极结构202靠近顶部的部分作为上部，剩余的部分作为下部。作为一个示例，栅极结构202的上部可以包括硬掩模层252和控制栅242的一部分，控制栅242的其余部分、栅间电介质层232、浮栅222以及隧穿电介质层212可以作为栅极结构202的下部。
如图4所示，执行湿法刻蚀工艺。湿法刻蚀工艺使得第二部分被去除，并且使得第一部分的一部分被去除。由于湿法刻蚀工艺是各向同性刻蚀，因此，湿法刻蚀工艺会使得第一部分被减薄，从而可以将第一部分的剩余部分作为悬挂部301A。悬挂部301A使得相邻的栅极结构202之间的间隙的开口变小。在一个实施例中，悬挂部301A可以包围控制栅242的上部。
优选地，湿法刻蚀工艺采用的刻蚀剂可以包括磷酸。另外，在相邻的栅极结构202的上部包围的第一部分彼此相连的情况下，湿法刻蚀工艺还可以使得不同的第一部分被分隔开。
接下来，在步骤106，形成填充间隙的上部的第二隔离区，从而在相邻的栅极结构之间形成第一气隙。
如图5所示，沉积隔离材料501(优选为聚合物)。由于栅极结构202的上部包围有悬挂部301A，这使得隔离材料302仅填充相邻的栅极结构202之间的间隙的上部。
如图6所示，可以对沉积的隔离材料501进行平坦化，例如化学机械抛光(CMP)。填充间隙的上部的隔离材料501即为第二隔离区501A，而间隙的下部可以作为第一气隙502(air gap)。在一个实施例中，第二隔离区501A的底表面高于控制栅242的底表面。
上述实施例中，通过在栅极结构的上部来形成悬挂部，从而可以仅在在栅极结构之间的间隙的上部形成第二隔离区，栅极结构之间的间隙的下部可以作为第一气隙。如此，在控制栅作为字线的情况下，可以减小字线之间的寄生电容，从而减小字线之间的干扰。
在形成第二隔离区501A之后，如图7所示，还可以去除悬挂部301A并去除第二隔离区501A的一部分，以使得控制栅242的一部分露出。这里，如果栅极结构202包括硬掩模层252，则在去除悬挂部301A后还需去除硬掩模层252。
之后，如图8A和图8B所示，还可以沉积金属层，以使得控制栅242的露出部分被形成为金属硅化物801，例如NiSi等。由于形成了第二隔离区501A，沉积的金属层不会形成在栅极结构202之间的间隙中。
在某些实施例中，在图1所示实施例的步骤104(也即图4所示工艺)之后，还可以去除第一隔离区221的一部分，从而在相邻的有源区211之间形成第二气隙901，如图9所示。优选地，可以通过稀释的氢氟酸(DHF)去除第一隔离区901的一部分。
在形成第二气隙901之后，可以按照上面给出的方式进行后续步骤106等其他工艺。图10示出了形成金属硅化物的闪存结构沿着第一方面的截面示意图。优选地，第一气隙901和第二气隙502是流体连通的。第一气隙502在第一方向上延伸，而第二气隙901在第二方向上延伸。
由于在有源区211之间形成了第二气隙901，因此，可以降低位线之间的寄生电容，从而减小位线之间的干扰。
本申请还提供了一种闪存器件，参见图8A和图8B，闪存器件可以包括：
基底201，包括在第一方向上交替排列且在第二方向上延伸的多个有源区211和多个第一隔离区221，这里的第一方向不同于第二方向；
在基底201上的多个栅极结构202，在第二方向上彼此间隔开且在第一方向上延伸；以及
第二隔离区501A，填充相邻的栅极结构202之间的间隙的上部；
其中，间隙的下部作为第一气隙502。
在一个实施例中，每个栅极结构可以包括在有源区211上的隧穿电介质层212、在隧穿电介质层212上的浮栅222、在浮栅222上的栅间电介质层232以及在栅间电介质层232上的控制栅242。在一个实施例中，第二隔离区501A的底表面高于控制栅242的底表面。在一个实施例中，闪存器件还可以包括在控制栅242上的金属硅化物801。
在另一个实施例中，参见图10，第一隔离区221的顶表面低于有源区211的顶表面，第一隔离区211、有源区221以及栅极结构202之间具有第二气隙901。优选地，第一气隙502和第二气隙901流体连通。
本申请实施例提供的闪存器件可以包括但不限于NAND存储器。
至此，已经详细描述了根据本申请实施例的闪存器件及其制造方法。为了避免遮蔽本申请的构思，没有描述本领域所公知的一些细节，本领域技术人员根据上面的描述，完全可以明白如何实施这里公开的技术方案。另外，本说明书公开所教导的各实施例可以自由组合。本领域的技术人员应该理解，可以对上面说明的实施例进行多种修改而不脱离如所附权利要求限定的本申请的精神和范围。

Claims (20)

1.一种闪存器件，其特征在于，包括：
基底，包括在第一方向上交替排列且在第二方向上延伸的多个有源区和多个第一隔离区，所述第一方向不同于所述第二方向；
在所述基底上的多个栅极结构，在所述第二方向上彼此间隔开且在第一方向上延伸；以及
第二隔离区，填充相邻的栅极结构之间的间隙的上部；
其中，所述间隙的下部作为第一气隙。
2.根据权利要求1所述的闪存器件，其特征在于，所述栅极结构包括：
在所述有源区上的隧穿电介质层；
在所述隧穿电介质层上的浮栅；
在所述浮栅上的栅间电介质层；以及
在所述栅间电介质层上的控制栅。
3.根据权利要求2所述的闪存器件，其特征在于，所述第二隔离区的底表面高于所述控制栅的底表面。
4.根据权利要求2所述的闪存器件，其特征在于，还包括：
在所述控制栅上的金属硅化物。
5.根据权利要求1所述的闪存器件，其特征在于，所述第一隔离区的顶表面低于所述有源区的顶表面；
所述第一隔离区、所述有源区以及所述栅极结构之间具有第二气隙。
6.根据权利要求5所述的闪存器件，其特征在于，所述第一气隙和所述第二气隙连通。
7.一种闪存器件的制造方法，其特征在于，包括：
提供基底结构，所述基底结构包括：
基底，包括在第一方向上交替排列且在第二方向上延伸的多个有源区和多个第一隔离区，所述第一方向不同于所述第二方向；和
在所述基底上的多个栅极结构，在所述第二方向上彼此间隔开且在第一方向上延伸；
形成包围所述栅极结构的上部的悬挂部，所述悬挂部使得相邻的栅极结构之间的间隙的开口变小；以及
形成填充所述间隙的上部的第二隔离区，从而在相邻的栅极结构之间形成第一气隙。
8.根据权利要求7所述的方法，其特征在于，形成包围所述栅极结构的上部的悬挂部包括：
沉积悬挂材料层，所述悬挂材料层包括第一部分和第二部分，所述第一部分包围所述栅极结构的上部，所述第二部分形成在所述栅极结构的下部的侧壁上以及相邻的栅极结构之间的基底的表面上；以及
执行湿法刻蚀工艺，所述湿法刻蚀工艺使得所述第二部分被去除并使得所述第一部分的一部分被去除，所述第一部分的剩余部分作为所述悬挂部。
9.根据权利要求8所述的方法，其特征在于，相邻的栅极结构的上部包围的第一部分彼此相连。
10.根据权利要求8所述的方法，其特征在于，所述湿法刻蚀工艺采用的刻蚀剂包括磷酸。
11.根据权利要求7所述的方法，其特征在于，所述悬挂部的材料包括硅的氮化物或硅的氮氧化物。
12.根据权利要求11所述的方法，其特征在于，所述悬挂部的材料包括SiN或SiON。
13.根据权利要求7所述的方法，其特征在于，所述栅极结构包括：
在所述有源区上的隧穿电介质层；
在所述隧穿电介质层上的浮栅；
在所述浮栅上的栅间电介质层；以及
在所述栅间电介质层上的控制栅。
14.根据权利要求13所述的方法，其特征在于，所述栅极结构还包括：
在所述控制栅上的硬掩模层。
15.根据权利要求13或14所述的方法，其特征在于，所述悬挂部包围所述控制栅的上部。
16.根据权利要求13或14所述的方法，其特征在于，所述第二隔离区的底表面高于所述控制栅的底表面。
17.根据权利要求13所述的方法，其特征在于，还包括：
去除所述悬挂部并去除所述第二隔离区的一部分，以使得所述控制栅的一部分露出；以及
沉积金属层，以使得所述控制栅的露出部分被形成为金属硅化物。
18.根据权利要求7或8所述的方法，其特征在于，在形成包围所述栅极结构的上部的悬挂部之后，还包括：
去除所述第一隔离区的一部分，从而在相邻的有源区之间形成第二气隙。
19.根据权利要求18所述的方法，其特征在于，通过稀释的氢氟酸去除所述第一隔离区的一部分。
20.根据权利要求18所述的方法，其特征在于，所述第一气隙和所述第二气隙连通。
CN201710751182.XA 2017-08-28 2017-08-28 闪存器件及其制造方法 Pending CN109427798A (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201710751182.XA CN109427798A (zh) 2017-08-28 2017-08-28 闪存器件及其制造方法
US16/046,731 US11239109B2 (en) 2017-08-28 2018-07-26 Semiconductor memory having reduced interference between bit lines and word lines
US17/645,888 US11769688B2 (en) 2017-08-28 2021-12-23 Method for manufacturing semiconductor memory having reduced interference between bit lines and word lines

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710751182.XA CN109427798A (zh) 2017-08-28 2017-08-28 闪存器件及其制造方法

Publications (1)

Publication Number Publication Date
CN109427798A true CN109427798A (zh) 2019-03-05

Family

ID=65437922

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710751182.XA Pending CN109427798A (zh) 2017-08-28 2017-08-28 闪存器件及其制造方法

Country Status (2)

Country Link
US (2) US11239109B2 (zh)
CN (1) CN109427798A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114256252A (zh) * 2020-09-22 2022-03-29 华邦电子股份有限公司 非易失性存储器结构及其制造方法
CN115346982A (zh) * 2021-05-13 2022-11-15 华邦电子股份有限公司 动态随机存取存储器及其制造方法

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI749678B (zh) * 2020-08-03 2021-12-11 力晶積成電子製造股份有限公司 記憶元件及其形成方法
US11508421B2 (en) 2020-11-13 2022-11-22 Micron Technology, Inc. Electronic devices comprising air gaps adjacent to bitlines and related methods and systems
US11825646B2 (en) 2021-03-18 2023-11-21 Changxin Memory Technologies, Inc. Method for manufacturing semiconductor structure and semiconductor structure

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100230741A1 (en) * 2009-03-12 2010-09-16 Samsung Electronics Co., Ltd. Semiconductor devices with an air gap in trench isolation dielectric
CN102479811A (zh) * 2010-11-29 2012-05-30 三星电子株式会社 非易失性存储器件及其制造方法
US20140021524A1 (en) * 2012-07-18 2014-01-23 Samsung Electronics Co., Ltd. Non-volatile memory devices having air gaps and methods of manufacturing the same

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7235473B2 (en) * 2005-08-26 2007-06-26 Freescale Semiconductor, Inc. Dual silicide semiconductor fabrication process
US20070141798A1 (en) * 2005-12-20 2007-06-21 Intel Corporation Silicide layers in contacts for high-k/metal gate transistors
EP1804293A1 (en) * 2005-12-30 2007-07-04 STMicroelectronics S.r.l. Process for manufacturing a non volatile memory electronic device
KR101010798B1 (ko) * 2007-07-18 2011-01-25 주식회사 하이닉스반도체 플래시 메모리 소자의 제조 방법
US8611068B2 (en) * 2008-10-16 2013-12-17 Case Western Reserve University Multilayer polymer dialectric film having a charge-delocalizing interface
KR101559345B1 (ko) * 2010-08-26 2015-10-15 삼성전자주식회사 비휘발성 메모리 소자 및 그 제조 방법
KR20120027906A (ko) * 2010-09-14 2012-03-22 삼성전자주식회사 반도체 소자 및 반도체 소자 제조 방법
KR101813513B1 (ko) * 2011-11-30 2018-01-02 삼성전자주식회사 반도체 소자 및 반도체 소자의 제조 방법
US8692373B2 (en) * 2012-02-21 2014-04-08 Micron Technology, Inc. Methods of forming a metal silicide region on at least one silicon structure
KR102046976B1 (ko) * 2012-12-04 2019-12-02 삼성전자주식회사 반도체 메모리 장치 및 그 제조 방법
CN104752434B (zh) * 2013-12-30 2017-11-03 中芯国际集成电路制造(上海)有限公司 存储器件及其形成方法
US9305835B2 (en) * 2014-02-26 2016-04-05 International Business Machines Corporation Formation of air-gap spacer in transistor
JP6297430B2 (ja) * 2014-06-30 2018-03-20 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
WO2016105348A1 (en) * 2014-12-22 2016-06-30 Intel Corporation Optimizing gate profile for performance and gate fill
KR102302231B1 (ko) * 2015-03-05 2021-09-14 삼성전자주식회사 비휘발성 메모리 소자 및 그 제조 방법
US20160372601A1 (en) * 2015-06-22 2016-12-22 Kabushiki Kaisha Toshiba Nonvolatile semiconductor memory device and method of manufacturing the same
WO2017111774A1 (en) * 2015-12-23 2017-06-29 Intel Corporation Transistor with inner-gate spacer
US10468350B2 (en) * 2016-08-08 2019-11-05 Samsung Electronics Co., Ltd. Semiconductor memory device
US10224340B2 (en) * 2017-06-19 2019-03-05 Sandisk Technologies Llc Three-dimensional memory device having discrete direct source strap contacts and method of making thereof

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100230741A1 (en) * 2009-03-12 2010-09-16 Samsung Electronics Co., Ltd. Semiconductor devices with an air gap in trench isolation dielectric
CN102479811A (zh) * 2010-11-29 2012-05-30 三星电子株式会社 非易失性存储器件及其制造方法
US20140021524A1 (en) * 2012-07-18 2014-01-23 Samsung Electronics Co., Ltd. Non-volatile memory devices having air gaps and methods of manufacturing the same

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114256252A (zh) * 2020-09-22 2022-03-29 华邦电子股份有限公司 非易失性存储器结构及其制造方法
CN115346982A (zh) * 2021-05-13 2022-11-15 华邦电子股份有限公司 动态随机存取存储器及其制造方法

Also Published As

Publication number Publication date
US20220115264A1 (en) 2022-04-14
US11769688B2 (en) 2023-09-26
US20190067080A1 (en) 2019-02-28
US11239109B2 (en) 2022-02-01

Similar Documents

Publication Publication Date Title
CN109427798A (zh) 闪存器件及其制造方法
JP5351201B2 (ja) 不揮発性半導体記憶装置及びその製造方法
US9543319B1 (en) Vertical channel structure
KR100952001B1 (ko) 반도체 장치 및 그 제조 방법
US20210375760A1 (en) Metal Line Structure and Method
CN100517637C (zh) 形成半导体装置的隔离结构的方法
US20150079748A1 (en) Nonvolatile memory device and method for fabricating the same
TWI397974B (zh) 分離式字元線之製程
CN109411472A (zh) 动态随机存取存储器及其制造方法
CN105870069A (zh) 用于芯片切割过程的保护结构
US9530840B2 (en) Semiconductor device including a wall oxide film and method for forming the same
CN109326600B (zh) 一种三维存储器件及其制备方法
US10043812B1 (en) Semiconductive structure with word line and method of fabricating the same
CN104465728B (zh) 分离栅功率器件的栅极结构及工艺方法
CN102254867A (zh) 快闪存储器的制作方法
US7595252B2 (en) Method of manufacturing a semiconductor memory device
US9659781B2 (en) Method for forming a floating gate in a recess of a shallow trench isolation (STI) region
JP7519460B2 (ja) 半導体デバイス及びその製造方法
US20220254792A1 (en) Semiconductor memory device and method for fabricating the same
CN104538366A (zh) 一种或非门闪存存储器及其制作方法
US9437696B2 (en) Semiconductor device and method for fabricating the same
CN107978592B (zh) 多层电容及其制造方法
CN111354630B (zh) 半导体结构及其制造方法
US20240250149A1 (en) Flash memory and method for forming the same
US6423612B1 (en) Method of fabricating a shallow trench isolation structure with reduced topography

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20190305

RJ01 Rejection of invention patent application after publication