CN107978592B - 多层电容及其制造方法 - Google Patents

Abstract

本发明公开了多层电容及其制造方法，其中，该方法包括：在有源层表面形成两个隔离凹槽和至少一个阻挡凹槽，其中所述至少一个阻挡凹槽位于所述两个隔离凹槽之间；对所述两个隔离凹槽和全部所述阻挡凹槽进行氧化物填充，并使得所述氧化物高于所述有源层的表面；在所述两个隔离凹槽和至少一个阻挡凹槽之外的有源层表面上形成隧穿氧化层，并在所述隧穿氧化层和所述氧化物上形成浮栅层。本发明通过在有源层中添加至少一个阻挡凹槽并对其进行氧化物填充，使得氧化物高于有源层的表面，在对浮栅进行研磨时，阻挡凹槽中填充的氧化物会阻挡对浮栅过度研磨，使得多层电容浮栅的厚度不会偏薄，在对浮栅进行引出时有源层和浮栅层也不容易短路。

Description

多层电容及其制造方法

技术领域

本发明实施例涉及半导体技术领域，尤其涉及多层电容及其制造方法。

背景技术

多晶硅-绝缘层-多晶硅(polysilicon-insulator-polysilicon,PIP)多层电容在其制造过程中会用到浮栅(floating gate)制造工艺，这种工艺有助于减小芯片面积，降低芯片的制造成本。

浮栅(floating gate)制造工艺包括浮栅研磨工艺，在研磨过程中由于浮栅的表面相对于研磨工具来说较大，会使得研磨后的浮栅表面出现碟形，导致浮栅的实际厚度偏薄。

图1A是现有技术中浮栅在引出时的结构剖面示意图，参考图1A，从下往上依次是有源层101、隔离凹槽102、隧穿氧化层103、浮栅层104和浮栅引出电极105，从图1A中可以看出研磨后的浮栅层104呈碟形，且其厚度会比设计的要薄，在后续采用浮栅引出电极105将浮栅层104引出时，很容易将浮栅层104和其下方的遂穿氧化层103打穿，使得有源层101和浮栅层104短路。

发明内容

本发明提供一种多层电容及其制造方法，以实现在多层电容的制造过程中，采用浮栅研磨工艺对浮栅进行研磨时，浮栅的表面不会出现碟形，厚度不会偏薄，在对浮栅进行引出时有源层和浮栅层也不容易短路。

第一方面，本发明实施例提供了一种多层电容的制造方法，包括：

在有源层表面形成两个隔离凹槽和至少一个阻挡凹槽，其中所述至少一个阻挡凹槽位于所述两个隔离凹槽之间；

对所述两个隔离凹槽和全部所述阻挡凹槽进行氧化物填充，并使得所述氧化物高于所述有源层的表面；

在所述两个隔离凹槽和至少一个阻挡凹槽之外的有源层表面上形成隧穿氧化层，并在所述隧穿氧化层和所述氧化物上形成浮栅层。

可选的，所述在有源层表面形成两个隔离凹槽和至少一个阻挡凹槽，可以包括：

在有源层上依次形成衬垫氧化层和硬掩膜层；

依次刻蚀所述硬掩膜层、所述衬垫氧化层和所述有源层，在所述有源层表面形成两个所述隔离凹槽和至少一个所述阻挡凹槽。

可选的，所述在有源层上依次形成衬垫氧化层和硬掩膜层，可以包括：

采用热生长工艺在所述有源层上形成衬垫氧化层；

采用气相沉积工艺在所述衬垫氧化层上形成硬掩膜层。

可选的，所述衬垫氧化层可以为二氧化硅层。

可选的，所述硬掩膜层可以为氮化硅层。

可选的，所述依次刻蚀所述硬掩膜层、所述衬垫氧化层和所述有源层，可以包括：

采用干法刻蚀工艺依次刻蚀所述硬掩膜层、所述衬垫氧化层和所述有源层。

可选的，所述在所述两个隔离凹槽和至少一个阻挡凹槽之外的有源层表面上形成隧穿氧化层，并在所述隧穿氧化层和所述氧化物上形成浮栅层，可以包括：

去除剩余的硬掩膜层和剩余的衬垫氧化层，使所述剩余的衬垫氧化层下方的有源层显现出；

在显现出的有源层上形成隧穿氧化层；

在所述隧穿氧化层和所述氧化物上形成浮栅层。

可选的，所述隧穿氧化层为二氧化硅层。

可选的，全部所述阻挡凹槽可以平行分布。

可选的，至少一个所述阻挡凹槽可以由多个子阻挡凹槽构成。

第二方面，本发明实施例提供了一种多层电容，包括：

有源层；

隔离凹槽和阻挡凹槽，位于所述有源层中；

其中，所述隔离凹槽的个数为两个，所述阻挡凹槽的个数为至少一个,所述阻挡凹槽位于两个所述隔离凹槽之间，所述两个隔离凹槽和全部所述阻挡凹槽中填充有氧化物且所述氧化物高于所述有源层的表面；

隧穿氧化层，位于所述两个隔离凹槽和至少一个阻挡凹槽之外的有源层和所述氧化物上；

浮栅层，位于所述隧穿氧化层上。

本发明实施例提供了一种多层电容及其制造方法，包括在有源层表面形成两个隔离凹槽和至少一个阻挡凹槽，其中所有阻挡凹槽位于两个隔离凹槽之间；对两个隔离凹槽和全部阻挡凹槽进行氧化物填充，并使得氧化物高于有源层的表面；然后在两个隔离凹槽和至少一个阻挡凹槽之外的有源层表面上形成隧穿氧化层，并在隧穿氧化层和氧化物上形成浮栅层。本发明通过在有源层中添加至少一个阻挡凹槽并对全部阻挡凹槽进行氧化物填充，使得氧化物高于有源层的表面，在后续对浮栅进行研磨的过程中，阻挡凹槽中填充的氧化物会阻挡对浮栅进行过度研磨，从而使得本发明中多层电容的浮栅的厚度不会偏薄，在对浮栅进行引出时有源层和浮栅层也不容易短路。

附图说明

图1A是现有技术中浮栅在引出时的结构剖面示意图；

图1B是本发明实施例一中提供的一种多层电容的制造方法的流程示意图；

图1C-1F是与本发明实施例一中提供的多层电容的制造方法的各步骤相对应的结构剖面示意图；

图1G是对图1F中的浮栅进行研磨后的结构剖面示意图；

图1H是本发明实施例一中提供的一种阻挡凹槽的分布示意图；

图1I是本发明实施例一中提供的一种阻挡凹槽的结构示意图；

图2A是本发明实施例二中提供的一种多层电容的制造方法的流程示意图；

图2B-2F是与本发明实施例二中提供的一种多层电容的制造方法的各步骤相对应的结构剖面示意图；

图3是本发明实施例三中提供的一种多层电容的结构示意图。

具体实施方式

下面结合附图和实施例对本发明作进一步的详细说明。可以理解的是，此处所描述的具体实施例仅仅用于解释本发明，而非对本发明的限定。另外还需要说明的是，为了便于描述，附图中仅示出了与本发明相关的部分而非全部结构。

实施例一

图1B是本发明实施例一中提供的一种多层电容的制造方法的流程示意图，在图1B中仅示出多层电容浮栅的形成步骤，至于多层电容的其他部分如何形成可参考现有技术，在本实施例中不另作说明。图1C-1F是与本发明实施例一中提供的多层电容的制造方法的各步骤相对应的结构剖面示意图。

本发明实施例中提供的多层电容的制造方法具体包括：

步骤110、在有源层表面形成两个隔离凹槽和至少一个阻挡凹槽，其中至少一个阻挡凹槽位于两个隔离凹槽之间。

参考图1C，在有源层11中，形成了两个隔离凹槽111和两个阻挡凹槽112，需要说明的是，图1C中仅画出两个阻挡凹槽112用作示意，在实际的加工过程中，根据实际需要来确定阻挡凹槽112的个数。可以采用光刻工艺形成隔离凹槽111和阻挡凹槽112，具体过程为，在有源层11的表面上形成光刻图案，按照光刻图案采用湿法刻蚀工艺刻蚀有源层11，即可得到图1C所示的结构；也可以采用干法刻蚀工艺刻蚀有源层11，以得到图1C所示的结构，本发明实施例优选采用干法刻蚀工艺刻蚀有源层11。

步骤120、对两个隔离凹槽和全部阻挡凹槽进行氧化物填充，并使得氧化物高于有源层的表面。

参考图1D，在隔离凹槽111中填充隔离氧化物12，在阻挡凹槽112中填充阻挡氧化物13。其中，由于隔离氧化物12可以将隔离氧化物12两边的有源层隔离开，因此隔离氧化物12用于限定出有源层11的范围；需要说明的是，在阻挡凹槽112中填充的阻挡氧化物13可以与隔离凹槽111中的隔离氧化物12采用相同的材料，这样在加工时会简化加工步骤，根据实际需要也可以选择采用不同的材料。形成的隔离氧化物12和阻挡氧化物13的高度均要高于有源层11的表面，隔离氧化物12和阻挡氧化物13的高度需要根据实际需要进行计算得到，隔离氧化物12和阻挡氧化物13的高度一般设计为相同，对此本实施例不作具体阐述。可以采用化学气相沉积技术或者其他现有技术形成隔离氧化物12和阻挡氧化物13，本实施例优选采用化学气相沉积技术。

步骤130、在两个隔离凹槽和至少一个阻挡凹槽之外的有源层表面上形成隧穿氧化层。

参考图1E，在隔离凹槽111和阻挡凹槽112中填充完隔离氧化物12和阻挡氧化物13后，可以采用原位水汽生成工艺(in-situ steam generation,ISSG)在隔离凹槽111和阻挡凹槽112之外的有源层表面上形成隧穿氧化层14；也可以采用对有源层11进行氧化的处理方法在有源层11表面形成隧穿氧化层14，本实施例中优选采用原位水汽生成工艺。隧穿氧化层14的材料优选为二氧化硅；至于隧穿氧化层14的厚度，则需要根据实际需要进行计算得到，在此不作具体阐述。

步骤140、在隧穿氧化层和氧化物上形成浮栅层。

参考图1F，在隧穿氧化层14、隔离氧化物12和阻挡氧化物13上形成浮栅层15，浮栅层15的材料一般为多晶硅；可以采用化学气相沉积技术或者其他现有技术形成浮栅层，本实施优选采用化学气相沉积技术，形成的浮栅层15的高度一般要高于隔离氧化物12和阻挡氧化物13的高度。在形成浮栅层15后，需要对其表面进行研磨。

图1G是对图1F中的浮栅层15进行研磨后的结构剖面示意图，参考图1G，采用化学机械抛光工艺对浮栅层进行处理，以使浮栅层15的上表面平整，并与隔离氧化物12和阻挡氧化物13的上表面平齐。在研磨的过程中，需要使用到研磨工具、研磨液以及其他器具，研磨液对隔离氧化物12、阻挡氧化物13和浮栅层15(比如为多晶硅)的腐蚀速度不同，在针对多晶硅的研磨过程中，多晶硅在研磨工具和研磨液的作用下被研磨掉的速度要大于隔离氧化物12和阻挡氧化物13，此时阻挡氧化物13可用于阻挡研磨工具过度研磨浮栅层15，使得浮栅层15不会出现蝶形现象。

在本实施例中，阻挡凹槽112在有源层11中可以有多种分布形式。图1H是本发明实施例一中提供的一种阻挡凹槽的分布示意图，参考图1H，阻挡凹槽112相互之间可以平行分布，也可以不平行分布，又或者是两者的混合分布，本实施例中优选为互相平行分布。图1I是本发明实施例一中提供的一种阻挡凹槽的结构示意图，参考图1I，至少一个阻挡凹槽112由多个子阻挡凹槽1121构成。需要说明的是，阻挡凹槽112的个数，有多少个阻挡凹槽112是由多少个子阻挡凹槽1121构成的，这些数量均是根据实际需要来确定的，本实施例对此不作具体阐述。

本发明实施例提供了一种多层电容的制造方法，在有源层表面形成两个隔离凹槽和至少一个阻挡凹槽，其中所有阻挡凹槽位于两个隔离凹槽之间；对两个隔离凹槽和全部阻挡凹槽进行氧化物填充，并使得氧化物高于有源层的表面；在两个隔离凹槽和至少一个阻挡凹槽之外的有源层表面上形成隧穿氧化层，并在隧穿氧化层和氧化物上形成浮栅层。本实施例提供的方法通过在有源层中添加至少一个阻挡凹槽并对全部阻挡凹槽进行氧化物填充，使得氧化物高于有源层的表面，在后续对浮栅进行研磨的过程中，阻挡凹槽中填充的氧化物会阻挡研磨工具对浮栅过度研磨，从而使得本发明中多层电容的浮栅的厚度不会偏薄，在对浮栅进行引出时有源层和浮栅层也不容易短路。

实施例二

图2A是本发明实施例二中提供的一种多层电容的制造方法的流程示意图，图2B-2F是与本发明实施例二中提供的一种多层电容的制造方法的各步骤相对应的结构剖面示意图。本实施例以上述实施例为基础，参考图2A，在本实施例中，将在有源层表面形成两个隔离凹槽和至少一个阻挡凹槽，其中至少一个阻挡凹槽位于两个隔离凹槽之间，具体为，在有源层上依次形成衬垫氧化层和硬掩膜层，依次刻蚀硬掩膜层、衬垫氧化层和有源层，在有源层表面形成两个隔离凹槽和至少一个阻挡凹槽；将在两个隔离凹槽和至少一个阻挡凹槽之外的有源层表面上形成隧穿氧化层，具体为，去除剩余的硬掩膜层和剩余的衬垫氧化层，使剩余的衬垫氧化层下方的有源层显现出，在显现出的有源层上形成隧穿氧化层。

参考图2A，本实施例的多层电容的制造方法包括如下步骤：

步骤210、在有源层上依次形成衬垫氧化层和硬掩膜层。

参考图2B，可以采用热生长工艺在有源层21上形成衬垫氧化层22，采用化学气相沉积技术在衬垫氧化层22上形成硬掩膜层23，也可采用其他已有的技术来形成衬垫氧化层22和硬掩膜层23，本实施例优选采用热生长工艺在有源层21上形成衬垫氧化层22，采用化学气相沉积工艺在衬垫氧化层22上形成硬掩膜层23。其中，衬垫氧化层22可以为二氧化硅层，硬掩膜层23可以为氮化硅层。在本发明实施例中，如果直接在有源层21(比如硅)上形成硬掩膜层23(比如氮化硅)，氮化硅表面和硅表面之间的表面张力会使得硅中的硅原子的位置发生移动，而在它们之间加上二氧化硅(衬垫氧化层22)后，则可以解决硅原子的位置会发生移动的问题。

步骤220、依次刻蚀硬掩膜层、衬垫氧化层和有源层，在有源层表面形成两个隔离凹槽和至少一个阻挡凹槽。

参考图2C，在形成硬掩膜层23后需要对其进行掩膜、光刻，以在硬掩膜层23的表面形成刻蚀图案，然后可以按照刻蚀图案采用干法刻蚀工艺依次刻蚀硬掩膜层23、衬垫氧化层22和有源层21，就可以得到两个隔离凹槽211和至少一个阻挡凹槽212。需要说明的是，也可以采用湿法刻蚀工艺或其他现有工艺依次刻蚀硬掩膜层23、衬垫氧化层22和有源层21，在本实施例中优选采用干法刻蚀工艺。

步骤230、对两个隔离凹槽和全部阻挡凹槽进行氧化物填充，并使得氧化物高于有源层的表面。

参考图2D，可以采用化学气相沉积工艺在隔离凹槽211中填充隔离氧化物24，在阻挡凹槽212中填充阻挡氧化物25，具体的，可以采用高纵深比制程技术或高密度等离子体化学气相沉积工艺来实现。然后，采用化学机械抛光技术处理隔离氧化物24和阻挡氧化物25的表面使其变得平整，与硬掩膜层23的表面平齐。

步骤240、去除剩余的硬掩膜层和剩余的衬垫氧化层，使剩余的衬垫氧化层下方的有源层显现出。

参考图2E，可以采用干法刻蚀工艺依次刻蚀剩余的硬掩膜层23和剩余的衬垫氧化层22，以使剩余的衬垫氧化层22下方的有源层21显现出。需要说明的是，也可以采用湿法刻蚀工艺或其他现有工艺依次刻蚀硬掩膜层23、衬垫氧化层22，在本实施例中优选采用干法刻蚀工艺。

步骤250、在显现出的有源层上形成隧穿氧化层，在隧穿氧化层和氧化物上形成浮栅层。

参考图2F，可以采用原位水汽生成工艺在显现出的有源层21上形成隧穿氧化层26；也可以采用对有源层21进行氧化的处理方法在有源层21表面形成隧穿氧化层26，本实施例中优选采用原位水汽生成工艺。可以采用化学气相沉积工艺或者其他现有工艺在隧穿氧化层26、隔离氧化物24和阻挡氧化物25的表面上形成浮栅层27，浮栅层27的材料一般为多晶硅。然后采用化学机械抛光技术处理浮栅层27，使其与隔离氧化物24和阻挡氧化物25的表面平齐。在研磨的过程中，研磨液对隔离氧化物24、阻挡氧化物25和浮栅层27的腐蚀速度不同，在研磨浮栅层27时，由于研磨液是针对浮栅层27的，所以阻挡氧化物25的高度基本不会变化，阻挡氧化物25可用于阻止研磨工具过度研磨浮栅层27，使得研磨后的浮栅层27不会出现蝶形现象。

本发明实施例提供了一种多层电容的制造方法，包括在有源层上依次形成衬垫氧化层和硬掩膜层，依次刻蚀硬掩膜层、衬垫氧化层和有源层，在有源层表面形成两个隔离凹槽和至少一个阻挡凹槽；对两个隔离凹槽和全部阻挡凹槽进行氧化物填充，并使得氧化物高于有源层的表面；去除剩余的硬掩膜层和剩余的衬垫氧化层，使剩余的衬垫氧化层下方的有源层显现出，在显现出的有源层上形成隧穿氧化层，在隧穿氧化层和氧化物上形成浮栅层。本实施例通过在有源层中形成至少一个阻挡凹槽并对全部阻挡凹槽进行氧化物填充，使得氧化物高于有源层的表面，在后续对浮栅进行研磨的过程中，阻挡凹槽中填充的氧化物会阻挡研磨工具对浮栅过度研磨，从而使得本发明中多层电容的浮栅的厚度不会偏薄，在对浮栅进行引出时有源层和浮栅层也不容易短路。

实施例三

图3是本发明实施例三中提供的一种多层电容的结构示意图，参考图3，在上述实施例的基础上，本实施例提供的多层电容包括：有源层31、隔离凹槽311、阻挡凹槽312、隔离氧化物32、阻挡氧化物33、隧穿氧化层34和浮栅层35，多层电容其他组成部分在图3中未示出。

本实施例提供的多层电容具体包括：

有源层31；

隔离凹槽311和阻挡凹槽312，位于所述有源层中31；

其中，隔离凹槽311的个数为两个，所述阻挡凹槽312的个数为至少一个,所述阻挡凹槽312位于两个所述隔离凹槽311之间，所述两个隔离凹槽311和全部所述阻挡凹槽312中填充有氧化物且所述氧化物高于所述有源层31的表面；

隧穿氧化层34，位于所述两个隔离凹槽311和至少一个阻挡凹槽312之外的有源层31和所述氧化物上；

浮栅层35，位于所述隧穿氧化层34上。

需要说明的是，在隔离凹槽311中填充的氧化物为隔离氧化物32；在阻挡凹槽312中填充的氧化物为阻挡氧化物33，其中，隔离氧化物32和阻挡氧化物33的材料和高度可以相同，隔离氧化物32和阻挡氧化物33优选二氧化硅。

由于本实施例的多层电容可以由上述各实施例中提供的多层电容的制造方法制得，所以可以参考上述各实施例中的内容，以便于更容易理解本实施例中提供的多层电容的结构。

本发明实施例提供了一种多层电容，包括有源层；隔离凹槽和阻挡凹槽，位于所述有源层中；其中，所述隔离凹槽的个数为两个，所述阻挡凹槽的个数为至少一个,所述阻挡凹槽位于两个所述隔离凹槽之间，所述两个隔离凹槽和全部所述阻挡凹槽中填充有氧化物且所述氧化物高于所述有源层的表面；隧穿氧化层，位于所述两个隔离凹槽和至少一个阻挡凹槽之外的有源层和所述氧化物上；浮栅层，位于所述隧穿氧化层上。本实施例提供的多层电容，通过在有源层中添加至少一个阻挡凹槽并对全部阻挡凹槽进行氧化物填充，使得氧化物高于有源层的表面，在后续对浮栅进行研磨的过程中，阻挡凹槽中填充的氧化物会阻挡研磨工具对浮栅过度研磨，从而使得本发明中多层电容的浮栅的厚度不会偏薄，在对浮栅进行引出时有源层和浮栅层也不容易短路。

注意，上述仅为本发明的较佳实施例及所运用技术原理。本领域技术人员会理解，本发明不限于这里所述的特定实施例，对本领域技术人员来说能够进行各种明显的变化、重新调整和替代而不会脱离本发明的保护范围。因此，虽然通过以上实施例对本发明进行了较为详细的说明，但是本发明不仅仅限于以上实施例，在不脱离本发明构思的情况下，还可以包括更多其他等效实施例，而本发明的范围由所附的权利要求范围决定。

Claims (10)

1.一种多层电容的制造方法，其特征在于，包括：

在有源层表面形成两个隔离凹槽和至少一个阻挡凹槽，其中所述至少一个阻挡凹槽位于所述两个隔离凹槽之间；

对所述两个隔离凹槽和全部所述阻挡凹槽进行氧化物填充，在所述隔离凹槽中填充隔离氧化物，在所述阻挡凹槽中填充阻挡氧化物，并使得所述氧化物高于所述有源层的表面，所述阻挡氧化物用于阻挡对浮栅的过度研磨；

在所述两个隔离凹槽和至少一个阻挡凹槽之外的有源层表面上形成隧穿氧化层，并在所述隧穿氧化层和所述氧化物上形成浮栅层，所述浮栅层的高度高于所述氧化物的高度。

2.根据权利要求1所述的方法，其特征在于，所述在有源层表面形成两个隔离凹槽和至少一个阻挡凹槽，包括：

在有源层上依次形成衬垫氧化层和硬掩膜层；

依次刻蚀所述硬掩膜层、所述衬垫氧化层和所述有源层，在所述有源层表面形成两个所述隔离凹槽和至少一个所述阻挡凹槽。

3.根据权利要求2所述的方法，其特征在于，所述在有源层上依次形成衬垫氧化层和硬掩膜层，包括：

采用热生长工艺在所述有源层上形成衬垫氧化层；

采用气相沉积工艺在所述衬垫氧化层上形成硬掩膜层。

4.根据权利要求2所述的方法，其特征在于，所述衬垫氧化层为二氧化硅层。

5.根据权利要求2或3所述的方法，其特征在于，所述硬掩膜层为氮化硅层。

6.根据权利要求2所述的方法，其特征在于，所述依次刻蚀所述硬掩膜层、所述衬垫氧化层和所述有源层，包括：

采用干法刻蚀工艺依次刻蚀所述硬掩膜层、所述衬垫氧化层和所述有源层。

7.根据权利要求2所述的方法，其特征在于，所述在所述两个隔离凹槽和至少一个阻挡凹槽之外的有源层表面上形成隧穿氧化层，并在所述隧穿氧化层和所述氧化物上形成浮栅层，包括：

去除剩余的硬掩膜层和剩余的衬垫氧化层，使所述剩余的衬垫氧化层下方的有源层显现出；

在显现出的有源层上形成隧穿氧化层；

在所述隧穿氧化层和所述氧化物上形成浮栅层。

8.根据权利要求1所述的方法，其特征在于，全部所述阻挡凹槽平行分布。

9.根据权利要求8所述的方法，其特征在于，至少一个所述阻挡凹槽由多个子阻挡凹槽构成。

10.一种多层电容，其特征在于，包括：

有源层；

隔离凹槽和阻挡凹槽，位于所述有源层中；

其中，所述隔离凹槽的个数为两个，所述阻挡凹槽的个数为至少一个，所述阻挡凹槽位于两个所述隔离凹槽之间，所述两个隔离凹槽和全部所述阻挡凹槽中填充有氧化物且所述氧化物高于所述有源层的表面，所述阻挡凹槽中填充的氧化物用于阻挡对浮栅的过度研磨；

隧穿氧化层，位于所述两个隔离凹槽和至少一个阻挡凹槽之外的有源层和所述氧化物上；

浮栅层，位于所述隧穿氧化层上。

Images