CN105870051A

CN105870051A - 半导体结构的制作方法

Info

Publication number: CN105870051A
Application number: CN201510028546.2A
Authority: CN
Inventors: 王开立; 王智东
Original assignee: Semiconductor Manufacturing International Shanghai Corp
Current assignee: Semiconductor Manufacturing International Shanghai Corp; Semiconductor Manufacturing International Corp
Priority date: 2015-01-20
Filing date: 2015-01-20
Publication date: 2016-08-17
Anticipated expiration: 2035-01-20
Also published as: CN105870051B

Abstract

本发明提供一种半导体结构的制作方法，包括以下步骤：提供半导体衬底，在半导体衬底上形成第一阻挡层、介电质层和第二阻挡层；定义第一金属区域和第二金属区域，在第一金属区域和第二金属区域内形成沟槽；第一金属区域内沟槽的横截面面积大于第二金属区域内沟槽的横截面面积；在第二阻挡层的上表面和沟槽的底部及其侧壁上形成第三阻挡层，并在第三阻挡层上形成金属层。可以使第一金属区域内的蚀刻速率小于第二金属区域内的蚀刻速率，在刻蚀完成后，第一金属区域内还保留有部分介电质层和第一阻挡层作为后续刻蚀的阻挡层，可以避免刻蚀过程对第一金属区域内金属层造成损伤；整个工艺过程不需要额外的掩膜层，简化了工艺步骤，节约了生产成本。

Description

半导体结构的制作方法

技术领域

本发明涉及半导体工艺制造领域，特别是涉及一种半导体结构的制作方法。

背景技术

在半导体制备工艺中，随着铜大马士革技术的不断优化，特别是刻蚀中止层(Etch-Stop)、低介电常数介质淀积、通孔和连线槽光刻和刻蚀、铜阻挡层淀积、铜籽晶和电镀、铜化学机械抛光以及后清洗工艺的不断进步，使得铜工艺能适应超大规模集成电路对极小的特征尺寸的很大的高宽比图形的加工要求。

然而，铜是一种重金属，在高温和加电场的情况下，可以在半导体硅片和二氧化硅介质中快速扩散，引起器件可靠性方面的问题。因此，在铜和绝缘介质之间，必须加上防止铜扩散的阻挡层，以防止包括铜互连结构的半导体器件发生与实践相关的介质击穿(time dependentdielectric breakdown，简称TDDB)。阻挡层的目的主要有两个：第一是阻止铜金属向介质层中扩散；第二是提高铜和介质的粘附性。此外，阻挡层还要能承受后道加工高温的考验，以及和常用低介电材料良好的兼容性，不改变低介电材料的化学性能，并能够满足化学机械抛光工艺。

氮化钛不仅和铜而且和多孔低介电常数(Low-k)介质的粘附性好，在防止铜和其他杂质扩散方面，氮化钛是良好的铜阻挡扩散材料，而氮化钛由于富含N，还可以防止低介电材料中的F离子的扩散。因此，在铜金属层制备工艺中，一般选择氮化钛作为阻挡层。

当所述铜金属层和所述氮化钛阻挡层形成于背照式CMOS图像传感器时，由于需要在背面对应于所述铜金属层的位置刻蚀金属引出孔，以将所述铜金属层引出。然而，作为阻挡层的所述氮化钛层的厚度非常薄，仅有180埃左右，如此薄的所述氮化钛层不足以作为刻蚀阻挡层。当自所述背照式CMOS图像传感器背面刻蚀时，刻蚀完半导体衬底以后，很容易在刻蚀完半导体衬底以后所述氮化钛阻挡层很容易被蚀刻穿，对所述铜金属层造成损伤，进而影响整个器件的性能。

为了防止在从背面刻蚀金属引出孔时损伤铜金属层，现有的制备包括所述铜金属层的半导体结构的制作方法请参阅图1至图6，制备所述包括铜金属层的半导体结构的制作方法至少包括以下步骤：

1)提供一半导体衬底100，在所述半导体衬底100上自下至上依次沉积第一阻挡层101、介电质层102和第二阻挡层103，如图1所示；

2)定义第一金属区域104和第二金属区域105，在所述第一金属区域104和所述第二金属区域105内的所述介电质层102和所述第二阻挡层103中刻蚀出沟槽106，如图2所示；所述第一金属区域104内所述沟槽106的面积与所述第二金属区域105内所述沟槽106的面积相同，即所述第一金属区域104内所述沟槽106的长度和宽度均与所述第二金属区域105内所述沟槽106的长度和宽度相同；

3)在所述第二阻挡层103上形成具有开口108的掩膜层107，所述掩膜层107填充满所述第一金属区域104内的所述沟槽106，所述开口108与所述第二金属区域105内的所述沟槽106相对应；继续刻蚀所述第二金属区域105内的所述第一阻挡层101,直至所述半导体衬底100的上表面，如图3所示；

4)去除所述掩膜层107，如图4所示；

5)在所述沟槽106的底部及侧壁上形成氮化钛阻挡层109，并在所述氮化钛阻挡层109上沉积铜金属层110，所述铜金属层110充满所述沟槽106，如图5所示；

6)采用化学机械研磨工艺(CMP)，并以所述第二阻挡层103为研磨停止层，研磨去除所述沟槽106外的所述铜金属层110和覆盖在所述第二阻挡层103上表面的所述氮化钛阻挡层109，如图6所示。

在上述制备方法中，在所述介电质层102和所述第二阻挡层103中形成所述沟槽106后，通过在最终背面需要形成金属引出孔的所述第一金属区域104内的所述沟槽106内形成所述掩膜层107以对该区域内所述第一阻挡层101形成保护，而后才对所述第二金属区域105内的所述第一阻挡层101进行刻蚀，这样的方法可以将位于所述第一金属区域104内的所述第一阻挡层101保留下来，在形成所述氮化钛阻挡层109和所述铜金属层110以后，所述氮化钛阻挡层109与所述半导体衬底100之间还保留有所述第一阻挡层101，在最终在器件背面形成金属引出孔111时，保留所述第一阻挡层101可以充当蚀刻阻挡层，进而可以有效地对所述氮化钛阻挡层109和所述铜金属层110形成保护，避免刻蚀过程对其造成损伤，如图7所示。

然而，上述制备方法中，如果要将位于所述第一金属区域104内的所述第一阻挡层101保留下来，需要先对所述介电质层102和所述第二阻挡层103进行刻蚀，而后形成对位于所述第一金属区域104内的所述第一阻挡层101保护的所述掩膜层107以后，再对位于所述第二金属区域105内的所述第一阻挡层101进行刻蚀，最终才能完成所述沟槽106的刻蚀过程。在刻蚀过程需要两次刻蚀，且在刻蚀过程中需要形成掩膜层107，整个刻蚀过程工艺比较繁琐，耗时较长，增加了生产成本。

因此，提供一种改进型的半导体结构的制作方法，以简化生产工艺过程，降低生产成本非常必要。

发明内容

鉴于以上所述现有技术的缺点，本发明的目的在于提供一种半导体结构的制作方法，用于解决现有技术中由于金属层与半导体衬底之间的阻挡层的厚度太薄，在半导体衬底背面刻蚀与所述金属层相连通的金属引出孔时容易损坏所述金属层的问题。

为实现上述目的及其他相关目的，本发明提供一种半导体结构的制作方法，所述半导体结构的制作方法至少包括以下步骤：

提供一半导体衬底，在所述半导体衬底上自下至上依次形成第一阻挡层、介电质层和第二阻挡层；

在所述第二阻挡层上定义出第一金属区域和第二金属区域，并对所述第一金属区域和所述第二金属区域自上至下进行刻蚀，以在所述第一金属区域和所述第二金属区域内形成沟槽；所述第一金属区域内所述沟槽的横截面面积大于所述第二金属区域内所述沟槽的横截面面积；

在所述第二阻挡层的上表面和所述沟槽的底部及其侧壁上形成第三阻挡层，并在所述第三阻挡层上形成金属层；

去除所述沟槽外的所述金属层和覆盖在所述第二阻挡层上表面的所述第三阻挡层。

优选地，所述第一金属区域内所述沟槽的长度与所述第二金属区域内所述沟槽的长度相等；所述第一金属区域内所述沟槽的宽度为所述第二金属区域内所述沟槽的宽度的10～100倍。

优选地，：所述第一金属区域内沟槽的宽度为2μm～100μm；所述第二金属区域内沟槽的宽度为0.1μm～0.2μm。

优选地，利用干法刻蚀工艺刻蚀所述第二阻挡层、介电质层和第一阻挡层；所述干法刻蚀的气体为氟碳比F/C小于或等于2的气体。

优选地，所述半导体衬底为具有底层器件结构的硅片。

优选地，对所述第一金属区域和所述第二金属区域自上至下进行刻蚀的过程终止时，所述第二金属区域内的所述第一阻挡层刚好被完全去除。

优选地，采用化学机械研磨工艺去除所述沟槽外的所述金属层和覆盖在所述第二阻挡层上表面的所述第三阻挡层。

本发明还提供了一种采用了根据权利要求1至8任一项所述的半导体结构的制作方法的CMOS图像传感器的制作方法。

优选地，所述第一阻挡层、介电质层、第二阻挡层、第三阻挡层和金属层形成于所述半导体衬底的正面，所述CMOS图像传感器的制作方法还包括在所述半导体衬底背面形成金属引出孔的步骤，所述金属引出孔与所述第一金属区域内的所述金属层相连通。

如上所述，本发明的半导体结构的制作方法，具有以下有益效果：将所述半导体结构中所述第一金属区域内沟槽的横截面面积设置为大于所述第二金属区域内沟槽的横截面面积，并使用氟碳比F/C小于或等于2的气体作为刻蚀气体，可以使得所述第一金属区域内的蚀刻速率小于所述第二金属区域内的蚀刻速率，在所述第二金属区域内的所述第一阻挡层被完全刻蚀去除时，所述第一金属区域内还保留有部分所述介电质层和完整的所述第一阻挡层，剩余的部分所述介电质层和所述第一阻挡层可以在后续形成所述金属引出孔时作为刻蚀的阻挡层，可以有效地避免刻蚀过程对所述第一金属区域内的所述金属层造成损伤；整个工艺过程可以一次刻蚀完成，且不需要额外的掩膜层，简化了工艺步骤，节约了生产成本。

附图说明

图1至图6显示为现有技术中的半导体结构的制作方法在各步骤中的纵截面结构示意图。

图7显示为现有技术中的CMOS图像传感器在半导体衬底背面形成与第一金属区域内的金属层相连通的金属引出孔的纵截面结构示意图。

图8显示为本发明的半导体结构的制作方法的流程示意图。

图9至图13显示为本发明的半导体结构的制作方法在各步骤中的结构示意图；其中图9至图12显示为本发明的半导体结构的制作方法在各步骤中的纵截面结构示意图，图13为图12的俯视结构示意图。

图14显示为本发明的CMOS图像传感器在半导体衬底背面形成于第一金属区域内的金属层相连通的金属引出孔的纵截面结构示意图。

元件标号说明

100 半导体衬底

101 第一阻挡层

102 介电质层

103 第二阻挡层

104 第一金属区域

105 第二金属区域

106 沟槽

107 掩膜层

108 开口

109 TiN阻挡层

110 铜金属层

111 金属引出孔

200 半导体衬底

201 第一阻挡层

202 介电质层

203 第二阻挡层

204 第一金属区域

205 第二金属区域

206 沟槽

207 第三阻挡层

208 金属层

209 金属引出孔

L₁ 第一金属区域内沟槽的宽度

L₂ 第二金属区域内沟槽的宽度

具体实施方式

以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。

请参阅图请参阅图8至图14。需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，虽图示中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。

请参阅图8至图13，本发明提供一种半导体结构的制作方法，所述半导体结构的制作方法至少包括以下步骤：

提供一半导体衬底200，在所述半导体衬底200上自下至上依次形成第一阻挡层201、介电质层202和第二阻挡层203；

在所述第二阻挡层203上定义出第一金属区域204和第二金属区域205，并对所述第一金属区域204和所述第二金属区域205自上至下进行刻蚀，以在所述第一金属区域204和所述第二金属区域205内形成沟槽206；所述第一金属区域204内所述沟槽206的横截面面积大于所述第二金属区域205内所述沟槽206的横截面面积；

在所述第二阻挡层203的上表面和所述沟槽206的底部及其侧壁上形成第三阻挡层207，并在所述第三阻挡层207上形成金属层208；

去除所述沟槽206外的所述金属层208和覆盖在所述第二阻挡层203上表面的所述第三阻挡层207。

执行步骤S1，请参阅图8中的S1步骤及图9，提供一半导体衬底200，在所述半导体衬底200上自下至上依次形成第一阻挡层201、介电质层202和第二阻挡层203。

具体的，所述半导体衬底200的材料可以为硅、锗化硅、绝缘体上硅(silicon oninsulator，SOI)、绝缘体上锗化硅(silicon germanium on insulator，SGOI)、掺碳硅或绝缘体上锗(germaniumon insulator，GOI)，或者还可以包括其他的材料，本发明对此不做限制。优选地，本实施例中，所述半导体衬底200的材料为硅。

具体的，所述半导体衬底200中可以形成有底层器件结构(未示出)，所述底层器件结构可以为半导体前段工艺中形成的器件结构，例如MOS晶体管等。

具体的，所述第一阻挡层201的材料可以为氮化硅或掺氮碳化硅；所述第一阻挡层201的厚度为250～350埃；形成所述第一阻挡层201的方法可以为物理气相沉积法或化学气相沉积法。优选地，本实施例中，所述第一阻挡层201的材料为氮化硅；所述第一阻挡层201的厚度为300埃；形成所述第一阻挡层201的方法为化学气相沉积法。

具体的，所述介电质层202的材料可以为低k材料(介电系数k的范围为3.9～2.8)，如SiO₂、SiOF、SiCOH、SiO、SiCO、SiCON中的一种或多种；也可以为超低k材料(介电系数k的范围为2.2～2.8)，如黑金刚石(Black Diamond，BD)等；形成所述介电质层202的方法可以为物理气相沉积法或化学气相沉积法。优选地，本实施例中，所述介电质层202的材料为二氧化硅，形成所述介电质层202的方法为化学气相沉积法。

具体的，所述第二阻挡层203的材料可以为氮氧化硅、氮化硅或掺氮碳化硅，形成所述第二阻挡层203的方法可以为物理气相沉积法或化学气相沉积法；优选地，本实施例中，所述第二阻挡层203的材料为氮氧化硅，形成所述第二阻挡层203的方法为化学气相沉积法。

执行步骤S2，请参阅图8中的S2步骤及图10，在所述第二阻挡层203上定义出第一金属区域204和第二金属区域205，并对所述第一金属区域204和所述第二金属区域205自上至下进行刻蚀，以在所述第一金属区域204和所述第二金属区域205内形成沟槽206；所述第一金属区域204内所述沟槽206的横截面面积大于所述第二金属区域205内所述沟槽206的横截面面积。

具体的，在所述第二阻挡层203上定义出第一金属区域204和第二金属区域205，所述第一金属区域的横截面面积要远远大于所述第二金属区域的横截面面积。

具体的，对所述第一金属区域204和所述第二金属区域205自上至下进行刻蚀，以在所述第一金属区域204和所述第二金属区域205内形成沟槽206的具体方法为：首先，在所述第二阻挡层203上形成具有开口的掩膜层(未示出)，所述开口与预先定义出的所述第一金属区域204和所述第二金属区域205上下对应，大小相同，以便于在后续的刻蚀过程中，所刻蚀的沟槽尺寸与所述金属区域的尺寸相一致；其次，对所述第一金属区域204和所述第二金属区域205进行干法刻蚀，所述干法刻蚀的气体为氟碳比F/C小于或等于2的气体，譬如，C₄F₈、C₅F₈或C₄F₆等等；当所述第二金属区域204内的所述第一阻挡层201被完全去除时，整个刻蚀过程结束。

将所述半导体结构中所述第一金属区域204内所述沟槽206的横截面面积大于所述第二金属区域205内所述沟槽206的横截面面积，并使用氟碳比F/C小于或等于2的气体作为刻蚀气体，由于刻蚀气体的氟碳比F/C比较低，在面积较大的所述第一金属区域204内，单位面积内参与刻蚀反应的反应粒子较少，且随着反应的进行，所述第一金属区域204内刻蚀气体的氟碳比F/C进一步下降，远小于所述第二金属区域205内刻蚀气体的氟碳比F/C；而在氟碳化合物的电浆中，氟的作用是与基材表面反应，产生挥发性的产物，并藉由真空设备带出反应腔体，因此，当氟的成分增加时，刻蚀速率增加；碳在电浆中的作用为提供聚合物的来源，由于碳会抑制刻蚀的进行，当碳的成分增加时，将使得蚀刻速率减缓；所述第一金属区域204内刻蚀气体的氟碳比F/C远小于所述第二金属区域205内刻蚀气体的F/C，会使得所述第一金属区域204内的蚀刻速率小于所述第二金属区域205内的蚀刻速率，在所述第二金属区域205内的所述第一阻挡层201被完全刻蚀去除时，所述第一金属区域204内的所述介电质层202还没有被刻蚀完，还保留有部分所述介电质层202和完整的所述第一阻挡层201，剩余的部分所述介电质层202和所述第一阻挡层201可以在后续形成所述金属引出孔时作为刻蚀的阻挡层，可以有效地避免刻蚀过程对所述第一金属区域204内的金属层造成损伤；相较于现有技术，本发明的整个工艺过程可以一次刻蚀完成，且不需要额外的掩膜层，简化了工艺步骤，节约了生产成本。

具体的，所述第一金属区域204内所述沟槽206的长度与所述第二金属区域205内所述沟槽206的长度相等；所述第一金属区域204内所述沟槽206的宽度L₁为所述第二金属区域205内所述沟槽206的宽度L₂的10～100倍。优选地，本实施例中，所述第一金属区域204内所述沟槽206的宽度L₁为2μm～100μm；所述第二金属区域205内所述沟槽206的宽度L₂为0.1μm～0.2μm。

执行步骤S3，请参阅图8的S3步骤及图11，在所述第二阻挡层203的上表面和所述沟槽206的底部及其侧壁上形成第三阻挡层207，并在所述第三阻挡层207上形成金属层208。

具体的，首先，采用物理气相沉积法或化学气相沉积法在所述第二阻挡层203的上表面和所述沟槽206的底部及其侧壁上形成第三阻挡层207，所述第三阻挡层207的材料为氮化钛，第三阻挡层207用于提高后续形成的所述金属层208与所述第二阻挡层203及所述介电质层202的结合度，并阻止后续形成的所述金属层208中的金属向其他层结构中扩散，提高所形成半导体结构的电学性能。

具体的，在形成所述第三阻挡层207以后，通过电镀工艺在所述第三阻挡层207上形成所述金属层208，所述金属层208充满所述沟槽206并覆盖在所述第三阻挡层207的上表面。

执行步骤S4，请参阅图8的S4步骤及图12至图13，其中，为该步骤所形成的半导体器件的俯视图，图12为图13沿AA’方向的纵截面示意图，去除所述沟槽206外的所述金属层208和覆盖在所述第二阻挡层203上表面的所述第三阻挡层207。

具体的，通过平坦化工艺去除所述沟槽206外的所述金属层208和覆盖在所述第二阻挡层203上表面的所述第三阻挡层207。优选地，本实施例中，进行平坦化工艺的方法为化学机械研磨工艺，具体的研磨方法为现有半导体工艺的常规技术，在此不做赘述。

具体的，平坦化工艺完成之后，所述第三阻挡层207和所述金属层208的上表面与所述第二阻挡层203的上表面相平齐。

请参阅图14，本发明还提供了一种CMOS图像传感器的制作方法。所述CMOS图像传感器的制作方法采用了包括上述所述的半导体结构的制作方法。

具体的，在所述CMOS图像传感器的制作方法中，所述第一阻挡层201、介电质层202、第二阻挡层203、第三阻挡层207和金属层208形成于所述半导体衬底200的正面，所述CMOS图像传感器的制作方法还包括在所述半导体衬底200背面刻蚀形成金属引出孔209的步骤，所述金属引出孔209与所述第一金属区域204内的所述金属层208相连通。由于需要在所述半导体衬底200背面刻蚀金属引出孔209的区域对应于所述第一金属区域204，而相较于所述第二金属区域205，所述第一金属区域204内的所述介电质层202还没有被刻蚀完，还保留有部分所述介电质层202和完整的所述第一阻挡层201，剩余的部分所述介电质层202和所述第一阻挡层201可以在刻蚀形成所述金属引出孔209时作为刻蚀的阻挡层，可以有效地避免刻蚀过程对所述第一金属区域204内的金属层208造成损伤。

综上所述，本发明提供一种半导体结构的制作方法，将所述半导体结构中所述第一金属区域内沟槽的横截面面积设置为大于所述第二金属区域内沟槽的横截面面积，并使用氟碳比F/C小于或等于2的气体作为刻蚀气体，可以使得所述第一金属区域内的蚀刻速率小于所述第二金属区域内的蚀刻速率，在所述第二金属区域内的所述第一阻挡层被完全刻蚀去除时，所述第一金属区域内还保留有部分所述介电质层和完整的所述第一阻挡层，剩余的部分所述介电质层和所述第一阻挡层可以在后续形成所述金属引出孔时作为刻蚀的阻挡层，可以有效地避免刻蚀过程对所述第一金属区域内的所述金属层造成损伤；整个工艺过程可以一次刻蚀完成，且不需要额外的掩膜层，简化了工艺步骤，节约了生产成本。

上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。

Claims

1.一种半导体结构的制作方法，其特征在于：包括以下步骤：

2.根据权利要求1所述的半导体结构的制作方法，其特征在于：所述第一金属区域内所述沟槽的长度与所述第二金属区域内所述沟槽的长度相等；所述第一金属区域内所述沟槽的宽度为所述第二金属区域内所述沟槽的宽度的10～100倍。

3.根据权利要求2所述的半导体结构的制作方法，其特征在于：所述第一金属区域内沟槽的宽度为2μm～100μm；所述第二金属区域内沟槽的宽度为0.1μm～0.2μm。

4.根据权利要求1所述的半导体结构的制作方法，其特征在于：利用干法刻蚀工艺刻蚀所述第二阻挡层、介电质层和第一阻挡层；所述干法刻蚀的气体为氟碳比F/C小于或等于2的气体。

5.根据权利要求1所述的半导体结构的制作方法，其特征在于：所述半导体衬底为具有底层器件结构的硅片。

6.根据权利要求1所述的半导体结构的制作方法，其特征在于：对所述第一金属区域和所述第二金属区域自上至下进行刻蚀的过程终止时，所述第二金属区域内的所述第一阻挡层刚好被完全去除。

7.根据权利要求1所述的半导体结构的制作方法，其特征在于：采用化学机械研磨工艺去除所述沟槽外的所述金属层和覆盖在所述第二阻挡层上表面的所述第三阻挡层。

8.一种采用了根据权利要求1至7任一项所述的半导体结构的制作方法的CMOS图像传感器的制作方法。

9.根据权利要求8所述的CMOS图像传感器的制作方法，其特征在于：所述第一阻挡层、介电质层、第二阻挡层、第三阻挡层和金属层形成于所述半导体衬底的正面，所述CMOS图像传感器的制作方法还包括在所述半导体衬底背面形成金属引出孔的步骤，所述金属引出孔与所述第一金属区域内的所述金属层相连通。