CN102760688B - 双镶嵌结构及其形成方法、半导体器件 - Google Patents

Abstract

一种双镶嵌结构及其形成方法、半导体器件，双镶嵌结构的形成方法包括：提供半导体基底，半导体基底内形成有器件结构，在半导体基底上形成有介质层；在介质层上形成具有第一开口的硬掩膜层，第一开口定义出互连沟槽的位置；在硬掩膜层上形成具有第二开口的光刻胶层，定义出通孔的位置，第二开口在第一开口长度方向的口径大于在第一开口宽度方向的口径；以光刻胶层为掩膜，刻蚀介质层形成第三开口；去除光刻胶层，以硬掩膜层为掩膜刻蚀第三开口周围的介质层，形成互连沟槽和通孔；在通孔和互连沟槽内填充导电材料形成双镶嵌结构，插栓在互连线长度方向的口径大于在互连线宽度方向的口径。本发明可以提高介质层的时间相关击穿特性。

Description

双镶嵌结构及其形成方法、半导体器件

技术领域

本发明涉及半导体技术领域，尤其涉及双镶嵌结构及其形成方法、半导体器件。

背景技术

铜互连结构比铝互连结构的RC延迟小，在半导体器件中，为了减小RC(resistance capacitance delay)延迟，提高半导体器件的性能，铜互连结构逐渐取代铝互连结构。形成的铜互连结构为双镶嵌结构，其形成方法为传统的双镶嵌方法。

现有技术中，形成双镶嵌结构的方法为：

参考图1，提供半导体基底10，该半导体基底10内可以形成有器件结构，在该半导体基底上形成有介质层11。参考图2，在介质层11上形成硬掩膜层12，该硬掩膜层的材料为金属。在硬掩膜层12上形成第一图形化的光刻胶层13，该第一图形化的光刻胶层13定义出互连沟槽(Trench)的位置。参考图3，以第一图形化的光刻胶层13为掩膜刻蚀硬掩膜层12，去除未被第一图形化的光刻胶层13遮盖的硬掩膜，在硬掩膜层12定义出互连沟槽的位置。参考图4，在图形化后的硬掩膜层12上形成第二图形化的光刻胶层14，定义出通孔的位置。参考图5，以第二图形化的光刻胶层14以及图形化后的硬掩膜层12为掩膜，刻蚀介质层12，形成开口15。参考图6，灰化去除第二图形化的光刻胶层14，以图形化后的硬掩膜层12为掩膜刻蚀开口15，形成互连沟槽16和通孔17。最后去除硬掩膜层12，在互连沟槽16和通孔17中填充铜，形成铜双镶嵌结构，通孔17对应形成插栓，互连沟槽16对应形成互连线。

在刻蚀开口15形成通孔17以及互连沟槽16的过程中，由于工艺条件的限制，通孔17实际形成的位置与需要形成的位置会发生偏移。图7是显示现有技术的双镶嵌结构中的插栓偏移的俯视平面示意图，插栓19也就与互连线18发生了偏移，通常会向介质层11方向偏移，这会导致半导体器件的介质层的时间相关击穿特性(TDDB)降低，器件的使用寿命降低。

现有技术中有许多关于形成双镶嵌结构的方法，例如公开号为CN101055421A的中国专利申请公开的方法，然而，均没有解决以上所述的问题。

发明内容

本发明解决的问题是现有技术的双镶嵌结构，介质层的时间击穿特性(TDDB)降低，器件的使用寿命降低。

为解决上述问题，本发明提供一种形成双镶嵌结构的方法，包括：

提供半导体基底，所述半导体基底内形成有器件结构，在所述半导体基底上形成有介质层；

在所述介质层上形成具有第一开口的硬掩膜层，所述第一开口定义出互连沟槽的位置；

在所述硬掩膜层上形成具有第二开口的光刻胶层，所述第二开口位于所述第一开口上方，定义出通孔的位置，所述第二开口在沿第一开口长度方向的口径大于在第一开口宽度方向的口径；

以所述光刻胶层为掩膜，刻蚀所述介质层形成第三开口，所述第三的高度小于所述介质层的厚度；

去除所述光刻胶层，以所述硬掩膜层为掩膜刻蚀所述第三开口周围的介质层，形成互连沟槽和通孔，所述通孔底部暴露出所述器件结构；

去除所述硬掩膜层，在所述通孔和互连沟槽内填充导电材料形成双镶嵌结构，所述通孔对应形成插栓，所述互连沟槽对应形成互连线，所述插栓在所述互连线长度方向的口径大于在所述互连线宽度方向的口径。

可选的，所述第二开口为椭圆形，长轴沿所述第一开口长度方向，短轴沿所述第一开口宽度方向；

所述插栓顶面为椭圆形，长轴沿所述互连线长度方向，短轴沿所述互连线宽度方向。

可选的，所述长轴与短轴的比小于等于2。

可选的，刻蚀所述介质层形成第三开口时，对所述介质层和硬掩膜层的刻蚀选择比大于20。

可选的，所述介质层为多层结构，包括：位于所述半导体基底上的刻蚀阻挡层；位于所述刻蚀阻挡层上的超低k介质层，位于所述超低k介质层上的低k介质层；位于所述低k介质层上的氧化硅层。

可选的，在所述介质层上形成具有第一开口的硬掩膜层的方法为：在所述介质层上形成硬掩膜层，光刻、刻蚀所述硬掩膜层，形成第一开口。

可选的，所述硬掩膜层的材料为氮化钛或者氮化硼。

可选的，所述导电材料为铜。

本发明还提供一种双镶嵌结构，位于半导体基底上，包括互连线和插栓，所述插栓在所述互连线长度方向的口径大于在所述互连线宽度方向的口径。

可选的，所述插栓顶面为椭圆形，长轴沿所述互连线长度方向，短轴沿所述互连线宽度方向。

可选的，所述长轴与短轴的比小于等于2。

可选的，所述互连线和插栓的材料为铜。

本发明还提供一种半导体器件，包括以上所述的双镶嵌结构。

与现有技术相比，本发明具有以下优点：

本技术方案形成的双镶嵌结构的方法，在形成具有第二开口的光刻胶层定义出通孔的位置时，所述第二开口在沿硬掩膜层的第一开口长度方向的口径大于在第一开口宽度方向的口径。之后，以具有第二开口的光刻胶层和具有第一开口的硬掩膜层为掩膜刻蚀介质层形成互连沟槽和通孔，并在通孔和互连沟槽内填充导电材料形成插栓以及互连线，由于第二开口的形状限定了形成的通孔的形状，因此形成的插栓在所述互连线长度方向的口径大于在所述互连线宽度方向的口径。由于本技术方案中所述插栓顶面的面积与现有技术中(即同等工艺条件中)圆形的插栓顶面的面积相等，因此本技术方案减小了定义通孔的第二开口在横跨两侧的介质层方向(即互连沟槽宽度方向)上的尺寸，这样以具有第二开口的光刻胶层和具有第一开口的硬掩膜层为掩膜刻蚀介质层形成通孔和互连沟槽时，通孔沿横跨两侧的介质层方向上的尺寸(互连沟槽)的偏移量也相对减小，形成的插栓沿横跨两侧的介质层方向上的尺寸的偏移量也相对减小，也就是减小了插栓在垂直互连线延伸方向上的距离，因此可以提高介质层的时间相关击穿特性，从而提高半导体器件的性能。

附图说明

图1～图6是现有技术的形成双镶嵌结构的方法的剖面结构示意图；

图7是显示现有技术的双镶嵌结构中的插栓偏移的俯视平面示意图；

图8为本发明具体实施例的形成双镶嵌结构的方法的流程图；

图9～图17为本发明具体实施例的形成双镶嵌结构的方法的剖面结构、俯视示意图。

具体实施方式

发明人为了解决现有技术的双镶嵌结构的形成方法会造成介质层的时间相关击穿特性降低、降低半导体器件性能的技术问题进行了研究，发现由于现有技术的插栓的顶面为圆形，如果将插栓的顶面改为椭圆形，并且椭圆形的长轴沿互连线延伸方向，短轴垂直互连线延伸方向，形成双镶嵌结构时，椭圆形顶面的插栓的由于短轴方向长度的减小，相应的在短轴方向的偏移量也就相应缩小，这样可以改善介质层的时间相关击穿特性降低，提高半导体器件性能。

本技术方案形成的双镶嵌结构的方法，在形成具有第二开口的光刻胶层定义出通孔的位置时，所述第二开口在沿硬掩膜层的第一开口长度方向的口径大于在第一开口宽度方向的口径。之后，以具有第二开口的光刻胶层和具有第一开口的硬掩膜层为掩膜刻蚀介质层形成互连沟槽和通孔，并在通孔和互连沟槽内填充导电材料形成插栓以及互连线，由于第二开口的形状限定了形成的通孔的形状，因此形成的插栓在所述互连线长度方向的口径大于在所述互连线宽度方向的口径。由于本技术方案中，插栓顶面的面积与现有技术中(即同等工艺条件中)圆形的插栓顶面的面积相等，因此本技术方案减小了定义通孔的第二开口在横跨两侧的介质层方向(即互连沟槽宽度方向)上的尺寸，这样以具有第二开口的光刻胶层和具有第一开口的硬掩膜层为掩膜刻蚀介质层形成通孔和互连沟槽时，通孔沿横跨两侧的介质层方向上的尺寸(互连沟槽)的偏移量也相对减小，形成的插栓沿横跨两侧的介质层方向上的尺寸的偏移量也相对减小，也就是减小了插栓在垂直互连线延伸方向上的距离，因此可以提高介质层的时间相关击穿特性，从而提高半导体器件的性能。

图8为本发明具体实施例的形成双镶嵌结构的方法的流程图，参考图8，本发明具体实施例的形成双镶嵌结构的方法包括：

步骤S11，提供半导体基底，所述半导体基底内形成有器件结构，在所述半导体基底上形成有介质层；

步骤S12，在所述介质层上形成具有第一开口的硬掩膜层，所述第一开口定义出互连沟槽的位置；

步骤S13，在所述硬掩膜层上形成具有第二开口的光刻胶层，所述第二开口位于所述第一开口上方，定义出通孔的位置，所述第二开口在第一开口长度方向的口径大于在第一开口宽度方向的口径；

步骤S14，以所述光刻胶层为掩膜，刻蚀所述介质层形成第三开口，所述第三开口的高度小于所述介质层的厚度；

步骤S15，去除所述光刻胶层，以所述硬掩膜层为掩膜刻蚀所述第三开口周围的介质层，形成互连沟槽和通孔，所述通孔底部暴露出所述器件结构；

步骤S16，去除所述硬掩膜层，在所述通孔和互连沟槽内填充导电材料形成双镶嵌结构，所述通孔对应形成插栓，所述互连沟槽对应形成互连线，所述插栓在所述互连线长度方向的口径大于在所述互连线宽度方向的口径。

图9～图17为本发明具体实施例的形成双镶嵌结构的方法的剖面结构、俯视示意图，结合参考图8与图9～图17详细说明本发明具体实施例的形成双镶嵌结构的方法。

结合参考图8和图9，执行步骤S11，提供半导体基底20，所述半导体基底20内形成有器件结构22，在所述半导体基底20上形成有介质层21。所述半导体基底20的材料为单晶硅、单晶锗或者单晶锗硅、III-V族元素化合物、单晶碳化硅或绝缘体上硅(SOI)结构。半导体基底20中可以形成有器件结构22，例如MOS晶体管。介质层21可以为单层结构，也可以为多层结构，在该具体实施例中，介质层21为多层结构，包括：位于所述半导体基底上的刻蚀阻挡层；位于所述刻蚀阻挡层上的超低k介质层，位于所述超低k介质层上的低k介质层；位于所述低k介质层上的氧化硅层。其中低k材料可以为SiO₂、SiOF、SiCOH、SiO、SiCO、或者SiCON。超低k介质层材料可以为黑钻石等。刻蚀阻挡层的材料可以为氮化硅(SiN)。

结合参考图8和图10，执行步骤S12，在所述介质层21上形成具有第一开口231的硬掩膜层23，所述第一开口231定义出互连沟槽的位置。本发明具体实施例中，硬掩膜层23的材料为氮化钛或者氮化硼。形成具有第一开口231的硬掩膜层23的方法为：在所述介质层21上形成硬掩膜层23，其形成方法为化学气相沉积，然后利用光刻、刻蚀工艺图形化所述硬掩膜层23，形成第一开口231，该第一开口231定义出互连沟槽的位置。

结合参考图8和图11、图12，图12为图11的平面示意图，图11为图12沿a-a方向的剖面结构示意图，执行步骤S13，在所述硬掩膜层23上形成具有第二开口241的光刻胶层24，所述第二开口241位于所述第一开口231上方，定义出通孔的位置，所述第二开口241在第一开口231长度方向的口径大于在第一开口231宽度方向的口径。在所述硬掩膜层23上形成具有第二开口241的光刻胶层24的方法为对光刻胶的曝光、显影技术。

参考图12，所述第二开口241在第一开口231长度方向的口径大于在第一开口231宽度方向的口径，即第二开口241沿a-a方向的口径b小于垂直a-a方向的口径c。需要说明的是图12中没有显示出光刻胶层24，结合图11该没有显示出的光刻胶层24应该填充没有与第二第二开口重叠的第一开口231。在本发明具体实施例中，第二开口241的形状为椭圆形，也就是从图12所示的平面图中看到的第二开口241的形状为椭圆形，椭圆长轴与短轴的比小于等于2，优选为第二开口241沿第一开口231长度方向的口径为沿第一开口231宽度方向的口径的两倍，即椭圆的长轴的大小为椭圆的短轴大小的两倍，即c＝2b。本发明的其他实施例中，第二开口241的形状也可以为长方形。

需要说明的是，现有技术形成双镶嵌结构的方法中的定义通孔的开口为圆形开口，本技术方案中第二开口241的开口面积与同等工艺条件中形成的圆形开口的开口面积相等，也就是与对应的现有技术中形成的圆形开口的开口面积相等。

结合参考图8和图13，执行步骤S14，以所述光刻胶层24为掩膜，刻蚀所述介质层21形成第三开口25，所述第三开口25的高度小于所述介质层21的厚度。也就是说，刻蚀介质层21时，并没有刻穿介质层21而是预留一定高度的介质层不刻蚀，该预留一定高度的介质层在之后的刻蚀工艺中会进一步被刻蚀直至刻穿介质层21露出器件结构22。

本发明具体实施例中，利用干法刻蚀介质层21，并且刻蚀介质层21形成第三开口时，对所述介质层和硬掩膜层的刻蚀选择比大于20，利用大的刻蚀选择比可以减少通孔的偏移。

结合参考图8和图14，执行步骤S15，去除所述光刻胶层，以所述硬掩膜层为掩膜刻蚀所述第三开口周围的介质层，形成互连沟槽26和通孔27，所述通孔27底部暴露出所述器件结构22。

由于第二开口沿第一开口长度方向的口径大于在第一开口宽度方向的口径，因此结合步骤S14和步骤S15以具有第二开口的光刻胶层和具有第一开口的硬掩膜层为掩膜刻蚀介质层21形成的互连沟槽和通孔，通孔27沿互连沟槽长度方向的口径大于沿互连沟槽宽度方向的口径。关于通孔27沿互连沟槽26长度方向的口径大于沿互连沟槽26宽度方向的口径不做详述，本领域技术人员根据以上对第二开口的口径的详细描述可以得知通孔27沿互连沟槽26长度方向的口径是哪个方向的口径，沿互连沟槽26宽度方向的口径是哪个方向的口径。并且，参考图15，在本发明具体实施例中，通孔27为椭圆形，椭圆的长轴与短轴的比小于等于2，优选为沿互连沟槽26长度方向的口径e(即长轴的长度)为沿互连沟槽26宽度方向的口径d(即长轴的长度)的两倍，即e＝2d。

结合参考图8和图16、图17，执行步骤S16，去除所述硬掩膜层，在所述通孔和互连沟槽内填充导电材料形成双镶嵌结构，所述通孔对应形成插栓29，所述互连沟槽对应形成互连线28，所述插栓29在所述互连线28长度方向的口径大于在所述互连线28宽度方向的口径。本技术方案中，插栓29顶面的面积与同等工艺条件中圆形的插栓顶面的面积相等，也就是与对应的现有技术中形成的圆形插栓的顶面面积相等。本发明具体实施例中，硬掩膜层材料为氮化钛或氮化硼以及其他本领域技术人员公知的材料，去除硬掩膜层的方法为湿法刻蚀。填充导电材料后，需要对导电材料进行平坦化，以去除高出介质层21表面的导电材料。其中，需要说明的是，插栓29的底面指与器件结构22接触的表面，相对来说，插栓29的顶面指与插栓29的底面相对的表面，也就是与互连线28接触的表面。

参考图17，基于以上所述的形成互连沟槽和通孔，填充导电材料形成双镶嵌结构后，插栓29沿互连线28长度方向的口径g大于沿互连线28宽度方向的口径f，在本发明具体实施例中，插栓29为椭圆形，椭圆的长轴与短轴的比小于等于2，本发明具体实施例中，优选为2，即与沿互连线28长度方向的口径g(即长轴的长度)为沿互连线28宽度方向的口径f(即长轴的长度)的两倍，g＝2f。

基于以上所述的方法，结合参考图16和图17，本发明还提供一种双镶嵌结构，位于半导体基底20上，包括互连线28和插栓29，所述插栓29在所述互连线28长度方向的口径大于在所述互连线28宽度方向的口径，所述插栓顶面的面积与同等工艺条件中圆形的插栓顶面的面积相等。所述互连线和插栓的材料为铜。所述插栓顶面为椭圆形，长轴沿所述互连线长度方向，短轴沿所述互连线宽度方向，所述长轴与短轴的比小于等于2。关于此不做详述，请参见以上形成双镶嵌结构的方法中相应部分的描述。

本发明还提供一种半导体器件，包括以上所述的双镶嵌结构。

本发明虽然已以较佳实施例公开如上，但其并不是用来限定本发明，任何本领域技术人员在不脱离本发明的精神和范围内，都可以利用上述揭示的方法和技术内容对本发明技术方案做出可能的变动和修改，因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化及修饰，均属于本发明技术方案的保护范围。

Claims (8)

1.一种形成双镶嵌结构的方法，其特征在于，包括：

提供半导体基底，所述半导体基底内形成有器件结构，在所述半导体基底上形成有介质层；

在所述介质层上形成具有第一开口的硬掩膜层，所述第一开口仅定义出互连沟槽的位置；

在所述硬掩膜层上形成具有第二开口的光刻胶层，所述第二开口位于所述第一开口上方，定义出通孔的位置，所述第二开口在第一开口长度方向的口径大于在第一开口宽度方向的口径；以具有第二开口的光刻胶层和具有第一开口的硬掩膜层为掩膜刻蚀介质层形成通孔和互连沟槽时，通孔沿横跨两侧的介质层方向上的尺寸的偏移量也相对减小；

以所述光刻胶层为掩膜，刻蚀所述介质层形成第三开口，所述第三开口的高度小于所述介质层的厚度；

去除所述光刻胶层，以所述硬掩膜层为掩膜刻蚀所述第三开口周围的介质层，形成互连沟槽和通孔，所述通孔底部暴露出所述器件结构；

去除所述硬掩膜层，在所述通孔和互连沟槽内填充导电材料形成双镶嵌结构，所述通孔对应形成插栓，所述互连沟槽对应形成互连线，所述插栓在所述互连线长度方向的口径大于在所述互连线宽度方向的口径。

2.如权利要求1所述的形成双镶嵌结构的方法，其特征在于，所述第二开口为椭圆形，长轴沿所述第一开口长度方向，短轴沿所述第一开口宽度方向；

所述插栓顶面为椭圆形，长轴沿所述互连线长度方向，短轴沿所述互连线宽度方向。

3.如权利要求2所述的形成双镶嵌结构的方法，其特征在于，所述长轴与短轴的比小于等于2。

4.如权利要求1所述的形成双镶嵌结构的方法，其特征在于，刻蚀所述介质层形成第三开口时，对所述介质层和硬掩膜层的刻蚀选择比大于20。

5.如权利要求1所述的形成双镶嵌结构的方法，其特征在于，所述介质层为多层结构，包括：位于所述半导体基底上的刻蚀阻挡层；位于所述刻蚀阻挡层上的超低k介质层，位于所述超低k介质层上的低k介质层；位于所述低k介质层上的氧化硅层。

6.如权利要求1所述的形成双镶嵌结构的方法，其特征在于，在所述介质层上形成具有第一开口的硬掩膜层的方法为：在所述介质层上形成硬掩膜层，光刻、刻蚀所述硬掩膜层，形成第一开口。

7.如权利要求1所述的形成双镶嵌结构的方法，其特征在于，所述硬掩膜层的材料为氮化钛或者氮化硼。

8.如权利要求1所述的形成双镶嵌结构的方法，其特征在于，所述导电材料为铜。