CN109166813B - 一种一体化刻蚀方法 - Google Patents

一种一体化刻蚀方法 Download PDF

Info

Publication number
CN109166813B
CN109166813B CN201811011770.0A CN201811011770A CN109166813B CN 109166813 B CN109166813 B CN 109166813B CN 201811011770 A CN201811011770 A CN 201811011770A CN 109166813 B CN109166813 B CN 109166813B
Authority
CN
China
Prior art keywords
etching
integrated
thickness
dielectric layer
time
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201811011770.0A
Other languages
English (en)
Other versions
CN109166813A (zh
Inventor
聂钰节
昂开渠
江旻
唐在峰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huali Microelectronics Corp
Original Assignee
Shanghai Huali Microelectronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huali Microelectronics Corp filed Critical Shanghai Huali Microelectronics Corp
Priority to CN201811011770.0A priority Critical patent/CN109166813B/zh
Publication of CN109166813A publication Critical patent/CN109166813A/zh
Application granted granted Critical
Publication of CN109166813B publication Critical patent/CN109166813B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H01L21/76813—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures involving a partial via etch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67253—Process monitoring, e.g. flow or thickness monitoring

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

本发明提供了一种一体化刻蚀方法，所述方法首先根据一体化刻蚀的基础刻蚀参数，量测在多个刻蚀时间下晶圆介质层被刻蚀的厚度，其次根据各所述刻蚀时间以及对应的各所述厚度建立一体化刻蚀程式；接着量测待加工晶圆介质层的厚度以获取厚度值，根据所述厚度值以及所述一体化刻蚀程式对所述一体化刻蚀的基础刻蚀参数进行修正；最后根据修正得到的一体化刻蚀的校准刻蚀参数对所述待加工晶圆进行刻蚀。由于所述一体化刻蚀的校准刻蚀参数中对部分介质层进行刻蚀步骤的刻蚀时间是根据介质层的实际厚度来进行实时调整的，很大程度上保证了刻蚀的精度故而不会对金属层过刻蚀从而达到提高通孔层和金属层之间接触电阻稳定性的目的。

Description

一种一体化刻蚀方法
技术领域
本发明涉及半导体技术领域，特别涉及一种一体化刻蚀方法。
背景技术
随着超大规模集成电路(VLSI)的特征尺寸不断缩小，后段集成普遍采用双大马士革互连工艺，该工艺首先在半导体机构的前层金属介质层上刻蚀通孔，然后在通孔内填充金属形成插塞，用以连接不同的金属层。在目前主流双大马士革互连工艺中，金属硬质掩模一体化刻蚀(metal hard mask all in one)工艺，简称一体化刻蚀工艺，是迄今为止最为先进的工艺，广泛应用于在55纳米技术节点以后。一体化刻蚀工艺具有如下优点：可调性强，可满足高选择比工艺要求；关键尺寸可控性强，可满足更好的工艺稳定性要求；对低介电材料损伤小，可保证低介电材料层性能稳定；以及后续工艺延展性强。如图1a-1d所示，一体化刻蚀流程为：首先对抗反射层2进行刻蚀(BT Etch)，如图1a所示，然后对部分介质层4进行刻蚀(PV Etch)并去除光刻胶1(PR strip)，分别如图1b和图1c所示，最后是对剩余部分介质层4与金属层6同时进行刻蚀(Trench Etch)，如图1d所示，主要特点为对剩余部分介质层4与金属层6的刻蚀一步完成。
但是一体化刻蚀在刻蚀通孔和金属沟槽的过程中，对两者结构上的控制存在一定不足，如图2所示，虚线框内所示为对剩余部分介质层4与金属层6同时进行刻蚀，对于介质层4来说，刻蚀时间相同，而介质层4厚度不一，在同样的刻蚀时间而介质层4厚度较小的情况可能会产生过刻蚀现象，不同程度的过刻蚀使得金属沟槽的深浅不一，从而导致通孔层7与金属层6呈多元化的非线性接触，而最终导致对通孔进行金属填充后形成的通孔层7(如图2所示7-1、 7-2和7-3)与金属层之间接触电阻Rc的不稳定。
发明内容
本发明的目的在于提供一种一体化刻蚀参数的方法，以提高通孔层与金属层间接触电阻稳定性。
为解决上述技术问题，本发明提供一种一体化刻蚀参数的方法，所述方法包括：
根据一体化刻蚀的基础刻蚀参数，在多个刻蚀时间下对测试晶圆的介质层进行刻蚀，量测在各所述刻蚀时间下介质层被刻蚀的厚度；
根据各所述刻蚀时间以及对应的各所述厚度建立一体化刻蚀程式并输入到先进工艺控制系统中；
量测待加工晶圆的介质层的厚度以获取厚度值，所述先进工艺控制系统采集所述厚度值并根据所述厚度值以及所述一体化刻蚀程式对所述一体化刻蚀的基础刻蚀参数进行修正以得到一体化刻蚀的校准刻蚀参数；
根据所述一体化刻蚀的校准刻蚀参数对所述待加工晶圆进行刻蚀。
可选地，在所述的一体化刻蚀方法中，所述一体化刻蚀包括：第一步骤，对抗反射层进行刻蚀；第二步骤，对部分介质层进行刻蚀；以及，第三步骤，对剩余的介质层和金属层同时进行刻蚀。
可选地，在所述的一体化刻蚀方法中，所述一体化刻蚀的基础刻蚀参数包括：刻蚀速率、第一步骤的刻蚀时间、第二步骤的刻蚀时间以及第三步骤的刻蚀时间。
可选地，在所述的一体化刻蚀方法中，所述第一步骤、所述第二步骤以及所述第三步骤的所述刻蚀速率均相同。
可选地，在所述的一体化刻蚀方法中，对所述一体化刻蚀的基础刻蚀参数进行修正包括：
设定第二步骤中介质层需被保留的厚度，将采集的所述厚度值与所述需被保留的厚度相减得到第二步骤中介质层实际需被刻蚀的厚度；
将第二步骤中所述实际需被刻蚀的厚度代入所述一体化刻蚀程式，得到第二步骤的实际刻蚀时间；
用所述第二步骤的实际刻蚀时间替代一体化刻蚀的基础刻蚀参数中所述第二步骤的刻蚀时间以修正所述一体化刻蚀的基础刻蚀参数。
可选地，在所述的一体化刻蚀方法中，所述一体化刻蚀程式为： y＝35.7x+2.3518，其中，x表示所述第二步骤的实际刻蚀时间，y表示所述第二步骤中介质层实际需被刻蚀的厚度。
可选地，在所述的一体化刻蚀方法中，所述厚度值采用膜厚量测仪量测得到。
可选地，在所述的一体化刻蚀方法中，所述厚度值采用光学线宽测量仪量测得到。
可选地，在所述的一体化刻蚀方法中，所述一体化刻蚀采用等离子体刻蚀工艺，在等离子体反应刻蚀腔体内进行。
可选地，在所述的一体化刻蚀方法中，所述介质层为低介电常数介质层。
如上所述，在一体化刻蚀中，对于不同厚度的介质层在同样的刻蚀时间下可能产生过刻蚀现象从而导致通孔层与金属层之间接触电阻不稳定。因此有必要针对不同厚度的介质层来设定不同的刻蚀时间以避免过刻蚀。
而本发明研究人员发现：在工艺窗口内，在刻蚀速率为定值且对部分介质层进行刻蚀步骤保持定量的残留厚度的情况下，通过一体化刻蚀形成的通孔层和金属层之间的接触电阻与对部分介质层进行刻蚀步骤所用的时间呈一定的线性关系，故可通过控制对部分介质层刻蚀进行刻蚀步骤的刻蚀时间以避免过刻蚀从而来控制通孔层和金属层之间接触电阻的稳定性。
故在本发明提供的一种一体化刻蚀方法中，所述方法首先根据一体化刻蚀的基础刻蚀参数，在多个刻蚀时间下对测试晶圆的介质层进行刻蚀，量测在各所述刻蚀时间下介质层被刻蚀的厚度；其次根据各所述刻蚀时间以及对应的各所述厚度建立一体化刻蚀程式并输入到先进工艺控制系统中；接着量测待加工晶圆的介质层的厚度以获取厚度值，所述先进工艺控制系统采集所述厚度值并根据所述厚度值以及所述一体化刻蚀程式对所述一体化刻蚀的基础刻蚀参数进行修正以得到一体化刻蚀的校准刻蚀参数；最后根据所述一体化刻蚀的校准刻蚀参数对所述待加工晶圆进行刻蚀。由于所述一体化刻蚀的校准刻蚀参数中对部分介质层进行刻蚀步骤的刻蚀时间是根据介质层的实际厚度来进行实时调整的，故通过所述一体化刻蚀的校准刻蚀参数对晶圆进行刻蚀时，很大程度上保证了刻蚀的精度故而不会对金属层过刻蚀从而达到提高通孔层和金属层之间接触电阻稳定性的目的。
附图说明
图1a～图1d是背景技术中所述一体化刻蚀工艺流程图；
图2是背景技术中的在相同刻蚀时间和不同厚度介质层下对金属层刻蚀厚度的对比示意图；
图3是本发明研究人员发现的接触电阻与对部分介质层进行刻蚀步骤所用时间的线性关系示意图；
图4是本发明实施例提供的一体化刻蚀方法的流程示意图；
图5是本发明实施例中的一体化刻蚀程式所表示的线性关系示意图；
图6是分别通过现有技术以及通过本发明实施例提供的一体化刻蚀方法进行一体化刻蚀后通孔接触电阻与目标值之间的偏差对比示意图；
其中，各附图标记说明如下：
1-光刻胶；2-抗反射层；3-金属掩膜层；4-介质层；5-刻蚀阻挡层；6-金属层； 7-通孔层。
具体实施方式
以下结合附图和具体实施例对本发明提出的一种一体化刻蚀方法作进一步详细说明。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。此外，附图所展示的结构往往是实际结构的一部分。特别的，各附图需要展示的侧重点不同，有时会采用不同的比例。
如上所述，在一体化刻蚀中，对于不同厚度的介质层在同样的刻蚀时间下可能产生过刻蚀现象从而导到处通孔层与金属层之间接触电阻不稳定。因此有必要针对不同厚度的介质层来设定不同的刻蚀时间以避免过刻蚀。
而本发明研究人员发现：在工艺窗口内，在刻蚀速率为定值且对部分介质层进行刻蚀步骤保持定量的残留厚度的情况下，通过一刻化刻蚀形成的通孔层和金属层之间的接触电阻与对部分介质层进行刻蚀步骤所用的时间呈一定的线性关系：y＝4.9075x+2.8644。具体可参见图3，横坐标表示对部分介质层进行刻蚀步骤所用的时间T，纵坐标表示接触电阻Rc。因此，可通过控制对部分介质层进行刻蚀步骤的刻蚀时间以避免过刻蚀从而来控制通孔层和金属层之间接触电阻的稳定性。
有鉴于此，本发明实施例提供一种一体化刻蚀方法，所述一体化刻蚀方法包括步骤S01～S04。
首先，执行步骤S01，根据一体化刻蚀的基础刻蚀参数，在多个刻蚀时间下对测试晶圆的介质层进行刻蚀，量测在各所述刻蚀时间下介质层被刻蚀的厚度。这里可以是对多个测试晶圆的介质层进行刻蚀也可以是对同一晶圆的介质层的不同位置进行刻蚀。
其中，所述介质层为低介电常数介质层。所述一体化刻蚀包括：第一步骤，对抗反射层进行刻蚀；第二步骤，对部分介质层进行刻蚀；以及，第三步骤，对剩余的介质层和金属层同时进行刻蚀。所述一体化刻蚀的基础刻蚀参数包括：刻蚀速率、第一步骤的刻蚀时间、第二步骤的刻蚀时间以及第三步骤的刻蚀时间。优选地，所述第一步骤、所述第二步骤以及所述第三步骤的所述刻蚀速率均相同。
其次，执行步骤S02，根据各所述刻蚀时间以及对应的各所述厚度建立一体化刻蚀程式并输入到先进工艺控制系统中。所述一体化刻蚀程式与所述第二步骤相对应，用于对第二步骤的刻蚀时间进行调整。
具体如图5所示，所述一体化刻蚀程式为：y＝35.7x+2.3518，其中，x表示所述第二步骤的实际刻蚀时间T，y表示所述第二步骤中介质层实际需被刻蚀的厚度H。
接着，执行步骤S03，量测待加工晶圆的介质层的厚度以获取厚度值，所述先进工艺控制系统采集所述厚度值并根据所述厚度值以及所述一体化刻蚀程式对所述一体化刻蚀的基础刻蚀参数进行修正以得到一体化刻蚀的校准刻蚀参数。所述厚度值可以采用膜厚测量仪或光学线宽测量仪量测得到。
其中，对所述一体化刻蚀的基础刻蚀参数进行修正包括：
设定第二步骤中介质层需被保留的厚度，将采集的所述厚度值与所述需被保留的厚度相减得到第二步骤中介质层实际需被刻蚀的厚度；
将第二步骤中所述实际需被刻蚀的厚度代入所述一体化刻蚀程式，得到第二步骤的实际刻蚀时间；
用所述第二步骤的实际刻蚀时间替代一体化刻蚀的基础刻蚀参数中所述第二步骤的刻蚀时间以修正所述一体化刻蚀的基础刻蚀参数。
从步骤S03可以看出，所述一体化刻蚀的校准刻蚀参数中对部分介质层进行刻蚀步骤的刻蚀时间可以根据介质层的实际厚度来进行实时调整，故通过所述一体化刻蚀的校准刻蚀参数对晶圆进行刻蚀时，很大程度上保证了刻蚀的精度故而不会对金属层过刻蚀。
最后，执行步骤S04，根据所述一体化刻蚀的校准刻蚀参数对所述待加工晶圆进行刻蚀。所述刻蚀即一体化刻蚀，优选采用等离子体刻蚀工艺，在等离子体反应刻蚀腔体内进行。
对于传统一体化刻蚀方法，对于不同厚度的介质层，刻蚀时间固定，在相同的刻蚀时间下，对于一些介质层厚度相对较低的晶圆来说很容易产生过刻蚀现象从而导致通孔层与金属层之间接触电阻Rc的不稳定，而本实施例提供的一体化刻蚀方法，对于不同厚度的介质层，针对第二步骤，通过步骤S03均可获得对应的刻蚀时间，如此，便可避免对金属层的过刻蚀从而达到提高接触电阻稳定性的目的。如图6所示，为某一一体化刻蚀过程中，刻蚀前介质层厚度偏小，采用所述基础刻蚀参数刻蚀后整体通孔接触层与金属层之间的接触电阻与目标值偏差5％左右，具体如图中6a所示；而通过本发明实施例提供的一体化刻蚀方法对所述基础刻蚀参数进行修正后，通孔接触电阻与目标值偏差0.07％，改善效果明显，具体如图中6b所示。
综上所述，通过本发明提供的一体化刻蚀方法达到了提高通孔层和金属层之前接触电阻稳定性的目的。
上述描述仅是对本发明较佳实施例的描述，并非对本发明范围的任何限定，本发明领域的普通技术人员根据上述揭示内容做的任何变更、修饰，均属于权利要求书的保护范围。

Claims (7)

1.一种一体化刻蚀方法，其特征在于，所述一体化刻蚀方法包括：
根据一体化刻蚀的基础刻蚀参数，在多个刻蚀时间下对测试晶圆的介质层进行刻蚀，量测在各所述刻蚀时间下介质层被刻蚀的厚度；
根据各所述刻蚀时间以及对应的各所述厚度建立一体化刻蚀程式并输入到先进工艺控制系统中；
量测待加工晶圆的介质层的厚度以获取厚度值，所述先进工艺控制系统采集所述厚度值并根据所述厚度值以及所述一体化刻蚀程式对所述一体化刻蚀的基础刻蚀参数进行修正以得到一体化刻蚀的校准刻蚀参数；
根据所述一体化刻蚀的校准刻蚀参数对所述待加工晶圆进行刻蚀；
其中，所述一体化刻蚀包括：第一步骤，对抗反射层进行刻蚀；第二步骤，对部分介质层进行刻蚀；以及，第三步骤，对剩余的介质层和金属层同时进行刻蚀；所述一体化刻蚀的基础刻蚀参数包括：刻蚀速率、第一步骤的刻蚀时间、第二步骤的刻蚀时间以及第三步骤的刻蚀时间；
对所述一体化刻蚀的基础刻蚀参数进行修正包括：
设定第二步骤中介质层需被保留的厚度，将采集的所述厚度值与所述需被保留的厚度相减得到第二步骤中介质层实际需被刻蚀的厚度；
将第二步骤中所述实际需被刻蚀的厚度代入所述一体化刻蚀程式，得到第二步骤的实际刻蚀时间；
用所述第二步骤的实际刻蚀时间替代一体化刻蚀的基础刻蚀参数中所述第二步骤的刻蚀时间以修正所述一体化刻蚀的基础刻蚀参数。
2.如权利要求1所述的一体化刻蚀方法，其特征在于，所述第一步骤、所述第二步骤以及所述第三步骤的所述刻蚀速率均相同。
3.如权利要求1所述的一体化刻蚀方法，其特征在于，所述一体化刻蚀程式为：y＝35.7x+2.3518，其中，x表示所述第二步骤的实际刻蚀时间，y表示所述第二步骤中介质层实际需被刻蚀的厚度。
4.如权利要求1所述的一体化刻蚀方法，其特征在于，所述厚度值采用膜厚量测仪量测得到。
5.如权利要求1所述的一体化刻蚀方法，其特征在于，所述厚度值采用光学线宽测量仪量测得到。
6.如权利要求1所述的一体化刻蚀方法，其特征在于，所述一体化刻蚀采用等离子体刻蚀工艺，在等离子体反应刻蚀腔体内进行。
7.如权利要求1所述的一体化刻蚀方法，其特征在于，所述介质层为低介电常数介质层。
CN201811011770.0A 2018-08-31 2018-08-31 一种一体化刻蚀方法 Active CN109166813B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201811011770.0A CN109166813B (zh) 2018-08-31 2018-08-31 一种一体化刻蚀方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201811011770.0A CN109166813B (zh) 2018-08-31 2018-08-31 一种一体化刻蚀方法

Publications (2)

Publication Number Publication Date
CN109166813A CN109166813A (zh) 2019-01-08
CN109166813B true CN109166813B (zh) 2021-01-29

Family

ID=64893793

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811011770.0A Active CN109166813B (zh) 2018-08-31 2018-08-31 一种一体化刻蚀方法

Country Status (1)

Country Link
CN (1) CN109166813B (zh)

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101441980A (zh) * 2007-11-19 2009-05-27 中芯国际集成电路制造(上海)有限公司 一种通过测量晶片上的参考图形从而控制晶片刻蚀时间的方法
CN101459123B (zh) * 2007-12-13 2011-08-17 中芯国际集成电路制造(上海)有限公司 通孔及双镶嵌结构的形成方法
CN102760688B (zh) * 2011-04-28 2014-12-24 中芯国际集成电路制造(上海)有限公司 双镶嵌结构及其形成方法、半导体器件

Also Published As

Publication number Publication date
CN109166813A (zh) 2019-01-08

Similar Documents

Publication Publication Date Title
US10714341B2 (en) Reactive ion etching assisted lift-off processes for fabricating thick metallization patterns with tight pitch
US9570317B2 (en) Microelectronic method for etching a layer
US9449821B2 (en) Composite hard mask etching profile for preventing pattern collapse in high-aspect-ratio trenches
CN106158595A (zh) 半导体器件的形成方法
CN109166813B (zh) 一种一体化刻蚀方法
KR100836945B1 (ko) 게이트 전극 폭의 변동을 감소시키는 방법
US20070093069A1 (en) Purge process after dry etching
US6638777B2 (en) Apparatus for and method of etching
US20020142252A1 (en) Method for polysilicon conductor (PC) Trimming for shrinking critical dimension and isolated-nested offset correction
KR100190178B1 (ko) 반도체 장치의 제조방법 및 반도체 장치의 제조장치
CN113035699B (zh) 半导体器件的制造方法
KR100390040B1 (ko) 반도체소자의 듀얼게이트 제조방법
US10991595B1 (en) Dry etching process for manufacturing trench structure of semiconductor apparatus
KR20090063131A (ko) 반도체 장치의 제조 방법
CN109037040B (zh) 提高双大马士革刻蚀次沟槽工艺窗口的方法
JP2006324615A (ja) 半導体素子の導電配線形成方法
CN112133631B (zh) 改善栅极刻蚀形貌稳定性的方法和刻蚀设备
JPH03278543A (ja) 電界効果トランジスタの製造方法
CN107403726B (zh) 半导体器件的制备方法
JP2001015587A (ja) 半導体装置の製造方法
KR920007186B1 (ko) 잔류물 제거방법
CN107170698A (zh) 一种通孔中光刻胶栓刻蚀量的自动调节方法
KR20010076553A (ko) 반도체 소자의 비트라인 형성 방법
JPH05235338A (ja) 半導体装置およびその製造方法
KR100460068B1 (ko) 반도체소자의 금속배선 형성방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant