CN101441980A - 一种通过测量晶片上的参考图形从而控制晶片刻蚀时间的方法 - Google Patents
一种通过测量晶片上的参考图形从而控制晶片刻蚀时间的方法 Download PDFInfo
- Publication number
- CN101441980A CN101441980A CNA2007101706178A CN200710170617A CN101441980A CN 101441980 A CN101441980 A CN 101441980A CN A2007101706178 A CNA2007101706178 A CN A2007101706178A CN 200710170617 A CN200710170617 A CN 200710170617A CN 101441980 A CN101441980 A CN 101441980A
- Authority
- CN
- China
- Prior art keywords
- reference pattern
- wafer
- lines
- etching
- interconnection lines
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
一种通过测量晶片上的参考图形从而控制晶片刻蚀时间的方法，包括以下步骤：1，测量晶片上的参考图形在刻蚀前的厚度尺寸；2，根据上步中的尺寸和目标厚度尺寸之间的差值和刻蚀时间之间的线性关系，确定刻蚀时间；和步骤3，刻蚀机台根据步骤第二步中得到的数据对硅片的刻蚀时间进行控制。本发明可以实现自动对每批每次的晶片进行测量，计算，得出刻蚀时间，从而可以自动控制单片晶片的刻蚀时间，减少了刻蚀误差。
Description
技术领域
本发明涉及半导体芯片制造领域中一种通过测量晶片上的参考图形从而控制晶片刻蚀时间的方法。
背景技术
半导体刻蚀工艺，是指互连材料淀积在硅片表面，然后有选择的去除它，就形成了由光刻技术定义的电路图形。这一有选择地去除材料的工艺过程，叫做刻蚀。刻蚀是在显影检查完后进行的。刻蚀工艺的正确进行很关键，否则芯片不能正常工作。更重要的是，一旦材料被刻蚀去掉，在刻蚀过程中的错误将很难纠正。不正确刻蚀的硅片只能报废，从而带来损失。
刻蚀的基本目标是在涂胶的硅片上正确地复制掩模图形。有图形的光刻胶层在刻蚀中不受到腐蚀源显著的侵蚀。掩蔽膜用来在刻蚀中保护硅片上的区域而有选择地刻蚀掉未被光刻胶保护的区域。
在刻蚀工艺中，刻蚀时间的控制非常重要。刻蚀时间太短，则会造成刻蚀不完全，从而有互连材料残留，造成芯片错误。如果刻蚀时间太长，则会造成刻蚀太过，也会影响芯片性能。
现在的半导体芯片制造中，通常采用两种方法来控制刻蚀时间。
第一种是人工调节程序。用人工来检测刻蚀后的尺寸状况。这样需要工程师时刻关注产线状况，一旦发现尺寸有所偏离，就要及时调整。缺点是需要大量的人力关注。如果在节假日，或者无人值守，就会出现刻蚀异常。
第二种是建立自动控制程序(Auto process control，简称APC。)自动控制程序可以自动按照设定的程序控制刻蚀时间。但是缺点是本方法只能按照批(Lot)次来进行时间控制，就是说能自动设定每批的刻蚀时间。对于一批内的每片晶片，则不能分别调整刻蚀时间。在技术要求不高的环境下，可以选用本方法。但是在制程达到90nm以下的时候，栅极尺寸要求很高，对每片晶片的刻蚀时间控制都有所不同，于是本方法风险很大，容易造成刻蚀异常。
发明内容
本发明针对以上的问题，提出了一种通过测量晶片上的参考图形从而控制晶片刻蚀时间的方法。本方法可以用于单片晶片的刻蚀时间控制，从而可以实现对一个批次中的每片晶片刻蚀时间的单独控制。
技术方案：
一种通过测量晶片上的参考图形(Reference Pattern)从而控制晶片刻蚀时间的方法，包括以下步骤：
A：测量晶片上的参考图形在刻蚀前的厚度尺寸；
B：根据步骤A中的尺寸和目标厚度尺寸之间的差值和刻蚀时间之间的线性关系，确定刻蚀时间；
C：刻蚀机台根据步骤B中得到的数据对硅片的刻蚀时间进行控制。
作为本发明的一种优选方式，所述步骤A中的参考图形位于晶片上芯片与芯片之间的切割道上。
作为本发明的一种优选方式，所述参考图形由刻蚀之前的工艺所完成。
作为本发明的一种优选方式，所述参考图形的俯视图为无边矩形或者正方形，内接有两条以上的规则排列的互连线条。
作为本发明的一种优选方式，所述参考图形的俯视图为无边矩形或者正方形边长均小于100微米。
作为本发明的最佳优选方式，所述参考图形的无边矩形或者正方形为边长为60微米和80微米的矩形。
作为本发明的一种优选方式，所述互连线条为直线条。
作为本发明的一种优选方式，所述互连线条宽度一致。
作为本发明的一种优选方式，所述互连线的宽度为0到200纳米。
作为本发明的最佳优选方式，所述互连线条的宽度为128纳米。
作为本发明的一种优选方式，所述互连线条之间相隔距离一致。
作为本发明的一种优选方式，所述互连线条之间的距离为50到1000纳米。
作为本发明的一种优选方式，所述互连线条之间的距离为160到590纳米。
作为本发明的最佳优选方式，所述互连线条之间的距离为228纳米。
有益效果
本发明可以实现自动对每批每次的晶片进行测量，计算，得出刻蚀时间，从而可以自动控制单片晶片的刻蚀时间，减少了刻蚀误差。
附图说明
图1为参考图形的俯视示意图。
图2为参考图形一个方向上的放大侧视示意图。
图3为参考图形刻蚀前后厚度的差值和刻蚀时间的线性关系示意图。
具体实施方式
下面结合附图详细说明。
一种通过测量晶片上的参考图形(Reference pattern)从而控制晶片刻蚀时间的方法，包括以下步骤：
A：测量晶片上的参考图形在刻蚀前的厚度尺寸。
参考图形(Reference Pattern)一般是在半导体制造过程中有意制作出来的一种模型。可能置于芯片之间的切割道上。其原因之一是某些工艺的一些操作步骤有破坏性，可能对芯片造成损害。所以选择对这些参考图形进行操作，可以模拟真实的芯片操作情况。测试参考图形是半导体行业的通行做法。
不同工艺需要设置不同的参考图形。形状，大小和目的都有区别。
图1为参考图形(pattern)的俯视示意图。图1中，a和b表示了参考图形的长度和宽度值。参考图形内部就是互连线条。
图2为参考图形(Pattern)一个方向上的放大侧视示意图。图2中c表示了互连线条的宽度，d表示了互连线条的厚度，e表示了线条之间的距离。
本步骤中主要是指在刻蚀开始之前，量测机台测量图2中的厚度值，就是d值的大小。
B：根据步骤A中的尺寸和目标厚度尺寸之间的差值和刻蚀时间之间的线性关系，确定刻蚀时间。
刻蚀之前，一般都明确知道这片晶片的刻蚀多少，也就是说，刻蚀以后的厚度是预先知道的。刻蚀之前的厚度在步骤A中量测得到，那么他们之间的差值就是两个值之差就可以通过计算得到。
经过长期试验，在特定的参考图形条件下，刻蚀前后参考图形厚度的差值和刻蚀时间有如图3显示出来的线性关系。
图3为参考图形刻蚀前后厚度的差值和刻蚀时间的线性关系图。X轴表示刻蚀时间，单位为秒，Y轴表示参考图形刻蚀前后厚度的差值，单位为纳米。图3的坐标中的斜线就是参考图形刻蚀前后厚度的差值和刻蚀时间的线性关系斜线。
根据图3，如果刻蚀前的厚度可以经过量测得出，刻蚀后的厚度是已知的目标尺寸，那么其刻蚀前后厚度的差值就可以得到。例如，差值为15纳米。这个值对应于图3中的X轴上的数值为15。根据刻蚀厚度的差值和刻蚀时间之间的线性关系斜线的点，X轴上数值15的对应点，在Y轴的数值为29.5。也就是说，如果刻蚀前后厚度的差值为15，那么刻蚀时间就是29.5秒。
C：刻蚀机台根据步骤B中得到的数据对硅片的刻蚀时间进行控制。
将前面所得的刻蚀时间输入刻蚀机台的控制系统，从而对硅片的刻蚀时间进行分别控制。
由于以上步骤可以对单个晶片进行控制，所以以上方法就可以对每片晶片的刻蚀时间进行调整控制。
作为本发明的一种优选方式，所述步骤A中的参考图形位于晶片上芯片与芯片之间的切割道上。
一般参考图形位于切割道上，在后面的工艺中将会被分割。
作为本发明的一种优选方式，所述参考图形由刻蚀之前的工艺所完成。
参考图形并非在此工艺中完成，是在此前的工艺比如光刻等工艺中做好的。
作为本发明的一种优选方式，所述参考图形的俯视图为无边矩形或者正方形，内接有两条以上的规则排列的互连线条。
俯视图如图1所示。
作为本发明的一种优选方式，所述的无边矩形或者正方形边长均小于100微米。
如图1所示，其边长a和b都小于100微米。
作为本发明的一种优选方式，所述参考图形的无边矩形或者正方形，其特征是边长为60微米和80微米的矩形。
如图1所示，其参考图形边长为60和80微米。
作为本发明的一种优选方式，所述互连线条为直线条。
如图1所示，参考图形中的线条为直线条。
作为本发明的一种优选方式，所述互连线条宽度一致。
如图2所示，互连线条的宽度为c，就是所有互连线条c值的大小是一样的。
作为本发明的一种优选方式，所述互连线的宽度为0到200纳米。
如图2所示，其互连线条宽度c的大小为0到200纳米。
作为本发明的最佳优选方式，所述互连线条的宽度为128纳米。
如图2所示，其互连线条宽度c的大小为128纳米。
作为本发明的一种优选方式，所述互连线条之间相隔距离一致。
如图2所示，互连线条之间相隔的距离为e，e值大小一样。
作为本发明的一种优选方式，所述互连线条之间的距离为50到1000纳米。
如图2所示，互连线条之间距离e值范围为50到1000纳米。
作为本发明的一种优选方式，所述互连线条之间的距离为160到590纳米。
如图2所示，互连线条之间距离e值范围为160到590纳米。
作为本发明的一种优选方式，所述互连线条之间的距离为228纳米。
如图2所示，互连线条之间距离e值范围为228纳米。
以上所述仅为发明的较佳实施例而已，并不用于限制本发明。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。
Claims (14)
1.一种通过测量晶片上的参考图形从而控制晶片刻蚀时间的方法，其特征在于包括以下步骤：
A：测量晶片上的参考图形在刻蚀前的厚度尺寸；
B：根据步骤A中的尺寸和目标厚度尺寸之间的差值和刻蚀时间之间的线性关系，确定刻蚀时间；
C：刻蚀机台根据步骤B中得到的数据对硅片的刻蚀时间进行控制。
2.按照权利要求1所述步骤A中的参考图形，其特征在于参考图形位于晶片上芯片与芯片之间的切割道上。
3.按照权利要求1或者2所述步骤A中的参考图形，其特征在于参考图形由刻蚀之前的工艺所完成。
4.按照权利要求3所述的参考图形，其特征在于参考图形的俯视图为无边矩形或者正方形，内接有两条以上的规则排列的互连线条。
5.按照权利要求4所述的参考图形的俯视图为无边矩形或者正方形，其特征在于边长均小于100微米。
6.按照权利要求5所述的无边矩形或者正方形，其特征是边长为60微米和80微米的矩形。
7.按照权利要求4所述的互连线条，其特征在于互连线条为直线条。
8.按照权利要求7所述的互连线条，其特征在于互连线条宽度一致。
9.按照权利要求4，7或者8所述的互连线条，其特征在于互连线的宽度为0到200纳米。
10.按照权利要求9所述的互连线条，其特征在于互连线条的宽度为128纳米。
11.按照权利要求4，5，7，8或者10所述的互连线条，其特征在于互连线条之间相隔距离一致。
12.按照权利要求11所述的互连线条，其特征在于互连线条之间的距离为50到1000纳米。
13.按照权利要求12所述的互连线条，其特征在于互连线条之间的距离为160到590纳米。
14.按照权利要求13所述的互连线条，其特征在于互连线条之间的距离为228纳米。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CNA2007101706178A CN101441980A (zh) | 2007-11-19 | 2007-11-19 | 一种通过测量晶片上的参考图形从而控制晶片刻蚀时间的方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CNA2007101706178A CN101441980A (zh) | 2007-11-19 | 2007-11-19 | 一种通过测量晶片上的参考图形从而控制晶片刻蚀时间的方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN101441980A true CN101441980A (zh) | 2009-05-27 |
Family
ID=40726351
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNA2007101706178A Pending CN101441980A (zh) | 2007-11-19 | 2007-11-19 | 一种通过测量晶片上的参考图形从而控制晶片刻蚀时间的方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN101441980A (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106611724A (zh) * | 2015-10-26 | 2017-05-03 | 北京北方微电子基地设备工艺研究中心有限责任公司 | 一种刻蚀方法和装置 |
| CN109166813A (zh) * | 2018-08-31 | 2019-01-08 | 上海华力微电子有限公司 | 一种一体化刻蚀方法 |
-
2007
- 2007-11-19 CN CNA2007101706178A patent/CN101441980A/zh active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106611724A (zh) * | 2015-10-26 | 2017-05-03 | 北京北方微电子基地设备工艺研究中心有限责任公司 | 一种刻蚀方法和装置 |
| CN109166813A (zh) * | 2018-08-31 | 2019-01-08 | 上海华力微电子有限公司 | 一种一体化刻蚀方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101584409B1 (ko) | 오버레이 샘플링 방법론 | |
| US9123583B2 (en) | Overlay abnormality gating by Z data | |
| US7492049B2 (en) | Multi-layer registration and dimensional test mark for scatterometrical measurement | |
| CN101398630B (zh) | 对准及叠对的标记、及其掩模结构与使用方法 | |
| CN102623368A (zh) | 一种晶圆缺陷检测方法 | |
| CN1080927C (zh) | 检测晶片缺陷的方法 | |
| CN104900510A (zh) | 刻蚀映射关系模型和控制浅槽隔离刻蚀关键尺寸的方法 | |
| US7485975B2 (en) | Alignment error measuring mark and method for manufacturing semiconductor device using the same | |
| CN101789386B (zh) | 晶片对准的方法 | |
| CN103488060B (zh) | 确定光刻曝光离焦量的方法 | |
| CN114300377A (zh) | 无图形晶圆的良率损失获取系统及获取方法 | |
| JP2008139688A (ja) | 半導体集積回路の製造方法、マスクの製造方法、半導体マスクデータ製造装置、マスクパターンの修正方法、及び設計レイアウトの修正方法 | |
| CN101441980A (zh) | 一种通过测量晶片上的参考图形从而控制晶片刻蚀时间的方法 | |
| CN107561875B (zh) | 一种套刻误差量测和问题评估的方法 | |
| CN111128829B (zh) | 对准方法及校准方法 | |
| CN102749815B (zh) | 套刻精度的检测方法 | |
| US7312880B2 (en) | Wafer edge structure measurement method | |
| KR100904732B1 (ko) | 오정렬 가늠 마크를 이용한 정렬도 측정 방법 | |
| CN102789133A (zh) | 一种显影后检查方法 | |
| JP2003515918A (ja) | レチクルとウェハとの間のミスアラインメントを判定するための方法 | |
| TWI660437B (zh) | 將電子元件固定於載體上之方法 | |
| US6560751B1 (en) | Total overlay feed forward method for determination of specification satisfaction | |
| KR100605178B1 (ko) | 오버레이 계측 방법 | |
| KR100734079B1 (ko) | 리소그라피 공정에서의 오버레이 측정 방법 | |
| KR100818420B1 (ko) | 오버레이 계측 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C12 | Rejection of a patent application after its publication | ||
| RJ01 | Rejection of invention patent application after publication |
Open date: 20090527 |