JP2003515918A - レチクルとウェハとの間のミスアラインメントを判定するための方法 - Google Patents

レチクルとウェハとの間のミスアラインメントを判定するための方法

Info

Publication number
JP2003515918A
JP2003515918A JP2001540432A JP2001540432A JP2003515918A JP 2003515918 A JP2003515918 A JP 2003515918A JP 2001540432 A JP2001540432 A JP 2001540432A JP 2001540432 A JP2001540432 A JP 2001540432A JP 2003515918 A JP2003515918 A JP 2003515918A
Authority
JP
Japan
Prior art keywords
alignment target
wafer
pattern
reticle
misalignment
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2001540432A
Other languages
English (en)
Inventor
ピエール、ルルー
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koninklijke Philips NV
Original Assignee
Philips Electronics NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Philips Electronics NV filed Critical Philips Electronics NV
Publication of JP2003515918A publication Critical patent/JP2003515918A/ja
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F9/00—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically
    • G03F9/70—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically for microlithography
    • G03F9/7073—Alignment marks and their environment
    • G03F9/708—Mark formation
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
    • G03F7/70605—Workpiece metrology
    • G03F7/70616—Monitoring the printed patterns
    • G03F7/70633—Overlay, i.e. relative alignment between patterns printed by separate exposures in different layers, or in the same layer in multiple exposures or stitching
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F9/00—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically
    • G03F9/70—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically for microlithography
    • G03F9/7073—Alignment marks and their environment
    • G03F9/7076—Mark details, e.g. phase grating mark, temporary mark
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F9/00—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically
    • G03F9/70—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically for microlithography
    • G03F9/7073—Alignment marks and their environment
    • G03F9/7084—Position of mark on substrate, i.e. position in (x, y, z) of mark, e.g. buried or resist covered mark, mark on rearside, at the substrate edge, in the circuit area, latent image mark, marks in plural levels

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Abstract

(57)【要約】 微細アラインメントターゲット上のパターンを用いることによってウェハのミスアラインメントを判定するための方法である。１つの実施形態においては、前記方法は、アラインメントターゲットを有するウェハを受け入れるステップから始まるステッパーにおける一連のステップを有する。他の１つのステップにおいては、前記ウェハは、アラインメントターゲットを用いて位置合わせされる。次に、アラインメントターゲットのまわりにオーバーレイを用いてパターンが生成される。それから、前記アラインメントターゲットと前記アラインメントターゲットのまわりに生成された前記パターンとの間におけるミスアラインメントが判定される。

Description

【発明の詳細な説明】
【０００１】 (技術分野) 請求された本発明は、半導体ウェハの製造の分野におけるレチクルとウェハと
の間のミスアラインメントを判定するための方法に関する。特に、請求された本
発明は、微細アラインメントターゲット上のパターンを用いるウェハのミスアラ
インメントを判定する方法に関する。
【０００２】 (背景技術) 集積回路（ＩＣ）は、既知のフォトリソグラフィー（光食刻法）、エッチング
、デポジション（配置・析出）、および研磨技術を用いて、シリコンウェハ上に
一群として製造される。これらの技術は、ウェハ上に構築される与えられたレイ
ヤー内の構成要素および相互接続のサイズおよび形状を定義するのに用いられる
。ＩＣは、主として、他のものの上に逐次積層される多数の相互接続レイヤーを
用いて構築される。
【０００３】 フォトリソグラフィーを用いるウェハ上へのイメージの正確な形成は、いくつ
かのカテゴリーを含んでいる。最も重要なカテゴリーの１つはアラインメント（
位置調整）である。ウェハ上に形成される連続するレイヤー間の正確なアライン
メントは重要である。例えば、正確なアラインメントは、相互接続を正確に結合
すること、絶縁体の適切な配置を確実にすること、および適切なパフォーマンス
を達成するためのデバイスを正確に形作り且つサイズ決定する必要がある。それ
ゆえ、ウェハ上に形成される多数のレイヤーの正確なアラインメントを確実にす
る必要性が生じている。
【０００４】 従来技術の図１Ａを参照すると、多数のパターンを有するレチクル１００ａが
、設けられている。レチクル１００ａは、在来のアラインメントパターンを用い
ている。具体的には、前記アラインメントパターンは、微細アラインメントター
ゲット１０８ａ、オーバーレイボックス１０２ａ、および製品ウェハパターン１
０６を含んでいる。在来のアラインメントパターン１０８ａおよび１０２ａが、
ウェハ上の材料のレイヤーにおけるパターンを提供し、それによりウェハ上の材
料の後続のレイヤーが正確に位置合わせされると同時に、製品ウェハパターンは
、ウェハ上の材料のレイヤーにデバイスおよび相互接続を形成する。
【０００５】 従来技術の図１Ａに示された在来のアラインメントパターンは、アラインメン
トおよびミスアラインメントの計測を達成すべく別々の２つの種類の特徴を用い
ている。第１の特徴は、典型的には複数の矩形１０９ａを含むアラインメントタ
ーゲット１０８ａである。第２の特徴は、オーバーレイボックス１０２ａである
。このケースにおいては、大きなオーバーレイボックス１０２のみが示されてい
る。アラインメントターゲット１０８ａは、後続の製造動作のためにステッパー
マシーンにおいてウェハを粗く位置合わせするために用いられる。ウェハの初期
配置に引き続き、イメージすなわち構造は、別々の２つのオーバーレイボックス
パターンを用いてウェハ上に生成される。ボックス１０２ａは、ミスアラインメ
ント計測に用いられる２つのボックスのうちの大きなバージョンである。
【０００６】 従来技術の図１Ｂを参照すると、従来技術の図１Ａのパターンを補完するアラ
インメントパターンを有するレチクルが示されている。従来技術の図１Ｂのアラ
インメントパターンは、ウェハ上への従来技術の図１Ａのパターンの適用に続い
てウェハ上に構造を作成するために使用される。従来技術の図１Ｂのアラインメ
ントパターンは、小さなオーバーレイボックス１０４ｂ、微細アラインメントタ
ーゲット１０８ｂ、および大きなオーバーレイボックス１０２ｂを含んでいる。
【０００７】 従来技術の図１Ｃを参照すると、在来のアラインメントターゲットおよび在来
の大きなオーバーレイボックスを有するウェハが示されている。在来のアライン
メントターゲット１１８ａおよび大きなオーバーレイボックス１１２ａは、典型
的には、ダイ（打ち抜き型）上に形成される製品パターン、例えば、ＩＣ、と干
渉することがないようにするために製品ウェハのスクライブライン１１０内に形
成される。従来技術の図１Ａのレチクル１００ａは、ウェハ１００ｃにおいてア
ラインメントターゲット１１８ａおよび大きなオーバーレイボックス１１２ａを
形成するのに用いられる。
【０００８】 従来技術の図１Ｄを参照すると、そこに形成される在来のアラインメントター
ゲット並びに在来の小さなおよび大きなオーバーレイボックスを有するウェハが
示されている。図１Ｄのウェハ１００ｃは、図１Ｃのウェハ１００ｃと同様であ
るが、そこに、典型的にはウェハ上にデポジットされる材料の次のレイヤー上に
、形成される新たな構造を有している。従来技術の図１Ｂのレチクル１００ｂは
、小さなオーバーレイボックス１１４ｂ、微細アラインメントターゲット１１８
ｂ、および大きなオーバーレイボックス１１２ｂのような、新たな構造を形成す
るために用いられる。大きなオーバーレイボックス１１２ａと小さなオーバーレ
イボックス１１４ｂとの間のアラインメントを検査することにより、アラインメ
ントエラー（アラインメント誤差）、例えばボックス間の等しくないギャップ、
およびそれに続く補正が判定され得る。材料の新たなレイヤー上に形成される各
後続の製品パターンについて、従来技術の図１Ｂにおけるもののようなレチクル
が、小さなオーバーレイボックス、微細アラインメントターゲット、および大き
なオーバーレイボックスの新たなパターンを形成するために使用され得る。しか
しながら、各レイヤーについてのこれらの全ての構造を要求することにより、ス
クライブライン１１０における非常に大きなスペースが費やされる。スクライブ
ライン１１０内のこのスペースは、アラインメントに加えて、ウェハ上の製造動
作をモニタする構造およびプロセスを実行するために大いに求められている。例
えば、機能的な構造が、製造動作の間に各レイヤーの電気的なパフォーマンスを
評価するために、スクライブライン内にしばしば生成される。これらの制限の結
果として、ウェハ上で、アラインメント構造のサイズおよび量、およびそれらが
消費するスペース、を低減する必要性が存在する。
【０００９】 加えて、位置合わせさせ且つミスアラインメントを計測するための別々の構成
要素を用いてなる在来の方法は、ミスアラインメントの計測を混乱させる。特に
、従来技術の図１Ａ〜図１Ｄに示されたように、在来の方法は、ステッパー内に
おいてウェハを位置合わせさせるためにアラインメントターゲット構造を使用し
、且つミスアラインメントを計測するためにオーバーレイボックスの別々のセッ
トを使用する。２つの構造の間のオフセット１２０に起因して、エラーの混同が
生じ得る。例えば、レンズ収差または回転エラーは、ウェハの異なるエリアに投
影されるレチクルの異なるエリアについて異なるであろう。したがって、ウェハ
１００ｃ上の大きなオーバーレイボックス１１２ａと小さなオーバーレイボック
ス１１４ｂとの間のミスアラインメントの計測には、レンズ収差に起因するエラ
ーが含まれるであろう。すなわち、オーバーレイボックスに対応するエリア内に
存在する、微細アラインメントターゲットについては存在しない、レンズ収差は
、アラインメントプロセスの結果を混乱させるであろう。すなわち、もしも、微
細アラインメントターゲットの位置に同一のレンズ収差が存在しないならば、そ
のときは付加的なエラーがミスアラインメントの計測に含められる。もしも、ミ
スアラインメント計測の混乱に基づいて、ミスアライン面を補正が、ボックスに
位置合わせさせるべく、行なわれると、そのときは、レチクルにより形成される
パターンのバランスは、不正に位置合わせされるかもしれない。したがって、ミ
スアラインメントを一層正確に判定する方法および装置の必要性が生じる。
【００１０】 従来技術においては、２つの異なるレイヤーにおける２つの異なるパターンの
間のアラインメントは、直接的に一緒に結びつけられることはなかった。それど
ころか、各レイヤーは、従前のレイヤーに位置合わせされていた。それゆえ、ミ
スアラインメントエラーは、互いに密なアラインメントが要求される２つのレイ
ヤーを隔てた量のレイヤーにわたって累積する。ミスアラインメントの累積は、
結果的に、ウェハ上に形成される、与えられたデバイスに受容できない誤差を生
じ得る。それゆえ、それらの間のレイヤーの量にかかわらず、ウェハ上の２つの
異なるレイヤー上の２つのパターンの間の非常に正確なアラインメントを提供す
る方法および装置の必要性が生じている。
【００１１】 要約すると、ウェハ上に形成される多数のレイヤーの正確なアラインメントを
確実にすることの必要性が生じている。加えて、アラインメント構造のサイズお
よび量、並びにウェハ上でそれらが費やすスペース、を低減する必要性が存在す
る。そして、ミスアラインメントをより正確に判定する方法および装置の必要性
が生じている。さらに、それらの間のレイヤーの量にかかわらず、ウェハ上の２
つの異なるレイヤーにおける２つのパターンの間の非常に正確なアラインメント
を提供する方法および装置の必要性が生じている。
【００１２】 (発明の開示) 本発明は、ＩＣの、ウェハ上に形成される、異なるレイヤーが正確に形成され
ることを確実にする方法および装置を提供するものである。さらに、本発明は、
ウェハ上に形成される多数のレイヤーの正確なアラインメントを確実にするもの
である。加えて、本発明は、ウェハ上のアラインメントターゲットに対しステッ
パーにおいてオーバーレイにより形成されるレイヤー間のミスアラインメントを
直接的にチェックする方法を提供する。本発明は、ウェハ上の、アラインメント
構造のサイズおよび量、並びにそれらが費やすスペースをも低減する。そして、
本発明は、それらの間のレイヤーの量にかかわらず、ウェハ上の２つの異なるレ
イヤーの２つのパターンの間の非常に正確なアラインメントを提供する方法およ
び装置を提供するものである。
【００１３】 １つの実施形態において、本発明は、微細アラインメントターゲット上のパタ
ーンを用いることによりウェハとレチクルとの間のミスアラインメントを判定す
る方法を具陳している。１つの実施形態において、前記方法は、その上に形成さ
れたアラインメントターゲットを有するウェハを受け入れるステップから始まる
一連のステップを有する。他のステップにおいては、前記ウェハは、前記アライ
ンメントターゲットを用いて位置合わせされる。次に、ウェハ上に存在するアラ
インメントターゲットのまわりのウェハ上にレチクルからのパターンが生成され
る。それから、前記アラインメントターゲットと前記アラインメントターゲット
のまわりに生成された前記パターンを用いてミスアラインメントが判定される。
【００１４】 他の実施形態において、本発明は、プロセッサとコンピュータ読み取り可能な
メモリを含むステッパーを詳述している。前記メモリは、前記プロセッサ上で実
行されたときに、オーバーレイとアラインメントターゲットとの間のアラインメ
ントエラーを判定する方法を提供するプログラム命令を収容している。
【００１５】 本発明のこれらのおよび他の目的および利点は、種々の図面に図解された、以
下の、望ましい実施形態の詳細な説明を読んだ後には、当業者には、疑いもなく
明白であろう。
【００１６】 この明細書に組み込まれ、その一部を形成する添付図面は、発明の実施形態を
説明し、そして、その説明と共に、前記発明の原理の説明を与えるものである。
【００１７】 この説明において引用した図面は、特別に言及した場合を除き縮尺に従って描
画されてはいないことが理解されるべきである。
【００１８】 （発明を実施するための最良の形態） さて、その例が添付図面に図解された発明の望ましい実施形態について詳細に
言及されるであろう。発明は望ましい実施形態に関連して説明されるが、それら
は発明をこれらの実施形態に限定することを意図してないことが理解されるであ
ろう。反対に、発明は、添付された特許請求の範囲によって定義された通りの発
明の精神および視野の範囲内に含まれうる代替物、変更物および均等物をカバー
することが意図されている。さらに、以下の本発明の詳細な説明において、多く
の具体的な詳細を、本発明の理解を通して提供するために述べられている。しか
しながら、当業者には、本発明がこれらの特定の細部なしに、実施され得ること
は、明白であろう。他の例においては、既知の方法、手順、構成要素、および材
料は、本発明の見解を無用にあいまいにしないようにするために、詳細に説明さ
れていない。
【００１９】 続く詳細な説明のいくつかの部分、例えばプロセスは、ウェハ製造の動作、例
えばウェハ上へのＩＣの製造、手順、論理ブロック、処理、および他の符号的表
現に基づいて提供される。これらの説明および表現は、ウェハ製造の当業者によ
って彼らの業績の趣旨を当業者に最も効果的に伝達するために使用される手段で
ある。手順、論理ブロック、プロセス、その他は、ここに、且つ概して、所望さ
れる結果に導くステップすなわち命令の自己一致シーケンスであるものとして描
かれる。前記ステップは、物理量の、所要の物理的操作に必要なものである。通
常、しかし必要にではなく、これらの物理的操作は、材料の適用、材料の除去、
または、化学的、光学的、および機械的手段によるウェハ上の材料の状態、また
は構造の変更の形態をとる。
【００２０】 しかしながら、これらの用語の全ては、物理的操作および量の参照と解釈され
、単に便利なラベルであり、そしてさらに当前記技術分野において一般に使用さ
れる用語を考慮して解釈されることは心に留めておかれるべきである。さもなけ
れば以下の議論から明確であるように明確に述べられない限り、本発明の議論全
体を通して、「受け入れる」、「位置合わせする」、「作成する」、「判定する
」、「計測する」、「繰り返す」などのような用語は、ウェハ製造の動作および
プロセスに言及していることが理解される。
【００２１】 図２Ａを参照すると、本発明の１つの実施形態に従って、微細アラインメント
ターゲット２０１を有するレチクル２００ａが示されている。微細アラインメン
トターゲット２０２は、多数の個々の矩形形態２０２ａを含んでいる。本実施形
態は、微細アラインメントターゲットとして矩形形態を使用しているのに対して
、本発明はアラインメントターゲットとしていかなる形状の対象を用いるのにも
適している。各矩形２０２ａは、高さ２０６および幅２０４を有している。アラ
インメントターゲット２０２における矩形２０２ａ間のピッチ２０８は、本発明
においては一定である。しかしながら、本発明は、各後続のアラインメントター
ゲット間で異なるピッチ２０８を有するのに適している。アラインメントターゲ
ットは、特定の配向性、例えば、矩形の長辺が縦に配向される、を持って示され
ているけれども、本発明は、アラインメントターゲットをいかなる方向に配向さ
せるのにも適している。本実施形態のレチクル２００ａは、ウェハのダイ部分に
パターンを生成するための製品パターン２０３を含んでいるが、本発明は製品パ
ターンを必要としているわけではない。また、微細アラインメントターゲット２
０２は、いかなるタイプのアラインメントターゲットとすることもできる。
【００２２】 図２Ｂを参照すると、本発明の１つの実施形態に従った、多数のオーバーレイ
ボックス２１０ａおよび微細アラインメントターゲット２１２を有するレチクル
２００ｂが示されている。レチクル２００ｂは、多数のオーバーレイボックス２
１０ａを有するオーバーレイパターン２１０を含んでいる。オーバーレイボック
ス２１０ａは、１つの実施形態において、図２Ａの微細アラインメントターゲッ
ト２０２ａの矩形よりも大きい、高さ２１６および幅２１４を有している。しか
しながら、本発明は、微細アラインメントターゲットにおけるオーバーレイボッ
クスおよび矩形の相対的なサイズを置き換えるのにも適している。各オーバーレ
イボックス２１０ａは、ウェハに適用されるときに、図２Ａの微細アラインメン
トターゲット２０２において矩形２０２ａをオーバーレイするのをそれらに許可
するであろうピッチにスペースがあけられている。レチクル２００ｂは、多数の
矩形２１２ａを含む新たな微細アラインメントターゲット２１２を含んでいる。
１つの実施形態において、新たな微細アラインメントターゲット２１２は、図２
Ａのレチクル２００ａに用いられる微細アラインメントターゲット２０１と同一
である。
【００２３】 図２Ｃを参照すると、本発明の１つの実施形態に従って、微細アラインメント
ターゲット２２２を有するウェハ２００ｃがそこに形成されている。本実施形態
は、ＩＣを形成するのために用いられる製品ダイ上にスペースを費やさないよう
に、微細アラインメントターゲット２２２をウェハ２００ｃのスクライブライン
２２４内に配置している。しかしながら、本発明は、微細アラインメントターゲ
ット２２２をウェハ２００ｃ上のどこに配置するのにも適している。本実施形態
は、ウェハ２００ｃに形成される製品パターン２１３をも示している。製品パタ
ーンは、ウェハのダイ部分にエッチング形成された（食刻された）パターンに対
応している。しかしながら、本発明は、製品パターンを必要としない。ウェハ上
の異なるレイヤーに用いられる、多数のレチクルからのオーバーレイボックスが
、同一のアラインメントターゲットの部分に適用されるとき、微細アラインメン
トターゲット２２２は、マスター微細アラインメントターゲットとも称され得る
。この場合、微細アラインメントターゲットは、以下において、フローチャート
５００に記載されている通り、マスターリファレンスとして文字通り用いられ得
る。
【００２４】 図２Ｄを参照すると、本発明の１つの実施形態に従って、多数の微細アライン
メントターゲット２２２および２３２を有し且つそこに形成された多数のオーバ
ーレイボックス２３０を有するウェハ２００ｃが示されている。オーバーレイボ
ックス２３０は、微細アラインメントターゲット２２２の上に、またはそのまわ
りに、配置される。この実施形態においては、オーバーレイボックス２３０と微
細アラインメントターゲット２２２との間にミスアラインメントが存在する。具
体的にいえば、前記ミスアラインメントは、ｙ方向ミスアラインメント２３６と
ｘ方向ミスアラインメント２２８とに分割される。前記ミスアラインメントの結
果は、１つのオーバーレイボックス２３０とそれがオーバーライする（上に重な
る）ターゲット２２２の矩形とのサイズにおける差異を補償すべきである。新た
な微細アラインメントターゲット２３２は、オリジナルの（原）微細アラインメ
ントターゲット２２２からオフセットされる。
【００２５】 図２Ｅを参照すると、本発明の１つの実施形態に従って、多数の微細アライン
メントターゲットの１つの形態を有し、そこに形成された多数のオーバーレイボ
ックスを有するウェハ２００ｃのＡ−Ａ矢視断面が示されている。ウェハ２００
ｃは、レイヤー２４０に形成された微細アラインメントターゲットの形状、また
はボックス、２２２およびレイヤー２５０から形成されたオーバーレイボックス
２３０を示している。この実施形態においては、ボックス２２２の全幅２０４は
、レイヤー２４０内に形成される。破線は、オーバーレイボックス２３０を作成
するためにレイヤー２５０がエッチング除去された個所を示している。
【００２６】 図２Ｆを参照すると、本発明の１つの実施形態に従って、多数の微細アライン
メントターゲットの他の１つの形態を有し、そこに形成された多数のオーバーレ
イボックスを有するウェハ２００ｃのＡ−Ａ矢視断面が示されている。図２Ｆの
実施形態は、微細アラインメントターゲットのボックス２２２の形成を除いて図
２Ｅのそれと同様である。この実施形態においては、微細アラインメントターゲ
ットのボックス２２２の周囲を定義する４つのエッジ２２３のみが、ウェハ２０
０ｃのレイヤー２４０に形成されている。本実施形態は、アラインメントおよび
ミスアラインメント計測プロセスのためのボックス２２２についてのエッジのよ
り明快な定義を提供する。
【００２７】 図３を参照すると、本発明の１つの実施形態にしたがって、アラインメントタ
ーゲットおよびパターンを用いてミスアラインメントをシーケンシャルに判定す
るために実行されるステップのフローチャートである。前記フローチャートの実
施形態を用いることにより、本発明は、ウェハのより狭いエリアを費やしつつオ
ーバーレイのアラインメントターゲットとのミスアラインメントを判定するより
正確な方法を提供する。本発明は、ステッパーマシーンにおいて、フローチャー
ト３００を利用するけれども、本発明は、ウェハのアラインメントが必要ないか
なるデバイスについても本発明の方法を用いるのに適している。
【００２８】 本実施形態のステップ３０２において、微細アラインメントターゲットがウェ
ハ上に形成される。図２Ｃは、ステップ３０２を実行する１つの実施形態を示し
ている。図２Ｃにおいて、ウェハ２００ｃのサブスクライブライン２２４に微細
アラインメントターゲット２２２が形成される。１つの実施形態において、ウェ
ハ２００ｃにおける微細アラインメントターゲット２２２が、図２Ａのレチクル
２００ａを用いて形成される。そして他の実施形態においては、フローチャート
３００において使用される微細アラインメントターゲットは、在来の微細アライ
ンメントターゲットである。しかしながら、本発明は、微細アラインメントター
ゲットのいかなる形態または形状、および微細アラインメントターゲットを作成
するいかなる量のパターンを用いるのにも適している。微細アラインメントター
ゲットは、様々な既知の技術を用いて、ウェハ上に様々な材料により形成され得
る。代替的に、本発明は、そこに形成された微細アラインメントターゲットを既
に有しているウェハを受け入れることができる。ステップ３０２に次いで、フロ
ーチャート３００は、ステップ３０４に進む。
【００２９】 本実施形態のステップ３０４において、ウェハは、微細アラインメントターゲ
ットをロケータとして用いて位置合わせされる。他の１つの実施形態においては
、ウェハは１つ以上のアラインメントターゲットをロケータとして用いて位置合
わせされる。１つの実施形態においては、ステップ３０４は、後続の処理のため
に、ステッパーのような装置内の所望の位置にできる限り近付けて半導体ウェハ
を配置するために用いられる。ステップ３０４は、図２Ｃを用いる１つの実施形
態として実施され得る。すなわち、微細アラインメントターゲット２３２２は、
ステッパー内でウェハをファイン位置合わせする（微細に位置合わせする）のに
用いられ得る。ステップ３０４に続いて、フローチャート３００はステップ３０
６に進む。
【００３０】 本実施形態のステップ３０６において、アラインメントターゲットのまわりに
パターンが生成される。図２Ｄは、ウェハ２００ｃにおいて、アラインメントタ
ーゲット２２２のまわりにパターン２３０が生成されるステップ３０６を実行す
る１つの実施形態を示している。１つの実施形態において、ウェハ２００ｃにお
ける微細アラインメントターゲット構造２２２をオーバーレイする材料のレイヤ
ーにパターン２３０が形成される。パターン２３０は、１つの実施形態において
、図２Ｅにおけるレチクル２００ｂのオーバーレイボックスパターン２１０によ
り形成されるオーバーレイボックスである。
【００３１】 ステップ３０６についての本実施形態は、微細アラインメントターゲットより
も大きなサイズを有するときに微細アラインメントターゲットをオーバーライす
るパターンを示している。しかしながら、本発明は、微細アラインメントターゲ
ットよりも小さなサイズを有するパターンを用いるのに適している。本発明は、
もしもそれがミスアラインメント計測ステップにおいて適応されるならば、微細
アラインメントターゲットに対していかなるサイズまたは形状を用いるのにも適
している。加えて、本実施形態は、微細アラインメントターゲットを構成する矩
形の量と同じ量のオーバーレイボックスを用いる。しかしながら、本発明は、微
細アラインメントターゲットを構成する矩形または形態の量とは独立なある量の
オーバーレイボックスを用いるのに適している。ステップ３０６についてのこの
代替的な実施形態は、フローチャート５００に提供されている。本実施形態は、
微細アラインメントターゲットの複数の形状のうちのただ１つのまわりにオーバ
ーレイボックスを作成するが、本発明は、微細アラインメントターゲットの複数
の形状にわたるオーバーレイボックスを作成することができる。さらにまた、本
発明は、パターンを形成するためにウェハ上でいかなる種類の構造を用いまたは
レイヤー化するのに適している。
【００３２】 依然としてステップ３０６を参照すると、様々な実施形態がウェハにパターン
を形成するのに用いられ得る。パターンは、互いに取り囲みまたはオーバーレイ
する２つの構造を作成するためにフォトリソグラフィー、デポジション、エッチ
ング、および研磨の既知の技術のうちのいずれかを用いて形成され得る。例えば
、１つの実施形態は、シリコンウェハ上の窒化物の拡散レイヤーを提供する。そ
の後に、アラインメントターゲットおよびパターンがウェハ上に形成される。後
続のエッチング、酸化物デポジション、および化学的機械定期研磨は、アライン
メントターゲットおよびパターンの両者について平坦な上面を提供する。ステッ
プ３０６に続いて、フローチャート３００は、ステップ３０８に進む。
【００３３】 本実施形態のステップ３０８において、アラインメントターゲットとパターン
との間のミスアラインメントが、判定される。図２Ｄは、ステップ３０８を実施
する１つの実施形態を示している。ウェハ２００ｃの上面を見れば、微細アライ
ンメントターゲット２２２と、オーバーレイボックス２３０との間のミスアライ
ンメントが明らかになる。前記ミスアラインメントは、例えば、ディジタル信号
処理を伴う較正されたオーバーレイツールを用いてまたは光学的センサーを用い
て、定量的に評価され得る。前記ミスアラインメントは、垂直ミスアラインメン
ト２３６および水平ミスアラインメント２２８のような、１つの実施形態におい
て直交座標に分離され得る。他の１つの実施形態において、前記ミスアラインメ
ントは、円筒座標のような代替的な座標系を用いて分離され得る。本実施形態は
、４つのオーバーレイボックス２３０を用いて、微細アラインメントターゲット
における４つの矩形２２２の間のミスアラインメントを評価する。この方法で、
平均ミスアラインメント値を得ることができる。結果を平均化することにより、
本実施形態は、実際のミスアラインメント値からいくらかの「ノイズ」または望
ましくない変動を除去する。しかしながら、本実施形態は、いかなる量の微細ア
ラインメントターゲット矩形とオーバーレイボックスとのペアに基づいてもミス
アラインメントを計測することができる。１つの実施形態において、アラインメ
ントターゲットのまわりに形成されるパターンは、微細アラインメントターゲッ
トにおける矩形ボックスから意図的にオフセットされ、そしてミスアラインメン
トを判定するときにそのように考慮される。他の１つの実施形態においては、ア
ラインメントターゲットとパターンとの間にオフセットは用いられない。
【００３４】 ステップ３０８が、１つの実施形態において、ウェハに対してステッパーによ
り実行される初期配置ステップ、例えばステップ３０４、の精度を確認するため
に用いられる。引き続いて、ステップ３０８から得られるミスアラインメント情
報は、ウェハ上の将来の位置決め動作を改善するためにステップ３０６に関連し
て用いられるべき、補正値を提供し得る。ステップ３０８に次いで、フローチャ
ート３００はステップ３１０に進む。
【００３５】 本実施形態のステップ３１０において、付加的な製造レイヤーが要求されるか
どうかを、問い合せが判定する。もしも付加的な製造レイヤーが要求されれば、
そのときはフローチャート３００は、ステップ３０２に戻る。このようにして、
フローチャート３００において実行される方法は、逐次的な、すなわちシーケン
シャルな形で実行され得る。しかしながら、本発明は、ウェハの異なるエリア上
に並列にフローチャート３００を実行するのに適している。もしも、付加的な製
造レイヤーが要求されなければ、そのときはフローチャート３００は、フローチ
ャート３００のエンドに進む。
【００３６】 本実施形態は、ウェハ上にＩＣを製造するために典型的に起こる多重動作を調
停するために問い合せステップ３１０を利用する。ウェハ上に製造される各レイ
ヤーについて、本実施形態は、微細アラインメントターゲットおよびパターンを
用いてウェハのミスアラインメントを判定する。典型的には、新たなレイヤーは
、新たなレチクルパターンおよび／または新たなステッパーを使用する。それゆ
え、アラインメントは、これらの新たな構成要素についてチェックされ得る。も
しも、ステップ３０２がウェハ上の次のレイヤーについて実行されれば、１つの
実施形態は、ステップ３０６が実行されたときに、ステップ３０２の微細アライ
ンメントターゲットを作成する。この実施形態において、図２Ｂのレチクル２０
０ｂが利用され得る。材料の次のレイヤーと共に使用するためにウェハ上に微細
アラインメントターゲットを生成するのと同時に、微細アラインメントターゲッ
ト２１２が生成され得るのに対して、レチクル２００ｂは、ウェハ上に与えられ
た材料のレイヤーのステップ３０６のためにオーバーレイボックス２１０ａを作
成するのに用いられ得る。
【００３７】 本実施形態のフローチャート３００は、ステップの特定のシーケンスおよび量
を示している。しかしながら、本発明は、ステップの代替的なシーケンスおよび
代替的な量を用いるのに適している。例えば、本実施形態のステップは、本発明
の他の利点を実現するために配列し直してもよい。さらに、本発明の利益を拡大
するために、本実施形態のフローチャートにいくつかのステップが、バイパスさ
れ、または付加的なステップが加えられ得る。
【００３８】 図４Ａを参照すると、本発明の１つの実施形態に従って、マスターアラインメ
ントターゲットについての多数のオーバーレイボックスを有するレチクルが示さ
れている。レチクル４００ａは、２つのオーバーレイボックス４０２ａを有する
パターン４０２を含んでいる。レチクル４００ａはまた、ウェハのダイ部分上に
ＩＣを形成するのに用いられ得る製品パターン４０３を、いかなる構造であって
も含んでいる。しかしながら、本発明は、レチクル４００ａが製品パターン４０
３を有することをかならずしも必要としてはいない。本実施形態が、オーバーレ
イボックス４０２ａの特定の量、サイズおよび形状を提供するが、本発明は、い
かなる量、サイズおよび形状のオーバーレイボックス４０２ａにも適している。
【００３９】 図４Ｂを参照すると、本発明の１つの実施形態に従って、マスターアラインメ
ントターゲットについての多数のオーバーレイボックスを有するレチクルが示さ
れている。レチクル４００ｂは、２つのオーバーレイボックス４０４ａを有する
パターン４０４を含んでいる。レチクル４００はまた、ウェハのダイ部分上にＩ
Ｃを形成するのに用いられ得る製品パターン４０５を、いかなる構造であっても
含んでいる。しかしながら、本発明は、レチクル４００ｂが製品パターン４０５
を有することをかならずしも必要としてはいない。１つの実施形態において、レ
チクル４００ａのパターン４０２に関連して、パターン４０４はオフセットされ
ている。本実施形態が、オーバーレイボックス４０４ａの特定の量、サイズおよ
び形状を提供するが、本発明は、いかなる量、サイズおよび形状のオーバーレイ
ボックス４０４ａにも適している。
【００４０】 図４Ｃを参照すると、本発明の１つの実施形態に従って、多数の微細アライン
メントターゲットおよびそこに形成される多数のオーバーレイボックスを有する
ウェハが示されている。ウェハ４００ｃは、スクライブライン４０８内に配置さ
れて、第１のパターン４１２ａおよび第２のパターン４１２ｂを有する微細アラ
インメントターゲット４１２ａおよび４１２ｂを含んでいる。ウェハ４００ｃは
、本発明のためにかならずしも必要ではないけれども、製品パターン４１５をも
含んでいる。
【００４１】 図５を参照すると、本発明の１つの実施形態にしたがって、パターンおよびマ
スターアラインメントターゲットを用いてミスアラインメントを判定するために
実行されるステップのフローチャートが示されている。１つの実施形態において
、フローチャート５００は、ウェハにおける正確なアラインメントが、多数のレ
イヤーによって分離され得る２つまたはそれ以上のレイヤーの間に要求されると
きに使用される。
【００４２】 本実施形態のステップ５０２において、マスター微細アラインメントターゲッ
トがウェハ上に形成される。本実施形態のステップ５０２は、フローチャート３
００のステップ３０２と類似している。しかしながら、ステップ５０２に用いら
れる微細アラインメントターゲットは、それがウェハ上の多数のレイヤーのアラ
インメントに利用されるから、マスター微細アラインメントターゲットと称され
る。ステップ５０２の１つの実施形態は、図２Ａに示されたような、マスター微
細アラインメントターゲット２０２を有するレチクル２００ａを用いる。同様に
、そこに形成されるマスター微細アラインメントターゲット２２２を有するウェ
ハ２００ｃの１つの実施形態は、図２Ｃに示される。本実施形態は特定の形態、
例えば矩形、および特定の形態の量、例えば４個、を有するものとしてマスター
微細アラインメントターゲットの構成要素を示しているが、本発明は、いかなる
形態のタイプおよびいかなる形態の量を有するマスター微細アラインメントター
ゲットにも適している。反対に、フローチャート３００についての、微細アライ
ンメントターゲットは、１つの実施形態においては、単一のレイヤーによっての
み使用される。ステップ５０２に次いで、フローチャート５００は、ステップ５
０４に進む。
【００４３】 本実施形態のステップ５０４において、ウェハは、マスター微細アラインメン
トターゲットを用いて位置合わせされる。本実施形態のステップ５０４は、フロ
ーチャート３００のステップ３０４と類似している。ステップ５０４に続いて、
フローチャート５００はステップ５０６に進む。
【００４４】 本実施形態のステップ５０６において、ウェハ上の与えられたレイヤーに対応
するマスターアラインメントターゲットの第１の部分のまわりに第１のパターン
が生成される。図４Ａのレチクル４００ａの、２つのオーバーレイボックス４０
２ａとして示される、第１のパターン４０２は、ステップ５０６を実行する１つ
の実施形態である。図４Ｃは、ステップ５０６をさらに実行する１つの実施形態
を提供する。図４Ｃにおいて、マスターアラインメントターゲットの第１の部分
は第１の２つの形態、すなわちボックス、４２２ａである。図４Ｃは、全てのレ
イヤーがウェハ上に配置された後の、ウェハ４００ｃの最終的な構成を示してい
るが、ステップ５０６におけることに留意すれば、オーバーレイボックス４２４
は存在しない。本実施形態において、レチクル４００ａからの２つのオーバーレ
イボックス４０２ａは、マスター微細アラインメントターゲット４１２ａおよび
４１２ｂの第１の部分４１２ａのまわりに２つのオーバーレイボックス４２２を
形成するのに使用される。
【００４５】 ステップ５０６についての本実施形態は、マスター微細アラインメントターゲ
ットの第１の部分の特定の形態の量、例えば２個、を用いているが、本発明は、
マスター微細アラインメントターゲットを構築する、形態の合計量よりも少ない
、いかなる形態の量を用いるのにも適している。マスター微細アラインメントタ
ーゲットを構築する形態の全てを用いるわけではないことにより、形態のいくつ
かはウェハ上にデポジットされる材料の後続のレイヤーにより用いるためにリザ
ーブされる。本実施形態は、ミスアラインメントの平均値を提供するため、マス
ター微細アラインメントターゲットの複数の形状を用いる。ミスアラインメント
の平均値を用いることにより、本実施形態は、ミスアラインメントの計測プロセ
スにおいて、ノイズ、または望ましくない変動、のいくらかをフィルタリングす
るのを助ける。ステップ５０６の次には、フローチャート５００はステップ５０
７に進む。
【００４６】 ステップ５０７において、マスターアラインメントターゲットの第２の部分の
まわりに第２のパターンが生成される。このステップは、ステップ５０６と類似
しているが、ステップ５０６により利用されないマスター微細アラインメントタ
ーゲットにおける形態を利用する。図４Ｂにおけるレチクル４００ｂのパターン
４０４は、ステップ５０７を実行する１つの実施形態に利用され得る。図４Ｃに
示される実施形態は、ウェハ４００ｃ上のマスター微細アラインメントターゲッ
ト４１２ａおよび４１２ｂの第２の部分４１２ｂのまわりにパターン、例えば２
個のオーバーレイボックス４２４、を作成することにより、ステップ５０７を実
行する。１つの実施形態において、第２のパターンのサイズおよび形態は、ステ
ップ５０６のそれらと類似している。ステップ５０７は、１つの実施形態におい
て、ステップ５０６のそれとは異なる材料のレイヤーにおける異なるパターンの
適用に対応する。加えて、中間のレイヤーおよびパターンがステップ５０６と５
０７とに用いられたパターンおよびレイヤーの間に存在し得る。ステップ５０６
に提供されたのと同様の代替をステップ５０７に対しても適用する。ステップ５
０７に続いて、フローチャート５００は、ステップ５０８へ進む。
【００４７】 ステップ５０８において、マスター微細アラインメントターゲットとマスター
微細アラインメントターゲットの異なる部分のまわりに生成されるパターンとの
間のミスアラインメントが、判定される。図４Ｃは、ステップ５０８の１つの実
施形態を示している。図４Ｃにおいて、第１のパターン４２２は、マスター微細
アラインメントターゲット４１２ａおよび４１２ｂの第１の部分４１２ａからの
、ｘ方向のミスアラインメント４２８およびｙ方向のミスアラインメント４２６
を有する。本実施形態は、明確さのために、オーバーレイボックス４２２とマス
ター微細アラインメントターゲット４１２ａのボックスとの両方のペアについて
の同一のｘミスアラインメントとｙ方向ミスアラインメントを示している。他の
１つの実施形態において、ｘ方向ミスアラインメントとｙ方向ミスアラインメン
トは、平均化し得る異なる値でもあり得る。ステップ５０８に次いで、フローチ
ャート５００はステップ５１０に進む。
【００４８】 本実施形態のステップ５１０において、付加的な製造レイヤーが要求されるか
どうかを、問い合せが判定する。もしも付加的な製造レイヤーが要求されれば、
そのときはフローチャート５００は、ステップ５０２に戻る。このようにして、
フローチャート５００において実行される方法は、逐次的な、すなわちシーケン
シャルな形で実行され得る。しかしながら、本発明は、ウェハの異なるエリア上
に並列にフローチャート５００を実行するのに適している。もしも、付加的な製
造レイヤーが要求されなければ、そのときはフローチャート５００は、フローチ
ャート５００のエンドに進む。
【００４９】 本発明のフローチャート５００の実施形態の１つの利点は、ウェハ上の材料の
２つの異なるレイヤー上の２つのパターンが非常に近接してアラインできること
である。従来技術においては、材料の各レイヤーのパターンは、従前のレイヤー
の微細アラインメントターゲットに位置合わせされていた。それゆえ、ミスアラ
インメントは、シーケンシャルに累積していた。１つの例は、本発明の利点を最
善に説明するであろう。１つの方向についての０．０２μのミスアラインメント
が、互いの上面に形成された隣接する各レイヤーの間に生じるものとすると、ウ
ェハ上の材料の第５のレイヤー上に形成されるパターンは、従来技術のアライン
メント方法については、第１のレイヤーから０．１μミス位置合わせされる。本
発明のマスター微細アラインメントターゲットが、第１および第５のレイヤー上
のパターンについて利用されるならば、そのときは第１と第５のレイヤーの間の
トータルミスアラインメントは、たった０．０２μとなる。非常に敏感なデバイ
スにおいて、本発明の０．０２μのミスアラインメントは受容されるが、従来技
術の０．１μのミスアラインメントは受容されない。それゆえ本発明は、それら
の間のレイヤーの量にかかわらず、ウェハ上の２つの異なるレイヤー上の２つの
パターンの間の非常に正確なアラインメントを可能とする方法および装置を提供
する。
【００５０】 図６を参照すると、本発明の１つの実施形態に従って、微細アラインメントタ
ーゲット上のパターンを用いてウェハのミスアラインメントを判定するための方
法を組み込んでいるステッパーが示されている。ステッパー６００は、ステージ
移動デバイス６０２に結合されたステージ６０８、プロセッサ６０４、およびメ
モリ６０６を含んでいる。メモリ６０６は、プロセッサ６０４を通して実行され
たときに、ステッパー６００がウェハ上のパターンと微細アラインメントターゲ
ットを用いてウェハのミスアラインメントを判定するのに本発明において用いら
れるステップを実行させることを許容するプログラム命令を収容している。
【００５１】 要約すると、本発明は、ウェハ上に形成される多数のレイヤーの正確なアライ
ンメントを確実にするための装置および方法を提供する。加えて、本発明は、ウ
ェハ上のアラインメントターゲットに対してステッパーにおけるオーバーレイに
より形成されるレイヤー間のミスアラインメントを直接的にチェックする方法を
提供する。そして、本発明は、ウェハ上の、アラインメント構造、およびそれら
が費やすスペース、のサイズおよび量を低減する。加えて、本発明は、それらの
間のレイヤーの量にかかわらず、ウェハ上の２つの異なるレイヤー上の２つのパ
ターンの間の非常に正確なアラインメントを提供する方法および装置を提供する
。
【００５２】 本発明の特定の実施形態についての上述した説明は、図解および説明の目的の
ために呈示されている。それらは、包括的であることあるいは発明を開示された
厳密な形態に限定することを意図するものではなく、上述の教示に鑑みて明確に
多くの変更および変形が可能である。実施形態は、発明の原理を説明するのに最
善とするために、それにより当前記技術における他の熟達者が発明および種々の
変更と共に種々の実施形態を、予想される特定の使用法に適するように、最善に
利用することを可能とすべく、選定され、記述されている。発明の範囲がここに
添付された特許請求の範囲およびそれらの均等物により定義されることが意図さ
れている。
【図面の簡単な説明】
【図１Ａ】 図１Ａは、従来技術であり、在来の大きなオーバーレイボックスおよび在来の
微細アラインメントターゲットを有するレチクルである。
【図１Ｂ】 図１Ｂは、従来技術であり、在来の小さなオーバーレイボックスおよび大きな
オーバーレイボックス並びに在来の微細アラインメントターゲットを有するレチ
クルである。
【図１Ｃ】 図１Ｃは、従来技術であり、在来の大きなオーバーレイボックスおよび在来の
微細アラインメントターゲットがそこに形成されたウェハである。
【図１Ｄ】 図１Ｄは、従来技術であり、在来の小さなオーバーレイボックスおよび大きな
オーバーレイボックス並びに在来の微細アラインメントターゲットがそこに形成
されたウェハである。
【図２Ａ】 図２Ａは、本発明の１つの実施形態に従った、微細アラインメントターゲット
を有するレチクルである。
【図２Ｂ】 図２Ｂは、本発明の１つの実施形態に従った、微細アラインメントターゲット
に適用するための多数のオーバーレイボックスを有するレチクルである。
【図２Ｃ】 図２Ｃは、本発明の１つの実施形態に従った、そこに形成された微細アライン
メントターゲットを有するウェハである。
【図２Ｄ】 図２Ｄは、本発明の１つの実施形態に従った、そこに形成された多数の微細ア
ラインメントターゲットおよび多数のオーバーレイボックスを有するウェハであ
る。
【図２Ｅ】 図２Ｅは、本発明の１つの実施形態に従った、そこに形成された多数の微細ア
ラインメントターゲットの１つの形態を有し、多数のオーバーレイボックスを有
するウェハの断面図である。
【図２Ｆ】 図２Ｆは、本発明の１つの実施形態に従った、そこに形成された多数の微細ア
ラインメントターゲットの他の１つの形態を有し、多数のオーバーレイボックス
を有するウェハの断面図である。
【図３】 図３は、本発明の１つの実施形態に従った、アラインメントターゲットおよび
パターンを用いてシーケンシャルにミスアラインメントを判定するために実行さ
れるステップのフローチャートである。
【図４Ａ】 図４Ａは、本発明の１つの実施形態に従った、微細アラインメントターゲット
と共に用いるための多数のオーバーレイボックスを有するレチクルである。
【図４Ｂ】 図４Ｂは、本発明の１つの実施形態に従った、マスターアラインメントターゲ
ットと共に用いるためのオフセットされた多数のオーバーレイボックスを有する
レチクルである。
【図４Ｃ】 図４Ｃは、本発明の１つの実施形態に従った、そこに形成された多数の微細ア
ラインメントターゲットおよび多数のオーバーレイボックスを有するウェハであ
る。
【図５】 図５は、本発明の１つの実施形態に従った、パターンおよびマスターアライン
メントターゲットを用いてミスアラインメントを判定するために実行されるステ
ップのフローチャートである。
【図６】 図６は、本発明の１つの実施形態に従った、微細アラインメントターゲット上
のパターンを用いてウェハミスアラインメントを判定するための方法を組み込ん
だステッパーである。
───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 5F046 EA03 EA04 EA09 EB01 EB02 EB07 ED01 FC03

Claims (24)

    【特許請求の範囲】
  1. 【請求項１】 第１のレチクルとウェハとの間のミスアラインメントを判定するための方法で
    あって、 ａ）アラインメントターゲットを持つ前記ウェハを受け入れるステップと、 ｂ）前記ウェハの前記アラインメントターゲットをロケータとして用いて前記
    ウェハを位置合わせさせるステップと、 ｃ）前記第１のレチクルを用いて前記アラインメントターゲットの少なくとも
    第１の部分のまわりに第１のパターンを生成するステップと、 ｄ）前記アラインメントターゲットと前記アラインメントターゲットのまわり
    に生成された前記第１のパターンとの間の前記ミスアラインメントを判定するス
    テップとを含む前記方法。
  2. 【請求項２】 前記アラインメントターゲットは微細アラインメントターゲットである請求項
    １に記載の方法。
  3. 【請求項３】 前記アラインメントターゲットは複数の形状を備える請求項１に記載の方法。
  4. 【請求項４】 ステップｃ）は、 ｃ）前記アラインメントターゲットの前記複数の形態の各々のまわりに前記第
    １のパターンを生成することを含む請求項３に記載の方法。
  5. 【請求項５】 ｅ）前記ウェハ上に後続のレイヤを位置合わせさせるための新たなアラインメ
    ントターゲットを作成するステップをさらに含む請求項１に記載の方法。
  6. 【請求項６】 ｆ）第２のレチクルを用いて前記アラインメントターゲットの第２の部分のま
    わりに第２のパターンを生成するステップをさらに含む請求項５に記載の方法。
  7. 【請求項７】 ｇ）前記ウェハ上の前記第１のレチクルにより生成される前記第１のパターン
    と前記アラインメントターゲットの前記第１の部分との間、および前記第２のレ
    チクルにより生成される前記第２のパターンと前記アラインメントターゲットの
    前記第２の部分との間のミスアラインメントの差違を計測することにより、前記
    ウェハに関する前記第１のレチクルと前記第２のレチクルとの間のミスアライン
    メントを計測するステップ をさらに含む請求項６に記載の方法。
  8. 【請求項８】 前記第１のパターンは、前記アラインメントターゲットよりもわずかに大きい
    矩形を有するボックスである請求項１に記載の方法。
  9. 【請求項９】 前記アラインメントターゲットは、フレームアウトラインを用いて前記ウェハ
    に形成される請求項１に記載の方法。
  10. 【請求項１０】 前記第１のパターンは、前記ウェハ上の前記アラインメントターゲットに中心
    合わせされる請求項１に記載の方法。
  11. 【請求項１１】 前記第１のパターンは、前記ウェハ上の前記アラインメントターゲットからオ
    フセット（偏倚）される請求項１に記載の方法。
  12. 【請求項１２】 ウェハを製作するステッパーであって、 プロセッサと、 コンピュータ読み取り可能なメモリとを備え、前記コンピュータ読み取り可能
    なメモリは、前記プロセッサに結合され、前記コンピュータ読み取り可能なメモ
    リは、前記プロセッサ上で実行されたときに、レチクルとアラインメントターゲ
    ットとの間のミスアラインメントを判定するための方法を履行するそこに格納さ
    れたプログラム命令を収容し、前記方法は、 ａ）アラインメントターゲットを持つ前記ウェハを受け入れるステップと、 ｂ）前記ウェハの前記アラインメントターゲットをロケータとして用いて前記
    ウェハを位置合わせさせるステップと、 ｃ）前記レチクルを用いて前記アラインメントターゲットの少なくとも第１の
    部分のまわりにパターンを生成するステップと、 ｄ）前記アラインメントターゲットと前記アラインメントターゲットのまわり
    に生成された前記第１のパターンとの間の前記ミスアラインメントを判定するス
    テップとを含む前記ステッパー。
  13. 【請求項１３】 前記アラインメントターゲットは、複数の形状を備える請求項１２に記載され
    たステッパー。
  14. 【請求項１４】 前記パターンは、前記アラインメントターゲットの前記複数の形態の各々のま
    わりに生成される請求項１３に記載されたステッパー。
  15. 【請求項１５】 前記方法は、前記コンピュータ読み取り可能なメモリユニットにプログラム命
    令として格納され且つ前記プロセッサを介して実行され、 ｅ）前記複数のアラインメントターゲットの各々が、前記ウェハ上で実行され
    る複数の作成動作の各々についてのミスアラインメントを判定するために用いら
    れるようにステップａ）〜ｄ）を繰り返すステップをさらに含む請求項１３に記
    載されたステッパー。
  16. 【請求項１６】 前記アラインメントターゲットおよび前記アラインメントターゲットのまわり
    の前記パターンは、前記ウェハのスクライブライン内に配置される請求項１２に
    記載されたステッパー。
  17. 【請求項１７】 前記パターンは、前記アラインメントターゲットよりもわずかに大きい矩形を
    有するボックスである請求項１２に記載されたステッパー。
  18. 【請求項１８】 前記パターンは、前記アラインメントターゲットよりもわずかに大きい矩形を
    有するフレームを用いて形成される請求項１２に記載されたステッパー。
  19. 【請求項１９】 前記パターンは、前記アラインメントターゲットに中心合わせされる請求項１
    ２に記載されたステッパー。
  20. 【請求項２０】 前記パターンは、前記アラインメントターゲットからオフセットされる請求項
    １２に記載されたステッパー。
  21. 【請求項２１】 ステップａ）において前記アラインメントターゲットは、前記ウェハのスクラ
    イブライン内に配置される微細アラインメントターゲットであり、前記微細アラ
    インメントターゲットは複数の矩形をしており、ステップｃ）において前記第１
    のパターンは、オーバーレイボックスで且つステップｄ）で前記ミスアラインメ
    ントの判定は、前記微細アラインメントターゲットの複数の矩形のそれぞれ１つ
    の各々と前記それぞれのオーバーレイボックスとの間で行なわれるように、少な
    くとも第１の部分は、前記微細アラインメントターゲットの複数の矩形の各々で
    あり、ｅ）後続のレイヤー上で使用される後続のレチクルのために、ステップａ
    ）〜ｄ）を繰り返すｅ）のステップをさらに有する請求項１の方法。
  22. 【請求項２２】 イメージを形成するためのレチクルであって、 微細アラインメントターゲットを含む、第１のパターンと、 前記第１のパターンから距離を離して配置され、前記微細アラインメントター
    ゲットをオーバーレイする（覆う）のに適合する形状を有するオーバーレイボッ
    クス、を有する第２のパターンとを含む前記レチクル。
  23. 【請求項２３】 前記微細アラインメントターゲットは、複数の矩形ボックスを含む請求項２２
    に記載されたレチクル。
  24. 【請求項２４】 前記第２のパターンは複数の矩形ボックスであり、前記複数の矩形ボックスの
    各々は、前記微細アラインメントターゲットの前記複数の矩形ボックスの１つを
    オーバーレイするのに適合する形状を有し且つ間隔を有する請求項２２に記載さ
    れたレチクル。
JP2001540432A 1999-10-21 2000-09-13 レチクルとウェハとの間のミスアラインメントを判定するための方法 Pending JP2003515918A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US09/425,834 US6671048B1 (en) 1999-10-21 1999-10-21 Method for determining wafer misalignment using a pattern on a fine alignment target
US09/425,834 1999-10-21
PCT/US2000/040894 WO2001038939A2 (en) 1999-10-21 2000-09-13 Method for determining misalignment between a reticle and a wafer

Publications (1)

Publication Number Publication Date
JP2003515918A true JP2003515918A (ja) 2003-05-07

Family

ID=23688227

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001540432A Pending JP2003515918A (ja) 1999-10-21 2000-09-13 レチクルとウェハとの間のミスアラインメントを判定するための方法

Country Status (4)

Country Link
US (1) US6671048B1 (ja)
EP (1) EP1145079A3 (ja)
JP (1) JP2003515918A (ja)
WO (1) WO2001038939A2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013503493A (ja) * 2009-08-31 2013-01-31 ケーエルエー−テンカー・コーポレーション クリティカルディメンション均一性を決定するための一意なマークおよびその方法、ならびにウェハオーバーレイ機能と組み合わされたレチクルの位置合わせ

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6708131B1 (en) * 2000-08-30 2004-03-16 Micron Technology, Inc. Wafer alignment system
WO2002080106A2 (en) * 2001-03-30 2002-10-10 Koninklijke Philips Electronics N.V. Method, system and device for augmented reality
US7477403B2 (en) * 2004-05-27 2009-01-13 Asml Netherlands B.V. Optical position assessment apparatus and method
US20080036984A1 (en) * 2006-08-08 2008-02-14 Asml Netherlands B.V. Method and apparatus for angular-resolved spectroscopic lithography characterization
JP4897006B2 (ja) * 2008-03-04 2012-03-14 エーエスエムエル ネザーランズ ビー．ブイ． アラインメントマークを設ける方法、デバイス製造方法及びリソグラフィ装置

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4623257A (en) 1984-12-28 1986-11-18 At&T Bell Laboratories Alignment marks for fine-line device fabrication
US5545593A (en) 1993-09-30 1996-08-13 Texas Instruments Incorporated Method of aligning layers in an integrated circuit device
JP2669391B2 (ja) * 1995-03-30 1997-10-27 日本電気株式会社 半導体装置
JPH11176732A (ja) * 1997-12-15 1999-07-02 Mitsubishi Electric Corp 重ね合わせ精度向上方法およびそれを用いる基板へのパターン形成方法
TW439199B (en) * 1998-07-27 2001-06-07 United Microelectronics Corp The manufacturing method of the shallow trench isolation alignment mark

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013503493A (ja) * 2009-08-31 2013-01-31 ケーエルエー−テンカー・コーポレーション クリティカルディメンション均一性を決定するための一意なマークおよびその方法、ならびにウェハオーバーレイ機能と組み合わされたレチクルの位置合わせ
US8804137B2 (en) 2009-08-31 2014-08-12 Kla-Tencor Corporation Unique mark and method to determine critical dimension uniformity and registration of reticles combined with wafer overlay capability

Also Published As

Publication number Publication date
WO2001038939A3 (en) 2002-01-24
EP1145079A3 (en) 2002-04-10
EP1145079A2 (en) 2001-10-17
WO2001038939A2 (en) 2001-05-31
US6671048B1 (en) 2003-12-30

Similar Documents

Publication Publication Date Title
US7355187B2 (en) Position detection apparatus, position detection method, exposure apparatus, device manufacturing method, and substrate
US7336352B2 (en) Position detection apparatus
US20050271954A1 (en) Alignment mark, alignment apparatus and method, exposure apparatus, and device manufacturing method
US5868560A (en) Reticle, pattern transferred thereby, and correction method
US5783341A (en) Alignment for layer formation through determination of target values for translation, rotation and magnification
US7865328B2 (en) Position detecting method and apparatus
JP2003515918A (ja) レチクルとウェハとの間のミスアラインメントを判定するための方法
CN111128829B (zh) 对准方法及校准方法
EP1398672B1 (en) Exposure method and exposure apparatus
KR100904732B1 (ko) 오정렬 가늠 마크를 이용한 정렬도 측정 방법
JP4040668B2 (ja) 位置検出装置及び方法、露光装置並びにデバイス製造方法
US20060274935A1 (en) Method for measuring registration of overlapping material layers of an integrated circuit
US20040075099A1 (en) Position detecting method and apparatus
EP0890983A1 (en) Measurement pattern set and method for measuring dimension accuracy and overlay accuracy of circuit pattern
US12055859B2 (en) Overlay mark design for electron beam overlay
US11720031B2 (en) Overlay design for electron beam and scatterometry overlay measurements
KR100356757B1 (ko) 반도체 웨이퍼 패턴의 크기 및 오버레이 측정방법
JP3571874B2 (ja) 位置合わせ方法および装置
US6784974B1 (en) Exposure method and exposure apparatus
CN118625613A (zh) 对准图形、半导体器件、电子设备及曝光补偿方法
EP1207426A1 (en) Method for aligning a semiconductor wafer
JPH1187229A (ja) 位置合わせ方法、露光装置およびデバイス製造方法