JPH11176732A - 重ね合わせ精度向上方法およびそれを用いる基板へのパターン形成方法 - Google Patents

重ね合わせ精度向上方法およびそれを用いる基板へのパターン形成方法

Info

Publication number
JPH11176732A
JPH11176732A JP9345305A JP34530597A JPH11176732A JP H11176732 A JPH11176732 A JP H11176732A JP 9345305 A JP9345305 A JP 9345305A JP 34530597 A JP34530597 A JP 34530597A JP H11176732 A JPH11176732 A JP H11176732A
Authority
JP
Japan
Prior art keywords
inspection mark
overlay
overlay inspection
light
mark
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP9345305A
Other languages
English (en)
Inventor
Yoshikatsu Tomimatsu
喜克 富松
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP9345305A priority Critical patent/JPH11176732A/ja
Priority to US09/090,423 priority patent/US6229618B1/en
Publication of JPH11176732A publication Critical patent/JPH11176732A/ja
Withdrawn legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70Microphotolithographic exposure; Apparatus therefor
    • G03F7/70483Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
    • G03F7/70605Workpiece metrology
    • G03F7/70616Monitoring the printed patterns
    • G03F7/70633Overlay, i.e. relative alignment between patterns printed by separate exposures in different layers, or in the same layer in multiple exposures or stitching

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Abstract

(57)【要約】 【課題】 重ね合わせ検査マークが低段差であった場合
にも、重ね合わせのずれ量を容易に算出し得る、半導体
装置の重ね合わせ精度向上方法およびそれを用いる基板
へのパターン形成方法を提供する。 【解決手段】 まず、第1の重ね合わせ検査マーク1の
少なくともエッジ部を覆う第1のレジスト膜3を形成す
る。次に、第1の重ね合わせ検査マーク1のエッジ部の
位置を干渉を用いる光学系により、その段差を拡大した
状態で検出する。そして、第1の重ね合わせ検査マーク
1と第2の重ね合わせ検査マーク2の両端の距離を測定
する。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、重ね合わせ精度の
向上方法およびそれを用いる基板へのパターン形成方法
に関し、特に、半導体装置の製造工程中の露光工程にお
ける重ね合わせ精度の向上方法およびそれを用いる基板
へのパターン形成方法に関するものである。
【0002】
【従来の技術】従来、半導体装置の製造工程における重
ね合わせのずれ量を測定する方法としては、重ね合わせ
検査マークの位置のずれ量を測定する方法が用いられて
いる。重ね合わせ検査マークのずれ量を測定する方法で
は、まず、重ね合わせ検査マークを形成し、その重ね合
わせ検査マークの段差の位置を求める。そして、その段
差部の位置に基づいて重ね合わせ検査マークの位置を求
める。さらに、その重ね合わせ検査マークの位置に基づ
いて重ね合わせのずれ量を測定する。その段差部の位置
を求める方法としては、段差部に光を入射し、反射する
光の強度を求める方法が知られている。この反射する光
の強度により段差部の位置を求める方法では、段差部で
光が乱反射し、反射する光の強度が段差部で他の部分に
比べて弱くなるので、その反射する光の強度が弱くなる
部分を検出することにより段差部の位置を求める。
【0003】以下、図10〜図13を用いて、従来の重
ね合わせ精度向上方法を説明する。従来の重ね合わせ精
度向上方法では、図10に示すように、ウェハ101上
に複数形成されたチップ102のうち選択された測定ポ
イントで重ね合わせ検査マークの位置の測定が行なわれ
る。その各々の測定ポイントにおいては、第1および第
2の重ね合わせ検査マーク201,202を配線等のパ
ターニングと同時に形成する。第1の重ね合わせ検査マ
ーク201は基板上に形成され、第2の重ね合わせ検査
マーク202は第1の重ね合わせ検査マーク201の上
に形成されている。この場合の第1および第2の重ね合
わせ検査マーク201,202の、平面形状が図11
に、断面形状が図12に示される。
【0004】そして検査する時は、図12に示すよう
に、まず、第1および第2の重ね合わせ検査マーク20
1,202に光204を入射させる。ここで、光204
のうち、第2の重ね合わせ検査マーク202の上面に入
射する光を入射光204a、第2の重ね合わせ検査マー
ク202の上面で反射する光を反射光204bとする。
また、第1の重ね合わせ検査マーク201の上面に入射
する光を入射光204c、第1の重ね合わせ検査マーク
201の上面で反射する光を反射光204dとする。ま
た、チップの上面に入射する光を入射光204i、チッ
プの上面で反射する光を反射光204jとする。そのと
き、図13に示すように、反射光204b,204d,
204jの光の強度を測定する。光は近くで反射した光
ほどその強度が強く測定されるので、反射光204b,
204d,204jに対応する光の強度は、それぞれ、
光の強度219,220,223で求められる。これに
より段差を検出するには、境界224,227に示され
るような光の強度の段差を検出する。それにより、重ね
合わせ検査マークのエッジの位置を求め、重ね合わせの
ずれ量を求める。
【0005】
【発明が解決しようとする課題】しかしながら、近年、
ICやLSIなどの半導体装置は、その集積度が増し、
急速に微細化が進んでいる。それに伴い、重ね合わせ精
度向上方法においても、0.1μm〜0.05μmの精
度で測定できることが必要とされるようになっている。
【0006】また、デバイスの製造工程は、配線・素子
のパターニング、絶縁膜の堆積、絶縁膜表面の平坦化、
および配線のパターニングの繰返しである。この場合、
上層の配線を形成するとき、下地の凹凸が十分平坦化さ
れていないと、配線のパターニング時のリソグラフィ工
程で焦点が合わず、崩れた配線パターンを結像してしま
うことになる。
【0007】超LSIの配線幅は、デバイスの微細化に
伴って年々狭くなっており、このため、リソグラフィの
焦点深度(D.O.F)のマージンも益々少なくなって
いる。言い換えると、リソグラフィ時の焦点を合わせる
許容範囲が小さくなっている。このため、デバイス表面
を広範囲にわたってほぼ完全に平坦化しないと、配線の
パターニングが困難になってきている。
【0008】このような、焦点深度のマージンの減少に
伴い、重ね合わせ検査マークの段差が数百Åのオーダか
ら一気に、数十Åのオーダになっている。このため、従
来から用いられている上記した光の強度により段差を求
める方法では十分な精度が得られなくなってきている。
つまり、段差が非常に小さいと、光の強度220と光の
強度223とが図13に示されるようになり、境界22
7が明確に判別することができない状態となる。そし
て、段差の判別の困難性により、重ね合わせ精度も検査
することが困難になる。
【0009】本発明は、上記のような問題点を解決する
ためになされたものであり、この発明の1つの目的は、
重ね合わせ検査マークが低段差の場合でも、容易に重ね
合わせによるずれ量を検出することが可能な重ね合わせ
精度向上方法を提供することである。
【0010】この発明のもう1つの目的は、重ね合わせ
検査マークが低段差の場合でも容易に段差を検出するこ
とが可能な重ね合わせ精度向上方法を提供することであ
る。
【0011】
【課題を解決するための手段】請求項1における半導体
装置の製造工程中の露光工程における重ね合わせ精度向
上方法は、以下のようなステップで構成されている。ま
ず、半導体基板上に重ね合わせ検査マークを形成する。
次に、重ね合わせ検査マークの少なくともエッジ部を覆
う第1のレジスト膜を形成する。そして、重ね合わせ検
査マークのエッジ部の位置を干渉を用いる光学系により
検出する。
【0012】上記のように第1のレジストにより重ね合
わせ検査マークのエッジ部を覆うことによって、重ね合
わせ検査マークが低段差であった場合に、第1のレジス
トの屈折率(1.5〜1.8)が空気の屈折率より高い
ために、光学距離(検査マークの実際の段差×屈折率)
が大きくなる。それにより、干渉を用いる光学系により
段差を検出する方法において、反射した光の干渉光を検
出した場合、検出データとしての段差が見かけ上大きく
なる。そのため、低段差であってもそのエッジ部の位置
が判別しやすくなる。その結果、重ね合わせ検査マーク
の位置が容易に検出でき、重ね合わせの位置のずれ量が
算出しやすくなる。これにより、半導体装置の製造工程
における重ね合わせの精度を向上させることができる。
【0013】請求項2における重ね合わせ精度向上方法
は、請求項1による方法において、以下のようなステッ
プで構成される。重ね合わせ検査マークは、第1の層か
らなる第1の重ね合わせ検査マークを含むように構成す
る。また、第1の重ね合わせ検査マークが形成される領
域よりも内側に形成され、第2の層からなる第2の重ね
合わせ検査マークを含むように構成する。次に、第1の
レジスト膜は第1の重ね合わせ検査マークの少なくとも
エッジ部を覆うように形成する。そして、第1および第
2の重ね合わせ検査マークのエッジ部の位置が干渉を用
いる光学系により検出されて第1の重ね合わせ検査マー
クと第2の重ね合わせ検査マークとの間のずれ量が算出
される。
【0014】上記のように第1のレジストにより第1の
重ね合わせ検査マークのエッジ部を覆うことによって、
第1の重ね合わせ検査マークが低段差であった場合にお
いて、第1のレジストの屈折率(1.5〜1.8)が高
いために、光学距離(検査マークの実際の段差×屈折
率)が大きくなる。それにより、干渉を用いる光学系に
より段差を検出すると、データとしての段差が見かけ上
大きくなる。そのために、低段差であっても第1の重ね
合わせ検査マークが判別しやすくなる。その結果、第1
および第2の重ね合わせ検査マークの段差が検出しやす
くなり、第1および第2の重ね合わせ検査マークの位置
により、重ね合わせのずれ量が算出しやすくなる。これ
により、半導体装置の製造工程における重ね合わせの精
度を向上させることができる。
【0015】請求項3における重ね合わせ精度向上方法
は、請求項2による方法において、第2の重ね合わせ検
査マークは、第1の重ね合わせ検査マークが形成される
平面領域上に、第1の重ね合わせ検査マークの形成され
る平面領域よりも小さい平面領域を有するように形成さ
れるように構成する。上記のように構成することによ
り、請求項2に記載した効果と同様に、低段差であって
もその段差が検出しやすくなり、第1および第2の重ね
合わせ検査マークのずれ量が算出しやすくなる。その結
果、第1および第2の重ね合わせ検査マークのエッジ部
の位置が干渉を用いる光学系により検出されて第1の重
ね合わせ検査マークと第2の重ね合わせ検査マークとの
間のずれ量が容易に算出される。これにより、半導体装
置の製造工程における重ね合わせの精度を向上させるこ
とができる。
【0016】請求項4における重ね合わせ精度向上方法
は、請求項2における方法において、以下のようなステ
ップで構成する。第1の重ね合わせ検査マークは、第2
の重ね合わせ検査マークを取囲むように形成された複数
の層を含むように構成する。第1のレジスト膜は複数の
層の少なくとも内側の端部と外側の端部との両方を覆う
ように形成されているように構成する。
【0017】上記のように構成することにより、請求項
2に記載した効果と同様に、低段差であってもその段差
が検出しやすくなる。その結果、第1および第2の重ね
合わせ検査マークのエッジ部の位置が干渉を用いる光学
系により検出されて第1の重ね合わせ検査マークと第2
の重ね合わせ検査マークとの間のずれ量が容易に算出さ
れる。これにより、半導体装置の製造工程における重ね
合わせの精度を向上させることができる。
【0018】請求項5における重ね合わせ精度向上方法
は、請求項2〜4によるいずれか1項の方法において、
第2の重ね合わせ検査マークは、第1のレジスト膜と同
一の層からなる第2のレジスト膜を含むように構成す
る。上記のように構成することによって、第1のレジス
ト膜により、第1の検査マークは低段差であっても検出
しやすくなる。そのため、第1の検査マークが低段差で
あった場合にも、その段差が検出しやすくなる。その結
果、第1および第2の検査マークのずれ量が容易に算出
できるようになる。これにより、半導体装置の製造工程
における重ね合わせの精度を向上させることができる。
また、第1のレジストと第2のレジストを同時に形成す
ることにより、半導体装置の製造工程を簡略化すること
ができる。
【0019】請求項6における重ね合わせ精度向上方法
は、請求項1〜5のいずれか1項の方法において、干渉
を用いる光学系は、光源と、光源からの光を2つの光に
分岐するための第1のミラーと、分岐された一方の光を
反射するための第2のミラーとを含むように構成する。
上記のような構成の干渉を用いる光学系にすることによ
って、容易に段差が検出できる。その結果、検査マーク
の位置のずれ量が容易に算出できる。これにより、半導
体装置の製造工程における重ね合わせの精度を向上させ
ることができる。
【0020】請求項7における基板へのパターン形成方
法は、半導体基板上に重ね合わせ検査マークを形成する
ステップと、重ね合わせ検査マークの少なくともエッジ
部を覆う第1のレジスト膜を形成するステップと、その
後、重ね合わせ検査マークのエッジ部の位置を干渉を用
いる光学系により検出するステップとを備えた重ね合わ
せ精度向上方法を用いる。
【0021】このような構成にすることにより、検査マ
ークの重ね合わせ精度を向上させることができる。それ
により、基板へのパターン形成の重ね合わせ精度も向上
させることができる。その結果、重ね合わせ精度が高い
半導体装置を提供することができる。
【0022】
【発明の実施の形態】以下、本発明の実施の形態につい
て図1〜図9に基づいて説明する。
【0023】(実施の形態1)図1は、本発明の実施の
形態1による重ね合わせずれ量の測定方法で使用する検
査マークの平面図である。図2は、図1に示した実施の
形態1の重ね合わせ検査マークの断面図である。
【0024】図1および図2を参照して、実施の形態1
による重ね合わせのずれ量の測定方法では、まず、半導
体装置のチップの上(図2ではx軸)に1層目の第1の
重ね合わせ検査マーク1を配線パターン(図示せず)と
同時に形成する。次に、配線パターン上にレジストをパ
ターニングすると同時に、第1の重ね合わせ検査マーク
1の上に2層目のレジストからなる第2の重ね合わせ検
査マーク2を形成する。また、レジストからなる第2の
重ね合わせ検査マーク2の形成と同時にレジスト3を第
1の重ね合わせ検査マーク1のエッジ部を覆うように形
成する。このような状態で、図2に示すように、ブロー
ドバンド光4z(z軸に平行)を第1および第2の重ね
合わせ検査マーク1,2およびレジスト3上に垂直に入
射させる。
【0025】このとき、光4zのうち、検査マーク2の
上面に入射する光を入射光4a、第2の重ね合わせ検査
マーク2の上面で反射する光を反射光4b、第1の重ね
合わせ検査マーク1の上面に入射する光を入射光4c、
第1の重ね合わせ検査マーク1の上面で反射する光を反
射光4dとする。また、レジスト3を透過し第1の重ね
合わせ検査マーク1の上面に入射する光を入射光4e、
レジスト3を透過し第1の重ね合わせ検査マーク1の上
面で反射する光を反射光4f、レジスト3を透過しチッ
プ上面に入射する光を入射光4g、レジスト3を透過し
チップ上面で反射する光を反射光4h、チップ上面に入
射する光を入射光4i、チップ上面で反射する光を反射
光4jとする。
【0026】図3は、上記の反射光4b,4d,4f,
4h,4jを検出し、第1の重ね合わせ検査マーク1,
2の段差を求めるために用いられる光学干渉系である。
図3を参照して、この本実施の形態で用いる光学干渉系
では、光源5より出た光(プローバンド光)4は、レン
ズ6により集結される。そして、その集結された光は、
ファイバ光学伝達装置7を通過した後、レンズ8により
平行光線に変換される。そして、レンズ8から送り出さ
れた光4はハーフミラー9を通過する光(図2における
x軸と平行な光)4xとハーフミラー9により反射され
た光(図2におけるz軸と平行な光)4zに分けられ
る。ハーフミラー9を透過した光4xは、レンズ10を
透過し、参照ミラー11により反射されて光4yとな
る。光4yは再びレンズ10を逆方向に透過してハーフ
ミラー9に入射する。また、ハーフミラー9により図3
における下方に反射された光4zは、レンズ13により
集結された後、集結領域14に到達する。ここで段差を
測定する半導体装置15が集結領域14を通過したとき
に、反射光4b,4d,4f,4h,4jは、再びレン
ズ13を上方に透過し、ハーフミラー9に到達する。
【0027】このとき、参照ミラー11による反射光4
yはレンズ10を透過し、ハーフミラー9で上方に反射
された反射光4kとハーフミラー9を透過して光源5方
向へ戻る光とに分かれる。また、半導体装置15の反射
光4b,4d,4f,4h,4jの各々がハーフミラー
9を上方に透過した透過光4lとハーフミラー9で反射
し光源5方向へ戻る光とに分かれる。これらの光の内、
反射光4kと透過光4lとは干渉して、その強度が増加
し、カメラ12で干渉波形としてデータが検出される。
【0028】つまり、重ね合わせ検査マーク上の各々の
反射面が、集結領域14を通過するときに干渉波形が検
出される。
【0029】図4は、干渉波形が検出される位置を示し
ており、図4に示したz軸は、図3における半導体装置
15が上下する方向であり、かつ、光4zが入射する方
向である。このとき、図4のz軸の0の位置は、図2の
z軸上の0の位置、すなわち、図2に示したチップ上面
16の位置を表わしている。
【0030】また、図4を参照して、第1の重ね合わせ
検査マーク1の上面は面17でその位置を示し、第2の
検査マーク2の上面は、面18でその位置を表わす。さ
らに、レジスト3が第1の重ね合わせ検査マーク1上に
載っているので、レジスト3の屈折率n(1.5〜1.
8)が空気より高いために、その光学距離は実際の第1
の重ね合わせ検査マーク1の段差dを、見かけ上、xと
すると、xは、x=n×dで表わされる。つまり、入射
光4e,4gがレジスト3を通過する見かけの距離は長
くなっている。したがって、図4に示すように、第1の
重ね合わせ検査マーク1の上面でレジスト3が載ってい
る部分の面は、見かけ上、より下方に現われ、面17a
となる。同様に面16も、見かけ上、より下方に現れ、
面16aとなる。そのとき、干渉波形は、各々の面の形
状、つまり、段差(見かけ上の段差=光学距離)に比例
した干渉波形となって現れる。
【0031】また、図4に示すように、反射光4bの干
渉波形は、面18に現れ、干渉波形19となる。同様
に、反射光4dの干渉波形は、面17に現れ干渉波形2
0となり、反射光4fの干渉波形は、面16に現れ、干
渉波形21となる。また、反射光4hの干渉波形は、面
17aに現れ、干渉波形22となり、反射光4jの干渉
波形は、面16aに現れ、干渉波形23となる。このと
き、干渉波形19と干渉波形20との段差24、干渉波
形20と干渉波形21との段差25、干渉波形21と干
渉波形22との段差26、干渉波形22と干渉波形23
との段差27により、各重ね合わせ検査マークのエッジ
部を検出する。すなわち、レジスト3を第1の重ね合わ
せ検査マーク1のエッジ部上に載せたことにより、面1
6と面17との段差は、面17aと面16aとの段差2
6に変換されて検出され、段差の判別がより容易にな
る。また、このとき、図5に示すピクセル表示(画素表
示)28,29,30,31により色分して求める方法
においても判別が容易になる。その結果、第1の重ね合
わせ検査マーク1と第2の重ね合わせ検査マーク2との
ずれ量をより容易に算出することができる。これによ
り、半導体装置の製造工程における重ね合わせの精度を
向上させることができる。
【0032】なお、ずれ量の算出方法としては、まず、
図4の段差24,26から図1における第1の重ね合わ
せ検査マーク1の左右(上下でもよい)のエッジ部と第
2の重ね合わせ検査マーク2の左右(上下でもよい)の
エッジ部との距離である距離aと距離bとを求める。そ
して、第1の重ね合わせ検査マーク1と第2の重ね合わ
せ検査マーク2とのずれ量が、ずれ量=(a−b)/2
により求られる。さらに、各々のチップのずれ量の平均
値と3σとを求めることによりウェハ全体の重ね合わせ
のずれ量を求めることができる。
【0033】図6は、図2に示した断面図と基本的には
同様であるが、レジスト3を形成しなかった場合の比較
例を示している。この比較例では、図6に示すように、
半導体装置の重ね合わせの工程の中でチップ上面に(x
軸上)第1の重ね合わせ検査マーク1を形成し、第1の
重ね合わせ検査マーク1の上に第2の重ね合わせ検査マ
ーク2を形成する。このとき、光4zを第1および第2
の重ね合わせ検査マーク1,2およびチップ上面16に
入射させる。この光4zの内、第2の重ね合わせ検査マ
ーク2の上面に入射した光を入射光4a、第2の重ね合
わせ検査マーク2の上面で反射した光を反射光4b、第
1の重ね合わせ検査マーク1の上面に入射した光を入射
光4c、第1の重ね合わせ検査マーク1の上面で反射し
た光を反射光4d、チップ上面に入射した光を入射光4
i、チップ上面で反射した光を反射光4jとする。ま
た、チップ上の面、すなわちz軸の値0のときを面1
6、第1の重ね合わせ検査マーク1の上面を面17、第
2の重ね合わせ検査マーク2の上面を面18とする。
【0034】これらの面16,17,18に対して、図
3による光学干渉系を用いて測定すると、図7に示すよ
うに、面18による反射波の干渉波形19、面17によ
る干渉波形20、面16による干渉波形23が検出され
る。また、それにより、面18と面17の段差24、面
17と面16の段差27が検出される。このとき、段差
27は微小であり検出しにくいことがわかる。このこと
から、第1の重ね合わせ検査マーク1のエッジ部上にレ
ジスト3を形成しない比較例では、段差が検出しにくい
ことが分かる。これにより、本発明の実施の形態1にお
ける第1の重ね合わせ検査マーク1のエッジ部上に形成
したレジスト3の上述した効果がより明確に認識でき
る。
【0035】(実施の形態2)図8は、本発明の実施の
形態2による重ね合わせのずれ量の測定方法における重
ね合わせ検査マークの平面図である。図9は実施の形態
2の重ね合わせ検査マークの断面図である。
【0036】図8および図9を参照して、まず、4つの
棒状の第1の重ね合わせ検査マーク1を第2の重ね合わ
せ検査マーク2が形成される領域を取り囲むように形成
する。その4つの第1の重ね合わせ検査マーク1の内側
にレジストからなる第2の重ね合わせ検査マーク2を、
その第2の重ね合わせ検査マーク2のエッジが4つの第
1の重ね合わせ検査マーク1の内側のエッジに平行とな
るように形成する。また、レジストからなる第2の重ね
合わせ検査マーク2の形成と同時にレジスト3を第1の
重ね合わせ検査マーク1のエッジ部を覆うように形成す
る。このような構成にすることにより、実施の形態1と
同様に、図3に示す光学干渉系により第1の重ね合わせ
検査マーク1の段差が低段差である場合にもその段差を
容易に検出することができる。その結果、重ね合わせの
検査マークのずれ量を容易に算出することができる。こ
れにより、半導体装置の製造過程における重ね合わせの
精度を向上させることができる。
【0037】
【発明の効果】以上のように請求項1から7に記載の発
明によれば、半導体装置の露光工程中における重ね合わ
せのずれ量を求める際に、第1の重ね合わせ検査マーク
の段差が低段差であっても、第1のレジスト膜を第1の
重ね合わせ検査マークの少なくともエッジ部を覆うよう
に形成することによりその段差を容易に検出することが
できる。その結果、第1の重ね合わせ検査マークと第2
の重ね合わせ検査マークとのずれ量が容易に算出可能な
信頼性の高い重ね合わせ精度の向上方法およびそれを用
いる基板へのパターン形成方法を提供することができ
る。
【図面の簡単な説明】
【図1】 本発明の実施の形態1による重ね合わせ検査
マークおよびレジストの平面図である。
【図2】 本発明の実施の形態1による重ね合わせ検査
マークおよびレジストの断面図である。
【図3】 本発明の実施の形態1による光学干渉系の模
式図である。
【図4】 本発明の実施の形態1による光学干渉系によ
り検出された干渉波形の模式図である。
【図5】 図4に示した干渉波形をさらに図1の平面図
にピクセル表示した平面図である。
【図6】 本発明の実施の形態1による重ね合わせ精度
向上方法においてレジストを形成しない場合の断面図で
ある。
【図7】 本発明の実施の形態1による重ね合わせ精度
向上方法をレジストを形成しない場合と比較するための
図6の重ね合わせ検査マークにより検出される干渉波形
を示した模式図である。
【図8】 本発明の実施の形態2による重ね合わせ検査
マークおよびレジストの平面図である。
【図9】 本発明の実施の形態2による重ね合わせ検査
マークおよびレジストの断面図である。
【図10】 従来の半導体装置のウェハ上のチップにお
ける検査マークの測定ポイントを示した模式図である。
【図11】 従来の重ね合わせ検査マークを示す平面図
である。
【図12】 従来の重ね合わせ検査マークを示す断面図
である。
【図13】 従来の光の強度により重ね合わせ検査マー
クの位置を求めるための検出データを示したグラフであ
る。
【符号の説明】
1 第1の重ね合わせ検査マーク、2 第2の重ね合わ
せ検査マーク、3 レジスト、4,4x,4y,4z
光、4a,4c,4e,4g,4i 入射光、4b,4
d,4f,4h,4j 反射光、4k ハーフミラー9
で上方に反射された反射光、4l ハーフミラー9を上
方に透過した透過光、5 光源、6,8,10,13
レンズ、7 ファイバ光学伝達装置、9 ハーフミラ
ー、11参照ミラー、12 カメラ、14 集結領域、
15 半導体装置、19,20,21,22,23 干
渉波形、24,25,26,27 段差、28,29,
30,31 ピクセル表示。

Claims (7)

    【特許請求の範囲】
  1. 【請求項1】 半導体装置の製造工程中の露光工程にお
    ける重ね合わせ精度向上方法であって、 半導体基板上に重ね合わせ検査マークを形成するステッ
    プと、 前記重ね合わせ検査マークの少なくともエッジ部を覆う
    第1のレジスト膜を形成するステップと、 その後、前記重ね合わせ検査マークのエッジ部の位置を
    干渉を用いる光学系により検出するステップとを備え
    た、重ね合わせ精度向上方法。
  2. 【請求項2】 前記重ね合わせ検査マークは、 第1の層からなる第1の重ね合わせ検査マークと、 前記第1の重ね合わせ検査マークが形成される領域より
    も内側に形成され、第2の層からなる第2の重ね合わせ
    検査マークとを含み、 前記第1のレジスト膜は、前記第1の重ね合わせ検査マ
    ークの少なくともエッジ部を覆うように形成され、 前記第1および第2の重ね合わせ検査マークのエッジ部
    の位置が前記干渉を用いる光学系により検出されて前記
    第1の重ね合わせ検査マークと前記第2の重ね合わせ検
    査マークとの間のずれ量が算出される、請求項1に記載
    の重ね合わせ精度向上方法。
  3. 【請求項3】 前記第2の重ね合わせ検査マークは、前
    記第1の重ね合わせ検査マークが形成される平面領域上
    に、前記第1の重ね合わせ検査マークの形成される平面
    領域よりも小さい平面領域を有するように形成される、
    請求項2に記載の重ね合わせ精度向上方法。
  4. 【請求項4】 前記第1の重ね合わせ検査マークは、前
    記第2の重ね合わせ検査マークを取囲むように形成され
    た複数の層を含み、 前記第1のレジスト膜は、前記複数の層の少なくとも内
    側の端部と外側の端部との両方を覆うように形成されて
    いる、請求項2に記載の重ね合わせ精度向上方法。
  5. 【請求項5】 前記第2の重ね合わせ検査マークは、前
    記第1のレジスト膜と同一の層からなる第2のレジスト
    膜を含む、請求項2〜4のいずれか1項に記載の重ね合
    わせ精度向上方法。
  6. 【請求項6】 前記干渉を用いる光学系は、 光源と、 前記光源からの光を2つの光に分岐するための第1のミ
    ラーと、 前記分岐された一方の光を反射するための第2のミラー
    とを含む、請求項1〜5のいずれか1項に記載の重ね合
    わせ精度向上方法。
  7. 【請求項7】 半導体基板上に重ね合わせ検査マークを
    形成するステップと、 前記重ね合わせ検査マークの少なくともエッジ部を覆う
    第1のレジスト膜を形成するステップと、 その後、前記重ね合わせ検査マークのエッジ部の位置を
    干渉を用いる光学系により検出するステップとを備えた
    重ね合わせ精度向上方法を用いる、基板へのパターン形
    成方法。
JP9345305A 1997-12-15 1997-12-15 重ね合わせ精度向上方法およびそれを用いる基板へのパターン形成方法 Withdrawn JPH11176732A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP9345305A JPH11176732A (ja) 1997-12-15 1997-12-15 重ね合わせ精度向上方法およびそれを用いる基板へのパターン形成方法
US09/090,423 US6229618B1 (en) 1997-12-15 1998-06-04 Method of improving registration accuracy and method of forming patterns on a substrate using the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9345305A JPH11176732A (ja) 1997-12-15 1997-12-15 重ね合わせ精度向上方法およびそれを用いる基板へのパターン形成方法

Publications (1)

Publication Number Publication Date
JPH11176732A true JPH11176732A (ja) 1999-07-02

Family

ID=18375704

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9345305A Withdrawn JPH11176732A (ja) 1997-12-15 1997-12-15 重ね合わせ精度向上方法およびそれを用いる基板へのパターン形成方法

Country Status (2)

Country Link
US (1) US6229618B1 (ja)
JP (1) JPH11176732A (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6671048B1 (en) * 1999-10-21 2003-12-30 Koninklijke Philips Electronics N.V. Method for determining wafer misalignment using a pattern on a fine alignment target
IT1392991B1 (it) * 2009-02-23 2012-04-02 Applied Materials Inc Procedimento di stampa serigrafica autoregolantesi

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59148334A (ja) 1983-02-14 1984-08-25 Mitsubishi Electric Corp 位置合せ用マ−ク検出方法
JPH022105A (ja) 1988-06-15 1990-01-08 Fujitsu Ltd アライメント方法
US5438413A (en) * 1993-03-03 1995-08-01 Kla Instruments Corporation Process for measuring overlay misregistration during semiconductor wafer fabrication

Also Published As

Publication number Publication date
US6229618B1 (en) 2001-05-08

Similar Documents

Publication Publication Date Title
KR100255399B1 (ko) 겹침정밀도 측정기의 측정조건의 최적화방법 및 얼라인먼트마크 형상 또는 노광장치에 있어서의 얼라인먼트마크 측정방식의 최적화방법
KR100307630B1 (ko) 정렬 마크, 이를 사용하는 정렬 시스템 및 이를 이용한 정렬방법
JP4789393B2 (ja) 重ね合わせアライメントマークの設計
JP2987112B2 (ja) 半導体素子のオーバレイ検査方法
US5868560A (en) Reticle, pattern transferred thereby, and correction method
US5128283A (en) Method of forming mask alignment marks
KR102461662B1 (ko) 오버레이 측정장치
US7099010B2 (en) Two-dimensional structure for determining an overlay accuracy by means of scatterometry
US20070035039A1 (en) Overlay marker for use in fabricating a semiconductor device and related method of measuring overlay accuracy
JP6063602B1 (ja) オーバーレイマーク、これを用いたオーバーレイ計測方法及び半導体デバイスの製造方法
US20080153012A1 (en) Method of measuring the overlay accuracy of a multi-exposure process
KR100417212B1 (ko) 오버레이 측정 장치 및 이를 이용한 오버레이 측정 방법
JPH11176732A (ja) 重ね合わせ精度向上方法およびそれを用いる基板へのパターン形成方法
KR101067860B1 (ko) 멀티오버레이 측정마크 및 그 형성 방법
JP2004119477A (ja) 重ね合わせ検査方法及び装置
JPH0982612A (ja) 重ね合せずれの検査方法
JP2000146528A (ja) 位置ずれ検査装置の光学的収差測定方法並びに位置ずれ検査方法
JP3490797B2 (ja) パターンの位置測定方法およびそれを用いた光学装置
KR0172557B1 (ko) 중첩마크가 구비된 반도체 장치
JPH0933213A (ja) 位置誤差計測方法および半導体装置の製造方法
JPH08264409A (ja) 半導体集積回路装置の製造方法
KR100498578B1 (ko) 반도체 장치의 오버레이 마크
JP4455035B2 (ja) 位置特定方法
KR100356757B1 (ko) 반도체 웨이퍼 패턴의 크기 및 오버레이 측정방법
KR100498619B1 (ko) 반도체 소자의 오버레이 마크

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20050301