JP6063602B1 - オーバーレイマーク、これを用いたオーバーレイ計測方法及び半導体デバイスの製造方法 - Google Patents

オーバーレイマーク、これを用いたオーバーレイ計測方法及び半導体デバイスの製造方法 Download PDF

Info

Publication number
JP6063602B1
JP6063602B1 JP2016209326A JP2016209326A JP6063602B1 JP 6063602 B1 JP6063602 B1 JP 6063602B1 JP 2016209326 A JP2016209326 A JP 2016209326A JP 2016209326 A JP2016209326 A JP 2016209326A JP 6063602 B1 JP6063602 B1 JP 6063602B1
Authority
JP
Japan
Prior art keywords
overlay
bars
bar
overlay mark
sub
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2016209326A
Other languages
English (en)
Other versions
JP2017207727A (ja
Inventor
チャン・ヒョンジン
ハ・ホチョル
イ・ギルス
Original Assignee
オーロステクノロジー, インク.
オーロステクノロジー, インク.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by オーロステクノロジー, インク., オーロステクノロジー, インク. filed Critical オーロステクノロジー, インク.
Application granted granted Critical
Publication of JP6063602B1 publication Critical patent/JP6063602B1/ja
Publication of JP2017207727A publication Critical patent/JP2017207727A/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/38Masks having auxiliary features, e.g. special coatings or marks for alignment or testing; Preparation thereof
    • G03F1/42Alignment or registration features, e.g. alignment marks on the mask substrates
    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/20Exposure; Apparatus therefor
    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F9/00Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/544Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Length Measuring Devices By Optical Means (AREA)

Abstract

【課題】本発明は、半導体製造工程でのパターン層が正確に合っていることを確認するために、パターン層と同時に形成されている新しいオーバーレイマークを提供することを目的とする。【解決手段】2つの連続するパターン層または1つの層に別々に形成された複数のパターンとの間の相対的なズレを決定するオーバーレイマークであって、互いに向き合って、第1方向に延長された一対の第1バーと、お互いに向き合って前記第1の方向と直交する第2方向に延長された一対の第2バーとを含む第1のオーバーレイ構造物と、前記第1バーと平行の複数対の第3バーと、前記第2バーと平行の複数対の第4バーが含み、隣接する第3バーの間の間隔が異なり、隣接する第4バーの間の間隔が異なる第2のオーバーレイ構造物とを含むオーバーレイマークを提供する。【選択図】図3

Description

本発明は、オーバーレイマークと、これを用いたオーバーレイ計測方法及び半導体デバイスの製造方法に関するものである。
半導体基板上に複数のパターン層が順次形成される。また、ダブルパターニングなどを通じて1つの層の回路は、2つのパターンに分かれて形成されることもある。これらのパターン層または1つの層の複数のパターンがあらかじめ設定された位置に正確に形成されることにより、必要な半導体素子を製造することができる。
したがって、パターン層が正確に合っていることを確認するために、パターン層と同時に形成されるオーバーレイマークが使用される。
オーバーレイマークを利用して、オーバーレイを測定する方法は、以下の通りである。まず、前の工程、例えば、エッチング(Etching)工程で形成されたパターン層に、パターン層形成と同時に、オーバーレイマークの一部であるかの構造物を形成する。そしてその後の工程、例えば、フォトリソグラフィ工程で、フォトレジストにオーバーレイマークの残りの構造物を形成する。そして、オーバーレイ測定装置を通って前工程に形成されたパターン層のオーバーレイ構造物(フォトレジスト層を透過して、画像取得)とフォトレジスト層のオーバーレイ構造物の画像を取得して、これらの画像の中心との間のオフセット値を計測してオーバーレイ値を測定する。オーバーレイ値が許容範囲を超えた場合、フォトレジスト層を除去し、再作業する。
広く知られているオーバーレイマークは、BIB(box in box)、AIM(Advanced Imaging Metrology)などがある。また、図1に示すように、BIBを改良して上層には、正方形の形のボックス(1)を形成し、比較的信号が弱い下層には、ボックスのそれぞれの辺と平行な複数のバー(2)を備えたマークもある。図1に示されたマークにつき、複数のバー(2)は、等間隔に配列されるので、信号の強度が微弱な場合に、図2に示すように、画像を分析するときに一周期だけ左にシフトして読むエラーが発生することがあるという問題がある。これらのエラーが発生した場合バーの中心の位置が間違って認識されて、オーバーレイ値が誤って計算されることがある。
イメージベースのオーバーレイ測定には、レンズを使用している屈折光学系とオーバーレイマークに広い波長帯域の光を照射する光源が使用される。このような場合には、光源の波長別の屈折率の違いによる色収差と光が通ったレンズの位置に応じた球面収差等によって獲得されたオーバーレイマーク画像の歪みが必然的に発生するという問題もある。これらの画像の歪みは、オーバーレイ測定の精度を落とす原因となる。オーバーレイマーク画像の歪みは、画像の中心からの距離が離れるほど、ますます大きくなり、このような画像の歪みは、オーバーレイマークのサブバーの幅と同じオーバーレイ構造物の形状にも影響を受ける。
特許第5180419号公報
本発明は、半導体製造工程でのパターン層が正確に合っていることを確認するために、パターン層と同時に形成されている新しいオーバーレイマークを提供することを目的とする。また、上述したように、バーが等間隔で配列されることにしたがって、画像解析時にエラーが発生することを最小限に抑えることを目的とする。また、お互いに幅の異なるサブバーを採用して、イメージの歪みについてもっと多くの情報を得ることができ、これを通じてオーバーレイ測定の精度を高めることができるオーバーレイマークを提供することを目的とする。
上述した目的を達成するために、本発明は、2つの連続するパターン層または1つの層に別々に形成された複数のパターンとの間の相対的なズレを決定するオーバーレイマークとして、互いに向き合って、第1方向に延長された一対の第1バーと、互いに向き合って前記第1の方向と直交する第2方向に延長された一対の第2バーを含む第1オーバーレイ構造物と、前記第1バーと平行の複数対の第3バーと、前記第2バーと平行の複数対の第4バーが含まれ、隣接する第3バーの間の間隔が異なり、隣接する第4バーの間の間隔が異なる第2のオーバーレイ構造物を含み、前記第3のバーと前記第4バーは、それぞれの長さ方向に沿って複数のサブバーに分割され、前記複数のサブバーは、同じ層に形成され、前記複数のサブバーは幅が異なる、少なくとも2つのサブバーとを含み、前記サブバーは、それぞれの幅方向に沿って複数のセグメントバーに分割され、隣接する前記サブバーは、異なる数のセグメントバーに分割されるオーバーレイマークを提供する。
本発明はまた、2つの連続するパターン層または1つのパターン層に別々に形成された2つのパターンを形成するとともに、オーバーレイマークを形成するステップと、前記オーバーレイマークを利用して、オーバーレイ値を測定するステップと、測定されたオーバーレイ値を2つの連続するパターン層または1つのパターン層に別々に形成された2つのパターンを形成するためのプロセス制御に用いるステップとを含み、前記オーバーレイマークは、上述したオーバーレイマークの特徴とする半導体素子の製造方法を提供する。
また、2つの連続パターン層または1つのパターン層に別々に形成された2つのパターンを形成するとともに、形成されたオーバーレイマークの画像を取得するステップと、前記オーバーレイマークの画像を分析するステップとを含み、前記オーバーレイマークは、上述したオーバーレイマークの特徴とするオーバーレイ測定方法を提供する。
本発明に係るオーバーレイマークは、半導体製造工程でのパターン層が正確に合っていることを確認するマークとして使用することができる。また、1つの層の複数のパターンが正確に合っていることを確認するマークとして使用することもできる。
本発明に係るオーバーレイマークは、バーの間の間隔を異にすることにより、画像解析時にエラーが発生することを最小限に抑えることができるという利点がある。
また、本発明に係るオーバーレイマークは、互いに幅が異なるサブバーを採用して、イメージの歪みについてもっと多くの情報を得ることができ、これを通じてオーバーレイ測定の精度を高めることができるという長所がある。つまり、本発明では、サブバーで幅が違ってサブバーごとに画像の歪みの程度の差があり得る。したがって、サブバーの画像の中から歪みの程度が小さいサブバーのイメージを選択してオーバーレイを測定したり、幅が異なる複数のサブバーの画像を利用して歪みを補償することもできる。
従来のオーバーレイマークの平面図である。 図1に示されたオーバーレイマークの画像解析手順を説明する図である。 本発明に係るオーバーレイマークの一実施形態の平面図である。 セグメントバーによる信号の数の増加を説明するための図である。
以下、添付された図面を参照して、本発明の一実施例を詳細に説明することにする。しかし、本発明の実施例は、いくつかの他の形態に変形することができ、本発明の範囲が下で詳述する実施例に限定されるものと解釈されてはならない。本発明の実施例は、当業界で平均的な知識を有する者に本発明をより完全に説明するために提供されているものである。したがって、図面での要素の形状などは、より明確な説明を強調するために誇張されたものであり、図面上で同じ符号で表示された要素は、同じ要素を意味する。
図3は、本発明に係るオーバーレイマークの一実施形態の平面図である。
図3を参照すると、本発明に係るオーバーレイマーク(100)の一実施例は、第1のオーバーレイ構造物(10)と第2のオーバーレイ構造物(20)を含む。オーバーレイマーク(100)は、ウェーハのスクライブ・レーンに形成されてウェーハ上の2つ以上のパターン層の間、または単一層上の2つ以上のパターン間のオーバーレイを測定するために提供することができる。
異なるパターン層の間のオーバーレイ測定に活用される場合には、第1のオーバーレイ構造物(10)と第2のオーバーレイ構造物(20)が互いに異なるパターン層に形成される。そして同じ層の異なるパターン、例えば、ダブルパターニング工程で形成される2つのパターン、の間のオーバーレイ測定に活用される場合には、第1のオーバーレイ構造物(10)と第2のオーバーレイ構造物(20)が同じ層に形成される。この時、第1のオーバーレイ構造物(10)と第2のオーバーレイ構造物(20)は、別の工程を通じて同じ層に形成される。以下では、便宜上、異なるパターン層の間のオーバーレイ測定に基づいて説明する。
図3に示すように、本実施例において、第1のオーバーレイ構造物(10)は、第1バー(12a,12b)と第2バー(14a,14b)を含む。向かい合う一対の第1バー(12a,12b)は、第1方向に長く形成される。向かい合う一対の第2バー(14a,14b)は、第1の方向と直交する第2方向に長く形成される。第1方向と第2方向はそれぞれY軸方向とX軸方向であり得る。第1オーバーレイ構造物(10)は、全体的には、概ね正方形の形として中心点に対して点対称である。
第2のオーバーレイ構造物(20)は、第1のオーバーレイ構造物(10)の左右に配置される第1の領域(22a,22b)と、上下にそれぞれ配置される第2の領域(24a,24b)を備える。本実施例において、第1の領域(22a,22b)は、第1のオーバーレイ構造物(10)の左側に配置される3行の第3バー(221a、222a、223a)と右側に配置される3行の第3バー(221b、222b、223b)を含めて、合計6つのバーで構成され、第2の領域(24a,24b)も上下三行ずつ、合計6つの第4バー(241a、242a、243a、241b、242b、243b)を含む。第3バー(221a、222a、223a、221b、222b、223b)は、第1バー(12a,12b)と一緒にX軸方向のオーバーレイ測定に使用され、第4バー(241a、242a、243a、241b、242b、243b)は、第2バー(14a,14b)と一緒にY軸方向のオーバーレイ測定に使用される。
第3バー(221a、222a、223a、221b、222b、223b)と第4バー(241a、242a、243a、241b、242b、243b)は、外側に配置されるほど長さが長くなる。本実施例では、外側に配置されるほど、バーの長さが長くなるので、外側のバー(221a、241a、221b、241b)で確保することができる信号が増加する。バーの長さの方向に沿って確保された信号を合わせ判断するので、長さが長くなると獲得することができる信号の量が増加する。外側に配置されたバー(221a、241a、221b、241b)は、破損する可能性が高いが、本実施例では、外側に配置されたバー(221a、241a、221b、241b)を長く形成することにより、バーの一部が破損しても、十分な信号を確保することができる。
図3に示すように、本実施例において、隣接するバーの間の間隔が異る。最も内側に配置される第3バー(223a、223b)との中間に配置される第3バー(222a、222b)との間の間隔が中間に配置される第3バー(222a、222b)と最も外側に配置される第3バー(221a、221b)との間の間隔に比べて狭い。同様に、隣接する第4バーの間の間隔も異る。バーの間の間隔が異なるため、第2のオーバーレイ構造物(20)の一部の画像を取得してオーバーレイを測定する際に、画像に捕捉されたバーがどの位置に配置されているバーなのかを知ることができる。たとえば、最も外側に配置された第3バー(221a、221b)が毀損されて、中間の内側2つの第3バー(222a,223amataha222b,223b)の画像のみを取得した場合、バーが等間隔で配置された従来のオーバーレイマークは、この画像が一番外側にある2つのバー(221a、222aまたは221b、222b)のイメージであるか、内側両方のバー(222a、223aまたは222b、223b)のイメージであるかを区別することができないオーバーレイ計算時にエラーが発生する場合があった。しかし、本発明は、2つのバーの間の間隔を通って、最も内側に配置された第3のバー(223a、223b)との中間に配置された第3のバー(222a、222b)の画像であることをすぐに確認することができるので、これらのエラーが発生しない。
第3バーと第4バーは、それぞれ複数のサブバーを含む。そして、サブバーは、それぞれ複数のセグメントのバーを含む。すべてのバーが同一にサブバーとセグメントバーに分割されてあるので、以下では図面上の最も左側に位置する第3バー(221a)を基準として説明する。
この第3のバー(221a)は、3つのサブバー(311a、312a、313a)を含む。つまり、1つのバーは、長さ方向に沿って3つのサブバー(311a、312a、313a)に分割される。このサブバーの中のうち真ん中に位置するサブバー(312a)の幅は、他の2つのサブバー(311a、313a)の幅に比べて小さい。
このように、サブバーの幅が異なるのは、画像の歪みに伴う問題の解決に有用である。例えば、図3で223aバーの331aのサブバー332aのサブバーは幅が異なるため、照射される光の反射率などの反応に違いがあり、これによって、イメージが歪曲される程度の差があり得る。場合によっては、幅がより広い331aのサブバー画像の歪みが幅がより狭い332aのサブバー画像の歪みに比べて小さいことがあり、逆の場合もある。つまり、本発明では、サブバーごとに画像の歪みの程度の差があり得る。したがって、サブバーの画像の中から歪みの程度が小さいサブバーのイメージを選択してオーバーレイを測定したり、幅が異なる複数のサブバーの画像を利用して歪みを補償することもできるという利点がある。
より具体的に、もし、幅がより狭いサブバーの画像の歪みが少ない場合は223aバーの332aのサブバーオーバーレイマークの中心を基準に点対称である223bバーの中心に位置するサブバー(符号なし)を利用して、X方向オーバーレイを測定することができ、逆の場合には、互いに対角に向かい合う、223aバーの331aのサブバー223bバーの下に位置するサブバー(符号なし)を利用して、X方向のオーバーレイを測定することができる。もちろん、221aや222aバーのサブバーと、この点対称であるサブバーも利用することができる。
また、本実施例では、1つのサブバーが2つまたは3つのセグメントバーを含む。つまり、中に配置されるサブバー(312a)は、2つのセグメントバー(342a)を含み、残りの2つのサブバー(311a、313a)は、それぞれ3つのセグメントバー(341a、343a)を含む。図4に示すように、通常1つのバーで得ることができる信号が2つあるが、1つのサブバーを2つのセグメントバーに分割すると、四つの信号を得ることができるので、再現性、および精度の面で有利である。また、サブバーごとにセグメントバーの数を異なるようにすることにより、サブバーごとにそれぞれのオーバーレイを測定した後、これらを相互に比較して、オーバーレイマークの信頼性を評価することもできる。
第1のオーバーレイ構造物(10)と第2のオーバーレイ構造物(20)がすべて90度回転の不変体であり(4回回転対称であり)、第1のオーバーレイ構造物(10)と第2のオーバーレイ構造物(20)の回転中心が一致するので、本実施例のオーバーレイマーク(100)は、全体が90度回転の不変体である(4回回転対称である)
一方、逆に形成することもあるが、以前の工程で形成されたパターン層は、第2のオーバーレイ構造物(20)を形成して、その後の工程で形成されるパターン層は、第1のオーバーレイ構造物(10)を形成することが望ましい。前の工程で形成されたパターン層は、後続の工程で形成されたパターン層によって覆われるので、後工程で形成されたパターン層に比べて正確な画像取得が難しい。したがって、より正確な測定が容易な第2のオーバーレイ構造物(20)を前工程に形成することが有利であるためである。
以下では、図1に図示された、オーバーレイマーク(100)を用いたオーバーレイ計測方法について説明する。オーバーレイ計測方法は、オーバーレイマーク(100)の画像を取得するステップと、オーバーレイマーク(100)の画像を分析するステップを含む。オーバーレイマーク(100)は、2つの連続するパターン層または1つのパターン層に別々に形成された2つのパターンを形成するとともに、形成される。
オーバーレイマーク(100)の画像を取得するステップは、第1のオーバーレイ構造物(10)の画像を取得するステップと、第2のオーバーレイ構造物(20)の画像を取得するステップと、これらのイメージの結合画像を取得するステップを含むことができる。
第1のオーバーレイ構造物(10)と第2のオーバーレイ構造物(20)が互いに異なる層に形成されている場合には、別の光源を使用して画像を取得することができる。前の工程で形成された第2のオーバーレイ構造物(20)は、後工程で形成されたパターン層によって覆われるので、後工程で形成されたパターン層を通過することができる波長の光を利用して画像を取得することが望ましい。
オーバーレイマーク(100)の画像を分析するステップは、取得された結合画像から第1のオーバーレイ構造物(10)の中心と第2のオーバーレイ構造物(20)の中心のオフセットを測定するステップであることができる。また、第2のオーバーレイ構造物(20)の中心と第1のオーバーレイ構造物(10)の内側端に対応する線との間の距離を測定するステップであることもできる。
以下では、図1に図示された、オーバーレイマーク(100)を用いた半導体素子の製造方法を説明する。オーバーレイマーク(100)を用いた半導体素子の製造方法は、オーバーレイマーク(100)を形成するステップで始まる。2つの連続するパターン層または1つのパターン層に別々に形成された2つのパターンを形成するとともに、オーバーレイマーク(100)を形成する。
次に、オーバーレイマーク(100)を利用して、オーバーレイの値を測定する。オーバーレイ値を測定するステップは、上述したオーバーレイ計測方法と同じである。
最後に、測定されたオーバーレイ値を2つの連続するパターン層または1つのパターン層に別々に形成された2つのパターンを形成するためのプロセス制御に用いる。つまり、導出されたオーバーレイをプロセス制御に活用して連続するパターン層または2つのパターンが決まった位置に形成されるようにする。
以上で説明した実施例は、本発明の好ましい実施例を説明したものに過ぎず、本発明の権利範囲は説明された実施形態に限定されるものではなく、本発明の技術的思想と特許請求の範囲内で、この分野の当業者によって様々な変更、変形または置換が可能であり、そのような実施例は、本発明の範囲に属するものと理解されるべきである。
100:オーバーレイマーク
10:第1のオーバーレイ構造物
20:第2のオーバーレイ構造物
22:第1の領域
24:第2の領域
221、222、223:第3バー
241、242、243:第4バー
311、312、313、321、322、323、331、332、333:サブバー
411、412、413、421、422、423、431、432、433:サブバー
341、342、343、351、352、353、361、362、363:セグメントバー
441、442、443、451、452、453、461、462、463:セグメントバー

Claims (4)

  1. 2つの連続するパターン層または1つの層に別々に形成された複数のパターンとの間の相対的なズレを決定するオーバーレイマークであって、
    互いに向き合って、第1方向に延長された一対の第1バーと、互いに向き合って前記第1の方向と直交する第2方向に延長された一対の第2バーを含む第1のオーバーレイ構造物と、
    前記第1バーと平行の複数対の第3バーと、前記第2バーと平行の複数対の第4バーが含み、隣接する第3バーの間の間隔が異なり、隣接する第4バーの間の間隔が異なる第2のオーバーレイ構造物とを含み、
    前記第3バーと前記第4バーは、それぞれの長さ方向に沿って複数のサブバーに分割され、前記複数のサブバーは、同じ層に形成され、
    前記複数のサブバーは幅が異なる少なくとも2つのサブバーを含み、
    前記サブバーは、それぞれの幅方向に沿って複数のセグメントバーに分割され、
    隣接する前記サブバーは、異なる数のセグメントバーに分割されることを特徴とするオーバーレイマーク。
  2. 前記第3バーと第4バーは外側に配置されるほど長さが長くなる請求項1に記載のオーバーレイマーク。
  3. 半導体素子の製造方法において、
    2つの連続するパターン層または1つのパターン層に別々に形成された2つのパターンを形成するとともに、オーバーレイマークを形成するステップと、
    前記オーバーレイマークを利用して、オーバーレイ値を測定するステップと、
    測定されたオーバーレイ値を2つの連続するパターン層または1つのパターン層に別々に形成された2つのパターンを形成するためのプロセス制御に用いるステップとを含み、
    前記オーバーレイマークは、請求項1項又は2項に記載のオーバーレイマークであることを特徴とする半導体素子の製造方法。
  4. 2つの連続するパターン層または1つのパターン層に別々に形成された2つのパターンの間のオーバーレイを測定する方法であって、
    2つの連続するパターン層または1つのパターン層に別々に形成された2つのパターンを形成するとともに、形成されたオーバーレイマークの画像を取得するステップと、
    前記オーバーレイマークの画像を分析するステップとを含み、
    前記オーバーレイマークは、請求項1項又は2項に記載のオーバーレイマークであることを特徴とするオーバーレイ計測方法。
JP2016209326A 2016-05-19 2016-10-26 オーバーレイマーク、これを用いたオーバーレイ計測方法及び半導体デバイスの製造方法 Active JP6063602B1 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020160061643A KR101665569B1 (ko) 2016-05-19 2016-05-19 오버레이 마크 및 이를 이용한 오버레이 계측방법 및 반도체 디바이스 제조방법
KR10-2016-0061643 2016-05-19

Publications (2)

Publication Number Publication Date
JP6063602B1 true JP6063602B1 (ja) 2017-01-18
JP2017207727A JP2017207727A (ja) 2017-11-24

Family

ID=57173304

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016209326A Active JP6063602B1 (ja) 2016-05-19 2016-10-26 オーバーレイマーク、これを用いたオーバーレイ計測方法及び半導体デバイスの製造方法

Country Status (5)

Country Link
JP (1) JP6063602B1 (ja)
KR (1) KR101665569B1 (ja)
CN (1) CN108351595B (ja)
TW (1) TWI600134B (ja)
WO (1) WO2017200159A1 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101906098B1 (ko) 2018-01-12 2018-10-10 (주)오로스 테크놀로지 오버레이 마크 및 이를 이용한 오버레이 계측방법 및 반도체 디바이스 제조방법
CN114695087B (zh) * 2020-12-30 2024-05-24 科磊股份有限公司 一种制造集成电路的方法和系统
JP2022147419A (ja) * 2021-03-23 2022-10-06 キオクシア株式会社 テンプレート、被加工部材、及びアライメント方法
KR102440758B1 (ko) 2021-08-17 2022-09-06 (주)오로스 테크놀로지 오버레이 마크 및 이를 이용한 오버레이 측정방법 및 반도체 소자의 제조방법
KR102460132B1 (ko) * 2022-07-19 2022-10-31 (주)오로스 테크놀로지 오버레이 마크 및 이를 이용한 오버레이 측정방법 및 반도체 소자의 제조방법

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10189443A (ja) * 1996-11-07 1998-07-21 Nikon Corp 位置検出用マーク、マーク検出方法及びその装置並びに露光装置
JP2000235947A (ja) * 1999-02-16 2000-08-29 Nec Corp 重ね合わせ精度測定マークおよび重ね合わせ精度測定方法
JP2003224049A (ja) * 2002-01-29 2003-08-08 Sony Corp 位置ずれ検査マーク及びフォトマスク
JP2003234272A (ja) * 2002-02-07 2003-08-22 Sanyo Electric Co Ltd 半導体装置およびその製造方法
JP2004134474A (ja) * 2002-10-09 2004-04-30 Nikon Corp 位置検出装置の検査方法、位置検出装置、露光装置、および露光方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW588414B (en) * 2000-06-08 2004-05-21 Toshiba Corp Alignment method, overlap inspecting method and mask
WO2002019415A1 (en) 2000-08-30 2002-03-07 Kla-Tencor Corporation Overlay marks, methods of overlay mark design and methods of overlay measurements
US7180593B2 (en) * 2003-11-05 2007-02-20 Macronix International Co., Ltd. Overlay mark for aligning different layers on a semiconductor wafer
KR20070038301A (ko) * 2005-10-05 2007-04-10 주식회사 하이닉스반도체 오버레이 측정마크
KR20070098029A (ko) * 2006-03-30 2007-10-05 삼성전자주식회사 반도체 집적 회로 장치
JP2007324371A (ja) * 2006-06-01 2007-12-13 Ebara Corp オーバーレイ検査用オーバーレイマーク及びレンズ収差調査用マーク
US7724370B2 (en) * 2007-03-01 2010-05-25 Asml Netherlands B.V. Method of inspection, a method of manufacturing, an inspection apparatus, a substrate, a mask, a lithography apparatus and a lithographic cell
KR101067860B1 (ko) * 2008-12-22 2011-09-27 주식회사 하이닉스반도체 멀티오버레이 측정마크 및 그 형성 방법
CN101581889B (zh) * 2009-01-15 2014-05-21 上海微电子装备有限公司 用于光刻装置的对准标记、对准系统及其对准方法
US8502324B2 (en) * 2009-10-19 2013-08-06 Freescale Semiconductor, Inc. Semiconductor wafer having scribe lane alignment marks for reducing crack propagation
US8329360B2 (en) * 2009-12-04 2012-12-11 Taiwan Semiconductor Manufacturing Company, Ltd. Method and apparatus of providing overlay
US9709903B2 (en) * 2011-11-01 2017-07-18 Kla-Tencor Corporation Overlay target geometry for measuring multiple pitches
US8736084B2 (en) * 2011-12-08 2014-05-27 Taiwan Semiconductor Manufacturing Company, Ltd. Structure and method for E-beam in-chip overlay mark
CN104078446B (zh) * 2013-03-27 2016-12-07 中芯国际集成电路制造(上海)有限公司 键合对准标记及计算偏移量的方法
KR101564312B1 (ko) * 2015-07-07 2015-10-29 (주)오로스 테크놀로지 오버레이 마크 및 이를 이용한 오버레이 계측방법 및 반도체 디바이스 제조방법

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10189443A (ja) * 1996-11-07 1998-07-21 Nikon Corp 位置検出用マーク、マーク検出方法及びその装置並びに露光装置
JP2000235947A (ja) * 1999-02-16 2000-08-29 Nec Corp 重ね合わせ精度測定マークおよび重ね合わせ精度測定方法
JP2003224049A (ja) * 2002-01-29 2003-08-08 Sony Corp 位置ずれ検査マーク及びフォトマスク
JP2003234272A (ja) * 2002-02-07 2003-08-22 Sanyo Electric Co Ltd 半導体装置およびその製造方法
JP2004134474A (ja) * 2002-10-09 2004-04-30 Nikon Corp 位置検出装置の検査方法、位置検出装置、露光装置、および露光方法

Also Published As

Publication number Publication date
WO2017200159A1 (ko) 2017-11-23
TWI600134B (zh) 2017-09-21
KR101665569B1 (ko) 2016-10-12
TW201742230A (zh) 2017-12-01
JP2017207727A (ja) 2017-11-24
CN108351595A (zh) 2018-07-31
CN108351595B (zh) 2019-02-19

Similar Documents

Publication Publication Date Title
JP6063602B1 (ja) オーバーレイマーク、これを用いたオーバーレイ計測方法及び半導体デバイスの製造方法
KR101906098B1 (ko) 오버레이 마크 및 이를 이용한 오버레이 계측방법 및 반도체 디바이스 제조방법
US9709903B2 (en) Overlay target geometry for measuring multiple pitches
KR101564312B1 (ko) 오버레이 마크 및 이를 이용한 오버레이 계측방법 및 반도체 디바이스 제조방법
US11604421B1 (en) Overlay mark, overlay measurement method and semiconductor device manufacturing method using the overlay mark
KR101714616B1 (ko) 세 개 층의 오버레이를 측정하는 방법
KR102019538B1 (ko) 웨이퍼 좌표계와 직교하지 않는 방향을 따라서 형성된 패턴 층용 오버레이 마크 및 이를 이용한 오버레이 측정방법 및 반도체 디바이스 제조방법
US20230282597A1 (en) Overlay mark forming moire pattern, overlay measurement method using same, and manufacturing method of semiconductor device using same
KR102675464B1 (ko) 변위 벡터를 이용한 오버레이 측정 방법
KR20230003846A (ko) 오버레이 마크 및 이를 이용한 오버레이 계측방법 및 반도체 디바이스 제조방법
KR102580204B1 (ko) 1차원 오버레이 오차 측정을 위한 오버레이 마크, 이를 이용한 광학 수차 평가 방법, 이를 이용한 오버레이 마크 품질 평가 방법, 오버레이 측정 장치, 오버레이 측정 방법 및 반도체 소자의 제조방법
KR102617622B1 (ko) 오버레이 마크 및 이를 이용한 오버레이 계측방법 및 반도체 디바이스 제조방법
JP2000294487A (ja) 半導体装置製造用重ね合わせ測定マークの配置構造
KR100498578B1 (ko) 반도체 장치의 오버레이 마크
KR20230003843A (ko) 오버레이 마크 및 이를 이용한 오버레이 계측방법 및 반도체 디바이스 제조방법
KR20230157703A (ko) 서로 겹치는 구조물들을 구비한 오버레이 마크 이미지의 프로젝션 방법 및 서로 겹치는 구조물들을 구비한 오버레이 마크
KR20240126587A (ko) 이미지 기반 오버레이 측정용 오버레이 마크, 이를 이용한 오버레이 측정 방법, 오버레이 측정 장치, 및 반도체 소자의 제조방법
KR20240126586A (ko) 이미지 기반 오버레이 측정용 오버레이 마크, 이를 이용한 오버레이 측정방법, 오버레이 측정 장치, 및 반도체 소자의 제조방법
KR20240058416A (ko) 이미지 기반 오버레이 측정용 오버레이 마크, 이를 이용한 오버레이 측정 방법, 오버레이 측정 장치, 및 반도체 소자의 제조방법
KR20230032478A (ko) 모아레 패턴을 형성하는 오버레이 마크 및 이를 이용한 오버레이 측정 방법
KR100728948B1 (ko) 오버레이 측정 키
KR100724189B1 (ko) 반도체 소자의 오버레이 마크
KR20090071740A (ko) 정렬 마크 측정 방법
KR20020071167A (ko) 반도체 패턴의 정확도 측정방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20161031

A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20161031

TRDD Decision of grant or rejection written
A975 Report on accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A971005

Effective date: 20161128

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20161206

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20161216

R150 Certificate of patent or registration of utility model

Ref document number: 6063602

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250