KR100904732B1 - 오정렬 가늠 마크를 이용한 정렬도 측정 방법 - Google Patents

오정렬 가늠 마크를 이용한 정렬도 측정 방법 Download PDF

Info

Publication number
KR100904732B1
KR100904732B1 KR1020070108235A KR20070108235A KR100904732B1 KR 100904732 B1 KR100904732 B1 KR 100904732B1 KR 1020070108235 A KR1020070108235 A KR 1020070108235A KR 20070108235 A KR20070108235 A KR 20070108235A KR 100904732 B1 KR100904732 B1 KR 100904732B1
Authority
KR
South Korea
Prior art keywords
mother
son
image
alignment
contour
Prior art date
Application number
KR1020070108235A
Other languages
English (en)
Other versions
KR20090042460A (ko
Inventor
박찬하
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020070108235A priority Critical patent/KR100904732B1/ko
Publication of KR20090042460A publication Critical patent/KR20090042460A/ko
Application granted granted Critical
Publication of KR100904732B1 publication Critical patent/KR100904732B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
    • G03F7/70605—Workpiece metrology
    • G03F7/70616—Monitoring the printed patterns
    • G03F7/70633—Overlay, i.e. relative alignment between patterns printed by separate exposures in different layers, or in the same layer in multiple exposures or stitching
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F9/00—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically
    • G03F9/70—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically for microlithography
    • G03F9/7073—Alignment marks and their environment
    • G03F9/7076—Mark details, e.g. phase grating mark, temporary mark
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54426—Marks applied to semiconductor devices or parts for alignment

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Abstract

원형의 어미자 및 이에 정렬된 원형의 아들자에 대한 이미지(image)를 얻고, 이미지로부터 어미자 및 아들자의 중심점들을 추출한다. 이때, 어미자 및 아들자의 이미지(image)로부터 어미자 및 아들자의 컨투어(contour)를 얻고, 어미자 및 아들자의 컨투어에 각각 근접하는 원들을 얻은 후, 원들의 중심점을 계산하여 어미자 및 아들자의 중심점들을 추출한다. 추출된 중심점들 상호 간의 위치 차이 및 변위 각도를 계산하는 오정렬 가늠 마크(mark)를 이용한 정렬도 측정 방법을 제시한다.
오정렬, 박스, 중심점, 컨투어

Description

오정렬 가늠 마크를 이용한 정렬도 측정 방법{Method for inspecting degree of misregistration between layers by using misregistration mark}
본 발명은 반도체 제조에 관한 것으로, 특히, 선행 층과 후행 층 사이의 정렬을 위한 오정렬 가늠 마크(misregistration mark)를 이용한 정렬도 측정 방법에 관한 것이다.
반도체 소자는 웨이퍼 상에 여러 층들이 적층되고 또한 여러 층들에 대한 여러 공정들이 순차적으로 진행되어 제조되고 있다. 메모리(memory) 소자뿐만 아니라 비메모리 소자의 경우에도, 여러 층이 적층되고 노광(exposure) 및 식각(etch) 등의 공정이 수행되는 과정에, 선행된 층과 후속에 만들어질 층간의 정확한 정렬(alignment)이 기본적으로 요구되고 있다. 층들간의 정확한 정렬은 설계한 의도에 따라 반도체 회로가 동작하도록 만드는 데 영향을 미치는 중요한 요소 중의 하나이다.
이러한 층들간의 정렬을 측정하여 제어하기 위해서, 정렬 가늠 마크(registration mark or alignment mark)가 노광 필드(filed) 내에 4개 내지 5개 정도 위치하게 레티클(reticle)이 제작되고 있다. 이러한 정렬 가늠 마크는 주로 노광 필드의 네 모서리 에지(edge) 부분에 위치하게 배치되며, 서로 다른 층들에 각각 배치되는 어미자 및 아들자로 구성되고 있다. 예컨대, 선행 층에 사각형 박스(box) 형태의 이미지 아웃라인(image outline)을 제공하는 어미자가 형성되고, 후행 층에 마찬가지로 사각형의 박스 형태의 이미지 아웃라인을 제공하지만 크기가 상대적으로 작은 아들자가 어미자의 내부에 위치되게 형성된다. 이때, 아들자를 제공하는 후행 층은 선행 층에 대한 식각 등의 패터닝 공정 이후에 후속 수행되는 노광 과정을 통해 형성되는 포토레지스트 패턴(photoresist pattern)에 의해 제공될 수 있다.
이러한 어미자와 아들자가 중첩된 이미지(image)를 얻고, 어미자와 아들자의 아웃라인들 사이의 X축 및 Y축 방향으로의 거리 차이를 계측하고 있다. 어미자와 아들자 사이의 중첩 거리 차이들은 노광 필드의 여러 위치에서 측정되며, 이러한 계측된 거리 차이들로부터 수행된 노광 샷(shot) 공정에 대한 오정렬(misregistration) 정보, 예컨대, 트랜슬레이션(translation), 매그니피케이션(magnification), 스케일(scale) 및 로테이션(rotation)에 대한 정보를 얻게 된다. 또한, 이러한 정보를 하나의 노광 필드뿐만 아니라 웨이퍼(wafer) 내의 여러 노광 필드에서 수집함으로써, 필드 간 오정렬 정보를 얻을 수 있다. 이러한 정보들을 통해 오정렬에 대한 보정값을 구해, 정렬도의 개선에 피드백(feed back)할 수 있다. 이러한 정보는 노광 과정에 다시 피드백(feed back)됨으로써 노광 과정 및 기타 공정의 개선에 이용된다.
이와 같은 오정렬 가늠 마크는 막질에 수행되는 웨이퍼 공정, 예컨대, 열공 정이나 막질 증착 및 식각 등의 공정에 의해 형성되는 데, 이러한 형성 공정 중에 증착의 불균일이나 식각 공정의 이상 발생, 열공정에 따른 변형 등과 같은 공정 변수에 의해 변형될 수 있다. 증착시 결정립(grain) 크기의 비정상적인 성장이나 비대칭적인 열공정의 영향 등에 의해 사각 박스의 아웃라인이 직선을 유지하지 못하게 된다. 사각 박스의 경계선 또는 아웃라인이 변형될 경우, 어미자나 아들자의 경계선이 의도한 정확한 형상을 가지지 못하고 시프트(shift)되게 변형될 수 있다. 어미자나 아들자의 아웃라인의 시프트는 결국 부정확한 오정렬 계측을 유도하게 되며, 부정확한 오정렬 계측 데이터(data)를 이용한 노광 과정의 보정 또한 부정확해지게 된다.
본 발명은 웨이퍼 상에 수행되는 공정에 의한 오정렬 가늠 마크의 변형을 억제하고 보다 정확한 정렬도의 계측이 가능한 오정렬 가늠 마크를 이용한 정렬도 측정 방법을 제시하고자 한다.
본 발명의 일 관점은, 원형의 어미자 및 상기 어미자에 정렬된 원형의 아들자에 대한 이미지(image)를 얻는 단계; 상기 이미지로부터 상기 어미자 및 상기 아들자의 중심점들을 추출하는 단계; 및 상기 어미자 및 아들자의 중심점들 상호 간의 위치 차이 및 변위 각도를 계산하는 단계를 포함하는 오정렬 가늠 마크(mark)를 이용한 정렬도 측정 방법을 제시한다.
삭제
상기 중심점들을 추출하는 단계는 상기 어미자 및 아들자의 이미지(image)로부터 상기 어미자 및 상기 아들자의 컨투어(contour)를 얻는 단계; 상기 어미자 및 상기 아들자의 컨투어에 각각 근접하는 원들을 얻는 단계; 및 상기 원들의 중심점을 계산하는 단계를 포함할 수 있다.
상기 컨투어(contour)는 상기 이미지에서 콘트래스트(contrast) 차이가 나는 부분을 따라 그려져 얻어질 수 있다.
상기 어미자 및 상기 아들자의 원들은 상기 어미자 및 상기 아들자의 컨투어 각각에 대해 동심원들을 순차적으로 그려가며 상기 컨투어와 상기 동심원 간의 차이가 최소가 되는 동심원을 추출하여 얻어질 수 있다.
본 발명의 실시예는, 오정렬 가늠 마크의 형상을 원형 패턴을 가지게 하여, 오정렬 가늠 마크의 측정 이미지(image)가 원형 아웃라인(outline)을 가지게 유도하여, 공정에 의한 형상의 변형을 억제할 수 있다. 또한, 원형 아웃라인의 중심점을 계산하여 이러한 중심점들을 기준으로 정렬도를 계측함으로써, 오정렬 가늠 마크의 변형에 따른 정렬도 계측의 오차를 억제하여 보다 정확한 정렬도 계측을 구현할 수 있다.
본 발명의 실시예는, 오정렬 가늠 마크의 형상을 원형 형상을 가지게 도입하여 웨이퍼 상에 수행되는 공정에 의한 오정렬 가늠 마크의 변형을 억제한다. 또한, 원형 오정렬 가늠 마크의 측정 이미지(image)에 대해 중심점을 계산하고, 이러한 계산된 중심점들 간의 변위를 이용하여 정렬도 측정을 수행한다. 이때, 중심점의 계산을 위해 이미지 처리 과정(image process)을 수행할 수 있다.
도 1 및 도 2는 본 발명의 실시예에 따른 오정렬 가늠 마크(misregistration mark)를 보여주고 있다. 본 발명의 실시예에 따른 오정렬 가늠 마크는, 반도체 기판(110) 상에 원형의 어미자(120), 및 어미자(120)에 정렬되는 원형의 아들자(130)를 포함하여 형성된다. 어미자(120)는 원형의 제1아웃라인(outline: 121)을 가지는 열림부를 가지는 패턴으로 노광 및 식각 등으로 선행 층에 형성된다. 아들자(130) 는 후행 층에 형성되는 데, 어미자(120)의 열림부 제1아웃라인(121) 내에 정렬되도록 설정된다. 아들자(130)는 상대적으로 작은 크기의 포토레지스트 패턴(photoresist pattern)으로 형성되며, 제1아웃라인(121) 내에 정렬되는 원형의 제2아웃라인(131)을 제공하게 형성된다.
도 3 내지 도 6은 본 발명의 실시예에 따른 오정렬 가늠 마크(misregistration mark)를 형성하는 과정을 보여준다. 먼저, 도 3에 제시된 바와 같이, 반도체 기판(110) 또는 하부층 상에 상부층(122)을 형성한다. 이때, 상부층(122)은 어미자(도 1의 120)를 위한 층이다. 도 4에 제시된 바와 같이, 상부층(122)을 선택적으로 식각하는 데 사용될 식각 마스크(etch mask: 124)를 포토레지스트층의 노광 및 현상을 이용하여 형성한다. 식각 마스크(124)에 노출된 상부층(122)의 노출된 부분을 선택적으로 식각하여 식각 마스크(124)의 아웃라인을 따르는 패턴인 어미자(120)를 형성한다. 이러한 어미자(120)는 노광 필드(field) 내에 적어도 2개 이상 배치될 수 있으며, 노광 필드 내의 네 모서리부에 각각 형성될 수 있다. 도 6을 참조하면, 어미자(120)를 수반하는 선행 공정이 후속되는 후행 공정에 이용될 포토레지스트 패턴을 형성하여 아들자(130)를 형성한다.
도 7 및 도 8은 본 발명의 실시예에 따른 오정렬 가늠 마크(misregistration mark)를 이용한 정렬도 측정 방법을 보여준다. 도 7을 참조하면, 원형의 어미자(도 1의 120)에 대한 제1이미지(image: 221) 및 아들자(도 1의 130)에 대한 제2이미지(231)를 광학적 방법이나 주사전자현미경(SEM)으로 얻는다. X-Y 좌표계를 적용하여, 제1이미지(221)의 무게 중심인 제1중심점(223)의 좌표를 추출하고, 제2이미 지(231)의 무게 중심인 제2중심점(233)의 좌표를 얻는다. 이후에, 도 8에 제시된 바와 같이, 두 중심점들(223, 233) 간의 X축 방향으로의 차이인 x값과 Y축 방향으로의 차이인 y값을 얻고, 또한, 두 중심점들(223, 233) 간의 변위(displacement) 각도 α를 구한다. 이러한 x, y 및 α는 어미자(120)와 아들자(130)가 형성되는 선후 공정들 간의 정렬도에 대한 정보 데이터(data)이다.
이러한 정보 데이터를 이용하여 오정렬(misregistration) 정보, 예컨대, 트랜슬레이션(translation), 매그니피케이션(magnification), 스케일(scale) 및 로테이션(rotation)에 대한 정보를 판단하게 된다. 또한, 이러한 정보를 하나의 노광 필드뿐만 아니라 웨이퍼(wafer) 내의 여러 노광 필드에서 수집함으로써, 필드 간 오정렬 정보를 얻을 수 있다. 이러한 정보들을 통해 오정렬에 대한 보정값을 구해, 정렬도의 개선에 피드백(feed back)할 수 있다. 이러한 정보는 노광 과정에 다시 피드백(feed back)됨으로써 노광 과정 및 기타 공정의 개선에 이용될 수 있다.
이와 같은 본 발명의 정렬도 측정 방법을 수행할 때, 어미자(120) 및 아들자(130)에 대해 측정된 이미지를 처리하는 과정(image process)이 요구될 수 있다. 이러한 이미지 처리 과정은 측정된 어미자(120) 및 아들자(130)에 대한 이미지가 실질적으로 원형을 제공하지 않을 수 있으므로, 이미지 처리를 통해 변위 계산에 요구되는 중심점을 추출하기 위해서이다.
도 9 내지 도 12는 본 발명의 실시예에 따른 오정렬 가늠 마크(misregistration mark)를 이용한 정렬도 측정 방법에 수행되는 이미지 처리 과정을 보여준다. 어미자(도 1의 120) 및 아들자(도 1의 130)의 반도체 기판(110) 상 에 실제 구현된 이미지는, 도 9에 제시된 바와 같이 콘트래스트(contrast) 차이를 보이는 이미지로 얻어질 수 있다. 이러한 이미지는 광학 이미지나 SEM 이미지로 얻어질 수 있다. 이러한 이미지의 콘트래스트 차이를 이용하여, 어미자의 컨투어(contour: 320)를 얻고, 아들자의 컨투어(330)를 얻는다.
이러한 이미지 컨투어들(320, 330)로부터 각각의 중심점들을 추출하기 위해, 먼저, 이미지 컨투어(320, 330)에 근접하는 원을 얻는다. 어미자의 이미지 컨투어(320)는 도 10에 제시된 바와 같은 폴리곤(polygon: 321)으로 이미지 처리될 수 있다. 이러한 폴리곤(321)으로 이미지 컨투어(320)를 전환하는 것은 연산 계산이나 이미지 처리에 보다 유리하기 때문이다. 폴리곤(321)에 근접하는 동심원(325)을 중심점(323)을 기준으로 그린다.
이러한 동심원(325)이 폴리곤(321)에 최근하게 근접할 경우, 동심원(325)의 중심점(323)을 폴리곤(321)의 무게 중심으로 간주할 수 있다. 폴리곤(321)은 어미자의 이미지 컨투어(도 9의 320)를 대표하므로, 폴리곤(321)의 중심은 어미자의 이미지 컨투어(320)의 중심으로 간주할 수 있다. 어미자의 이미지 컨투어(320)의 실질적으로 어미자(도 1의 120)의 실제 반도체 기판(110) 상에 형성된 이미지의 아웃라인을 대표하므로, 이미지 컨투어(320)의 중심은 결국 어미자(120)의 이미지의 중심점으로 간주할 수 있다.
이러한 동심원(325)을 그 크기를 바꿔가며 순차적으로 그려나가며, 동심원(325)과 실제 이미지 컨투어의 폴리곤(321)과의 차이를 계산한다. 도 11에 제시된 바와 같이, 이러한 차이(d)가 최소가 되는 최적 동심원(326)을 추출하고, 최적 동심원(326)의 중심점(324)을, 도 12에 제시된 바와 같이, 어미자(도 1의 120)의 이미지 중심점으로 설정한다. 아들자(도 1의 130)의 경우에도 마찬가지의 이미지 처리 과정을 수행하여, 아들자의 이미지 컨투어(도 9의 330)에 최근하는 최적 동심원(336)을 추출하고, 최적 동심원(336)의 중심점(334)을 아들자의 이미지 중심점으로 설정한다. 이후에, 두 이미지 중심점들 간의 변위를 도 7 및 도 8에 제시된 바와 마찬가지로 계산하여, 정렬도에 대한 정보를 얻는다.
이와 같은 오정렬 가늠 마크는 어미자(도 1의 120) 및 아들자(도 1의 130)가 모두 원형의 아웃라인(도 1의 121, 131)을 가지는 원형 형상으로 형성된다. 따라서, 어미자(120) 또는 아들자(130)의 형성이 수반되는 층의 증착, 열처리 또는 식각 과정의 공정 변수에 의한 어미자(120) 또는 아들자(130)의 변형을 억제할 수 있다. 사각 박스의 경우 공정 변수에 의한 변형이 유발될 때, 사각 박스의 아웃라인이 보다 극심하게 변형되게 되지만, 본 발명의 경우 원형 아웃라인을 가지므로 변형의 영향이 보다 억제될 수 있다.
또한, 어미자(120) 및 아들자(130)의 이미지를 얻은 후, 이미지 처리를 통해 중심점들을 구하고, 중심점들 간의 변위를 측정하여 정렬도 정보를 구하므로, 정렬도 측정의 정확성을 높일 수 있다. 즉, 어미자(120) 및 아들자(130)의 중심점들을 정렬도 측정 시 기준으로 이용함으로써, 변형에 따른 영향을 억제시킬 수 있어, 보다 정확한 정렬도 측정이 가능하다. 정확한 정렬도 측정이 가능하므로, 보다 정확한 오정렬 정보를 노광 과정에 피드백할 수 있다. 따라서, 노광 과정 및 장비의 보정을 보다 정확하게 유도할 수 있어, 반도체 소자 제조 시 중첩(overlay) 불량이 발생되는 것을 보다 억제할 수 있다.
도 1 및 도 2는 본 발명의 실시예에 따른 오정렬 가늠 마크(misregistration mark)를 보여주는 도면들이다.
도 3 내지 도 6은 본 발명의 실시예에 따른 오정렬 가늠 마크(misregistration mark)를 형성하는 과정을 보여주는 단면도들이다.
도 7 및 도 8은 본 발명의 실시예에 따른 오정렬 가늠 마크(misregistration mark)를 이용한 정렬도 측정 방법을 설명하기 위해서 제시한 도면들이다.
도 9 내지 도 12는 본 발명의 실시예에 따른 오정렬 가늠 마크(misregistration mark)를 이용한 정렬도 측정 방법에 수행되는 이미지 처리 과정을 설명하기 위해서 제시한 도면들이다.

Claims (8)

  1. 삭제
  2. 삭제
  3. 원형의 어미자 및 상기 어미자에 정렬된 원형의 아들자에 대한 이미지(image)를 얻는 단계;
    상기 어미자 및 아들자의 이미지(image)로부터 상기 어미자 및 상기 아들자의 컨투어(contour)를 얻는 단계;
    상기 어미자 및 상기 아들자의 컨투어에 각각 근접하는 원들을 얻는 단계;
    상기 원들의 중심점을 계산하여 상기 어미자 및 상기 아들자의 중심점들을 추출하는 단계; 및
    상기 어미자 및 아들자의 중심점들 상호 간의 위치 차이 및 변위 각도를 계산하는 단계를 포함하는 오정렬 가늠 마크(mark)를 이용한 정렬도 측정 방법.
  4. 제3항에 있어서,
    상기 어미자를 원형의 열림부(opening)를 제공하는 패턴으로 형성하는 단계; 및
    상기 아들자를 상기 원형의 열림부에 상대적으로 작은 크기로 정렬되는 원형의 포토레지스트 패턴으로 형성하는 단계를 더 포함하는 오정렬 가늠 마크(mark)를 이용한 정렬도 측정 방법.
  5. 제3항에 있어서,
    상기 이미지는
    상기 어미자 및 아들자에 대한 광학 이미지 또는 주사전자현미경(SEM) 이미지로 얻어지는 오정렬 가늠 마크(mark)를 이용한 정렬도 측정 방법.
  6. 삭제
  7. 제3항에 있어서,
    상기 컨투어(contour)는 상기 이미지에서 콘트래스트(contrast) 차이가 나는 부분을 따라 그려져 얻어지는 오정렬 가늠 마크(mark)를 이용한 정렬도 측정 방법.
  8. 제3항에 있어서,
    상기 어미자 및 상기 아들자의 원들은
    상기 어미자 및 상기 아들자의 컨투어 각각에 대해 동심원들을 순차적으로 그려가며 상기 컨투어와 상기 동심원 간의 차이가 최소가 되는 동심원을 추출하여 얻어지는 오정렬 가늠 마크(mark)를 이용한 정렬도 측정 방법.
KR1020070108235A 2007-10-26 2007-10-26 오정렬 가늠 마크를 이용한 정렬도 측정 방법 KR100904732B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020070108235A KR100904732B1 (ko) 2007-10-26 2007-10-26 오정렬 가늠 마크를 이용한 정렬도 측정 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070108235A KR100904732B1 (ko) 2007-10-26 2007-10-26 오정렬 가늠 마크를 이용한 정렬도 측정 방법

Publications (2)

Publication Number Publication Date
KR20090042460A KR20090042460A (ko) 2009-04-30
KR100904732B1 true KR100904732B1 (ko) 2009-06-26

Family

ID=40765188

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070108235A KR100904732B1 (ko) 2007-10-26 2007-10-26 오정렬 가늠 마크를 이용한 정렬도 측정 방법

Country Status (1)

Country Link
KR (1) KR100904732B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11847777B1 (en) 2022-11-14 2023-12-19 Auros Technology, Inc. Correlation-based overlay key centering system and method thereof
US12002249B1 (en) 2022-11-14 2024-06-04 Auros Technology, Inc. Deep learning-based overlay key centering system and method thereof

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102625260B1 (ko) * 2018-09-20 2024-01-16 삼성디스플레이 주식회사 마스크 기판 검사 시스템
KR102525065B1 (ko) * 2021-08-24 2023-04-24 (주)에스에스피 반도체패키징용 자재의 자동 캘리브레이션 방법

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01228128A (ja) * 1988-03-09 1989-09-12 Nec Corp 位置合わせ方法
KR20010003260A (ko) * 1999-06-22 2001-01-15 김영환 반도체소자의 중첩마크 및 그 형성방법
JP2005005626A (ja) 2003-06-16 2005-01-06 Matsushita Electric Ind Co Ltd 半導体装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01228128A (ja) * 1988-03-09 1989-09-12 Nec Corp 位置合わせ方法
KR20010003260A (ko) * 1999-06-22 2001-01-15 김영환 반도체소자의 중첩마크 및 그 형성방법
JP2005005626A (ja) 2003-06-16 2005-01-06 Matsushita Electric Ind Co Ltd 半導体装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11847777B1 (en) 2022-11-14 2023-12-19 Auros Technology, Inc. Correlation-based overlay key centering system and method thereof
US12002249B1 (en) 2022-11-14 2024-06-04 Auros Technology, Inc. Deep learning-based overlay key centering system and method thereof

Also Published As

Publication number Publication date
KR20090042460A (ko) 2009-04-30

Similar Documents

Publication Publication Date Title
US9696150B2 (en) Overlay error measuring device and computer program
US7933015B2 (en) Mark for alignment and overlay, mask having the same, and method of using the same
TWI477929B (zh) 用於藉由先進製程控制之控制策略來減少曝光場內之疊置誤差的方法及系統
US20210382401A1 (en) Overlay alignment mark, method for measuring overlay error, and method for overlay alignment
TWI520172B (zh) 用於晶圓遮罩臨界尺寸、圖案位移及覆層測量與控制之標靶與方法
KR102633183B1 (ko) 포토리소그래피 마스크의 정렬 방법 및 반도체 재료의 웨이퍼에서 집적 회로를 제조하기 위한 대응 공정 방법
US20210296392A1 (en) Flat Panel Array with the Alignment Marks in Active Area
US11934109B2 (en) Overlay alignment mark and method for measuring overlay error
CN104216234A (zh) 光刻系统光源对称性的检测方法
CN103869638B (zh) 一种穿透晶圆的光刻对准方法
JPH10274855A (ja) レチクルおよびそれによって転写されたパターンならびに補正方法
JP5792431B2 (ja) 半導体装置の製造方法
JP2006310446A (ja) 半導体装置の製造方法、および露光装置
CN102902167B (zh) 一种检测光刻机的掩模板遮光板精度的方法
US6795747B2 (en) Reducing asymmetrically deposited film induced registration error
KR100904732B1 (ko) 오정렬 가늠 마크를 이용한 정렬도 측정 방법
CN112882346B (zh) 套刻补偿的方法及其系统
JP2009270988A (ja) 重ね合わせずれ量算出方法及び半導体装置の製造方法
JP2011066323A (ja) 露光処理の補正方法
US8930011B2 (en) Method of measuring an overlay of an object
US9568842B2 (en) Overlay operation method and overlay control method
TW202234175A (zh) 檢測裝置、檢測方法、程式、微影裝置、及物品製造方法
JP2002134397A (ja) フォトマスク、半導体装置、半導体チップパターンの露光方法、チップアライメント精度検査装置
JP2013055306A (ja) 半導体装置の製造方法および露光補正方法
JP2010103438A (ja) パターニング方法、露光システム、プログラム及びデバイス製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee