TWI660437B - 將電子元件固定於載體上之方法 - Google Patents
將電子元件固定於載體上之方法 Download PDFInfo
- Publication number
- TWI660437B TWI660437B TW103135114A TW103135114A TWI660437B TW I660437 B TWI660437 B TW I660437B TW 103135114 A TW103135114 A TW 103135114A TW 103135114 A TW103135114 A TW 103135114A TW I660437 B TWI660437 B TW I660437B
- Authority
- TW
- Taiwan
- Prior art keywords
- carrier
- electronic component
- solder resist
- solder
- fixing
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 41
- 229910000679 solder Inorganic materials 0.000 claims abstract description 141
- 238000012545 processing Methods 0.000 claims description 23
- 238000001514 detection method Methods 0.000 claims description 6
- 238000005520 cutting process Methods 0.000 claims description 2
- 238000004519 manufacturing process Methods 0.000 description 11
- 239000004065 semiconductor Substances 0.000 description 10
- 238000000926 separation method Methods 0.000 description 10
- 238000007689 inspection Methods 0.000 description 7
- 238000012360 testing method Methods 0.000 description 4
- 238000012937 correction Methods 0.000 description 3
- 239000000758 substrate Substances 0.000 description 3
- 238000003466 welding Methods 0.000 description 3
- 239000000969 carrier Substances 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 238000003384 imaging method Methods 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 238000006073 displacement reaction Methods 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 238000000691 measurement method Methods 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 239000011148 porous material Substances 0.000 description 1
- 238000012805 post-processing Methods 0.000 description 1
- 230000002265 prevention Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 235000012431 wafers Nutrition 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
- H01L22/22—Connection or disconnection of sub-entities or redundant parts of a device in response to a measurement
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
- H01L21/4814—Conductive parts
- H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
- H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
- H01L2223/544—Marks applied to semiconductor devices or parts
- H01L2223/5442—Marks applied to semiconductor devices or parts comprising non digital, non alphanumeric information, e.g. symbols
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
- H01L2223/544—Marks applied to semiconductor devices or parts
- H01L2223/54426—Marks applied to semiconductor devices or parts for alignment
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
- H01L2223/544—Marks applied to semiconductor devices or parts
- H01L2223/54453—Marks applied to semiconductor devices or parts for use prior to dicing
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
- H01L2223/544—Marks applied to semiconductor devices or parts
- H01L2223/54473—Marks applied to semiconductor devices or parts for use after dicing
- H01L2223/54486—Located on package parts, e.g. encapsulation, leads, package substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/03—Manufacturing methods
- H01L2224/03011—Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature
- H01L2224/03013—Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature for holding or confining the bonding area, e.g. solder flow barrier
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73253—Bump and layer connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
- H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Electric Connection Of Electric Components To Printed Circuits (AREA)
Abstract
本發明提供一種將電子元件固定於載體上之方法，其包含檢測一載體基準圖樣以及一防焊層基準圖樣，並將經檢定之基準圖樣標記為載體上之防焊層位置。
Description
本發明係關於一種將電子元件固定於載體上之方法，其中該方法包含下列步驟：檢測至少一載體基準圖樣；將經檢測之該至少一載體基準圖樣標記為載體上之相對位置，並將電子元件固定於附有防焊層之載體上。
電子元件之製程，或更精確而言一但並非僅限於一半導體產品之製程，通常係以大量生產電子元件，其中該等電子元件係整合於大型元件載體之上或之中。在電子元件生產過程中，常因各種功能性原因而同時對載體附加防焊層，於施以防焊層後，再於電子元件仍整合於載體之狀態中，將一般接觸元件例如導線(或用於球柵陣列封裝(BGA)中之焊球)等施於電子元件上(例如藉由「焊線」或「焊浴」)。該載體亦可視為複數電子元件單元，可於之後經加工將大量相互結合之電子元件，分離為各具有一個或數個電子元件個體的小單元(此流程亦可稱為分離作業、分割作業或個體化作業)，或至少將複數電子元件部分分離。產品範例係以載體上複數經封裝電子元件之一載體包裝，以及由矽質載體所組成之複數晶圓，其上配置有經分割為小單位之電子元件。電子元件的分離或分割作業具有數種不同之製程，例如機械作業(如以刀
具、液體或光線切割)。此製程可進行電子元件之大量生產，而由於電子元現之微型化趨勢需要提升作業精確度，故，產業界對於置成精確度之要求日漸提高。
專利申請案US2005/0001299揭露一種係用於半導體封裝作業之基材以及一種焊線方法。該發明中之焊線方法實施例，不僅可計算經變動之焊線坐標，亦包含下列步驟：提供基材包含一種或多種基準圖樣標記之基材、使該等基準圖樣標記成像，並計算防焊層位置變化。經計算之防焊層位置變化可供計算新的焊線坐標。
為了達成電子元件製造業之高精確度需求，現已知有一種方法可提升既有加工設備之精確度，但其成本高昂，確實為需要克服之問題。
本發明之目標係提供另一種將電子元件固定於載體之方法，其可以更高之精確度加工載體。
為達成此目的，本發明提供一種將電子元件固定於具有防焊層之載體的方法，其包含下列步驟：A)檢測至少一載體基準圖樣；B)將經檢測之該至少一載體基準圖樣加工為載體上之相對位置；C)檢測至少一防焊層之基準圖樣；D)將該至少一經檢測防焊層之基準圖樣加工為載體上之防焊層位置；以及E)以該載體上之防焊層位置為準，將電子元件固定於該具有防焊層之載體上，其中將電子元件固定於載體上之防焊層相對位置上之加工步驟E)包含將具有防焊層之複數電子元件分離之作業。載體基準圖樣於技術領域中亦指「基準位置」或「基準點」，係利用於成像系統中自X、Y方向作為基準之點位置。
載體上常見之「基準位置」係為圖像標記(例如球柵陣列封裝(BGA))，且於單一載體上常可出現數十次不等。相同地，用以標記防焊層位置的防焊層基準圖樣亦可稱為「基準位置」。防焊層位置的相關「基準位置」範例係以開口形態呈現，以透過視覺得之畫線圖樣與防焊層開口所形成之邊界，可於載體上標出防焊層位置。於實務中，防焊層板(根據步驟E)的加工精確度係仰賴經檢測之載體基準圖樣(基準圖樣常與板材上之接線(導線)位置整合，並搭配載體輪廓表示)。故，防焊層板之加工精確度需依照板材上的防焊層實際位置來決定。此方式於電子元件之進一步加工流程中具有優點，因為防焊層位置已標明於欲附加防焊層之印刷電路板上。本發明揭露一重點，防焊層之位置對於防焊層板之電子元件(或電子元件群)分離作業精確度而言亦極為重要，本發明產品之分離/分割作業進行時，可利用早期製程中所提供用於後期(接段)加工電子元件時之電子元件位置相關精確資訊來達到最佳效果。於先前技術中，藉由計算防焊層位置變動所能取得之精確位置資訊，僅可用於焊線製程，而該加工過程係為直接連結防焊層位置與焊線所焊接之位置。然而，本發明亦可將該防焊層位置變動之精確資訊利用於後續生產步驟中，因為在傳統製程中，常會失去早先所取得之位置資訊，而必須再次辨明相關位置資訊。於本發明中，早期製程中之防焊層位置變動資訊可於後續加工步驟中繼續使用，於相關製造過程中不需額外任何維持位置精確度之手段。故，即使電子元件於分離作業前之位置資訊係部分或完全丟失(導致須至少部分重新辨明位置)，仍可利用先前產生之防焊層位置變動資訊以提升分離作業之精確度。於較前期焊線接段缺少精確資訊的後期製造階段中利用該高精確度之防焊層位置變動資料，係為本發明之精神。當於後續製造過程中，產品定位之細部資訊已經丟失，而現在可
再次利用載體上防焊層之精細定位資訊。利用防焊層位置之方式，可使分離/分割作業更為精準。於實例中，原本於半導體產品分離/分割作業中可能高達±25μm之偏差幅度，可實質上縮減為小於±15μm、小於±10μm，或甚至小於±5μm之偏差幅度。
根據本發明可檢測出載體(或任何載體所結合之物品，例如電子元件以及/或載體上之導線)之防焊層位置偏差，亦可於附有防焊層之載體加工步驟中彌補附有防焊層之板材加工過程中之準確度問題。此等接線檢測作業範例之一係為檢測半導體載體上的「匯流排線」。這些「匯流排線」可提供後續流程中需裁斷之半導體之間的電性連接。若這些「匯流排線」位置有所偏差，稍後進行之半導體分離作業就可能導致較高之不良率。利用本發明，載體上防焊層定位之不精確(亦指防焊層位置變動)問題可獲得解決，避免影響防焊層板材之加工精確度，提高產品良率並減少受撤回之機率，此為提升整體精確度之一大邁進。本發明進一步優點係與藉由防焊層加工程序之回饋校正作業以提升加工精確度，當防焊層位置變動而受到退回時，防焊層加工過程可經校正以提供後續產品之更高精確度。
於本發明方法之一實施例中，步驟A)與步驟C)係結合為一單一檢測步驟，例如當於防焊層經附加於一載體(或載體相關元件，如電子元件以及/或導線)上後，針對基準圖樣(基準位置)無防焊層覆蓋部分進行檢測時，可與防焊層位置一併測得。利用此一共同檢測，防焊層位置變動狀況亦可僅經由單一檢測步驟進行檢測。此方法進一步簡化本發明將電子元件固定於載體上之製程。
防焊層位置直接影響將附加物件設置於具有防焊層載體之步驟，因為防焊層位置通常係指出附加物建設置之位置。舉例而言，附加接觸球(焊球)係為球柵陣列封裝(BGA)所必須之作法，亦可透過防焊層位置來標示。防焊層位置變動可能代表焊球位置變動，當然，於後續步驟再行測定焊球位置亦為提升加工精確度的方法之一，但要以視覺測定出精確的焊球位置(需要考量球體的立體形狀以及，以及各球體之間的形狀與尺寸差異)，比起以視覺精準測定防焊層位置還困難得多。
本發明亦具有另一目的，其中將電子元件固定於具防焊層載體之步驟E)，係受控制以步驟D)中防焊層的加工位置為基準，此控制條件表示，於後續加工過程中，可於產品層面做出微調，以彌補各防焊層所出現之位移。進一步，於將電子元件固定於載體上之防焊層相對位置上之該步驟E)後續調控時，亦可測定新載體以及/或防焊層各別基準位置圖樣。
為了在防焊層基準位置圖樣檢測作業中提高防焊層位置變動檢測作業的品質，該具防焊層之載體可利用同軸光源照射。於此，該「同軸」係指與檢測線平行之方向，利用此同軸光源照射，可提升該防焊層(依防焊層性質為準)檢測之可行性。
本發明亦提供以本發明上述內容所揭露之方法所製造之一種電子元件。
1‧‧‧載體
2‧‧‧圖樣
3‧‧‧灰色區域
4‧‧‧載體基準圖樣
5‧‧‧鏡頭
6‧‧‧防焊層
7‧‧‧鏡頭
10‧‧‧載體基準圖樣
11‧‧‧載體
12‧‧‧載體基準圖樣
13‧‧‧載體
14‧‧‧防焊層
15‧‧‧開口
20‧‧‧載體
21‧‧‧觸板
22‧‧‧防焊層
23‧‧‧焊球
24‧‧‧防焊層
25‧‧‧焊球
30‧‧‧防焊層
31‧‧‧載體
32‧‧‧孔隙
40‧‧‧電子元件
41‧‧‧焊球
42‧‧‧觸板
43‧‧‧差距
44‧‧‧印刷電路板
45‧‧‧觸板
圖1A為本發明載體之立體外觀視圖，其係為尚未施以防焊層之狀態。
圖1B為本發明載體之另一立體外觀視圖，其係為施以防焊層後之狀態。
圖2A為本發明載體之上方部分視圖，表示一載體基準圖樣。
圖2B為本發明載體之另一上方部分視圖，表示一防焊層基準位置圖樣。
圖3A為本發明載體設置電子元件之側視圖，表示一防焊層施於該載體上之狀態。
圖3B為本發明載體設置電子元件之另一側視圖，表示焊球施於具有防焊層之該載體上之狀態。
圖3C為本發明載體設置電子元件之另一側視圖，表示焊球施於具有防焊層之該載體上之狀態。
圖4為本發明載體之上方視圖，表示一防焊層施於具有電子元件之載體之狀態。
圖5A至5C為本發明之側視示意圖，表示一電子元件與一印刷電路板於進一步加工前之不同相對配設位置及狀態。
如圖1A所示，載體1具有配設接線與觸板(一般係為灰色區域3)一圖樣2。載體1上並具有載體基準圖樣4，通常係與接線及觸板一同固設。圖1A亦顯示一鏡頭5，用以測定該載體基準圖樣4。
如圖1B所示，係與圖1A所示相同之載體，並具有一防焊層6實施於載體1，載體1僅餘少部分開口可供配設元件，相關內容將配合圖3A至圖3C一併說明。於圖1B中具有另一鏡頭7，用以測定防焊層6之基準圖樣，相關內容將配合圖2B一併說明。本發明並非於將防焊層6實施於載體1前進行載體基準圖樣
4測定，而係於防焊層6實施於載體1後，進行載體基準圖樣4測定，於實際操作中，此方式比起於防焊層6實施於載體1後才進行載體基準圖樣4測定之作法更為常見。
圖2A為本發明載體之上方部分視圖，表示一載體基準圖樣10，係將載體基準圖樣10標示於一載體11之相對位置。圖2B係為置於一載體13上之一載體基準圖樣12，其中有部分受一防焊層14所覆蓋。於防焊層14中具有一留白之開口15，當共同測定載體基準圖樣12與開口15以及載體基準圖樣12之相對位置時，可取得一防焊層基準圖樣，正如先前圖1A與圖1B所示，而根據本發明，於載體13受防焊層14之部分覆蓋後，亦可測定載體基準圖樣10。
圖3A表示配置有一觸板21之一載體20。於圖3B中，一防焊層22係設置於載體20上，再將一焊球23設置於觸板21上。圖3C亦為類似狀態，一防焊層24設置於相同載體20上，再將一焊球25設置於觸板21上。圖3B中之防焊層22係設置位置，較圖3C中之防焊層24設置位置偏左。於特定測量方式中，防焊層22與防焊層24之位置將分別影響焊球23與焊球25之位置，圖3B中之焊球23設置位置，較圖C中之焊球25設置位置偏左，因為防焊層22與防焊層24之設置位置係直接影響該等球體位置。圖3A與圖B之要點在於，防焊層22與防焊層24將分別提供後續配設焊球23與焊球25之位置資訊。
圖4之上視圖表示一防焊層30施於具有電子元件之載體31之狀態。防焊層30具有格柵排列之孔隙32，其係開放以供焊球(此未標出)設置，防焊層30之X位置與Y位置(指向兩不同方向)係可供焊球定位於圖4所示之狀態中。
圖5A至5C顯示一電子元件40與一印刷電路板於進一步加工前之相對位置差異。圖5A顯示電子元件40、焊球41與觸板42於理論上理想之相對位置。
圖5B係為一實際狀態，其中焊球41與觸板42之間具有一差距43，且此差距43亦同理出現於印刷電路板44之焊球41與觸板45之間，此係與電子元件間未使用本發明校正手段之狀態。
圖5C係為先利用本發明校正之狀態，其中焊球41與印刷電路板44之觸板45之相對位置皆正確配設。
利用本發明，可測定出防焊層與載體(或任何與載體相接之物件，例如電子元件以及/或載體上之接線)之間的位置誤差，使防焊層板加工中所造成之精確度影響可於具防焊層載體之加工過程中受到彌補。此種接線檢測範例之一為半導體載體之「匯流排線」檢測作業。此等接線檢測作業範例之一係為檢測半導體載體上的「匯流排線」。這些「匯流排線」可提供後續流程中需裁斷之半導體之間的電性連接。若這些「匯流排線」位置有所偏差，稍後進行之半導體分離作業就可能導致較高之不良率。利用本發明，載體上防焊層定位之不精確(亦指防焊層位置變動)問題可獲得解決，避免影響防焊層板材之加工精確度。
Claims (9)
- 一種將電子元件固定於載體上之方法，其包含下列步驟：A)檢測至少一載體基準圖樣；B)將經檢測之該至少一載體基準圖樣標記為載體上之一相對位置；C)檢測至少一防焊層之基準圖樣；以及D)將該至少一經檢測之防焊層基準圖樣標記為載體上之一防焊層位置；其特徵在於：該方法進一步包含E)以該載體上之防焊層確切位置為準，將至少一電子元件固定於該具有防焊層之載體上；以及將電子元件固定於載體上之防焊層相對位置上之該步驟E)，進一步包含將該步驟E)所製成的含電子元件及防焊層之載體，分離成具有防焊層之複數電子元件。
- 如第1項所述之將電子元件固定於載體上之方法，其特徵在於，該將具有防焊層之複數該電子元件分離之作業，包含將具有防焊層之複數該電子元件進行切割作業。
- 如第1項或第2項所述之將電子元件固定於載體上之方法，其特徵在於，該步驟A)與該步驟C)係合為一單一檢測步驟。
- 如第1項或第2項所述之將電子元件固定於載體上之方法，其特徵在於，該防焊層係於該步驟A)至該步驟E)之前即加工於該載體上。
- 如第1項或第2項所述之將電子元件固定於載體上之方法，其特徵在於，將一功能性板材之部分測定為一載體基準圖樣。
- 如第1項或第2項所述之將電子元件固定於載體上之方法，其特徵在於，該方法亦包含將接觸元件固定於具有防焊層之該載體上。
- 如第1項或第2項所述之將電子元件固定於載體上之方法，其特徵在於，將電子元件固定於載體上之防焊層相對位置上之該步驟E)，係受控制以該步驟D)中防焊層的加工位置為基準。
- 如第1項或第2項所述之將電子元件固定於載體上之方法，其特徵在於，於將電子元件固定於載體上之防焊層相對位置上之該步驟E)後續調控時，亦可檢測新的載體以及/或防焊層各別基準位置圖樣。
- 如第1項或第2項所述之將電子元件固定於載體上之方法，其特徵在於，檢測至少一防焊層基準位置圖樣時，具有該防焊層之該載體係以同軸光源照射之。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| NL2011575A NL2011575C2 (en) | 2013-10-08 | 2013-10-08 | Method for positioning a carrier with electronic components and electronic component produced with such method. |
| ??2011575 | 2013-10-08 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TW201517188A TW201517188A (zh) | 2015-05-01 |
| TWI660437B true TWI660437B (zh) | 2019-05-21 |
Family
ID=50001214
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW103135114A TWI660437B (zh) | 2013-10-08 | 2014-10-08 | 將電子元件固定於載體上之方法 |
Country Status (12)
| Country | Link |
|---|---|
| US (1) | US10217679B2 (zh) |
| JP (1) | JP6697381B2 (zh) |
| KR (1) | KR102302345B1 (zh) |
| CN (1) | CN105580122B (zh) |
| DE (1) | DE112014004627B4 (zh) |
| MX (1) | MX354806B (zh) |
| MY (1) | MY186603A (zh) |
| NL (1) | NL2011575C2 (zh) |
| PH (1) | PH12016500469A1 (zh) |
| SG (1) | SG11201601577TA (zh) |
| TW (1) | TWI660437B (zh) |
| WO (1) | WO2015053628A1 (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9781362B1 (en) * | 2016-03-22 | 2017-10-03 | Omnivision Technologies, Inc. | Flare-reducing imaging system and associated image sensor |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20020058396A1 (en) * | 2000-08-31 | 2002-05-16 | Jay Roberts | Use of a reference fiducial on a semiconductor package to monitor and control a singulation method |
| US20050001299A1 (en) * | 2003-07-04 | 2005-01-06 | Amkor Technology, Inc. | Substrate for semiconductor package wire bonding method using thereof |
Family Cites Families (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2790416B2 (ja) * | 1993-08-26 | 1998-08-27 | 沖電気工業株式会社 | アライメントマーク配置方法 |
| US6003753A (en) * | 1997-07-14 | 1999-12-21 | Motorola, Inc. | Air-blow solder ball loading system for micro ball grid arrays |
| JPH1140907A (ja) * | 1997-07-17 | 1999-02-12 | Fuji Photo Film Co Ltd | プリント配線板及び部品取り付け方法 |
| IE970628A1 (en) * | 1997-08-26 | 1999-03-10 | Analog Res And Dev Ltd | A method for preparing masks for use in the manufacture of a semi-conductor IC wafer, and a combination of masks |
| US6671397B1 (en) * | 1998-12-23 | 2003-12-30 | M.V. Research Limited | Measurement system having a camera with a lens and a separate sensor |
| DE19939825A1 (de) * | 1999-08-21 | 2001-03-01 | Bosch Gmbh Robert | Bauelement mit einem optisch erkennbaren Marker |
| US6909054B2 (en) * | 2000-02-25 | 2005-06-21 | Ibiden Co., Ltd. | Multilayer printed wiring board and method for producing multilayer printed wiring board |
| US6668449B2 (en) * | 2001-06-25 | 2003-12-30 | Micron Technology, Inc. | Method of making a semiconductor device having an opening in a solder mask |
| JP4796271B2 (ja) * | 2003-07-10 | 2011-10-19 | ルネサスエレクトロニクス株式会社 | 半導体装置の製造方法 |
| TWI243442B (en) * | 2004-12-14 | 2005-11-11 | Siliconware Precision Industries Co Ltd | Bond positioning method for wire-bonding process and substrate for the bond positioning method |
| JP4646661B2 (ja) * | 2005-03-18 | 2011-03-09 | 株式会社リコー | プリント配線基板印刷方法と実装方法ならびにプログラム |
| JP4840997B2 (ja) * | 2007-06-19 | 2011-12-21 | 富士機械製造株式会社 | 部品実装方法 |
| US8799845B2 (en) | 2010-02-16 | 2014-08-05 | Deca Technologies Inc. | Adaptive patterning for panelized packaging |
| TWI440156B (zh) * | 2011-11-03 | 2014-06-01 | Powertech Technology Inc | 基板設有多功能定位標記之半導體封裝構造 |
-
2013
- 2013-10-08 NL NL2011575A patent/NL2011575C2/en active
-
2014
- 2014-10-08 US US15/027,712 patent/US10217679B2/en active Active
- 2014-10-08 MX MX2016004403A patent/MX354806B/es active IP Right Grant
- 2014-10-08 CN CN201480053040.0A patent/CN105580122B/zh active Active
- 2014-10-08 JP JP2016520604A patent/JP6697381B2/ja active Active
- 2014-10-08 WO PCT/NL2014/050702 patent/WO2015053628A1/en active Application Filing
- 2014-10-08 KR KR1020167006537A patent/KR102302345B1/ko active IP Right Grant
- 2014-10-08 SG SG11201601577TA patent/SG11201601577TA/en unknown
- 2014-10-08 DE DE112014004627.2T patent/DE112014004627B4/de active Active
- 2014-10-08 MY MYPI2016700575A patent/MY186603A/en unknown
- 2014-10-08 TW TW103135114A patent/TWI660437B/zh active
-
2016
- 2016-03-10 PH PH12016500469A patent/PH12016500469A1/en unknown
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20020058396A1 (en) * | 2000-08-31 | 2002-05-16 | Jay Roberts | Use of a reference fiducial on a semiconductor package to monitor and control a singulation method |
| US20050001299A1 (en) * | 2003-07-04 | 2005-01-06 | Amkor Technology, Inc. | Substrate for semiconductor package wire bonding method using thereof |
Also Published As
| Publication number | Publication date |
|---|---|
| DE112014004627T5 (de) | 2016-07-14 |
| CN105580122B (zh) | 2019-12-06 |
| US20160240445A1 (en) | 2016-08-18 |
| NL2011575C2 (en) | 2015-04-09 |
| US10217679B2 (en) | 2019-02-26 |
| JP6697381B2 (ja) | 2020-05-20 |
| KR20160067091A (ko) | 2016-06-13 |
| PH12016500469B1 (en) | 2016-05-16 |
| WO2015053628A1 (en) | 2015-04-16 |
| MY186603A (en) | 2021-07-30 |
| TW201517188A (zh) | 2015-05-01 |
| DE112014004627B4 (de) | 2021-08-19 |
| MX2016004403A (es) | 2016-07-05 |
| CN105580122A (zh) | 2016-05-11 |
| KR102302345B1 (ko) | 2021-09-17 |
| JP2017501559A (ja) | 2017-01-12 |
| MX354806B (es) | 2018-03-22 |
| PH12016500469A1 (en) | 2016-05-16 |
| SG11201601577TA (en) | 2016-04-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2013236063A (ja) | Ｐｃｂ検査装置の作業データ生成及び検査方法 | |
| CN110333469B (zh) | 一种用于飞针测试的目标点计算方法 | |
| CN104078404B (zh) | 电子部件的制造装置及其制造方法 | |
| US9244365B2 (en) | Method for measuring pattern misalignment | |
| US7649370B2 (en) | Evaluation method of probe mark of probe needle of probe card using imaginary electrode pad and designated determination frame | |
| US9743527B2 (en) | Stencil programming and inspection using solder paste inspection system | |
| TWI772829B (zh) | 半導體封裝之佈線校正方法 | |
| CN105845594B (zh) | 检查半导体封装的印刷电路板的方法 | |
| TWI660437B (zh) | 將電子元件固定於載體上之方法 | |
| JP2010021485A (ja) | 半導体装置の製造方法 | |
| US6954272B2 (en) | Apparatus and method for die placement using transparent plate with fiducials | |
| US5385289A (en) | Embedded features for registration measurement in electronics manufacturing | |
| KR20150113130A (ko) | 실장 방법 및 실장 장치 | |
| JP5896752B2 (ja) | 半導体パッケージ及びその製造方法 | |
| TWI514492B (zh) | 驗證晶圓之電性測試是否存在偏移誤差的方法 | |
| JP5362404B2 (ja) | 半導体集積回路装置の製造方法 | |
| JP6363854B2 (ja) | 形成方法、および物品の製造方法 | |
| JP4844547B2 (ja) | 評価用基板 | |
| JP2007201103A (ja) | 実装位置検査方法 | |
| KR20170036222A (ko) | 다이 검사 방법 | |
| JP5647312B2 (ja) | 半導体集積回路装置の製造方法 | |
| KR101507145B1 (ko) | 위치인식홀을 이용한 실리콘관통전극 플립칩 얼라인먼트 검사 장치 및 방법 | |
| KR101649424B1 (ko) | 위치 제어 시스템 및 방법 | |
| KR101391200B1 (ko) | 반도체 패키지 가공 방법 | |
| JP2014229882A (ja) | 実装方法および実装装置 |