KR20150113130A - 실장 방법 및 실장 장치 - Google Patents

실장 방법 및 실장 장치 Download PDF

Info

Publication number
KR20150113130A
KR20150113130A KR1020157023462A KR20157023462A KR20150113130A KR 20150113130 A KR20150113130 A KR 20150113130A KR 1020157023462 A KR1020157023462 A KR 1020157023462A KR 20157023462 A KR20157023462 A KR 20157023462A KR 20150113130 A KR20150113130 A KR 20150113130A
Authority
KR
South Korea
Prior art keywords
substrate
mounting
holding stage
chip component
substrate holding
Prior art date
Application number
KR1020157023462A
Other languages
English (en)
Other versions
KR102129648B1 (ko
Inventor
미키오 가와카미
요시히로 기노시타
마사히로 오가와
Original Assignee
토레이 엔지니어링 컴퍼니, 리미티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 토레이 엔지니어링 컴퍼니, 리미티드 filed Critical 토레이 엔지니어링 컴퍼니, 리미티드
Publication of KR20150113130A publication Critical patent/KR20150113130A/ko
Application granted granted Critical
Publication of KR102129648B1 publication Critical patent/KR102129648B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K13/00—Apparatus or processes specially adapted for manufacturing or adjusting assemblages of electric components
    • H05K13/08—Monitoring manufacture of assemblages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/68—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment
    • H01L21/681—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment using optical controlling means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/75—Apparatus for connecting with bump connectors or layer connectors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K13/00—Apparatus or processes specially adapted for manufacturing or adjusting assemblages of electric components
    • H05K13/04—Mounting of components, e.g. of leadless components
    • H05K13/046—Surface mounting
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K13/00—Apparatus or processes specially adapted for manufacturing or adjusting assemblages of electric components
    • H05K13/08—Monitoring manufacture of assemblages
    • H05K13/089—Calibration, teaching or correction of mechanical systems, e.g. of the mounting head
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/757—Means for aligning
    • H01L2224/75753—Means for optical alignment, e.g. sensors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/759—Means for monitoring the connection process
    • H01L2224/75901—Means for monitoring the connection process using a computer, e.g. fully- or semi-automatic bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8112—Aligning
    • H01L2224/81121—Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors
    • H01L2224/8113—Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors using marks formed on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8112—Aligning
    • H01L2224/81121—Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors
    • H01L2224/81132—Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors using marks formed outside the semiconductor or solid-state body, i.e. "off-chip"
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81193—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed on both the semiconductor or solid-state body and another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Operations Research (AREA)
  • Wire Bonding (AREA)
  • Supply And Installment Of Electrical Components (AREA)

Abstract

칩 부품을 기판에 실장하는 범위가 커져도, 칩 부품을 기판의 소정의 위치에 고정밀도로 실장하는 실장 방법 및 실장 장치를 제공한다. 구체적으로는, 칩 부품의 얼라인먼트 마크와 기판의 얼라인먼트 마크를 화상 인식 수단에 의해 인식하여 칩과 기판의 얼라인먼트를 행한 후에, 칩 부품을 가압하여 실장할 때 발생하는 위치 어긋남량을 상쇄하는 실장 오프셋을, 기판을 보유 지지하는 기판 보유 지지 스테이지 면내의 위치 및 접합시의 가압력의 함수로서 설정하는 것을 특징으로 하는 실장 방법 및 실장 장치를 제공한다.

Description

실장 방법 및 실장 장치 {MOUNTING METHOD AND MOUNTING DEVICE}
본 발명은, 전자 부품 등의 칩 부품을, 기판 보유 지지 스테이지 상에 적재된, 세라믹스, 수지, 유리 등으로 이루어지는 기판의 소정의 위치에 실장하는 실장 방법 및 실장 장치에 관한 것이다.
일반적으로, 전자 부품 등의 칩 부품을 기판에 실장하는 실장 장치는, 예를 들어 칩 부품을 진공 흡착 보유 지지하는 본딩 헤드와, 본딩 헤드를 상하 방향으로 이동시키는 기구와, 기판을 흡착 보유 지지하는 기판 보유 지지 스테이지와, 기판 보유 지지 스테이지를 수평 방향 및 회전 방향으로 이동시키는 기구와, 본딩 헤드와 기판 보유 지지 스테이지의 공간에 진퇴 가능하게 설치되고, 또한 본딩 헤드측과 기판 보유 지지 스테이지측을 동시에 촬상 가능한 2시야 카메라를 갖는다. 이 실장 장치에서는, 2시야 카메라를 상기 공간에 진입시켜, 본딩 헤드가 보유 지지한 칩 부품에 기재된 얼라인먼트 마크와, 기판에 기재된 얼라인먼트 마크를 동시에 판독하고, 그 판독 정보에 기초하여 칩 부품과 기판에 있어서의 실장 위치의 위치 정렬을 행한다. 그리고, 2시야 카메라를 대피시킨 후, 헤드를 하강시켜, 칩 부품을 기판에 있어서의 실장 위치에 접합시킨다(예를 들어, 특허문헌 1).
일본 특허 공개 제2004-22949호 공보
최근, 생산 효율을 높이는 것을 목적으로 하여 기판의 사이즈가 커지는 경향, 혹은 기판 보유 지지 스테이지에 많은 기판을 적재하는 경향에 있으므로, 기판 보유 지지 스테이지의 대형화가 진행되고 있다. 한편, 기판 보유 지지 스테이지의 대형화에 의해, 실장 범위가 커짐에도 불구하고, 위치 어긋남의 허용 범위가 1㎛ 이하와 같은 고정밀도 실장의 요구는 높아지고 있다.
이와 같이, 실장 범위가 커지는 것과 관계하여, 새로운 문제가 발생하고 있다. 그것은, 2시야 카메라가 본딩 헤드와 기판 스테이지 사이에 있는 상태에서 위치 어긋남이 1㎛ 이하로 되도록 위치 정렬을 행하였음에도 불구하고, 실제로 기판에 실장된 상태에서의 위치 어긋남량이 수 ㎛를 초과하고 있는 것이 존재하는 것이다. 이 위치 어긋남량은, 기판 보유 지지 스테이지 면내에 있어서의 실장 위치와 실장시의 가압력이 동일하면 재현되므로, 실제의 양산 공정에 있어서는, 이 위치 어긋남량을 상쇄하기 위한 오프셋을 설정함으로써 실장 정밀도를 확보하고 있다. 단, 이 오프셋은, 기판, 칩, 실장시의 가압력에 의해 변화되므로, 실장 조건마다, 시행 착오에 의해 개별로 설정하고 있다.
여기서, 칩 부품에 기재된 얼라인먼트 마크와 기판에 기재된 얼라인먼트 마크는, 모두 접합면측에 있으므로, 실장 후의 얼라인먼트 마크를 관찰하기 위해 X선에 의한 투시가 필요해져, 실장 후의 위치 어긋남량을 측정하는 것만으로도 큰 수고를 필요로 한다.
이와 같이, 실장 조건마다 오프셋을 설정하는 방법에서는, 시간적인 낭비가 발생하고, 조건이 설정될 때까지의 칩 부품 및 기판도 낭비된다.
본 발명은, 이러한 사정에 비추어 이루어진 것이며, 칩 부품을 실장하는, 기판 보유 지지 스테이지 면내의 위치 및 실장시의 가압 조건이 정해지면, 오프셋이 구해지는 실장 방법 및 이 실장 방법을 행하는 기능을 구비한 실장 장치를 제공하는 것을 목적으로 한다.
상기 과제를 해결하기 위해, 청구항 1에 기재된 발명은, 칩 부품의 얼라인먼트 마크와 기판의 얼라인먼트 마크를 화상 인식 수단에 의해 인식하여 칩 부품과 기판의 얼라인먼트를 행한 후에 칩 부품을 가압하여 기판에 실장하는 실장 방법에 있어서, 얼라인먼트 후에 칩 부품을 가압하여 실장할 때 발생하는 위치 어긋남량을 상쇄하는 실장 오프셋을, 기판을 보유 지지하는 기판 보유 지지 스테이지 면내의 위치 및 접합시의 가압력의 함수로서 설정하는 것을 특징으로 하는 실장 방법이다.
청구항 2에 기재된 발명은, 청구항 1에 기재된 실장 방법이며, 기판 보유 지지 스테이지 면내의 복수의 위치에 있어서의 복수 조건의 가압력에 대한 위치 어긋남량을 구하고, 그 결과를 기초로, 기판 보유 지지 스테이지 면내의 위치 및 접합시의 가압력과 위치 어긋남량의 관계를 나타내는 함수를 도출하는 것을 특징으로 하는 실장 방법이다.
청구항 3에 기재된 발명은, 청구항 2에 기재된 실장 방법이며, 기판 보유 지지 스테이지 면내의 복수의 위치에 있어서의 복수 조건의 가압력에 대한 위치 어긋남량을 구할 때, 얼라인먼트 마크가 기재된, 투명한 칩 부품을 사용하는 것을 특징으로 하는 실장 방법이다.
청구항 4에 기재된 발명은, 칩 부품을 흡착 보유 지지하는 본딩 헤드와, 본딩 헤드를 상하 방향으로 이동시키는 기구와, 기판을 적재 보유 지지하는 기판 보유 지지 스테이지와, 본딩 헤드와 기판 보유 지지 스테이지를 상대적으로 수평 방향 및 회전 방향으로 이동시키는 기구와, 본딩 헤드와 기판 보유 지지 스테이지의 공간에 진퇴 가능하게 설치되고, 또한 본딩 헤드측과 기판 보유 지지 스테이지측을 동시에 촬상 가능한 2시야 인식 수단을 갖는 실장 장치이며, 청구항 1 내지 3 중 어느 한 항에 기재된 실장 방법을 행하는 기능을 구비한 실장 장치이다.
본 발명을 이용함으로써, 얼라인먼트 후에 칩 부품을 가압하여 실장할 때 발생하는 위치 어긋남량을 상쇄하는 오프셋을 용이하게 얻을 수 있어, 실장 공정의 생산성이 향상된다.
도 1은 본 발명의 일 실시 형태에 관한 실장 방법을 실시하기 위한 플립 칩 실장 장치의 주요부 정면도이다.
도 2는 본 발명이 대상으로 하는 실장에 사용되는 기판에 대해 설명하는 도면이다.
도 3은 본 발명의 일 실시 형태에 사용하는 모의 기판과 모의 칩을 설명하는 도면이다.
도 4는 본 발명의 일 실시 형태에 관한 모의 기판과 모의 칩의 위치 어긋남량 평가를 행하는 장소를 도시하는 도면이다.
도 5는 본 발명의 일 실시 형태에 있어서의 얼라인먼트 마크 상호의 위치 어긋남을 설명하는 도면이다.
도 6은 본 발명의 일 실시 형태에서 얻는 데이터군을 설명하는 도면이다.
도 7은 본 발명의 일 실시 형태에 있어서의 장치 동작 및 연산의 흐름도이다.
도 8은 본 발명의 실시예 1에서 사용한 기판 보유 지지 스테이지의 구조를 설명하는 도면이다.
도 9는 본 발명의 실시예 1에서 사용한 모의 기판을 설명하는 도면이다.
도 10은 본 발명의 실시예 1에서 얻은 실측 데이터이다.
도 11은 본 발명의 실시예 1에 관한, 근사식으로부터 얻은 데이터이다.
이하에, 본 발명의 일 실시 형태에 대해 도면을 참조하여 설명한다.
도 1은, 실장 장치의 기본적인 기능을 설명하기 위한 주요부 정면도이다. 이 장치는, 칩 부품(2)의 돌기 전극(3)과 기판(4)의 전극(5)을 접합하는 플립 칩 실장 장치(1)로, 예를 들어 도 2와 같이, 기판(4)의 복수 개소에 칩 부품(2)을 실장하는 것이다. 이 실장 장치의 주요부는, 칩 부품(2)을 흡착 보유 지지하는 본딩 헤드(6)와 기판(4)을 흡착 보유 지지하는 기판 보유 지지 스테이지(7)와, 인식 수단인 2시야 카메라(8)로 구성되어 있고, 본딩 헤드(6), 기판 보유 지지 스테이지(7) 및 2시야 카메라(8)는 제어부(12)의 지시에 따라서 기능한다.
본딩 헤드(6)는 승강 가능하게 되어 있고, 기판 보유 지지 스테이지(7)는 X, Y, θ 방향으로 이동 가능하게 되어 있고, 기판(4)을, 칩 부품(2)을 실장해야 할 장소를 본딩 헤드(6)의 아래에 배치한다. 2시야 카메라(8)는, 본딩 헤드(6)와 기판 스테이지(7) 사이에 삽입할 수 있도록 진퇴 가능하게 구성되어 있고, 칩 부품(2)의 돌기 전극 형성면 및 기판의 전극 형성면에는 각각 얼라인먼트 마크가 기재되어 있고, 2시야 카메라(8)에 의해 양 얼라인먼트 마크를 판독하고, 본딩 헤드(6) 또는 기판 보유 지지 스테이지(7) 중 어느 하나 또는 양쪽을 이동시켜 정밀 위치 정렬을 행한다. 정밀 위치 정렬 후에, 본딩 헤드(6)가 하강하여 가압함과 함께 필요에 따라서 가열함으로써, 칩 부품(2)의 돌기 전극(3)과 기판(4)의 전극(5)을 접합하지만, 본딩 헤드(6)를 하강시키기 전에, 기판 보유 지지 스테이지(7) 면내의 위치 및 가압력의 함수로서 구해지는 오프셋 분만큼, 기판 보유 지지 스테이지(7)의 위치를 미세 조정한다. 또한, 오프셋을 구하는 함수의 도출 방법에 대해서는 후술한다.
이 일련의 실장 작업이 종료 후, 본딩 헤드(6)는 상승하고, 도시되어 있지 않은 칩 흡착 반전 툴에 의해, 새로운 칩 부품(2)이 본딩 헤드(6)로 반송됨과 함께, 기판 보유 지지 스테이지(7)가 이동하여, 다음으로 칩 부품을 실장해야 할 기판의 장소가 본딩 헤드의 아래에 배치된다. 이후에는 앞의 설명과 마찬가지로, 2시야 카메라를 사용한 위치 정렬로부터 접합에 이르는, 일련의 작업이 행해진다.
또한, 기판(4)의, 칩 부품(2)을 실장해야 할 모든 장소에의 실장 작업이 완료된 후에는, 기판 보유 지지 스테이지(7)에 의한 흡착 보유 지지는 해제되고, 도시되어 있지 않은 기판 반송 툴에 의해 실장 완료 후의 기판(4)은 반출됨과 함께 새로운 기판(4)이 반입되어, 기판 보유 지지 스테이지(7)에 의해 흡착 보유 지지된다.
다음으로, 오프셋을 구하는 함수의 도출 방법에 대해 설명한다. 우선, 함수를 도출하기 위한 기초가 되는 데이터를 취득하는 방법을, 예를 이용하여 설명한다. 도 3은 기판 보유 지지 스테이지(7) 면내의 복수 개소(도 4의 A1, A2, …, D7, D8)에 있어서, 가압시에 발생하는 위치 어긋남량을 파악할 때 사용하는, 얼라인먼트 마크(MC)가 기재된 모의 칩 부품(20)과, 얼라인먼트 마크(MB)가 기재된 모의 기판(40)이다. 우선, 이 모의 기판(40)을 기판 보유 지지 스테이지(7)에 의해 흡착 보유 지지한 후, 상기 복수 개소 중 어느 한 위치에 있어서, 2시야 카메라(8)를 사용하여, 모의 칩 부품(20)의 얼라인먼트 마크(MC)와 모의 기판(40) 얼라인먼트 마크(MB)의 위치 정렬을 행하고, 2시야 카메라(8)를 대피시킨 후에, 소정의 가압력을 가하여, 모의 칩 부품(20)과 모의 기판(40)의 접합을 투명한 접착제를 사용하여 행한다. 그 후, 접합된 상태에서의, 모의 칩 부품(20)의 얼라인먼트 마크(MC)와 모의 기판(40)의 얼라인먼트 마크(MB)의 위치 어긋남량을 인식 수단을 사용하여 실측한다.
여기서, 각각의 얼라인먼트 마크를 명료하게 인식하기 위해, 모의 칩 부품(20)이 가시광에 대해 투명한 것이 바람직하다. 가령, 모의 칩 부품(20)이 가시광에 불투명한 실리콘 등이라도 X선이나 적외선을 사용함으로써, 접합 후의 얼라인먼트 마크를 인식하는 것은 가능하지만, X선이나 적외선을 투시 관측할 필요가 있으므로, 장치가 대규모로 되어 버린다. 한편, 모의 칩 부품(20)이 가시광에 투명하면 가시광 카메라에 의해서도 접합 후의 얼라인먼트 마크를 상측으로부터 인식하는 것이 가능해, 범용의 카메라에 의해서도 높은 분해능이 얻어진다. 또한, 2시야 카메라(8)를 전용하는 것도 가능하므로 장치 비용이 억제된다.
실측하는 어긋남량은, 도 5에 나타내는 바와 같이 X 방향의 어긋남량 ΔX, Y 방향의 어긋남량 Δ 2방향 성분으로서 구하여, 각각을 기판 스테이지면 상의 위치(x, y) 및 가압력과의 관계를 데이터로서 기록한다. 또한, 이상의 데이터 취득·기록을, 기판 보유 지지 스테이지(7) 면내의 복수 개소(도 4의 A1, A2, …, D7, D8)에서 행하고, 동일한 복수 개소에서 가압력을 바꾸어 마찬가지의 내용을 새로운 모의 기판(40)을 사용하여 행함으로써, 데이터 취득·기록을 행하여, 도 6에 나타내는 바와 같은 데이터군을 얻는다.
이 데이터군을 사용하여, 위치 어긋남량을, 기판 보유 지지 스테이지(7) 면내의 위치 및 가압력을 변수로 하는 근사식에 의해 구함으로써, 기판 보유 지지 스테이지(7) 면내의 임의의 위치, 임의의 가압력시의 위치 어긋남량을 예측할 수 있다. 따라서, 오프셋은 이 위치 어긋남량을 상쇄하는 것이므로, 기판 보유 지지 스테이지(7)의 임의의 위치, 임의의 가압력의 오프셋량도 구해진다. 즉, 오프셋을 기판 보유 지지 스테이지(7) 면내의 위치 및 접합시의 가압력의 함수로서 설정할 수 있다.
이상의 오프셋 연산에 관한 흐름도를 도 7에 나타내지만, 이 일련의 동작 및 연산을 자동으로 실시하는 것과 같은 기능을 제어부(12)에 내장하는 것도 가능하다.
또한, 기판 보유 지지 스테이지(7) 면내의 복수점의 설정에 관해서는, 그 간격이, 대상으로 하는 실장 장치가 실장 대상으로 하는 칩 부품의 사이즈와 동등 내지 3배 정도의 범위인 것이 바람직하다. 실제의 실장 작업의 간격이 칩 부품보다 작아지는 일은 없으므로, 칩 부품보다 작은 간격으로 할 필요성은 낮고, 또한 간격이 지나치게 크면 근사식의 정밀도 저하에 의해, 적절한 오프셋이 얻어지지 않게 되기 때문이다.
이상, 기판 보유 지지 스테이지 면내의 위치와 가압력으로부터 오프셋을 구하는 실시 형태에 대해 기재하였지만, 가일층의 고정밀도 실장의 요망이 높아짐으로써 실장 온도 등을 인자로 하는 실장 단계에서의 위치 어긋남이 문제가 될 가능성이 있다. 그러한 경우에 있어서는, 위치, 가압력 외에 온도 등의 인자의 영향에 대해서도 조사하여, 그 인자를 오프셋을 구하는 함수의 변수로 하는 것도 가능하다.
실시예 1
(실시예 1)
도 8은 본 실시예 1에 사용한 기판 보유 지지 스테이지(7)의 구조를 도시하는 것이다. 기판(4)을 흡착 보유 지지하는 기판 보유 지지 스테이지(7)는, 기판을 가열하기 위한 스테이지 히터(9) 상에 배치되어 있고, 스테이지 히터(9)와 가대(11) 사이에는 정렬 기구(10)를 설치하고 있다. 기판 보유 지지 스테이지(7)의 XY 방향으로의 이동은, 가대(11)가 이동함으로써 이루어진다. 여기서, 각 요소의 X 방향×Y 방향의 사이즈는, 스테이지 히터(9)가 260㎜×130㎜, 기판 보유 지지 스테이지(7)가 250㎜×120㎜의 사이즈로 되어 있고, 정렬 기구(10)는 직경이 114㎜로 되어 있다. 이 기판 보유 지지 스테이지(7)를 사용한 실장에서는, Y 방향에서의 위치의 차이에 의한 위치 어긋남의 차이는 없어, ΔY는 거의 제로인 것에 반해, X 방향의 위치에 의해서는 위치 어긋남 ΔX가 발생하는 것을 알고 있던 것이며, 양산 전에는 시행 착오에 의해 X 방향의 위치마다, X 방향의 오프셋을 구하고 있던 것이다. 따라서, 이 기판 보유 지지 스테이지(7)의 오프셋을 함수화하는 것을 시도하였다.
도 9는, 그때 사용한 모의 기판(40)이며, 사이즈는 240㎜×64㎜이지만, 기판 보유 지지 스테이지(7)의 Y 방향 위치의 차이에 의해 위치 어긋남량에 변화가 발생하는 일이 없으므로, X 방향의 위치마다의 위치 어긋남량만을 구하도록 되어 있다. 도 9에 있어서, 6번의 장소가 기판 보유 지지 스테이지의 X 방향에 있어서의 중심이고, 이 점을 제로로 하여, 좌우 각 100㎜의 20㎜마다의 간격으로, 모의 칩 부품(20)과 모의 기판(40)의 위치 어긋남량의 측정을 행하였다. 측정시에, 모의 칩 부품(20) 및 모의 기판(40)은 투명 유리제의 것을 사용하여, 모의 칩 부품(20)의 얼라인먼트 마크(MC) 및 모의 기판(40)의 얼라인먼트 마크(MB)의 양쪽을 인식하기 쉽게 하였다. 또한, 위치 정렬 단계에서는, 양 얼라인먼트 마크 사이의 중심의 어긋남량을 0.1㎛ 이하로 하였다. 또한, 가압력은 50(N), 100(N) 및 150(N)의 3조건에 대해 행하였다. 이 결과, 얻어진 결과는 도 10과 같다. 이 도 10의 결과로부터, 가압력을 50(N)으로부터 150(N)의 범위에서 변화시켰을 때의 위치 어긋남량이 근사식으로 구해져, 도 11이 얻어졌다.
따라서, 도 11로부터 얻어진, 가압력 120(N)시의 위치 어긋남량으로부터 오프셋을 설정하여, 모의 칩 부품(20)과 모의 기판(40)에 의한 접합을 행한 바, 모든 포인트에서 위치 어긋남량은 0.5㎛ 이하로 되는 것을 확인할 수 있었다.
본 발명에 관한 실장 방법에서는, 지금까지는 생산 조건마다 시행 착오를 수반하여 구하고 있던 오프셋을 간이하게 구할 수 있어, 생산 효율을 향상시키므로, 칩 부품의 기판에의 실장에 고정밀도가 요구되는 모든 분야에 적용할 수 있다.
1 : 플립 칩 실장 장치
2 : 칩 부품
3 : 돌기 전극
4 : 기판
5 : 전극
6 : 본딩 헤드
7 : 기판 보유 지지 스테이지
8 : 2시야 카메라
9 : 스테이지 히터
10 : 정렬 기구
11 : 가대
12 : 제어부
20 : 모의 칩 부품
40 : 모의 기판
MB : 모의 기판의 얼라인먼트 마크
MC : 모의 칩 부품의 얼라인먼트 마크

Claims (4)

  1. 칩 부품의 얼라인먼트 마크와 기판의 얼라인먼트 마크를 화상 인식 수단에 의해 인식하여 칩 부품과 기판의 얼라인먼트를 행한 후에 칩 부품을 가압하여 기판에 실장하는 실장 방법에 있어서,
    얼라인먼트 후에 칩 부품을 가압하여 실장할 때 발생하는 위치 어긋남량을 상쇄하는 실장 오프셋을, 기판을 보유 지지하는 기판 보유 지지 스테이지 면내의 위치 및 접합시의 가압력의 함수로서 설정하는 것을 특징으로 하는, 실장 방법.
  2. 제1항에 있어서,
    기판 보유 지지 스테이지 면내의 복수의 위치에 있어서의 복수 조건의 가압력에 대한 위치 어긋남량을 구하고, 그 결과를 기초로, 기판 보유 지지 스테이지 면내의 위치 및 접합시의 가압력과 위치 어긋남량의 관계를 나타내는 함수를 도출하는 것을 특징으로 하는, 실장 방법.
  3. 제2항에 있어서,
    기판 보유 지지 스테이지 면내의 복수의 위치에 있어서의 복수 조건의 가압력에 대한 위치 어긋남량을 구할 때, 얼라인먼트 마크가 기재된, 투명한 칩 부품을 사용하는 것을 특징으로 하는, 실장 방법.
  4. 칩 부품을 흡착 보유 지지하는 본딩 헤드와, 본딩 헤드를 상하 방향으로 이동시키는 기구와, 기판을 적재 보유 지지하는 기판 보유 지지 스테이지와, 본딩 헤드와 기판 보유 지지 스테이지를 상대적으로 수평 방향 및 회전 방향으로 이동시키는 기구와, 본딩 헤드와 기판 보유 지지 스테이지의 공간에 진퇴 가능하게 설치되고, 또한 헤드측과 기판 보유 지지 스테이지측을 동시에 촬상 가능한 2시야 인식 수단을 갖는 실장 장치이며,
    제1항 내지 제3항 중 어느 한 항에 기재된 실장 방법을 행하는 기능을 구비한, 실장 장치.
KR1020157023462A 2013-01-31 2014-01-22 실장 방법 및 실장 장치 KR102129648B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2013016604 2013-01-31
JPJP-P-2013-016604 2013-01-31
PCT/JP2014/051169 WO2014119434A1 (ja) 2013-01-31 2014-01-22 実装方法および実装装置

Publications (2)

Publication Number Publication Date
KR20150113130A true KR20150113130A (ko) 2015-10-07
KR102129648B1 KR102129648B1 (ko) 2020-07-02

Family

ID=51262148

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020157023462A KR102129648B1 (ko) 2013-01-31 2014-01-22 실장 방법 및 실장 장치

Country Status (4)

Country Link
JP (1) JP6291426B2 (ko)
KR (1) KR102129648B1 (ko)
TW (1) TWI605537B (ko)
WO (1) WO2014119434A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190052136A (ko) * 2016-09-29 2019-05-15 가부시키가이샤 신가와 반도체 장치의 제조 방법, 및 실장 장치

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6467421B2 (ja) * 2014-07-18 2019-02-13 株式会社Ｆｕｊｉ 部品実装装置
CN108206154B (zh) * 2016-12-19 2020-06-19 技鼎股份有限公司 应用在扇出制程的晶粒定位方法及生产设备

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004022949A (ja) 2002-06-19 2004-01-22 Toray Eng Co Ltd 実装装置および実装方法
JP2007027300A (ja) * 2005-07-14 2007-02-01 Matsushita Electric Ind Co Ltd 部品実装装置および部品実装方法
JP2008041712A (ja) * 2006-08-01 2008-02-21 Juki Corp 電子部品実装方法及び装置
JP2008251588A (ja) * 2007-03-29 2008-10-16 Matsushita Electric Ind Co Ltd 部品搭載装置および部品搭載装置における搭載位置精度測定方法
KR20130004310A (ko) * 2010-02-26 2013-01-09 마이크로닉 마이데이타 에이비 패턴 정렬을 수행하기 위한 방법 및 장치

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4012621B2 (ja) * 1998-03-25 2007-11-21 ヤマハ発動機株式会社 部品搭載状態検査用ツール
JP2005159110A (ja) * 2003-11-27 2005-06-16 Matsushita Electric Ind Co Ltd 部品実装方法及び装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004022949A (ja) 2002-06-19 2004-01-22 Toray Eng Co Ltd 実装装置および実装方法
JP2007027300A (ja) * 2005-07-14 2007-02-01 Matsushita Electric Ind Co Ltd 部品実装装置および部品実装方法
JP2008041712A (ja) * 2006-08-01 2008-02-21 Juki Corp 電子部品実装方法及び装置
JP2008251588A (ja) * 2007-03-29 2008-10-16 Matsushita Electric Ind Co Ltd 部品搭載装置および部品搭載装置における搭載位置精度測定方法
KR20130004310A (ko) * 2010-02-26 2013-01-09 마이크로닉 마이데이타 에이비 패턴 정렬을 수행하기 위한 방법 및 장치

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190052136A (ko) * 2016-09-29 2019-05-15 가부시키가이샤 신가와 반도체 장치의 제조 방법, 및 실장 장치

Also Published As

Publication number Publication date
JPWO2014119434A1 (ja) 2017-01-26
JP6291426B2 (ja) 2018-03-14
TW201444016A (zh) 2014-11-16
WO2014119434A1 (ja) 2014-08-07
KR102129648B1 (ko) 2020-07-02
TWI605537B (zh) 2017-11-11

Similar Documents

Publication Publication Date Title
KR100336017B1 (ko) 본딩방법 및 그 장치
CN104181768B (zh) 压印方法、压印装置和器件制造方法
US20160351528A1 (en) Mounting apparatus and method of correcting offset amount of the same
KR102362976B1 (ko) 제1 물체를 제2 물체에 대하여 위치 결정하는 장치 및 방법
US11284550B2 (en) Use of placeable marker components for a staged placement of components on a carrier
JP6927475B2 (ja) ボンディング位置合わせのためのデバイスおよび方法
JP2009267387A (ja) 電子部品の実装方法
KR102680413B1 (ko) 반도체 장치의 제조 장치, 및 반도체 장치의 제조 방법
TWI575645B (zh) 採用雙攝像鏡頭為對位平台上的物件進行對位的方法、顯示面板之基板對位上膠的方法和顯示面板之上下基板的對位方法
KR20150113130A (ko) 실장 방법 및 실장 장치
CN105783710B (zh) 一种位置标定的方法及装置
CN105845594A (zh) 检查半导体封装的印刷电路板的方法
JP2016134441A (ja) インプリント装置、インプリント方法、および物品の製造方法
KR20190135422A (ko) 부품 실장 장치를 교정하기 위한 방법
JP7112341B2 (ja) 実装装置および実装方法
KR100672227B1 (ko) 본딩 장치
CN110783224B (zh) 利用在参照元件的相对两侧构成的结构特征之间的偏置信息来装配元件载体
TWI429902B (zh) 電路板的標記檢知及偏移量檢知之方法及其置件方法
CN113811178B (zh) 一种用于向元件载体装配电子元件的装配机及其方法
KR102161093B1 (ko) 기판 접합 장치.
JP2011181675A (ja) 回路部品の実装装置
KR20240141551A (ko) 기판 처리 장치 및 기판 처리 방법
JP2024146761A (ja) 実装装置及び実装方法
KR101452105B1 (ko) 원형 기판의 위치 확인 방법

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right