JP7112341B2 - 実装装置および実装方法 - Google Patents

実装装置および実装方法 Download PDF

Info

Publication number
JP7112341B2
JP7112341B2 JP2019009174A JP2019009174A JP7112341B2 JP 7112341 B2 JP7112341 B2 JP 7112341B2 JP 2019009174 A JP2019009174 A JP 2019009174A JP 2019009174 A JP2019009174 A JP 2019009174A JP 7112341 B2 JP7112341 B2 JP 7112341B2
Authority
JP
Japan
Prior art keywords
chip
mounting
recognition mark
substrate
recognition
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2019009174A
Other languages
English (en)
Other versions
JP2020119972A (ja
Inventor
泰司 田村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toray Engineering Co Ltd
Original Assignee
Toray Engineering Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toray Engineering Co Ltd filed Critical Toray Engineering Co Ltd
Priority to JP2019009174A priority Critical patent/JP7112341B2/ja
Priority to PCT/JP2020/001160 priority patent/WO2020153204A1/ja
Priority to CN202080009608.4A priority patent/CN113348538B/zh
Priority to TW109102157A priority patent/TWI839448B/zh
Publication of JP2020119972A publication Critical patent/JP2020119972A/ja
Priority to US17/381,720 priority patent/US11823938B2/en
Application granted granted Critical
Publication of JP7112341B2 publication Critical patent/JP7112341B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/68—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment
    • H01L21/681—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment using optical controlling means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67144—Apparatus for mounting on conductive members, e.g. leadframes or conductors on insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/75—Apparatus for connecting with bump connectors or layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K13/00—Apparatus or processes specially adapted for manufacturing or adjusting assemblages of electric components
    • H05K13/04—Mounting of components, e.g. of leadless components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54426—Marks applied to semiconductor devices or parts for alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54473—Marks applied to semiconductor devices or parts for use after dicing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54473—Marks applied to semiconductor devices or parts for use after dicing
    • H01L2223/54486—Located on package parts, e.g. encapsulation, leads, package substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7525—Means for applying energy, e.g. heating means
    • H01L2224/75252—Means for applying energy, e.g. heating means in the upper part of the bonding apparatus, e.g. in the bonding head
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/757—Means for aligning
    • H01L2224/75702—Means for aligning in the upper part of the bonding apparatus, e.g. in the bonding head
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/757—Means for aligning
    • H01L2224/75723—Electrostatic holding means
    • H01L2224/75724—Electrostatic holding means in the lower part of the bonding apparatus, e.g. in the apparatus chuck
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/757—Means for aligning
    • H01L2224/75743—Suction holding means
    • H01L2224/75744—Suction holding means in the lower part of the bonding apparatus, e.g. in the apparatus chuck
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/757—Means for aligning
    • H01L2224/75743—Suction holding means
    • H01L2224/75745—Suction holding means in the upper part of the bonding apparatus, e.g. in the bonding head
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/757—Means for aligning
    • H01L2224/75753—Means for optical alignment, e.g. sensors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/758—Means for moving parts
    • H01L2224/75801—Lower part of the bonding apparatus, e.g. XY table
    • H01L2224/75804—Translational mechanism
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/758—Means for moving parts
    • H01L2224/75821—Upper part of the bonding apparatus, i.e. bonding head
    • H01L2224/75822—Rotational mechanism
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/758—Means for moving parts
    • H01L2224/75821—Upper part of the bonding apparatus, i.e. bonding head
    • H01L2224/75824—Translational mechanism
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/759—Means for monitoring the connection process
    • H01L2224/75901—Means for monitoring the connection process using a computer, e.g. fully- or semi-automatic bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8312—Aligning
    • H01L2224/83121—Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors
    • H01L2224/8313—Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors using marks formed on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8312—Aligning
    • H01L2224/83121—Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors
    • H01L2224/83132—Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors using marks formed outside the semiconductor or solid-state body, i.e. "off-chip"
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/832—Applying energy for connecting
    • H01L2224/83201—Compression bonding
    • H01L2224/83203—Thermocompression bonding, e.g. diffusion bonding, pressure joining, thermocompression welding or solid-state welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83855—Hardening the adhesive by curing, i.e. thermosetting
    • H01L2224/83862—Heat curing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83908—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector involving monitoring, e.g. feedback loop
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Supply And Installment Of Electrical Components (AREA)
  • Die Bonding (AREA)
  • Wire Bonding (AREA)

Description

本発明はチップ部品を基板に実装する実装装置および実装方法に関する。特に、基板の電極面とチップ部品の電極面が同方向を向くフェイスアップ実装を行なう実装装置および実装方法に係る。
配線基板等の基板に半導体チップ等のチップ部品を実装する実装形態として、基板の電極面にチップ部品の電極面を対向させて実装するフェイスダウン実装と、基板の電極面とチップ部品の電極面を同方向にして実装するフェイスアップ実装があることは良く知られている。
いずれの実装形態においても、基板の所定位置にチップ部品を実装するための高精度な位置合わせが必要であり、位置合わせのための認識マークがチップ部品および基板には付されている。ここで、チップ部品を基板の所定位置に位置合わせするのは、基板の電極とチップ部品の電極の位置関係を所定の精度で実装するためであり、フェイスダウン実装、フェイスアップ実装ともに、基板およびチップ部品において、認識マーク位置は電極位置を基準として配置され、相対位置が明確な電極面側に付されているのが一般的である。
ここで、図１３にフェイスアップ実装の例を示す。チップ部品Ｃには、図１３（ａ）のように、チップ部品の認識マーク（以下チップ認識マークと記す）として、チップ認識第１マークＡＣ１とチップ認識第２マークＡＣ２が２つ配置されるのが一般的である。（図１３の例では対角上の配置）一方、基板Ｓには、基板の認識マーク（以下基板認識マークと記す）として、基板認識第１マークＡＳ１と基板認識第２マークＡＳ２が２つ配置されるのが一般的である。（図１３の例は対角上の配置）そこで、位置合わせに際しては、チップ認識第１マークＡＣ１と基板認識第１マークＡＳ１の位置関係およびチップ認識第１マークＡＣ２と基板認識第２マークＡＳ２の位置関係から、所定実装位置に対する位置ズレ量（基板面内方向の位置及び角度）を求めて、相対位置を補正してから実装している（図１３（ｂ））。
ところで、フェイスダウン実装、フェイスアップ実装ともに、実装ヘッドが上側から保持したチップ部品を基板に圧着して実装する。このため、基板とチップ部品の電極同士を対向させて実装するフェイスダウン実装では基板認識マークとチップ認識マークを、上下２視野カメラを用いることで同時に直接観察する方法が知られている。一方、基板とチップ部品の電極を同方向として実装するフェイスアップ実装では、チップ部品の電極面が実装ヘッドに密着しているため、チップ認識マークの位置を如何に精度良く掌握するかという課題がある。
この課題に対して、例えば図１４（ａ）に示す上下２視野カメラを利用する方法があり、従来用いられてきた。この手法においては、図１４（ｂ）に示すように、チップ部品Ｃのチップ認識第１マークＡＣ１の位置とチップ認識第１マークＡＣ１に最も近いチップ部品Ｃの角部ＣＣ１の位置関係（ΔＸ１およびΔＹ１）を別工程で予め求め（チップ認識第２マークＡＣ２とＡＣ２に最も近いチップ部品Ｃの角部ＣＣ２の位置関係（ΔＸ２、ΔＹ２）についても同様）、基板Ｓの基板認識第１マークＡＳ１とチップ部品Ｃの角部ＣＣ１および基板認識第２マークとチップ部品Ｃの角部ＣＣ２とを上下２視野カメラで観察後、予め求めておいたチップ認識マークとチップ部品の角部の位置関係を演算に使用して基板Ｓとチップ部品Ｃの位置合わせを行うものである。この手法では、フェイスダウン実装と同様に上下２視野カメラを用いることが出来るものの、以下の課題が有る。（１）チップ認識マークとチップ部品Ｃの角部の位置関係を掌握するための装置または工程が別に必要となりコストの上昇または生産性の低下を伴う。（２）チップ部品Ｃの角部や端部は欠けやすく、また一般的に認識マークよりも角部の認識精度は劣るため、位置合わせ精度が低下する。
このため、フェイスアップ実装でもチップ部品の認識マークを直接観察して位置合わせできる様に、実装ヘッドのチップ部品を保持する部分に透明部材を用いる等の工夫をして、実装ヘッド越しに各認識マークを観察できる手法が提案されている。（例えば特許文献１、特許文献２）
国際公開第２００３／０４１４７８号公報 特開２０１７－２０８５２２号公報
半導体部品の高密度化、多電極化、狭ピッチ化は著しく進んでおり、実装装置においては、大幅なコスト上昇を伴わずに、従来よりも高精度な位置合わせを高速に行い、実装することが求められる。特許文献２に記されているような装置においては、位置合わせ段階でチップ認識マークと基板認識マークの高さに差が有るため、チップ認識第１マークＡＣ１と基板認識第１マークＡＳ１（およびチップ認識第２マークＡＣ２と基板認識第２マークＡＳ２）の光路長が異なり、チップ認識マークと基板認識マークの画像を高解像度かつ同時に取得する事は焦点深度の関係により困難であり、各々の認識マークに焦点をあわせるための撮像ユニットの駆動が必要となり、実装精度の低下や生産性の低下という問題がある。さらに、反射光学系の構造が非常に複雑であり、コストが上昇するという問題もある。
そこで、図１５から図１８に示すように、基板認識第１マークＡＳ１、チップ認識第１マークＡＣ１、チップ認識第２マークＡＣ２および基板認識第２マークＡＳ２の個々に焦点を合わせ、個別に高精度な位置情報を得るための発明が、本願と同一の発明者によって成されている。
図１５から図１８に示すような動作では、基板Ｓに対するチップ部品Ｃの位置合わせの高精度精度化およびコストの低減を提供できるが、認識マークを個別に認識するために認識機構を各々の認識マーク位置に移動させる必要が有り、動作時間の増加を伴い、生産性に影響が及ぶことがある。
本発明は、前記の問題を鑑みてなされたものであり、基板の電極面とチップ部品の電極面が同方向を向くフェイスアップ実装において、大幅なコスト上昇を伴わずに、高速で高精度な位置合わせを実現させる実装装置および実装方法を提供するものである。
上記の課題を解決するために、請求項１に記載の発明は、
位置合わせ用のチップ認識マークを有するチップ部品と、位置合わせ用の基板認識マークを有する基板とを、前記チップ認識マークと前記基板認識マークが同一方向を向く状態で実装する実装装置であって、
前記基板を保持する基板ステージと、
前記チップ部品を保持する実装ヘッドと、
前記基板に対して垂直方向に前記実装ヘッドを昇降させる昇降手段と、
前記実装ヘッドの上側で、前記実装ヘッドの動作と独立して移動して、前記チップ認識マークと前記基板認識マークの組み合わせを複数箇所で認識する認識機構と、
前記認識機構と接続し、前記認識機構から得た、前記チップ認識マークおよび前記基板認識マークの位置情報から、前記チップ部品と前記基板の位置ズレ量を計算する機能と、前記位置ズレ量に応じて前記実装ヘッド部と前記基板ステージの少なくとも一方を駆動して位置合わせを行う機能を有する制御部とを備え、
前記認識機構は、前記チップ認識マークを認識するチップ認識撮像手段と前記基板認識マークを認識する基板認識撮像手段とが、独立して設けられ、共通の光軸経路を経て焦点位置が異なる様に設けられた実装装置を提供する。
請求項２に記載の発明は、請求項１に記載の実装装置であって、
前記認識機構の光軸中心が、前記チップ認識マークと前記基板認識マークの中点近傍位置で前記チップ認識マークと前記基板認識マークとを同時に認識する機能を有する実装装置を提供する。
請求項３に記載の発明は、
請求項１または請求項２に記載の実装装置であって、
前記チップ部品を接着剤を介して固定するもので、
前記実装ヘッドは、保持した前記チップ部品を前記基板に密着させて加圧するもので、
前記位置合わせ実施後、前記チップ部品を保持した前記実装ヘッドを前記基板に対して垂直方向に下降させ、前記チップ部品が前記基板に密着してから、
前記制御部が、前記実装ヘッドが前記チップ部品を加圧するのと並行して、前記認識機構に前記チップ認識マークおよび前記基板認識マークの認識動作を開始させ、前記チップ部品が前記基板に密着した実装状態における前記チップ認識マークと前記基板認識マークの組み合わせを複数箇所で認識し、前記チップ部品と前記基板の実装位置精度を算出する機能を有する実装装置を提供する。
請求項４に記載の発明は、請求項３に記載の実装装置であって、
請求項３に記載の実装装置であって、
前記チップ部品が前記基板に密着してから、並行して開始される実装位置精度を算出するための、前記チップ認識マークと前記基板認識マークの認識動作において、
前記チップ認識撮像手段か前記基板認識撮像手段の何れか一方を用いて、前記チップ認識マークと前記基板認識マークとを同時に認識する機能を有する実装装置を提供する。
請求項５に記載の発明は、請求項３または請求項４に記載の実装装置であって、
算出した実装位置精度の結果を、実装位置にフィードバックし、自動で実装位置を校正調整する機能を有する実装装置を提供する。
請求項６に記載の発明は、位置合わせ用のチップ認識マークを有するチップ部品を、位置合わせ用の基板認識マークを有する基板に、前記チップ認識マークと前記基板認識マークが同一方向を向く状態で接着剤を介し固定して実装する実装方法であって、
前記チップ部品を前記基板と隙間を設けて配置した状態で、前記チップ認識マークと前記基板認識マークを同一方向から、チップ認識マークを認識するチップ認識撮像手段と前記基板認識マークを認識する基板認識撮像手段が共通の光軸経路を有し焦点位置が異なる様に独立して設けられた認識機構を用い、前記認識機構を移動させて、前記チップ認識マークと前記基板認識マークの組み合わせを複数箇所で認識して、前記チップ部品と前記基板の相対位置関係を合わせる位置合わせ工程と、
前記チップ部品を前記基板に密着させ加圧して実装する実装工程と、前記チップ部品が前記基板に密着した実装状態にあるときに、前記チップ認識マークと前記基板認識マークの組み合わせを複数箇所で認識して、前記チップ部品と前記基板の相対位置関係を算出する実装精度測定検査工程とを備え、
前記チップ部品が前記基板に密着してから、前記実装工程と前記実装精度測定検査工程を並行して行う実装方法を提供する。
請求項７に記載の発明は、請求項６に記載の実装方法であって、
前記実装精度測定検査工程において、前記チップ認識撮像手段か前記基板認識撮像手段の何れか一方を用いて、前記チップ認識マークと前記基板認識マークとを同時に認識する実装方法を提供する。
請求項８に記載の発明は、請求項６または請求項７に記載の実装方法であって、
前記実装精度測定検査工程で算出した実装位置精度の結果を、実装位置にフィードバックし、自動で実装位置を校正調整する実装方法を提供する。
本発明により、基板の電極面とチップ部品の電極面が同方向を向くフェイスアップ実装において、大幅なコストの上昇を伴わずに、高速で高精度な位置合わせを行う実装装置および実装方法の実現が可能となる。
本発明の実施形態に係る（ａ）実装装置の外観を示す図である（ｂ）同実装装置を別の角度から見た外観と構成要素を示す図である。 本発明の実施形態に係る実装装置で、チップ部品と基板の位置合わせを行う時の位置関係を説明する図である。 本発明の実施形態に係る実装装置で、チップ部品と基板の位置合わせを行う時に基板第１認識マークの位置情報とチップ部品第１認識マークの位置情報を同時に取得している状態を説明する図である。 本発明の実施形態に係る実装装置で、チップ部品と基板の位置合わせを行う時に基板第１認識マークの位置情報とチップ部品第１認識マークの位置情報を同時に取得している状態において、（ａ）基板第１認識マークに焦点を合わせた基板撮像手段の画像例を示す図（ｂ）チップ部品第１認識マークに焦点を合わせたチップ撮像手段の画像例を示す図である。 本発明の実施形態に係る実装装置で、チップ部品と基板の位置合わせを行う時に基板第２認識マークの位置情報とチップ部品第２認識マークの位置情報とを同時に取得している状態を説明するである。 本発明の実施形態に係る実装装置で、基板にチップ部品を実装する実装工程段階の実装位置精度測定について説明するもので、（ａ）基板第１認識マークの位置情報とチップ部品第１認識マークの位置情報を同時に取得している状態を示す図（ｂ）同状態を側面方向から見た図である。 本発明の実施形態に係る実装装置で、基板にチップ部品を実装する実装工程段階の実装位置精度測定について説明するもので、実装位置精度測定時に基板第１認識マークとチップ部品第１認識マークの位置情報を同時に同一視野内で取得した撮像手段の画像例を示す図である。 本発明の実施形態に係る実装装置で、基板にチップ部品を実装する実装工程段階の実装位置精度測定について説明するもので、（ａ）基板第２認識マークの位置情報とチップ部品第２認識マークの位置情報を同時に取得している状態を示す図（ｂ）同状態を側面方向から見た図である。 埋め込み基板へのフェイスアップ実装について説明するもので、（ａ）チップ部品が基板から離れた状態を示す図（ｂ）チップ部品を基板に位置合わせして実装した状態を示す図である。 本発明の実施形態に係る実装装置で、（ａ）埋め込み基板とチップ部品の位置合わせを行う時の状態を示す図（ｂ）同状態を側面方向から見た図である。 本発明の実施形態に係る実装装置で、埋め込み基板にチップ部品を実装する実装工程段階の実装位置精度測定について説明するもので、（ａ）基板第１認識マークの位置情報とチップ部品第１認識マークの位置情報を同時に取得している状態を示す図（ｂ）同状態を側面方向から見た図である。 本発明の実施形態に係る実装装置で、埋め込み基板にチップ部品を実装する実装工程段階の実装位置精度測定について説明するもので、（ａ）基板第２認識マークの位置情報とチップ部品第２認識マークの位置情報を同時に取得している状態を示す図（ｂ）同状態を側面方向から見た図である。 フェイスアップ実装について説明するもので、（ａ）チップ部品が基板から離れた状態を示す図（ｂ）チップ部品を基板に位置合わせして実装した状態を示す図である。 フェイスアップ実装の位置合わせの従来例を説明するもので、（ａ）上下２視野カメラを使用している例を示す図である（ｂ）チップ認識マークとチップの角部の位置関係を説明する図である。 チップ部品を保持するアタッチメントツールに透明部材を用いた従来のチップ部品と基板の位置合わせについて説明するもので、（ａ）基板第１認識マークの位置情報を取得している状態を示す図（ｂ）同状態を側面方向から見た状態を示す図である。 チップ部品を保持するアタッチメントツールに透明部材を用いた従来のチップ部品と基板の位置合わせについて説明するもので、（ａ）チップ部品第１認識マークの位置情報を取得している状態を示す図（ｂ）同状態を側面方向から見た状態を示す図である。 チップ部品を保持するアタッチメントツールに透明部材を用いた従来のチップ部品と基板の位置合わせについて説明するもので、（ａ）チップ部品第２認識マークの位置情報を取得している状態を示す図（ｂ）同状態を側面方向から見た状態を示す図である。 チップ部品を保持するアタッチメントツールに透明部材を用いた従来のチップ部品と基板の位置合わせについて説明するもので、（ａ）基板第２認識マークの位置情報を取得している状態を示す図（ｂ）同状態を側面方向から見た状態を示す図である。
本発明の実施形態について図を用いて説明する。図１（ａ）は本発明の実施形態における実装装置１の外観を示すもので、図１（ｂ）は図１（ａ）と別の角度から見た外観図であり制御系も含めた構成要素も記している。
実装装置１は基板Ｓにチップ部品Ｃを位置合わせしてフェイスアップ実装する装置であり、位置合わせにはチップ部品Ｃに記されたチップ認識第１マークＡＣ１、チップ認識第２マークＡＣ２と、基板Ｓに記された基板認識第１マークＡＳ１、基板認識第２マークＡＳ２を用いる。具体的には、チップ認識第１マークＡＣ１と基板認識第１マークＡＳ１との位置関係、およびチップ認識第２マークＡＣ２と基板認識第２マークＡＳ２の位置関係を許容範囲内に補正した後にチップ部品Ｃを基板Ｓに実装するものである。
なお、チップ部品Ｃの基板Ｓへの実装は、一般的に、熱硬化性接着剤を介して行なう。熱硬化性接着剤は、通常、チップ部品Ｃの電極面（チップ認識マークのある面）とは反対側に設けておくが、基板Ｓ側に設けておいてもよい。
実装装置１は、基板ステージ２、昇降加圧ユニット３、実装ヘッド４、認識機構５、および制御部１０を構成要素としている。
基板ステージ２は基板Ｓを保持するとともに、基板Ｓを面内方向（ＸＹ面内）に移動させる機能を有している。ここで、基板Ｓの保持に際しては真空吸着方式が適しているが、これに限定されるものではなく静電吸着方式を採用してもよい。
昇降加圧ユニット３は、実装ヘッド４を基板Ｓの垂直方向（Ｚ方向）に移動させる機能と、実装ヘッド４を介したチップ部品Ｃへの加圧力を調整する機能を有しており、実装ヘッド４をＺ方向を軸とした回転方向に角度調整する機能を有していることが望ましい。
実装ヘッド４はチップ部品Ｃを保持して基板Ｓに圧着するものである。実装ヘッド４は、ヘッド本体４０、ヒーター部４１、アタッチメントツール４２を構成要素としている。ヘッド本体４０は昇降加圧ユニット３と連結しており、下側にヒーター部４１を保持配置している。ヒーター部４１は発熱機能を有し、アタッチメントツール４２を介してチップ部品Ｃを加熱するものである。また、ヒーター部４１は図示していない減圧流路を用いてアタッチメントツール４２を吸着保持する機能を有している。アタッチメントツール４２はチップ部品Ｃを吸着保持するものであり、チップ部品Ｃの形状に合わせたものが選定され、ヒーター部４１に吸着保持される。
本発明において、基板認識マークおよびチップ認識マークは実装ヘッド４越しに観察するものである。このため、本実施形態においては、アタッチメントツール４２は透明部材で形成されているが、基板認識マークおよびチップ認識マークの位置にあわせた貫通孔を設けてもよい。ヒーター部４１は基板認識マークおよびチップ認識マークが観察できるように透明部材で形成するか、開口部を設ける必要があり、本実施形態においては貫通孔４１Ｈを設けている。ここで、貫通孔４１Ｈは、個々の基板認識マークおよびチップ認識マークの位置に合わせて設けてもよいが、チップ部品の形状による交換を不要とするため、寸法仕様範囲が全て対応できる孔形状とすることが望ましい。また、実装ヘッド４には基板認識マークおよびチップ認識マークを観察する画像取込部５０が進入できる空間が必要であり、本実施形態においては、図１に示すようにヘッド空間４０Ｖを設けている。すなわち、図１の実装装置１においてヘッド本体４０は、ヒータ部４１上に設けた、側板、天板によって構成される構造となっている。
認識機構５は、アタッチメントツール４２、ヒーター部４１を経た、実装ヘッド４越しに、基板認識マークおよびチップ認識マークの位置を認識して位置情報を取得するために用いられるものである。本実施形態において、認識機構５は、画像取込部５０、光学系（共通）５１、光学系５１から光軸を共通として２つに分岐した光学系５２ａおよび光学系５２ｂ、ならびに光学系５２ａに連結する撮像手段５３ａおよび光学系５２ｂに連結する撮像手段５３ｂを構成要素としている。また、「画像取込部５０から光学系５１、光学系５２ａに至る経路」と「画像取込部５０から光学系５１、光学系５２ｂに至る経路」の光路長が異なるように設けることにより、撮像手段５３ａの焦点位置と撮像手段５３ｂの焦点位置が異なる構成となっている。
画像取込部５０は、撮像手段５３ａおよび撮像手段５３ｂが取得する認識対象の上部に配置され、認識対象を視野内に納めるものである。光学系（共通）５１は、反射手段５００および反射手段５２０により、光路の方向を変更する機能を有しており、ハーフミラー５１１により光路が分岐される。光学系５２ａおよび光学系５２ｂは光学レンズを有し、高解像度を得るために画像を拡大する機能を有している。
また、認識機構５は図示していない駆動機構により、ヘッド空間４０Ｖ内で、基板Ｓ（およびチップ部品Ｃ）の面内方向に移動することが可能な構成となっている。更に、基板Ｓの厚さが変更された時に焦点位置が調整できるように、基板Ｓの垂直方向（Ｚ方向）の移動も可能であることが望ましい。
実装ヘッド４は独立して基板Ｓと垂直方向に移動させることが可能な構成となっており、実装ヘッド４が垂直方向に移動しても、ヘッド空間４０Ｖに進入した認識機構５が干渉しない寸法でヘッド空間４０Ｖは設計されている。
制御部１０は、実装装置１の動作を制御するものであり、実装ステージ２、昇降加圧ユニット３、実装ヘッド４、認識機構５と接続している。
制御部１０は、実体的にはＣＰＵと記憶装置を主要な構成要素とし、必要に応じてインターフェイスを介して各装置と接続されており、プログラムを内蔵することにより、取得データを用いて演算を行ない、演算結果に応じた出力を行なうことも出来る。
制御部１０は、基板ステージ２と接続し、基板ステージ２による基板Ｓの保持および解除の制御や、基板Ｓの面内方向への移動を制御する機能を有している。
制御部１０は、昇降加圧ユニット３と接続し、実装ヘッド４の基板Ｓと垂直方向（Ｚ方向）の駆動およびＺ方向を軸とした回転方向の駆動、ならびに加圧力を制御する機能を有している。
制御部１０は、実装ヘッド４と接続し、アタッチメントツール４２によるチップ部品Ｃの吸着保持および解除や、ヒーター部４１の加熱温度を制御する機能を有している。
制御部１０は、認識機構５と接続し、基板Ｓ（およびチップ部品Ｃ）の面内方向への駆動および基板Ｓと垂直方向（Ｚ方向）の駆動を制御するとともに、撮像手段５３ａおよび撮像手段５３ｂを制御して画像データを取得する機能を有している。更に、制御部１０は画像処理機能を有しており、撮像手段５３ａおよび撮像手段５３ｂが取得した画像内における認識マークの位置を求める機能を有している。
以下、図１に示した実装装置１による、基板Ｓとチップ部品Ｃの位置合わせ工程について説明する。
まず、位置合わせの前工程において、制御部１０は、基板ステージ２に基板Ｓを保持させるとともに、実装ヘッド４にチップ部品Ｃを保持させている。その際、基板Ｓは基板ステージ２の所定範囲内に配置され、チップ部品Ｃはアタッチメントツール４２の所定範囲内に保持されている。すなわち、チップ部品Ｃ、基板Ｓは大まかに位置合わせされている。このため、ヒーター４１の貫通孔４１Ｈおよびアタッチメントツール４２を通して、基板認識第１マークＡＳ１、基板認識第２マークＡＳ２、チップ認識第１マークＡＣ１、およびチップ認識第２マークＡＣ２の何れもが、実装ヘッド４越しに観察可能な状態となっている。
実装装置１を用いた位置合わせ工程は、基板認識マークおよびチップ認識マークを同一方向から観察するため、チップ部品Ｃを基板Ｓに接近させた状態で行なうことができる。ただし、基板Ｓとチップ部品Ｃの間には、両者が干渉することなく基板Ｓの面内方向に相対移動が可能な距離を確保しておく必要がある。
この状態を示したのが図２であり、基板Ｓとチップ部品Ｃとの間には隙間Ｄが設けられる。すなわち、基板認識マークとチップ認識マークは基板Ｓと垂直方向に「チップ部品Ｃの厚みＴＣ＋隙間Ｄ」の高低差がある。
本実施形態の実装装置１では、高低差がある基板認識マークとチップ認識マークの各々に焦点を合わせた画像を共通する光軸経路上で同時に取得することで、短時間に高精度な位置合わせを実現するものである。
図３～図５は具体的な動作を説明するものであり、図３は基板認識第１マークＡＳ１とチップ認識第１マークＡＣ１を同時に認識して位置情報を得る状態を示している。
図３の状態において、撮像手段５３ａおよび撮像手段５３ｂの何れか一方が基板認識撮像手段として基板認識第１マークＡＳ１に焦点を合わせて撮像し、他方がチップ認識撮像手段としてチップ認識第１マークＡＣ１に焦点を合わせて撮像する。以下の説明では、撮像手段５３ａが基板認識第１マークＡＳ１を撮像し、撮像手段５３ｂがチップ認識第１マークＡＣ１を撮像する例、すなわち、撮像手段５３ａが基板認識撮像手段として機能し、撮像手段５３ｂがチップ認識撮像手段として機能する例について説明する。また、撮像手段５３ａと撮像手段５３ｂおよび光学系５２ａと光学系５２ｂは、撮像素子数や光学レンズ倍率などを同一仕様とすることが望ましく、基板認識第１マークＡＳ１から撮像手段５３ａまでの光路長とチップ認識第１マークＡＣ１から撮像手段５３ｂまでの光路長が等しくなる構成としている。
基板認識第１マークＡＳ１から画像取込部５０までの垂直方向距離をＬＳ、チップ認識第１マークＡＣ１から画像取込部５０までの垂直距離をＬＣ、光学系５１内（画像取込部５０からハーフミラー５１１）の光路長をＬ１、光学系５２ａ（ハーフミラー５１１から撮像手段５３ａの撮像素子面）の光路長をＬ２ａ、光学系５２ｂ（ハーフミラー５１１から撮像手段５３ｂの撮像素子面）の光路長をＬ２ｂとした場合、認識機構５は基板認識第１マークＡＳ１から撮像手段５３ａの撮像素子面までの光路長とチップ認識第１マークＡＣ１から撮像手段５３ｂの撮像素子面までの光路長がを等しくなる以下の式（１）が成立する構成としている。
ＬＳ＋Ｌ１＋Ｌ２ａ＝ＬＣ＋Ｌ１＋Ｌ２ｂ ・・・ （１）
また、位置合わせ時に高低差がある基板認識マークとチップ認識マークの各々に焦点を合わせるため、式（２）が成立する位置関係としている。すなわち、撮像手段５３ａの焦点位置と撮像手段５３ｂの焦点位置の差を「チップ部品Ｃの厚みＴＣ＋隙間Ｄ」とすることで、同時に高低差がある基板認識マークとチップ認識マークの各々に焦点を合わせることが可能となる。
ＬＳ―ＬＣ＝チップ部品Ｃの厚みＴＣ＋隙間Ｄ ・・・ （２）
ここで、チップ部品Ｃの厚みＴＣは実装装置１で定められた仕様範囲内で変動するため、以下の式（３）が成立するような設計とすることで、最も厚みの大きいチップ部品の時であっても、基板Ｓとの間に最低限の隙間を確保することが可能となる。
ＬＳ―ＬＣ＝チップ部品Ｃの最大厚み（ｍａｘＴＣ）＋最低限隙間（ｍｉｎＤ）
・・（３）
また、基板Ｓの厚みＴＳにおいても、実装装置１で定められた仕様範囲内で変動するため、認識機構５を基板Ｓの厚みＴＳに応じて、基板認識マークに焦点が合う様に垂直方向（Ｚ方向）に位置制御し、かつ実装ヘッド４の垂直方向（Ｚ方向）位置を前記式（２）が成立する様に位置制御することで、基板Ｓの厚み仕様全範囲内での位置合わせが可能となる。
以上により、撮像手段５３ａでは図４（ａ）に示すように基板認識第１マークＡＳ１に焦点が合った画像が得られ、撮像手段５３ｂでは図４（ｂ）に示すようにチップ認識第１マークＡＣ１に焦点が合った画像が得られる。しかも、基板認識第１マークＡＳ１とチップ認識第１マークＡＣ１に焦点を合わせた画像とを共通する光軸経路を経て同時に得られる。ここで、両撮像手段が得る画像の座標位置関係を明確にしておけば、基板認識第１マークＡＳ１とチップ認識第１マークＡＣ１の相対位置情報が得られる。
なお、撮像手段５３ａと撮像手段５３ｂはいずれも同一の光路から分岐して得た画像であるため、画像取込部５０は、基板認識第１マークＡＳ１とチップ認識第１マークＡＣ１が同一視野に入る位置に配置する必要がある。すなわち、基板認識第１マークＡＳ１とチップ認識第１マークＡＣ１の位置情報を取得する際、制御部１０は認識機構５の駆動手段を制御して、基板認識第１マークＡＳ１とチップ認識第１マークＡＣ１が共に視野内に入るような位置に画像取込部５０を配置する。ここで、画像取込部５０の配置は、画像取込部５０の光軸中心が基板認識第１マークＡＳ１とチップ認識第１マークＡＣ１の中点近傍位置とすることが最も望ましい。
図３の状態で基板認識第１マークＡＳ１とチップ認識第１マークＡＣ１を認識して位置情報を得た後、制御部１０は認識機構５の駆動手段を制御し、画像取込部５０を図５に示すように基板認識第２マークＡＳ２とチップ認識第２マークＡＣ２が同一視野に入る位置に配置する。その際、基板面内方向の移動であれば、前記式（１）および前記式（２）の成立は継続するため、認識機構５を基板Ｓの垂直方向（Ｚ方向）に移動しなくとも、基板認識マークとチップ認識マークの各々に焦点が合った状態が維持される。
図５の状態では、撮像手段５３ａにより基板認識第２マークＡＳ２に焦点が合った画像と、撮像手段５３ｂによりチップ認識第２マークＡＣ２に焦点が合った画像とを共通する光軸経路を経て同時に取得し、基板認識第２マークＡＳ２とチップ認識第２マークＡＣ２の相対位置情報が得られる。
次に、図３の状態で得られた基板認識第１マークＡＳ１とチップ認識第１マークＡＣ１の相対位置情報と、図５の状態で得られた基板認識第２マークＡＳ２とチップ認識第２マークＡＣ２の相対位置情報を用いて、基板Ｓとチップ部品Ｃの位置合わせを行う。すなわち、まず制御部１０は基板認識第１マークＡＳ１とチップ認識第１マークＡＣ１の相対位置情報と基板認識第２マークＡＳ２とチップ認識第２マークＡＣ２の相対位置情報から、基板Ｓとチップ部品Ｃとの位置ズレ量を演算して求める。それから、その位置ズレ量を修正するための基板面内における基板Ｓとチップ部品Ｃの補正移動量を算出し、基板ステージ２および／または実装ヘッド４を基板面内方向に駆動して、基板Ｓとチップ部品Ｃの位置ズレ量が許容範囲となるように位置合わせを行う。
以上のような構成の実装装置１では、チップ部品Ｃと基板Ｓの位置合わせに際して、共通する光軸経路を経て、チップ認識マークと基板認識マークの各々に焦点が合った状態で、同時に撮像できるので、撮像回数を半減できることによる位置合わせの高速化および、各々に焦点が合った明瞭な画像が撮像でき、かつ撮像位置を半減できることによる画像取込部５０の座標誤差低減できることによる位置合わせの高精度化を、大幅なコストの上昇を伴わずに、実現可能となる。
基板Ｓとチップ部品Ｃの位置合わせが完了した後、実装工程が開始される。実装工程において、制御部１０は、実装ヘッド４を下降させて、基板Ｓにチップ部品Ｃを密着させ、所定の加圧力にて実装を行う。その際、基板Ｓとチップ部品Ｃの間の熱硬化性接着剤を、実装ヘッド４のヒーター部４１で加熱することで、基板Ｓにチップ部品Ｃが固定される。所定時間の加圧加熱を行った後、実装ヘッド４はチップ部品Ｃの吸着保持を解除して上昇し、実装工程は完了する。
ところで、品質管理の観点から、実装工程完了後には、全数実装位置精度測定検査を行うことが求められるようになってきている。しかし、実装工程完了後に別装置で実装位置精度測定を行うことは、コストの上昇を伴う。また、実装位置精度の不良が発生した時、気付くまでに時間を要するため修正処置の遅れを伴う。そこで、実装装置１の認識機構５を使用して、実装工程完了後に位置合わせ工程と同様、基板認識第１マークＡＳ１とチップ認識第１マークＡＣ１の位置情報と、基板認識第２マークＡＳ２とチップ認識第２マークＡＣ２の位置情報を得て、チップ部品Ｃを基板Ｓに実装した状態の実装位置精度を求める機能を追加している。しかし、実装工程完了後に実装装置１の認識機構５を使用して実装位置精度を測定することは、実装位置精度測定の動作時間が増加するため、特に全数の実装位置精度測定検査する場合、生産性の著しい低下を伴う。
そこで、本発明では、実装ヘッド４越しにチップ認識マークおよび基板認識マークが認識できる構成であることと、基板Ｓとチップ部品Ｃとの位置関係は、チップ部品Ｃが基板Ｓに密着した段階で決定されることに着目し、実装工程中の段階で、各々の基板認識マークおよびチップ認識マークの位置情報を得て、実装位置精度の測定を行うことも実現させている。すなわち、基板ステージ２に保持された基板Ｓに、実装ヘッド４に保持され加圧されたチップ部品Ｃは、密着した段階で固定され、その状態は接着剤硬化により維持されることを根拠とし、実装工程中の段階で実装位置精度の測定を開始させ、両工程を並行させることにより、コストの上昇や生産性の低下を伴うことなく、全数の実装精度測定検査を行うことを実現させるものである。
以後、実装装置１を用い、実装工程と並行して実装位置精度測定を行なう実施形態について説明する。図６は、実装装置１が、実装工程において実装ヘッド４を下降させて、チップ部品Ｃを基板Ｓに密着させた状態を示すものである。本実施形態における実装精度測定検査工程は、実装ヘッド４が下降し、チップ部品Ｃが基板Ｓに密着した直後から開始することができる。ここで、チップ部品Ｃが基板Ｓに密着したか否かは、図示していない圧力センサーまたは変位センサー等により判断できるようにしている。
図６は、実装装置１がチップ部品Ｃを基板Ｓに密着させた実装工程において、基板認識第１マークＡＳ１とチップ認識第１マークＡＣ１の位置情報を取得する過程を示すものであり、認識機構５の動作は図３、図５に示した位置合わせ工程と同様である。図６において、図６（ａ）は実装装置１をＹ方向から見た図であり、図６（ｂ）は実装装置１をＸ方向から見た（一部透視）図である。なお、図６（ａ）と図６（ｂ）に示した関係は、図８についても同様である（更に、図１０から図１２についても同様である）。
図６の状態では、画像取込部５０から基板Ｓまでの垂直方向距離は位置合わせ工程と同じであるが、実装ヘッド４が降下しているため、画像取込部５０から実装ヘッド４が保持したチップ部品Ｃまでの垂直方向距離は位置合わせ工程と異なる。このため、撮像手段５３ｂがチップ認識第１マークＡＣ１に焦点を合わせて撮像するためは、認識機構５を垂直方向（Ｚ方向）に移動する必要がある。
ところで、チップ部品Ｃが基板Ｓに密着した状態は、図２における隙間Ｄがゼロになり、基板認識マークとチップ認識マークの上下方向高低差は「チップ部品Ｃの厚みＴＣ」となる。すなわち、チップ厚みＴＣが小さくなれば、基板認識マークとチップ認識マークの垂直方向の高低差も小さくなる。ここで、基板認識マークとチップ認識マークの垂直方向の高低差が撮像手段５３ａもしくは撮像手段５３ｂの被写界深度以内であれば、何れか一方の撮像手段を用いて、図７に示すように基板認識第１マークＡＳ１とチップ認識第１マークＡＣ１の両方を明瞭かつ同時に撮像できることを意味するものである。この際、撮像手段５３ｂを用いてもよいが、位置合わせ工程において基板認識マークに焦点が合った状態である撮像手段５３ａを用いれば、焦点を合わせるために認識機構５を垂直方向（Ｚ方向）に移動する必要がないため好ましい。
その後、制御部１０は認識機構５を駆動することにより、図８の状態で基板認識第２マークＡＳ２とチップ認識第２マークＡＣ２が同一視野内となるよう画像取込部５０を配置し、基板認識第２マークＡＳ２とチップ認識第２マークＡＣ２の相対位置情報を得る。
次に、図６の状態で得られた基板認識第１マークＡＳ１とチップ認識第１マークＡＣ１の相対位置関係と、図８の状態で得られた基板認識第２マークＡＳ２とチップ認識第２マークＡＣ２の相対位置関係から実装位置精度を求める。すなわち、制御部１０は、基板認識第１マークＡＳ１とチップ認識第１マークＡＣ１の相対位置関係および基板認識第２マークＡＳ２とチップ認識第２マークＡＣ２の相対位置関係について、基板Ｓの所定位置にチップ部品Ｃが正確に実装されている場合と、認識機構５を用いた認識で実際に得られた位置情報とを比較して、基板Ｓに対するチップ部品Ｃの実装位置精度を演算して求める。
撮像手段５３ａか撮像手段５３ｂの何れか一方を用いて基板認識マークとチップ認識マークの両方を明瞭かつ同時に撮像する手法は、相対位置関係を容易かつ高精度に把握することが可能である。
ところで、撮像手段５３ａか撮像手段５３ｂの何れか一方を用いて実装工程中に実装位置精度を求めることが可能となれば、環境変化に伴う撮像手段５３ａと撮像手段５３ｂの光軸位置の変化や光軸傾斜の変化、または昇降加圧ユニット３の傾斜の変化などに起因する実装位置のシフトに対して、校正演算させることも可能となる。すなわち、撮像手段５３ａが基板認識マークを撮像し撮像手段５３ｂがチップ認識マークを撮像して位置合わせを行う位置合わせ工程において、演算結果の位置ズレ量が許容範囲であっても、撮像手段５３ａか撮像手段５３ｂの何れか一方を用いて基板認識マークとチップ認識マークを撮像する実装位置精度測定結果に位置ズレがある場合、撮像手段５３ａと撮像手段５３ｂの光軸位置の変化や光軸傾斜の変化、または昇降加圧ユニット３の傾斜の変化が生じていることが容易に判り、自動で常時校正演算することにより、チップ部品Ｃの基板Ｓに対する実装位置をシフトさせることなく、常に安定して所定位置の許容範囲内に実装することが可能となる。
このように、実装工程中の段階で実装位置精度を演算して求め、実装位置にフィードバックして、常時自動で実装位置を校正調整することにより、コストの上昇や生産能力の低下を伴うことなく、非常に安定した高い精度での実装が可能となる。
なお、実装位置精度測定において、撮像手段５３ａか撮像手段５３ｂの何れか一方を用いて、基板認識マークとチップ認識マークを焦点深度内かつ同一視野内で同時に撮像する機能は、部品埋めこみ基板（エンベデッド基板）へのチップ部品Ｃの実装において、極めて有効な手法である。すなわち、図９（ａ）および図１０に示すような凹部ＳＣを有する基板Ｓの、凹部ＳＣにチップ部品Ｃを実装する場合、基板Ｓの上面とチップ部品Ｃの上面とは、図９（ｂ）のようにほぼ同一高さとなる。このため、図１１に示すように、認識機構の画像取込部５０から、基板認識第１マークＡＳ１までと、チップ認識第１マークＡＣ１までは、ほぼ同一垂直距離となり、同一視野内で両方の認識マークに焦点が合った状態で同時に撮像することが容易となる。これは、図１２に示す基板認識第２マークＡ２とチップ認識第２マークＡＣ２を撮像する場合においても同様である。
また、基板Ｓの上面とチップ部品Ｃの上面が同一高さになるような条件であれば、基板認識マークとチップ認識マークの上下方向高低差はゼロとなり、より明瞭な画像を取得できるため、撮像手段５３ａと撮像手段５３ｂの光軸位置の変化や光軸傾斜の変化、または昇降加圧ユニット３の傾斜の変化などを把握し、実装位置を自動で常時校正調整する機能に最適であり、更に安定性、信頼性の高い、高精度な実装装置を実現することが可能である。
１ 実装装置
２ 基板ステージ
３ 昇降加圧ユニット
４ 実装ヘッド
５ 認識機構
１０ 制御部
４０ ヘッド本体
４１Ｖ ヘッド空間
４１ ヒーター部
４１Ｈ 貫通孔
４２ アタッチメントツール
５０ 画像取込部
５１ 光学系（共通部）
５２ａ、５２ｂ 光学系（分岐部）
５３ａ、５３ｂ 撮像手段
５００、５２０ 反射手段
５１１ ハーフミラー
Ｃ チップ部品
Ｓ 基板
ＡＣ１、ＡＣ２ チップ認識マーク
ＡＳ１、ＡＳ２ 基板認識マーク
Ｄ 位置合わせ時の、チップ部品と基板の隙間
ＴＣ チップ部品の厚み
ＴＳ 基板の厚み
ＳＣ 基板の凹部
ＣＣ１ チップ部品の角部１
ＣＣ２ チップ部品の角部２
ΔＸ１ チップ部品の認識マーク１とチップ部品の角部１のＸ方向距離
ΔＸ２ チップ部品の認識マーク２とチップ部品の角部２のＸ方向距離
ΔＹ１ チップ部品の認識マーク１とチップ部品の角部１のＹ方向距離
ΔＹ２ チップ部品の認識マーク２とチップ部品の角部２のＹ方向距離
ＬＳ 画像取込部から基板認識マークまでの距離
ＬＣ 画像取込部からチップ認識マークまでの距離
Ｌ１ 反射手段からハーフミラーまでの距離
Ｌ２ａ ハーフミラーから撮像手段５３ａの素子面までの距離
Ｌ２ｂ ハーフミラーから撮像手段５３ｂの素子面までの距離

Claims (8)

  1. 位置合わせ用のチップ認識マークを有するチップ部品と、位置合わせ用の基板認識マークを有する基板とを、前記チップ認識マークと前記基板認識マークが同一方向を向く状態で実装する実装装置であって、
    前記基板を保持する基板ステージと、
    前記チップ部品を保持する実装ヘッドと、
    前記基板に対して垂直方向に前記実装ヘッドを昇降させる昇降手段と、
    前記実装ヘッドの上側で、前記実装ヘッドの動作と独立して移動して、前記チップ認識マークと前記基板認識マークの組み合わせを複数箇所で認識する認識機構と、
    前記認識機構と接続し、前記認識機構から得た、前記チップ認識マークおよび前記基板認識マークの位置情報から、前記チップ部品と前記基板の位置ズレ量を計算する機能と、前記位置ズレ量に応じて前記実装ヘッド部と前記基板ステージの少なくとも一方を駆動して位置合わせを行う機能を有する制御部とを備え、
    前記認識機構は、前記チップ認識マークを認識するチップ認識撮像手段と前記基板認識マークを認識する基板認識撮像手段とが、独立して設けられ、共通の光軸経路を経て焦点位置が異なる様に設けられた実装装置。
  2. 請求項１に記載の実装装置であって、
    前記認識機構の光軸中心が、前記チップ認識マークと前記基板認識マークの中点近傍位置で前記チップ認識マークと前記基板認識マークを同時に認識する機能を有する実装装置。
  3. 請求項１または請求項２に記載の実装装置であって、
    前記チップ部品を接着剤を介して固定するもので、
    前記実装ヘッドは、保持した前記チップ部品を前記基板に密着させて加圧するもので、
    前記位置合わせ実施後、前記チップ部品を保持した前記実装ヘッドを前記基板に対して垂直方向に下降させ、前記チップ部品が前記基板に密着してから、
    前記制御部が、前記実装ヘッドが前記チップ部品を加圧するのと並行して、前記認識機構に前記チップ認識マークおよび前記基板認識マークの認識動作を開始させ、前記チップ部品が前記基板に密着した実装状態における前記チップ認識マークと前記基板認識マークの組み合わせを複数箇所で認識し、前記チップ部品と前記基板の実装位置精度を算出する機能を有する実装装置。
  4. 請求項３に記載の実装装置であって、
    前記チップ部品が前記基板に密着してから、並行して開始される実装位置精度を算出するための、前記チップ認識マークと前記基板認識マークの認識動作において、
    前記チップ認識撮像手段か前記基板認識撮像手段の何れか一方を用いて、前記チップ認識マークと前記基板認識マークとを同時に認識する機能を有する実装装置。
  5. 請求項３または請求項４に記載の実装装置であって、
    算出した実装位置精度の結果を、実装位置にフィードバックし、自動で実装位置を校正調整する機能を有する実装装置。
  6. 位置合わせ用のチップ認識マークを有するチップ部品を、位置合わせ用の基板認識マークを有する基板に、前記チップ認識マークと前記基板認識マークが同一方向を向く状態で接着剤を介し固定して実装する実装方法であって、
    前記チップ部品を前記基板と隙間を設けて配置した状態で、前記チップ認識マークと前記基板認識マークを同一方向から、チップ認識マークを認識するチップ認識撮像手段と前記基板認識マークを認識する基板認識撮像手段が共通の光軸経路を有し焦点位置が異なる様に独立して設けられた認識機構を用い、前記認識機構を移動させて、前記チップ認識マークと前記基板認識マークの組み合わせを複数箇所で認識して、前記チップ部品と前記基板の相対位置関係を合わせる位置合わせ工程と、
    前記チップ部品を前記基板に密着させ加圧して実装する実装工程と、前記チップ部品が前記基板に密着した実装状態にあるときに、前記チップ認識マークと前記基板認識マークの組み合わせを複数箇所で認識して、前記チップ部品と前記基板の相対位置関係を算出する実装精度測定検査工程とを備え、
    前記チップ部品が前記基板に密着してから、前記実装工程と前記実装精度測定検査工程を並行して行う実装方法。
  7. 請求項６に記載の実装方法であって、
    前記実装精度測定検査工程において、前記チップ認識撮像手段か前記基板認識撮像手段の何れか一方を用いて、前記チップ認識マークと前記基板認識マークとを同時に認識する実装方法。
  8. 請求項６または請求項７に記載の実装方法であって、
    前記実装精度測定検査工程で算出した実装位置精度の結果を、実装位置にフィードバックし、自動で実装位置を校正調整する実装方法。
JP2019009174A 2019-01-23 2019-01-23 実装装置および実装方法 Active JP7112341B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2019009174A JP7112341B2 (ja) 2019-01-23 2019-01-23 実装装置および実装方法
PCT/JP2020/001160 WO2020153204A1 (ja) 2019-01-23 2020-01-16 実装装置および実装方法
CN202080009608.4A CN113348538B (zh) 2019-01-23 2020-01-16 安装装置和安装方法
TW109102157A TWI839448B (zh) 2019-01-23 2020-01-21 安裝裝置及安裝方法
US17/381,720 US11823938B2 (en) 2019-01-23 2021-07-21 Mounting device and mounting method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2019009174A JP7112341B2 (ja) 2019-01-23 2019-01-23 実装装置および実装方法

Publications (2)

Publication Number Publication Date
JP2020119972A JP2020119972A (ja) 2020-08-06
JP7112341B2 true JP7112341B2 (ja) 2022-08-03

Family

ID=71736074

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019009174A Active JP7112341B2 (ja) 2019-01-23 2019-01-23 実装装置および実装方法

Country Status (4)

Country Link
US (1) US11823938B2 (ja)
JP (1) JP7112341B2 (ja)
CN (1) CN113348538B (ja)
WO (1) WO2020153204A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7372457B2 (ja) 2020-04-24 2023-10-31 Dmg森精機株式会社 加工機械

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111935970B (zh) * 2020-09-09 2020-12-18 苏州鼎纳自动化技术有限公司 复杂产品上微小部件的贴装机构

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000276233A (ja) 1999-03-24 2000-10-06 Moritex Corp 位置ずれ検出装置及びそれを用いた位置決め装置
JP2008306039A (ja) 2007-06-08 2008-12-18 Shinkawa Ltd ボンディング装置用撮像装置及び撮像方法
JP2017208522A (ja) 2016-05-11 2017-11-24 パナソニックＩｐマネジメント株式会社 部品実装装置
JP2018056481A (ja) 2016-09-30 2018-04-05 ボンドテック株式会社 アライメント装置およびアライメント方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4167790B2 (ja) * 2000-03-10 2008-10-22 東レエンジニアリング株式会社 チップ実装装置
WO2003041478A1 (fr) 2001-11-05 2003-05-15 Toray Engineering Co., Ltd. Procede et dispositif de montage
JP4322092B2 (ja) * 2002-11-13 2009-08-26 富士機械製造株式会社 電子部品実装装置における校正方法および装置
JP4065805B2 (ja) * 2003-04-10 2008-03-26 富士機械製造株式会社 撮像装置
TW200628029A (en) * 2004-12-06 2006-08-01 Matsushita Electric Ind Co Ltd Component mounting apparatus and component mounting method
JP4840862B2 (ja) * 2006-08-29 2011-12-21 東レエンジニアリング株式会社 実装装置のチップ供給方法、及びその実装装置
WO2009096454A1 (ja) * 2008-01-30 2009-08-06 Toray Engineering Co., Ltd. チップ搭載方法およびチップ搭載装置
JP2014045011A (ja) * 2012-08-24 2014-03-13 Bondtech Inc 基板支持システム
WO2014147701A1 (ja) * 2013-03-18 2014-09-25 富士機械製造株式会社 部品実装装置および部品実装装置における校正方法
JP6390978B2 (ja) * 2016-02-05 2018-09-19 パナソニックＩｐマネジメント株式会社 半導体装置の製造装置
WO2018146880A1 (ja) * 2017-02-09 2018-08-16 ボンドテック株式会社 部品実装システム、樹脂成形装置、部品実装方法および樹脂成形方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000276233A (ja) 1999-03-24 2000-10-06 Moritex Corp 位置ずれ検出装置及びそれを用いた位置決め装置
JP2008306039A (ja) 2007-06-08 2008-12-18 Shinkawa Ltd ボンディング装置用撮像装置及び撮像方法
JP2017208522A (ja) 2016-05-11 2017-11-24 パナソニックＩｐマネジメント株式会社 部品実装装置
JP2018056481A (ja) 2016-09-30 2018-04-05 ボンドテック株式会社 アライメント装置およびアライメント方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7372457B2 (ja) 2020-04-24 2023-10-31 Dmg森精機株式会社 加工機械

Also Published As

Publication number Publication date
CN113348538A (zh) 2021-09-03
US11823938B2 (en) 2023-11-21
CN113348538B (zh) 2024-04-02
TW202101605A (zh) 2021-01-01
JP2020119972A (ja) 2020-08-06
US20210351056A1 (en) 2021-11-11
WO2020153204A1 (ja) 2020-07-30

Similar Documents

Publication Publication Date Title
KR101897088B1 (ko) 본딩 장치 및 본딩 방법
WO2020153203A1 (ja) 実装装置および実装方法
JP4128540B2 (ja) ボンディング装置
CN112185870B (zh) 高精度键合头定位方法及设备
JP7112341B2 (ja) 実装装置および実装方法
KR20210148350A (ko) 반도체 장치의 제조 장치, 및 반도체 장치의 제조 방법
JP5288411B2 (ja) アライメント装置
KR100696211B1 (ko) 본딩 장치
KR100672227B1 (ko) 본딩 장치
CA2187961A1 (en) Method and apparatus for alignment and bonding
JP7293477B2 (ja) 実装装置
TWI738413B (zh) 安裝裝置
JP7013400B2 (ja) 実装装置および実装方法
JP2000164626A (ja) 部品のボンディング方法および装置
TWI839448B (zh) 安裝裝置及安裝方法
JP7013399B2 (ja) 実装装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200928

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20211109

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20211222

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220228

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220708

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220722

R150 Certificate of patent or registration of utility model

Ref document number: 7112341

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150