CN113348538B - 安装装置和安装方法 - Google Patents

安装装置和安装方法 Download PDF

Info

Publication number
CN113348538B
CN113348538B CN202080009608.4A CN202080009608A CN113348538B CN 113348538 B CN113348538 B CN 113348538B CN 202080009608 A CN202080009608 A CN 202080009608A CN 113348538 B CN113348538 B CN 113348538B
Authority
CN
China
Prior art keywords
substrate
chip
recognition
mounting
mark
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202080009608.4A
Other languages
English (en)
Other versions
CN113348538A (zh
Inventor
田村泰司
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toray Engineering Co Ltd
Original Assignee
Toray Engineering Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toray Engineering Co Ltd filed Critical Toray Engineering Co Ltd
Publication of CN113348538A publication Critical patent/CN113348538A/zh
Application granted granted Critical
Publication of CN113348538B publication Critical patent/CN113348538B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/68—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment
    • H01L21/681—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment using optical controlling means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67144—Apparatus for mounting on conductive members, e.g. leadframes or conductors on insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/75—Apparatus for connecting with bump connectors or layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K13/00—Apparatus or processes specially adapted for manufacturing or adjusting assemblages of electric components
    • H05K13/04—Mounting of components, e.g. of leadless components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54426—Marks applied to semiconductor devices or parts for alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54473—Marks applied to semiconductor devices or parts for use after dicing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54473—Marks applied to semiconductor devices or parts for use after dicing
    • H01L2223/54486—Located on package parts, e.g. encapsulation, leads, package substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7525—Means for applying energy, e.g. heating means
    • H01L2224/75252—Means for applying energy, e.g. heating means in the upper part of the bonding apparatus, e.g. in the bonding head
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/757—Means for aligning
    • H01L2224/75702—Means for aligning in the upper part of the bonding apparatus, e.g. in the bonding head
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/757—Means for aligning
    • H01L2224/75723—Electrostatic holding means
    • H01L2224/75724—Electrostatic holding means in the lower part of the bonding apparatus, e.g. in the apparatus chuck
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/757—Means for aligning
    • H01L2224/75743—Suction holding means
    • H01L2224/75744—Suction holding means in the lower part of the bonding apparatus, e.g. in the apparatus chuck
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/757—Means for aligning
    • H01L2224/75743—Suction holding means
    • H01L2224/75745—Suction holding means in the upper part of the bonding apparatus, e.g. in the bonding head
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/757—Means for aligning
    • H01L2224/75753—Means for optical alignment, e.g. sensors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/758—Means for moving parts
    • H01L2224/75801—Lower part of the bonding apparatus, e.g. XY table
    • H01L2224/75804—Translational mechanism
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/758—Means for moving parts
    • H01L2224/75821—Upper part of the bonding apparatus, i.e. bonding head
    • H01L2224/75822—Rotational mechanism
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/758—Means for moving parts
    • H01L2224/75821—Upper part of the bonding apparatus, i.e. bonding head
    • H01L2224/75824—Translational mechanism
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/759—Means for monitoring the connection process
    • H01L2224/75901—Means for monitoring the connection process using a computer, e.g. fully- or semi-automatic bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8312—Aligning
    • H01L2224/83121—Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors
    • H01L2224/8313—Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors using marks formed on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8312—Aligning
    • H01L2224/83121—Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors
    • H01L2224/83132—Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors using marks formed outside the semiconductor or solid-state body, i.e. "off-chip"
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/832—Applying energy for connecting
    • H01L2224/83201—Compression bonding
    • H01L2224/83203—Thermocompression bonding, e.g. diffusion bonding, pressure joining, thermocompression welding or solid-state welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83855—Hardening the adhesive by curing, i.e. thermosetting
    • H01L2224/83862—Heat curing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83908—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector involving monitoring, e.g. feedback loop
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Supply And Installment Of Electrical Components (AREA)
  • Die Bonding (AREA)
  • Wire Bonding (AREA)

Abstract

提供安装装置和安装方法，在基板的电极面和芯片部件的电极面朝向相同方向的面朝上安装中，以最低限度的成本上升实现稳定高速且高精度的对位。具体地，提供安装装置和安装方法，安装装置具有：识别机构，其能够从安装头的上侧隔着所述安装头识别芯片识别标记和基板识别标记，并沿基板面内方向移动；和控制部，其与识别机构连接，具有如下功能：根据从识别机构得到的芯片识别标记和所述基板识别标记的位置信息计算芯片部件与基板的位置偏移量；和根据位置偏移量驱动所述安装头或/和基板载台进行对位，识别机构独立设置有识别芯片识别标记的芯片识别拍摄单元和识别基板识别标记的基板识别拍摄单元，并设置成经共用的光轴路径而焦点位置不同。

Description

安装装置和安装方法
技术领域
本发明涉及将芯片部件安装在基板上的安装装置和安装方法。特别涉及进行使基板的电极面与芯片部件的电极面朝向相同方向的面朝上(face up)安装的安装装置和安装方法。
背景技术
作为在布线基板等基板上安装半导体芯片等芯片部件的安装方式，公知有使芯片部件的电极面与基板的电极面对置而进行安装的面朝下(face down)安装和使基板的电极面与芯片部件的电极面为相同方向而进行安装的面朝上安装。
在任何安装方式中，都需要用于在基板的规定位置安装芯片部件的高精度的对位，在芯片部件和基板上附有用于对位的识别标记。在此，将芯片部件对位于基板的规定位置是为了按照规定的精度安装基板的电极与芯片部件的电极的位置关系，无论在面朝下安装、面朝上安装的情况下，在基板以及芯片部件中，识别标记位置都以电极位置为基准而配置，一般附在相对位置明确的电极面侧。
在此，在图13中示出面朝上安装的例子。在芯片部件C中，如图13的(a)所示，一般配置2个芯片部件的识别标记(以下记作芯片识别标记)即芯片识别第1标记AC1和芯片识别第2标记AC2(在图13的例子中为对角上的配置)。另一方面，在基板S上，一般配置2个基板的识别标记(以下记作基板识别标记)即基板识别第1标记AS1和基板识别第2标记AS2(图13的例子为对角上的配置)。此处，在对位时，根据芯片识别第1标记AC1与基板识别第1标记AS1的位置关系以及芯片识别第1标记AC2与基板识别第2标记AS2的位置关系，求出相对于规定安装位置的位置偏移量(基板面内方向的位置和角度)，对相对位置进行校正而进行安装(图13的(b))。
此外，无论面朝下安装、面朝上安装，都由安装头从上侧将所保持的芯片部件压接而安装在基板上。因此，在使基板与芯片部件的电极彼此相对而进行安装的面朝下安装中，已知通过使用上下双视野相机来同时直接观察基板识别标记和芯片识别标记的方法。另一方面，在使基板与芯片部件的电极为相同方向而进行安装的面朝上安装中，由于芯片部件的电极面与安装头紧贴，因此存在如何高精度地掌握芯片识别标记的位置这样的课题。
针对该课题，例如已有利用图14的(a)所示的上下双视野相机的方法，一直以来被使用。在该方法中，如图14的(b)所示，在其他工序中预先求出芯片部件C的芯片识别第1标记AC1的位置与芯片部件C的最接近芯片识别第1标记AC1的角部CC1的位置关系(ΔX1和ΔY1)(关于芯片识别第2标记AC2与芯片部件C的最接近AC2的角部CC2的位置关系(ΔX2、ΔY2)也同样)，在利用上下双视野相机对基板S的基板识别第1标记AS1与芯片部件C的角部CC1以及基板识别第2标记与芯片部件C的角部CC2进行观察后，在运算中使用预先求出的芯片识别标记与芯片部件的角部的位置关系而进行基板S与芯片部件C的对位。在该方法中，虽然能够与面朝下安装同样地使用上下双视野相机，但存在以下的课题：(1)另外需要用于掌握芯片识别标记与芯片部件C的角部的位置关系的装置或工序，会伴随成本上升或生产率的降低。(2)芯片部件C的角部、端部容易缺损，另外，通常角部的识别精度比识别标记差，因此对位精度降低。
因此，为了在面朝上安装中也能够直接观察芯片部件的识别标记而进行对位，提出了如下的方法：通过在安装头的对芯片部件进行保持的部分使用透明部件等的设计，能够隔着安装头观察各识别标记。(例如专利文献1、专利文献2)
现有技术文献
专利文献
专利文献1：国际公开第2003/041478号公报
专利文献2：日本特开2017-208522号公报
发明内容
发明所要解决的课题
半导体部件的高密度化、多电极化、窄间距化显著发展，在安装装置中，要求不伴随大幅的成本上升而高速地进行比以往更高精度的对位并进行安装。在专利文献2所记载的装置中，在对位阶段，芯片识别标记与基板识别标记的高度存在差异，因此芯片识别第1标记AC1与基板识别第1标记AS1(以及芯片识别第2标记AC2与基板识别第2标记AS2)的光路长度不同，由于焦点深度的关系，难以按照高分辨率且同时取得芯片识别标记和基板识别标记的图像，需要进行用于使焦点对准各个识别标记的拍摄单元的驱动，存在安装精度降低、生产率降低这样的问题。进而，还存在反射光学系统的构造非常复杂、成本上升的问题。
因此，如图15至图18所示，与本申请相同的发明人完成了用于实现如下目的的发明：使焦点分别对准基板识别第1标记AS1、芯片识别第1标记AC1、芯片识别第2标记AC2以及基板识别第2标记AS2，从而单独地获得高精度的位置信息。
凭借图15至图18所示那样的动作，能够提供芯片部件C相对于基板S的对位的高精度化和成本的降低，但为了单独地识别识别标记，需要使识别机构移动到各个识别标记位置，会伴随动作时间的增加，有时对生产率造成影响。
本发明是鉴于上述的问题而完成的，提供安装装置和安装方法，在基板的电极面与芯片部件的电极面朝向相同方向的面朝上安装中，不伴随大幅的成本上升而实现高速且高精度的对位。
用于解决课题的手段
为了解决上述的课题，技术方案1所记载的发明提供一种安装装置，其将具有用于对位的芯片识别标记的芯片部件和具有用于对位的基板识别标记的基板按照所述芯片识别标记和所述基板识别标记朝向上方的姿势进行面朝上安装，其中，该安装装置具有：基板载台，其对所述基板进行保持；安装头，其对所述芯片部件进行保持；升降单元，其使所述安装头相对于所述基板在垂直方向上升降；识别机构，其能够从所述安装头的上侧隔着所述安装头对所述芯片识别标记和所述基板识别标记进行识别，并能够在所述基板的面内方向上移动；以及控制部，其与所述识别机构连接，具有根据从所述识别机构得到的所述芯片识别标记和所述基板识别标记的位置信息而计算所述芯片部件与所述基板的位置偏移量的功能、以及根据所述位置偏移量而驱动所述安装头或/和所述基板载台而进行对位的功能，所述识别机构独立地设置有对所述芯片识别标记进行识别的芯片识别拍摄单元和对所述基板识别标记进行识别的基板识别拍摄单元，并且设置成该芯片识别拍摄单元和该基板识别拍摄单元经共用的光轴路径而焦点位置不同。
技术方案2所述的发明提供一种安装装置，在技术方案1所述的安装装置中，该安装装置具有如下的功能：按照所述识别机构的光轴中心位于所述芯片识别标记与所述基板识别标记的中点附近位置的方式，对所述芯片识别标记和所述基板识别标记同时进行识别。
技术方案3所述的发明提供一种安装装置，在技术方案2所述的安装装置中，该安装装置具有如下的功能：在实施所述对位后，使保持着所述芯片部件的所述安装头相对于所述基板在垂直方向上下降，在所述芯片部件紧贴在所述基板上之后，所述控制部使所述识别机构并行地开始进行所述芯片识别标记和所述基板识别标记的识别动作，隔着所述安装头对所述芯片部件紧贴在所述基板上的安装状态下的所述芯片识别标记和所述基板识别标记进行识别，并计算所述芯片部件与所述基板的安装位置精度。
技术方案4所记载的发明提供一种安装装置，在技术方案3所记载的安装装置中，该安装装置具有如下的功能：在所述芯片部件紧贴在所述基板上之后并行地开始进行的用于计算安装位置精度的所述芯片识别标记和所述基板识别标记的识别动作中，使用所述芯片识别拍摄单元或所述基板识别拍摄单元的任意一方，按照使所述识别机构的光轴中心位于所述芯片识别标记与所述基板识别标记的中点附近位置的方式，对所述芯片识别标记和所述基板识别标记同时进行识别。
技术方案5所述的发明提供一种安装装置，在技术方案4所述的安装装置中，该安装装置具有如下的功能：将所计算的安装位置精度的结果反馈给安装位置，并自动地对安装位置进行校正调整。
技术方案6所述的发明提供一种安装方法，将具有用于对位的芯片识别标记的芯片部件安装在具有用于对位的基板识别标记的基板上，其中，该安装方法具有如下的工序：对位工序，在与所述基板设置间隙而配置了所述芯片部件的状态下，隔着所述安装头从同一方向通过识别机构对所述芯片识别标记和所述基板识别标记同时进行识别，使所述芯片部件与所述基板的相对位置关系匹配，其中，所述识别机构按照经共用的光轴路径而焦点位置分别不同的方式独立设置有对芯片识别标记进行识别的芯片识别拍摄单元和对所述基板识别标记进行识别的基板识别拍摄单元；安装工序，使所述芯片部件紧贴在所述基板上并加压而进行安装；以及安装精度测定检查工序，在所述芯片部件处于紧贴在所述基板上的安装状态时，隔着所述安装头从同一方向对所述芯片识别标记和所述基板识别标记进行识别，计算所述芯片部件与所述基板的相对位置关系，在所述芯片部件紧贴在所述基板上之后，并行地进行所述安装工序和所述安装精度测定检查工序。
技术方案7所述的发明提供一种安装方法，在技术方案6所述的安装方法中，在所述安装精度测定检查工序中，使用所述芯片识别拍摄单元或所述基板识别拍摄单元的任意一方，按照使所述识别机构的光轴中心位于所述芯片识别标记与所述基板识别标记的中点附近位置的方式，对所述芯片识别标记和所述基板识别标记同时进行识别。
技术方案8所述的发明提供一种安装方法，在技术方案7所述的安装方法中，将通过所述安装精度测定检查工序而计算的安装位置精度的结果反馈给安装位置，并自动地对安装位置进行校正调整。
发明效果
根据本发明，在基板的电极面与芯片部件的电极面朝向相同方向的面朝上安装中，能够实现不伴随成本的大幅上升而高速地进行高精度的对位的安装装置以及安装方法。
附图说明
图1的(a)是示出本发明的实施方式所涉及的安装装置的外观的图，图1的(b)是示出从其他角度观察了该安装装置的外观和构成要素的图。
图2是说明在本发明的实施方式所涉及的安装装置中进行芯片部件与基板的对位时的位置关系的图。
图3是说明在本发明的实施方式所涉及的安装装置中，在进行芯片部件与基板的对位时同时取得基板第1识别标记的位置信息和芯片部件第1识别标记的位置信息的状态的图。
图4的(a)是示出在本发明的实施方式所涉及的安装装置中，在进行芯片部件与基板的对位时同时取得基板第1识别标记的位置信息和芯片部件第1识别标记的位置信息的状态下，使焦点对准了基板第1识别标记的基板拍摄单元的图像例的图，图4的(b)是示出在上述状态下，使焦点对准了芯片部件第1识别标记的芯片拍摄单元的图像例的图。
图5是说明在本发明的实施方式所涉及的安装装置中，在进行芯片部件与基板的对位时同时取得基板第2识别标记的位置信息和芯片部件第2识别标记的位置信息的状态的图。
图6是说明在本发明的实施方式所涉及的安装装置中将芯片部件向基板进行安装的安装工序阶段的安装位置精度测定的图，图6的(a)是示出同时取得基板第1识别标记的位置信息和芯片部件第1识别标记的位置信息的状态的图，图6的(b)是从侧面方向观察该状态的图。
图7是说明在本发明的实施方式所涉及的安装装置中将芯片部件向基板进行安装的安装工序阶段的安装位置精度测定进行说明的图，是示出在安装位置精度测定时同时在同一视野内取得了基板第1识别标记和芯片部件第1识别标记的位置信息的拍摄单元的图像例的图。
图8是说明在本发明的实施方式所涉及的安装装置中将芯片部件向基板进行安装的安装工序阶段的安装位置精度测定的图，图8的(a)是示出同时取得基板第2识别标记的位置信息和芯片部件第2识别标记的位置信息的状态的图，图8的(b)是从侧面方向观察该状态的图。
图9是说明向埋入基板进行的面朝上安装的图，图9的(a)是示出芯片部件从基板离开的状态的图，图9的(b)是示出将芯片部件与基板对位而进行了安装的状态的图。
图10的(a)是示出在本发明的实施方式所涉及的安装装置中进行埋入基板与芯片部件的对位时的状态的图，图10的(b)是从侧面方向观察该状态的图。
图11是说明在本发明的实施方式所涉及的安装装置中将芯片部件向埋入基板进行安装的安装工序阶段的安装位置精度测定的图，图11的(a)是示出同时取得基板第1识别标记的位置信息和芯片部件第1识别标记的位置信息的状态的图，图11的(b)是从侧面方向观察该状态的图。
图12是说明在本发明的实施方式所涉及的安装装置中将芯片部件向埋入基板进行安装的安装工序阶段的安装位置精度测定的图，图12的(a)是示出同时取得基板第2识别标记的位置信息和芯片部件第2识别标记的位置信息的状态的图，图12的(b)是从侧面方向观察该状态的图。
图13是说明面朝上安装的图，图13的(a)是示出芯片部件从基板离开的状态的图，图13的(b)是示出将芯片部件与基板对位而进行了安装的状态的图。
图14是说明面朝上安装的对位的现有例的图，图14的(a)是示出使用上下双视野相机的例子的图，图14的(b)是说明芯片识别标记与芯片的角部的位置关系的图。
图15是说明在对芯片部件进行保持的附件工具中使用了透明部件而进行的以往的芯片部件与基板的对位的图，图15的(a)是示出取得基板第1识别标记的位置信息的状态的图，图15的(b)是示出从侧面方向对该状态进行观察的状态的图。
图16是说明在对芯片部件进行保持的附件工具中使用了透明部件而进行的以往的芯片部件与基板的对位的图，图16的(a)是示出取得芯片部件第1识别标记的位置信息的状态的图，图16的(b)是示出从侧面方向对该状态进行观察的状态的图。
图17是说明在对芯片部件进行保持的附件工具中使用了透明部件而进行的以往的芯片部件与基板的对位的图，图17的(a)是示出取得芯片部件第2识别标记的位置信息的状态的图，图17的(b)是示出从侧面方向对该状态进行观察的状态的图。
图18是说明在对芯片部件进行保持的附件工具中使用了透明部件而进行的以往的芯片部件与基板的对位的图，图18的(a)是示出取得基板第2识别标记的位置信息的状态的图，图18的(b)是示出从侧面方向对该状态进行观察的状态的图。
具体实施方式
使用附图对本发明的实施方式进行说明。图1的(a)是示出本发明的实施方式中的安装装置1的外观的图，图1的(b)是从与图1的(a)不同的角度观察的外观图，还记载了包含控制系统在内的构成要素。
安装装置1是将芯片部件C与基板S对位而进行面朝上安装的装置，对位中使用标记于芯片部件C的芯片识别第1标记AC1、芯片识别第2标记AC2以及标记于基板S的基板识别第1标记AS1、基板识别第2标记AS2。具体而言，安装装置1在将芯片识别第1标记AC1与基板识别第1标记AS1的位置关系以及芯片识别第2标记AC2与基板识别第2标记AS2的位置关系校正为允许范围内之后将芯片部件C安装在基板S上。
此外，芯片部件C向基板S的安装一般经由热固化性粘接剂来进行。热固化性粘接剂通常设置在芯片部件C的与电极面(芯片识别标记所存在的面)相反的一侧，但也可以设置在基板S侧。
安装装置1将基板载台2、升降加压单元3、安装头4、识别机构5和控制单元10作为构成要素。
基板载台2具有对基板S进行保持并且使基板S在面内方向(XY面内)上移动的功能。在此，在保持基板S时，真空吸附方式是合适的，但并不限定于此，也可以采用静电吸附方式。
升降加压单元3优选具有使安装头4在基板S的垂直方向(Z方向)上移动的功能和调整安装头4对芯片部件C的加压力的功能，并具有将安装头4在以Z方向为轴的旋转方向上进行角度调整的功能。
安装头4对芯片部件C进行保持而压接在基板S上。安装头4将头主体40、加热器部41、附件工具42作为构成要素。头主体40与升降加压单元3连结，在下侧保持配置有加热器部41。加热器部41具有发热功能，经由附件工具42对芯片部件C进行加热。另外，加热器部41具有使用未图示的减压流路来吸附保持附件工具42的功能。附件工具42是吸附保持芯片部件C的工具，选定与芯片部件C的形状匹配的工具，并吸附保持于加热器部41。
在本发明中，基板识别标记以及芯片识别标记是用于隔着安装头4进行观察的标记。因此，在本实施方式中，附件工具42由透明部件形成，但也可以设置与基板识别标记和芯片识别标记的位置一致的贯通孔。为了能够观察基板识别标记以及芯片识别标记，加热器部41需要由透明部件形成或者设置开口部，在本实施方式中设置有贯通孔41H。在此，贯通孔41H也可以与各个基板识别标记以及芯片识别标记的位置对应地设置，但为了不需要根据芯片部件的形状而更换，优选设为能够应对全部尺寸规格范围的孔形状。另外，在安装头4中需要能够供观察基板识别标记以及芯片识别标记的图像采集部50进入的空间，在本实施方式中，如图1所示那样设置头空间40V。即，在图1的安装装置1中，头主体40成为设置在加热器部41上的由侧板、顶板构成的构造。
识别机构5用于隔着经过了附件工具42、加热器部41的安装头4对基板识别标记以及芯片识别标记的位置进行识别而取得位置信息。在本实施方式中，识别机构5将图像采集部50、光学系统(共用)51、从光学系统51共用光轴而分支为2个的光学系统52a和光学系统52b、以及与光学系统52a连结的拍摄单元53a和与光学系统52b连结的拍摄单元53b作为构成要素。另外，通过将“从图像采集部50到光学系统51、光学系统52a的路径”与“从图像采集部50到光学系统51、光学系统52b的路径”的光路长度设置为不同，成为拍摄单元53a的焦点位置与拍摄单元53b的焦点位置不同的结构。
图像采集部50配置在拍摄单元53a和拍摄单元53b要取得的识别对象的上部，将识别对象纳入视野内。光学系统(共用)51具有通过反射单元500和反射单元520而变更光路的方向的功能，通过半反射镜511使光路分支。光学系统52a和光学系统52b具有光学透镜，具有为了得到高分辨率而放大图像的功能。
另外，识别机构5成为能够通过未图示的驱动机构而在头空间40V内沿基板S(和芯片部件C)的面内方向进行移动的结构。而且，为了在基板S的厚度变更时能够调整焦点位置，优选也能够在基板S的垂直方向(Z方向)上移动。
安装头4成为能够独立地在与基板S垂直的方向上移动的结构，设计头空间40V的尺寸以便即使安装头4在垂直方向上移动，也不会与进入了头空间40V的识别机构5发生干涉。
控制部10控制安装装置1的动作，控制部10与基板载台2、升降加压单元3、安装头4、识别机构5连接。
控制部10实质上将CPU和存储装置作为主要的构成要素，根据需要经由接口与各装置连接，通过内置程序，还能够使用取得数据进行运算，并进行与运算结果对应的输出。
控制部10与基板载台2连接，具有控制基板载台2对基板S的保持和解除、以及沿基板S的面内方向的移动的功能。
控制部10与升降加压单元3连接，具有对安装头4的与基板S垂直的方向(Z方向)的驱动和以Z方向为轴的旋转方向的驱动、以及加压力进行控制的功能。
控制部10与安装头4连接，具有对附件工具42对芯片部件C的吸附保持和解除、加热器部41的加热温度进行控制的功能。
控制部10与识别机构5连接，具有对沿基板S(和芯片部件C)的面内方向的驱动和与基板S垂直的方向(Z方向)上的驱动进行控制，并且对拍摄单元53a和拍摄单元53b进行控制而取得图像数据的功能。进而，控制部10具有图像处理功能，具有求出拍摄单元53a和拍摄单元53b所取得的图像内的识别标记的位置的功能。
以下，对图1所示的安装装置1所进行的基板S与芯片部件C的对位工序进行说明。
首先，在对位的前工序中，控制部10使基板载台2保持基板S，并且使安装头4保持芯片部件C。此时，基板S配置在基板载台2的规定范围内，芯片部件C保持在附件工具42的规定范围内。即，芯片部件C、基板S大致对位。因此，成为能够通过加热器41的贯通孔41H以及附件工具42而隔着安装头4对基板识别第1标记AS1、基板识别第2标记AS2、芯片识别第1标记AC1以及芯片识别第2标记AC2的任意标记进行观察的状态。
使用了安装装置1的对位工序从同一方向观察基板识别标记以及芯片识别标记，因此能够在使芯片部件C接近基板S的状态下进行。但是，在基板S与芯片部件C之间，需要确保两者不干涉而能够在基板S的面内方向上相对移动的距离。
图2示出了该状态，在基板S与芯片部件C之间设置有间隙D。即，基板识别标记与芯片识别标记在垂直于基板S的方向上存在“芯片部件C的厚度TC+间隙D”的高低差。
在本实施方式的安装装置1中，在共同的光轴路径上同时取得使焦点与存在高低差的基板识别标记和芯片识别标记分别对准的图像，从而在短时间内实现高精度的对位。
图3～图5是说明具体的动作的图，图3示出同时识别基板识别第1标记AS1和芯片识别第1标记AC1而得到位置信息的状态。
在图3的状态下，拍摄单元53a和拍摄单元53b中的任意一方作为基板识别拍摄单元使焦点对准基板识别第1标记AS1而进行拍摄，另一方作为芯片识别拍摄单元使焦点对准芯片识别第1标记AC1而进行拍摄。在以下的说明中，说明的是拍摄单元53a拍摄基板识别第1标记AS1、拍摄单元53b拍摄芯片识别第1标记AC1的例子(即拍摄单元53a作为基板识别拍摄单元发挥功能、拍摄单元53b作为芯片识别拍摄单元发挥功能)。另外，优选拍摄单元53a和拍摄单元53b以及光学系统52a和光学系统52b将拍摄元件数、光学透镜倍率等设为相同规格，构成为从基板识别第1标记AS1到拍摄单元53a的光路长度与从芯片识别第1标记AC1到拍摄单元53b的光路长度相等。
将从基板识别第1标记AS1到图像采集部50的垂直方向距离设为LS，将从芯片识别第1标记AC1到图像采集部50的垂直距离设为LC，将光学系统51内(从图像采集部50到半反射镜511)的光路长度设为L1，将光学系统52a(从半反射镜511到拍摄单元53a的拍摄元件面)的光路长度设为L2a，将光学系统52b(从半反射镜511到拍摄单元53b的拍摄元件面)的光路长度设为L2b，在该情况下，识别机构5构成为使从基板识别第1标记AS1到拍摄单元53a的拍摄元件面的光路长度与从芯片识别第1标记AC1到拍摄单元53b的拍摄元件面的光路长度相等的以下的式(1)成立。
LS+L1+L2a＝LC+L1+L2b...(1)
另外，在对位时为了使焦点分别对准具有高低差的基板识别标记和芯片识别标记，设为式(2)成立的位置关系。即，通过将拍摄单元53a的焦点位置与拍摄单元53b的焦点位置之差设为“芯片部件C的厚度TC+间隙D”，能够同时使焦点分别对准具有高低差的基板识别标记和芯片识别标记。
LS-LC＝芯片部件C的厚度TC+间隙D...(2)
在此，由于芯片部件C的厚度TC在由安装装置1确定的规格范围内变动，所以通过采用以下的式(3)成立的设计，即使是为厚度最大的芯片部件时，也能够与基板S之间确保最低限度的间隙。
LS-LC＝芯片部件C的最大厚度(maxTC)+最低限度间隙(minD)...(3)
另外，基板S的厚度TS也在由安装装置1确定的规格范围内变动，因此根据基板S的厚度TS，按照焦点对准基板识别标记的方式对识别机构5在垂直方向(Z方向)上进行位置控制，并且按照上述式(2)成立的方式对安装头4的垂直方向(Z方向)位置进行位置控制，由此能够进行基板S的厚度规格整个范围内的对位。
如上所述，在拍摄单元53a中，如图4的(a)所示，得到焦点对准了基板识别第1标记AS1的图像，在拍摄单元53b中，如图4的(b)所示，得到焦点对准了芯片识别第1标记AC1的图像。而且，能够经共用的光轴路径同时得到焦点对准基板识别第1标记AS1和芯片识别第1标记AC1的图像。在此，若明确两个拍摄单元得到的图像的坐标位置关系，则能够得到基板识别第1标记AS1与芯片识别第1标记AC1的相对位置信息。
此外，拍摄单元53a和拍摄单元53b均是从同一光路分支而得到的图像，因此图像采集部50需要配置在使基板识别第1标记AS1和芯片识别第1标记AC1进入同一视野的位置。即，在取得基板识别第1标记AS1和芯片识别第1标记AC1的位置信息时，控制部10控制识别机构5的驱动单元，将图像采集部50配置在使基板识别第1标记AS1和芯片识别第1标记AC1都进入视野内的位置。在此，关于图像采集部50的配置，最优选使图像采集部50的光轴中心位于基板识别第1标记AS1与芯片识别第1标记AC1的中点附近位置。
在图3的状态下识别基板识别第1标记AS1和芯片识别第1标记AC1而得到了位置信息后，控制部10控制识别机构5的驱动单元，如图5所示，将图像采集部50配置在使基板识别第2标记AS2和芯片识别第2标记AC2进入同一视野的位置。此时，如果是基板面内方向的移动，则上述式(1)以及上述式(2)继续成立，因此即使不使识别机构5在基板S的垂直方向(Z方向)上移动，也维持焦点分别对准基板识别标记和芯片识别标记的状态。
在图5的状态下，经共用的光轴路径同时取得利用拍摄单元53a使焦点对准基板识别第2标记AS2而得的图像和利用拍摄单元53b使焦点对准芯片识别第2标记AC2而得的图像，得到基板识别第2标记AS2与芯片识别第2标记AC2的相对位置信息。
接着，使用在图3的状态下得到的基板识别第1标记AS1与芯片识别第1标记AC1的相对位置信息、以及在图5的状态下得到的基板识别第2标记AS2与芯片识别第2标记AC2的相对位置信息，进行基板S与芯片部件C的对位。即，首先，控制部10根据基板识别第1标记AS1与芯片识别第1标记AC1的相对位置信息和基板识别第2标记AS2与芯片识别第2标记AC2的相对位置信息，运算并求出基板S与芯片部件C的位置偏移量。然后，计算用于校正该位置偏移量的基板面内的基板S与芯片部件C的校正移动量，将基板载台2和/或安装头4在基板面内方向上进行驱动，按照使基板S与芯片部件C的位置偏移量成为容许范围的方式进行对位。
在以上那样的结构的安装装置1中，在芯片部件C与基板S的对位时，能够经共同的光轴路径在焦点分别对准芯片识别标记和基板识别标记的状态下同时进行拍摄，因此能够不伴随大幅的成本上升，实现由于能够将拍摄次数减半而带来的对位的高速化、以及能够拍摄焦点分别对准而得的清晰的图像，并且实现由于能够将拍摄位置减半而带来的图像采集部50的坐标误差降低而实现的对位的高精度化。
在基板S与芯片部件C的对位完成后，开始安装工序。在安装工序中，控制部10使安装头4下降，使芯片部件C紧贴在基板S上，并以规定的加压力进行安装。此时，利用安装头4的加热器部41对基板S与芯片部件C之间的热固化性粘接剂进行加热，从而将芯片部件C固定在基板S上。在进行了规定时间的加压加热之后，安装头4解除对芯片部件C的吸附保持而上升，安装工序完成。
另外，从品质管理的观点出发，要求在安装工序完成后进行全数安装位置精度测定检查。但是，在安装工序完成后利用其他装置进行安装位置精度测定会伴随成本上升。另外，在发生了安装位置精度的不良时，在注意到该不良之前需要时间，因此会伴随修正处置的延迟。因此，追加如下的功能：使用安装装置1的识别机构5，在安装工序完成后与对位工序同样地得到基板识别第1标记AS1和芯片识别第1标记AC1的位置信息、基板识别第2标记AS2和芯片识别第2标记AC2的位置信息，求出已将芯片部件C安装在基板S上的状态的安装位置精度。但是，关于在安装工序完成后使用安装装置1的识别机构5来测定安装位置精度，由于会增加安装位置精度测定的动作时间，因此特别是在进行全数的安装位置精度测定检查的情况下，伴随着生产率的显著降低。
因此，在本发明中，着眼于是能够隔着安装头4识别芯片识别标记和基板识别标记的结构这一情况、以及基板S与芯片部件C的位置关系是在芯片部件C紧贴在基板S上的阶段决定的这一情况，还实现了在安装工序中的阶段得到各个基板识别标记以及芯片识别标记的位置信息而进行安装位置精度的测定。即，保持于安装头4并被加压的芯片部件C在被紧贴在基板载台2所保持的基板S上的阶段被固定，并通过粘接剂固化而维持该状态，以这一情况为依据，在安装工序中的阶段开始安装位置精度的测定，并使两工序并行，由此实现不伴随成本上升、生产率的降低而进行全数的安装精度测定检查。
以下，对使用安装装置1而与安装工序并行地进行安装位置精度测定的实施方式进行说明。图6示出安装装置1在安装工序中使安装头4下降而使芯片部件C紧贴在基板S上的状态。本实施方式中的安装精度测定检查工序能够在安装头4下降且芯片部件C刚刚与基板S紧贴之后立即开始。在此，能够通过未图示的压力传感器或位移传感器等来判断芯片部件C是否已紧贴在基板S上。
图6示出安装装置1在使芯片部件C紧贴在基板S上的安装工序中取得基板识别第1标记AS1和芯片识别第1标记AC1的位置信息的过程，识别机构5的动作与图3、图5所示的对位工序相同。在图6中，图6的(a)是从Y方向观察安装装置1的图，图6的(b)是从X方向观察安装装置1的(局部透视)图。另外，图6的(a)和图6的(b)所示的关系在图8中也是同样的(另外，在图10至图12中也是同样的)。
在图6的状态下，从图像采集部50到基板S的垂直方向距离与对位工序相同，但由于安装头4下降，所以从图像采集部50到安装头4所保持的芯片部件C的垂直方向距离与对位工序不同。因此，为了使拍摄单元53b聚焦于芯片识别第1标记AC1来进行拍摄，需要使识别机构5在垂直方向(Z方向)上移动。
另外，在芯片部件C紧贴在基板S上的状态下，图2中的间隙D变为零，基板识别标记与芯片识别标记的上下方向高低差变为“芯片部件C的厚度TC”。即，若芯片厚度TC变小，则基板识别标记与芯片识别标记的垂直方向的高低差也变小。在此，如果基板识别标记与芯片识别标记的垂直方向的高低差在拍摄单元53a或拍摄单元53b的景深以内，则意味着能够使用任意一方的拍摄单元如图7所示那样清晰地且同时拍摄基板识别第1标记AS1和芯片识别第1标记AC1双方。此时，也可以使用拍摄单元53b，但如果使用在对位工序中已将焦点对准了基板识别标记的状态的拍摄单元53a，则不需要为了对焦而使识别机构5在垂直方向(Z方向)上移动，因此是优选的。
之后，控制部10驱动识别机构5，从而在图8的状态下按照使基板识别第2标记AS2与芯片识别第2标记AC2处于同一视野内的方式配置图像采集部50，得到基板识别第2标记AS2与芯片识别第2标记AC2的相对位置信息。
接着，根据在图6的状态下得到的基板识别第1标记AS1与芯片识别第1标记AC1的相对位置关系和在图8的状态下得到的基板识别第2标记AS2与芯片识别第2标记AC2的相对位置关系求出安装位置精度。即，控制部10针对基板识别第1标记AS1与芯片识别第1标记AC1的相对位置关系以及基板识别第2标记AS2与芯片识别第2标记AC2的相对位置关系，将在基板S的规定位置上准确地安装有芯片部件C的情况与通过使用识别机构5而进行的识别而实际得到的位置信息进行比较，运算而求出芯片部件C相对于基板S的安装位置精度。
根据使用拍摄单元53a或拍摄单元53b中的任意一方清晰地且同时拍摄基板识别标记和芯片识别标记双方的方法，能够容易且高精度地掌握相对位置关系。
另外，如果能够使用拍摄单元53a或拍摄单元53b中的任意一方在安装工序中求出安装位置精度，还能够对因伴随环境变化的拍摄单元53a和拍摄单元53b的光轴位置的变化、光轴倾斜的变化、或者升降加压单元3的倾斜的变化等引起的安装位置的偏移进行校正运算。即，在虽然由拍摄单元53a对基板识别标记进行拍摄、由拍摄单元53b对芯片识别标记进行拍摄而进行对位的对位工序中，运算结果的位置偏移量在容许范围内，但在使用拍摄单元53a或拍摄单元53b中的任意一方对基板识别标记和芯片识别标记进行拍摄的安装位置精度测定结果中存在位置偏移的情况下，容易地判断为产生了拍摄单元53a与拍摄单元53b的光轴位置的变化、光轴倾斜的变化、或者升降加压单元3的倾斜的变化，通过自动地始终进行校正运算，能够不使芯片部件C相对于基板S的安装位置发生偏移而始终稳定地在规定位置的容许范围内进行安装。
这样，在安装工序中的阶段运算而求出安装位置精度，并反馈给安装位置，始终自动地校正调整安装位置，由此，不会伴随成本上升、生产能力的降低，能够以非常稳定的高精度进行安装。
此外，在芯片部件C向部件埋入基板(嵌入式基板)的安装中，在安装位置精度测定中使用拍摄单元53a或拍摄单元53b中的任意一方在焦点深度内且在同一视野内同时拍摄基板识别标记和芯片识别标记这一功能是极其有效的方法。即，在将芯片部件C向图9的(a)以及图10所示那样的具有凹部SC的基板S的凹部SC进行安装的情况下，基板S的上表面与芯片部件C的上表面如图9的(b)那样成为大致相同的高度。因此，如图11所示，从识别机构的图像采集部50到基板识别第1标记AS1和芯片识别第1标记AC1成为大致相同的垂直距离，容易在同一视野内以焦点对准双方的识别标记的状态同时进行拍摄。在拍摄图12所示的基板识别第2标记A2和芯片识别第2标记AC2的情况下也是同样的。
另外，如果是在基板S的上表面与芯片部件C的上表面成为同一高度那样的条件下，则基板识别标记与芯片识别标记的上下方向高低差为零，能够取得更清楚的图像，因此对于掌握拍摄单元53a与拍摄单元53b的光轴位置的变化、光轴倾斜的变化、或者升降加压单元3的倾斜的变化等并自动地始终校正调整安装位置的功能而言是最适合的，能够实现稳定性、可靠性更高的高精度的安装装置。
标号说明
1：安装装置；2：基板载台；3：升降加压单元；4：安装头；5：识别机构；10：控制部；40：头主体；40V：头空间；41：加热器部；41H：贯通孔；42：附件工具；50：图像采集部；51：光学系统(共用部)；52a、52b：光学系统(分支部)；53a、53b：拍摄单元；500、520：反射单元；511：半反射镜；C：芯片部件；S：基板；AC1、AC2：芯片识别标记；AS1、AS2：基板识别标记；D：对位时的芯片部件与基板的间隙；TC：芯片部件的厚度；TS：基板的厚度；SC：基板的凹部；CC1：芯片部件的角部1；CC2：芯片部件的角部2；ΔX1：芯片部件的识别标记1与芯片部件的角部1的X方向距离；ΔX2：芯片部件的识别标记2与芯片部件的角部2的X方向距离；ΔY1：芯片部件的识别标记1与芯片部件的角部1的Y方向距离；ΔY2：芯片部件的识别标记2与芯片部件的角部2的Y方向距离；LS：从图像采集部到基板识别标记的距离；LC：从图像采集部到芯片识别标记的距离；L1：从反射单元到半反射镜的距离；L2a：从半反射镜到拍摄单元53a的元件面的距离；L2b：从半反射镜到拍摄单元53b的元件面的距离。

Claims (8)

1.一种安装装置，其将具有用于对位的芯片识别标记的芯片部件和具有用于对位的基板识别标记的基板按照所述芯片识别标记和所述基板识别标记朝向上方的姿势进行面朝上安装，其中，
该安装装置具有：
基板载台，其对所述基板进行保持；
安装头，其对所述芯片部件进行保持；
升降单元，其使所述安装头相对于所述基板在垂直方向上升降；
识别机构，其能够从所述安装头的上侧隔着所述安装头对所述芯片识别标记和所述基板识别标记进行识别，并能够在所述基板的面内方向上移动；以及
控制部，其与所述识别机构连接，具有根据从所述识别机构得到的所述芯片识别标记和所述基板识别标记的位置信息而计算所述芯片部件与所述基板的位置偏移量的功能、以及根据所述位置偏移量而驱动所述安装头或/和所述基板载台而进行对位的功能，
所述识别机构独立地设置有对所述芯片识别标记进行识别的芯片识别拍摄单元和对所述基板识别标记进行识别的基板识别拍摄单元，并且设置成该芯片识别拍摄单元和该基板识别拍摄单元经共用的光轴路径而焦点位置不同。
2.根据权利要求1所述的安装装置，其中，
该安装装置具有如下的功能：按照所述识别机构的光轴中心位于所述芯片识别标记与所述基板识别标记的中点附近位置的方式对所述芯片识别标记和所述基板识别标记同时进行识别。
3.根据权利要求2所述的安装装置，其中，
该安装装置具有如下的功能：在实施所述对位后，使保持着所述芯片部件的所述安装头相对于所述基板在垂直方向上下降，在所述芯片部件紧贴在所述基板上之后，所述控制部使所述识别机构并行地开始进行所述芯片识别标记和所述基板识别标记的识别动作，隔着所述安装头对所述芯片部件紧贴在所述基板上的安装状态下的所述芯片识别标记和所述基板识别标记进行识别，并计算所述芯片部件与所述基板的安装位置精度。
4.根据权利要求3所述的安装装置，其中，
该安装装置具有如下的功能：在所述芯片部件紧贴在所述基板上之后并行地开始进行的用于计算安装位置精度的所述芯片识别标记和所述基板识别标记的识别动作中，使用所述芯片识别拍摄单元或所述基板识别拍摄单元的任意一方，按照使所述识别机构的光轴中心位于所述芯片识别标记与所述基板识别标记的中点附近位置的方式对所述芯片识别标记和所述基板识别标记同时进行识别。
5.根据权利要求4所述的安装装置，其中，
该安装装置具有如下的功能：将所计算的安装位置精度的结果反馈给安装位置，并自动地对安装位置进行校正调整。
6.一种安装方法，将具有用于对位的芯片识别标记的芯片部件安装在具有用于对位的基板识别标记的基板上，安装装置的安装头对所述芯片部件进行保持，其中，
该安装方法具有如下的工序：
对位工序，在与所述基板设置间隙而配置了所述芯片部件的状态下，隔着所述安装头从同一方向通过识别机构对所述芯片识别标记和所述基板识别标记同时进行识别，使所述芯片部件与所述基板的相对位置关系匹配，其中，所述识别机构按照经共用的光轴路径而焦点位置分别不同的方式独立设置有对芯片识别标记进行识别的芯片识别拍摄单元和对所述基板识别标记进行识别的基板识别拍摄单元；
安装工序，使所述芯片部件紧贴在所述基板上并加压而进行安装；以及
安装精度测定检查工序，在所述芯片部件处于紧贴在所述基板上的安装状态时，隔着所述安装头从同一方向对所述芯片识别标记和所述基板识别标记进行识别，计算所述芯片部件与所述基板的相对位置关系，
在所述芯片部件紧贴在所述基板上之后，并行地进行所述安装工序和所述安装精度测定检查工序。
7.根据权利要求6所述的安装方法，其中，
在所述安装精度测定检查工序中，使用所述芯片识别拍摄单元或所述基板识别拍摄单元的任意一方，按照使所述识别机构的光轴中心位于所述芯片识别标记与所述基板识别标记的中点附近位置的方式对所述芯片识别标记和所述基板识别标记同时进行识别。
8.根据权利要求7所述的安装方法，其中，
将通过所述安装精度测定检查工序而计算的安装位置精度的结果反馈给安装位置，并自动地对安装位置进行校正调整。
CN202080009608.4A 2019-01-23 2020-01-16 安装装置和安装方法 Active CN113348538B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2019009174A JP7112341B2 (ja) 2019-01-23 2019-01-23 実装装置および実装方法
JP2019-009174 2019-01-23
PCT/JP2020/001160 WO2020153204A1 (ja) 2019-01-23 2020-01-16 実装装置および実装方法

Publications (2)

Publication Number Publication Date
CN113348538A CN113348538A (zh) 2021-09-03
CN113348538B true CN113348538B (zh) 2024-04-02

Family

ID=71736074

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202080009608.4A Active CN113348538B (zh) 2019-01-23 2020-01-16 安装装置和安装方法

Country Status (4)

Country Link
US (1) US11823938B2 (zh)
JP (1) JP7112341B2 (zh)
CN (1) CN113348538B (zh)
WO (1) WO2020153204A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115702059A (zh) 2020-04-24 2023-02-14 德马吉森精机株式会社 加工机械
CN111935970B (zh) * 2020-09-09 2020-12-18 苏州鼎纳自动化技术有限公司 复杂产品上微小部件的贴装机构

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004309422A (ja) * 2003-04-10 2004-11-04 Fuji Mach Mfg Co Ltd 撮像装置
JP2008060137A (ja) * 2006-08-29 2008-03-13 Toray Eng Co Ltd 実装装置のチップ供給方法、及びその実装装置
WO2009096454A1 (ja) * 2008-01-30 2009-08-06 Toray Engineering Co., Ltd. チップ搭載方法およびチップ搭載装置
JP2014045011A (ja) * 2012-08-24 2014-03-13 Bondtech Inc 基板支持システム
CN105191516A (zh) * 2013-03-18 2015-12-23 富士机械制造株式会社 元件安装装置及元件安装装置的校正方法
CN107045988A (zh) * 2016-02-05 2017-08-15 松下知识产权经营株式会社 半导体装置的制造装置
JP2017208522A (ja) * 2016-05-11 2017-11-24 パナソニックＩｐマネジメント株式会社 部品実装装置
JP2018056481A (ja) * 2016-09-30 2018-04-05 ボンドテック株式会社 アライメント装置およびアライメント方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3356406B2 (ja) * 1999-03-24 2002-12-16 株式会社モリテックス 位置ずれ検出装置及びそれを用いた位置決め装置
JP4167790B2 (ja) * 2000-03-10 2008-10-22 東レエンジニアリング株式会社 チップ実装装置
WO2003041478A1 (fr) 2001-11-05 2003-05-15 Toray Engineering Co., Ltd. Procede et dispositif de montage
JP4322092B2 (ja) * 2002-11-13 2009-08-26 富士機械製造株式会社 電子部品実装装置における校正方法および装置
TW200628029A (en) * 2004-12-06 2006-08-01 Matsushita Electric Ind Co Ltd Component mounting apparatus and component mounting method
JP4825171B2 (ja) * 2007-06-08 2011-11-30 株式会社新川 ボンディング装置用撮像装置及び撮像方法
WO2018146880A1 (ja) * 2017-02-09 2018-08-16 ボンドテック株式会社 部品実装システム、樹脂成形装置、部品実装方法および樹脂成形方法

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004309422A (ja) * 2003-04-10 2004-11-04 Fuji Mach Mfg Co Ltd 撮像装置
JP2008060137A (ja) * 2006-08-29 2008-03-13 Toray Eng Co Ltd 実装装置のチップ供給方法、及びその実装装置
WO2009096454A1 (ja) * 2008-01-30 2009-08-06 Toray Engineering Co., Ltd. チップ搭載方法およびチップ搭載装置
JP2014045011A (ja) * 2012-08-24 2014-03-13 Bondtech Inc 基板支持システム
CN105191516A (zh) * 2013-03-18 2015-12-23 富士机械制造株式会社 元件安装装置及元件安装装置的校正方法
CN107045988A (zh) * 2016-02-05 2017-08-15 松下知识产权经营株式会社 半导体装置的制造装置
JP2017208522A (ja) * 2016-05-11 2017-11-24 パナソニックＩｐマネジメント株式会社 部品実装装置
JP2018056481A (ja) * 2016-09-30 2018-04-05 ボンドテック株式会社 アライメント装置およびアライメント方法

Also Published As

Publication number Publication date
CN113348538A (zh) 2021-09-03
US11823938B2 (en) 2023-11-21
US20210351056A1 (en) 2021-11-11
TW202101605A (zh) 2021-01-01
JP7112341B2 (ja) 2022-08-03
WO2020153204A1 (ja) 2020-07-30
JP2020119972A (ja) 2020-08-06

Similar Documents

Publication Publication Date Title
KR101897088B1 (ko) 본딩 장치 및 본딩 방법
WO2020153203A1 (ja) 実装装置および実装方法
KR101390890B1 (ko) 반도체 칩의 실장장치 및 실장방법
EP2182791A1 (en) Component mounting apparatus and method
CN113348538B (zh) 安装装置和安装方法
CN108469663B (zh) 一种镜头组件与芯片组件的组装工艺和对位装置
KR20040105205A (ko) 본딩 장치
CN113767465B (zh) 半导体装置的制造装置以及半导体装置的制造方法
CN112185870B (zh) 高精度键合头定位方法及设备
KR100672227B1 (ko) 본딩 장치
JP7293477B2 (ja) 実装装置
JP5365618B2 (ja) 位置調整装置及び位置調整方法
KR20060051417A (ko) 본딩 장치
JP2009130028A (ja) 画像認識カメラのキャリブレーション方法、部品接合方法、部品接合装置および校正用マスク
CN112218517B (zh) 安装装置
JP7013400B2 (ja) 実装装置および実装方法
TWI839448B (zh) 安裝裝置及安裝方法
CN112514553B (zh) 表面安装机
JP7013399B2 (ja) 実装装置
JP5663869B2 (ja) 素子、実装装置および方法
CN116472602A (zh) 安装装置、安装方法及安装控制程序
JP2021121014A (ja) 電子部品の実装装置
JP2009123834A (ja) 画像認識カメラのキャリブレーション方法、部品接合方法および部品接合装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant