JP7013400B2 - 実装装置および実装方法 - Google Patents

実装装置および実装方法 Download PDF

Info

Publication number
JP7013400B2
JP7013400B2 JP2019009086A JP2019009086A JP7013400B2 JP 7013400 B2 JP7013400 B2 JP 7013400B2 JP 2019009086 A JP2019009086 A JP 2019009086A JP 2019009086 A JP2019009086 A JP 2019009086A JP 7013400 B2 JP7013400 B2 JP 7013400B2
Authority
JP
Japan
Prior art keywords
substrate
mounting
chip
recognition
recognition mark
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2019009086A
Other languages
English (en)
Other versions
JP2020119970A (ja
Inventor
泰司 田村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toray Engineering Co Ltd
Original Assignee
Toray Engineering Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toray Engineering Co Ltd filed Critical Toray Engineering Co Ltd
Priority to JP2019009086A priority Critical patent/JP7013400B2/ja
Priority to PCT/JP2020/001153 priority patent/WO2020153203A1/ja
Priority to CN202080009673.7A priority patent/CN113302725A/zh
Publication of JP2020119970A publication Critical patent/JP2020119970A/ja
Priority to US17/381,823 priority patent/US20210351057A1/en
Application granted granted Critical
Publication of JP7013400B2 publication Critical patent/JP7013400B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Description

本発明はチップ部品を基板に実装する実装装置および実装方法に関する。特に、基板の電極面とチップ部品の電極面が同方向を向くフェイスアップ実装を行なう実装装置および実装方法に係る。
配線基板等の基板に半導体チップ等のチップ部品を実装する実装形態として、基板の電極面にチップ部品の電極面を対向させて実装するフェイスダウン実装と、基板の電極面とチップ部品の電極面を同方向にして実装するフェイスアップ実装があることは良く知られている。
いずれの実装形態においても、基板の所定位置にチップ部品を実装するための高精度な位置合わせが必要であり、位置合わせのための認識マークがチップ部品および基板には付されている。ここで、チップ部品を基板の所定位置に位置合わせするのは、基板の電極とチップ部品の電極の位置関係を所定の精度で実装するためであり、フェイスダウン実装、フェイスアップ実装ともに、基板およびチップ部品において、認識マーク位置は電極位置を基準として配置され、相対位置が明確な電極面側に付されているのが一般的である。
ここで、図20にフェイスアップ実装の例を示す。チップ部品Cには、図20(a)のように、チップ部品の認識マーク(以下チップ認識マークと記す)として、チップ認識第1マークAC1とチップ認識第2マークAC2が2つ配置されるのが一般的である。(図20の例では対角上の配置)一方、基板Sには、基板の認識マーク(以下基板認識マークと記す)として、基板認識第1マークAS1と基板認識第2マークAS2が2つ配置されるのが一般的である。(図20の例は対角上の配置)そこで、位置合わせに際しては、チップ認識第1マークAC1と基板認識第1マークAS1の位置関係およびチップ認識第1マークAC2と基板認識第2マークAS2の位置関係から、所定実装位置に対する位置ズレ量(基板面内方向の位置及び角度)を求めて、相対位置を補正してから実装している(図20(b))。
ところで、フェイスダウン実装、フェイスアップ実装ともに、実装ヘッドが上側から保持したチップ部品を基板に圧着して実装する。このため、基板とチップ部品の電極同士を対向させて実装するフェイスダウン実装では基板認識マークとチップ認識マークを、上下2視野カメラを用いることで同時に直接観察する方法が知られている。一方、基板とチップ部品の電極を同方向として実装するフェイスアップ実装では、チップ部品の電極面が実装ヘッドに密着しているため、チップ部品の認識マークを直接観察して位置合わせできる様に、実装ヘッドのチップ部品を保持する部分に透明部材を用いる等の工夫をして、実装ヘッド越しに各認識マークを観察できる手法が提案されている。(例えば特許文献1、特許文献2)
国際公開第2003/041478号公報 特開2017-208522号公報
半導体部品の高密度化、多電極化、狭ピッチ化は著しく進んでおり、実装装置においては、大幅なコスト上昇や生産性低下を伴わずに、従来よりも高精度な位置合わせを行い、実装することが求められるとともに、品質管理の観点から、実装状態の実装位置精度測定検査を全数行うことが求められるようになっている。しかし、特許文献2では実装状態の実装位置精度測定検査にまで言及されていない。
また、実装工程の完了後に実装装置と別装置で実装位置精度測定を行うことは、コストの上昇を伴うという問題とともに、実装位置精度の不良が発生した時、気付くまでに時間を要するため修正処置の遅れを伴うという問題もある。
本発明は、上記の問題を鑑みてなされたものであり、基板の電極面とチップ部品の電極面が同方向を向くフェイスアップ実装において、コストの上昇や生産性の低下を伴わずに、実装装置内で全数の実装位置精度測定検査を行い、安定した高精度な実装を実現させる実装装置および実装方法を提供するものである。
上記の課題を解決するために、請求項1に記載の発明は、
位置合わせ用のチップ認識マークを有するチップ部品と、位置合わせ用の基板認識マークを有する基板とを、前記チップ認識マークと前記基板認識マークが同一方向を向く状態接着剤を介して固定する実装装置であって、
前記基板を保持する基板ステージと、
前記チップ部品を保持して、前記チップ部品を前記基板に密着させて加圧する実装ヘッドと、
前記基板に対して垂直方向に前記実装ヘッドを昇降させる昇降手段と、
前記実装ヘッドの上側で、前記実装ヘッドの動作と独立して移動して、前記チップ認識マークと前記基板認識マークの組み合わせ複数箇所で認識する認識機構と、
前記認識機構と接続し、前記認識機構から得た情報から、前記チップ部品と前記基板の位置ズレ量を計算する機能と、前記位置ズレ量に応じて前記実装ヘッド部または/および前記基板ステージを駆動して位置合わせを行う機能とを有する制御部とを備え、
前記チップ部品と前記基板の位置合わせを前記認識機構を用いて行った後に、前記チップ部品を保持した前記実装ヘッドを前記基板に対して垂直方向に下降させ、前記チップ部品が前記基板に密着してから、
前記実装ヘッドが前記チップ部品を加圧するのと並行して、前記認識機構に前記チップ認識マークおよび前記基板認識マークの認識動作を開始させ、前記チップ部品が前記基板に密着した実装状態における前記チップ認識マークと前記基板認識マークの組み合わせ複数箇所で認識し、前記チップ部品と前記基板の実装位置精度を算出する機能を有する実装装置を提供する。
請求項2に記載の発明は、請求項1に記載の実装装置であって、
前記チップ部品が前記基板に密着してから、並行して開始される実装位置精度を算出するための、前記チップ認識マークと前記基板認識マークの認識動作において、
前記認識機構の光軸中心が、前記チップ認識マークと前記基板認識マークの中点近傍位置で前記チップ認識マークと前記基板認識マークとを同時に認識する機能を有する実装装置を提供する。
請求項3に記載の発明は、請求項2に記載の実装装置であって、
算出した実装位置精度の結果を、実装位置にフィードバックし、自動で実装位置を校正調整する機能を有する実装装置を提供する。
請求項4に記載の発明は、
位置合わせ用のチップ認識マークを有するチップ部品を、位置合わせ用の基板認識マークを有する基板に、前記チップ認識マークと前記基板認識マークが同一方向を向く状態で、接着剤を介して実装する実装方法であって、
前記チップ部品を前記基板と隙間を設けて配置した状態で、前記チップ認識マークと前記基板認識マークを認識して、前記チップ部品と前記基板の相対位置関係を合わせる位置合わせ工程と、前記チップ部品を前記基板に密着させ加圧して固定する実装工程と、
前記チップ部品が前記基板に密着した状態にあるときに、前記チップ認識マークと前記基板認識マークの組み合わせ複数箇所で認識して、前記チップ部品と前記基板の相対位置関係を算出する実装精度測定検査工程とを備え、
前記チップ部品が前記基板に密着した段階で、前記実装工程と前記実装精度測定検査工程を並行して実施する実装方法を提供する。
請求項5に記載の発明は、請求項4に記載の実装方法であって、
前記実装精度測定検査工程において、前記チップ認識マークと前記基板認識マークを認識する認識機構の光軸中心が前記チップ認識マークと前記基板認識マークの中点近傍位置で、前記チップ認識マークと前記基板認識マークを同時に認識する実装方法を提供する。
請求項6に記載の発明は、請求項4または請求項5に記載の実装方法であって、
前記実装精度測定検査工程で算出した実装位置精度の結果を、実装位置にフィードバックし、自動で実装位置を校正調整する実装方法を提供する。
本発明により、基板の電極面とチップ部品の電極面が同方向を向くフェイスアップ実装において、コストの上昇や生産性の低下を伴わずに、実装装置内で実装位置精度検査を全数行い、安定して高精度に実装できる実装装置および実装方法の実現が可能となる。
本発明の実施形態に係る(a)実装装置の外観を示す図である(b)同実装装置を別の角度から見た外観と構成要素を示す図である。 本発明の実施形態に係る実装装置で、チップ部品と基板の位置合わせを行う時の位置関係を説明する図である。 本発明の実施形態に係る実装装置で、チップ部品と基板の位置合わせを行う時に基板第1認識マークの位置情報を取得している状態を説明する図である。 本発明の実施形態に係る実装装置で、チップ部品と基板の位置合わせを行う時にチップ第1認識マークの位置情報を取得している状態を説明する図である。 本発明の実施形態に係る実装装置で、チップ部品と基板の位置合わせを行う時にチップ第2認識マークの位置情報を取得している状態を説明する図である。 本発明の実施形態に係る実装装置で、チップ部品と基板の位置合わせを行う時に基板第2認識マークの位置情報を取得している状態を説明する図である。 本発明の実施形態に係る実装装置で、基板にチップ部品を実装する実装工程が完了した後の実装精度測定について説明する図である。 本発明の実施形態に係る実装装置で、基板にチップ部品を実装する実装工程において、実装ヘッドが下降し、チップ部品が基板に密着した状態を説明する図である。 本発明の実施形態に係る実装装置で、基板にチップ部品を実装する実装工程において、実装ヘッドが下降し、チップ部品が基板に密着した状態での実装精度測定について説明するもので、基板第1認識マークの位置情報を取得している状態を示す図である。 本発明の実施形態に係る実装装置で、基板にチップ部品を実装する実装工程において、実装ヘッドが下降し、チップ部品が基板に密着した状態での実装精度測定について説明するもので、チップ第1認識マークの位置情報を取得している状態を示す図である。 本発明の実施形態に係る実装装置で、基板にチップ部品を実装する実装工程において、実装ヘッドが下降し、チップ部品が基板に密着した状態での実装精度測定について説明するもので、チップ第2認識マークの位置情報を取得している状態を示す図である。 本発明の実施形態に係る実装装置で、基板にチップ部品を実装する実装工程において、実装ヘッドが下降し、チップ部品が基板に密着した状態での実装精度測定について説明するもので、基板第2認識マークの位置情報を取得している状態を示す図である。 本発明の実施形態に係る実装装置で、基板にチップ部品を実装する実装工程段階の実装精度測定について説明するもので、実装精度測定を行なう際に、基板第1認識マークとチップ第1認識マークの位置情報を同時に同一視野内で取得した撮像手段の画像例を示す図である。 本発明の実施形態に係る実装装置で、基板にチップ部品を実装する実装工程において、実装ヘッドが下降し、チップ部品が基板に密着した状態での実装精度測定について説明するもので、基板第1認識マークとチップ第1認識マークの位置情報を同時に取得している状態を示す図である。 本発明の実施形態に係る実装装置で、基板にチップ部品を実装する実装工程において、実装ヘッドが下降し、チップ部品が基板に密着した状態での実装精度測定について説明するもので、基板第2認識マークとチップ第2認識マークの位置情報を同時に取得している状態を示す図である。 埋め込み基板へのフェイスアップ実装について説明するもので、(a)チップ部品が基板から離れた状態を示す図(b)チップ部品を基板に位置合わせして実装した状態を示す図である。 本発明の実施形態に係る実装装置で、埋め込み基板とチップ部品の位置合わせを行う時の状態を示す図である。 本発明の実施形態に係る実装装置で、埋め込み基板にチップ部品を実装する実装工程において、実装ヘッドが下降し、チップ部品が基板に密着した状態での実装精度測定について説明するもので、基板第1認識マークとチップ第1認識マークの位置情報を同時に取得している状態を示す図である。 本発明の実施形態に係る実装装置で、埋め込み基板にチップ部品を実装する実装工程において、実装ヘッドが下降し、チップ部品が基板に密着した状態での実装精度測定について説明するもので、基板第2認識マークとチップ第2認識マークの位置情報を同時に取得している状態を示す図である。 フェイスアップ実装について説明するもので、(a)チップ部品が基板から離れた状態を示す図(b)チップ部品を基板に位置合わせして実装した状態を示す図である。
本発明の実施形態について図を用いて説明する。図1(a)は本発明の実施形態における実装装置1の外観を示すもので、図1(b)は図1(a)と別の角度から見た外観図であり制御系も含めた構成要素も記している。
実装装置1は基板Sにチップ部品Cを位置合わせしてフェイスアップ実装する装置であり、位置合わせにはチップ部品Cに記されたチップ認識第1マークAC1、チップ認識第2マークAC2と、基板Sに記された基板認識第1マークAS1、基板認識第2マークAS2を用いる。具体的には、チップ認識第1マークAC1と基板認識第1マークAS1との位置関係、およびチップ認識第2マークAC2と基板認識第2マークAS2の位置関係を許容範囲内に補正した後にチップ部品Cを基板Sに実装するものである。
なお、チップ部品Cの基板Sへの実装は、一般的に、熱硬化性接着剤を介して行なう。熱硬化性接着剤は、通常、チップ部品Cの電極面(チップ認識マークのある面)とは反対側に設けておくが、基板S側に設けておいてもよい。
実装装置1は、基板ステージ2、昇降加圧ユニット3、実装ヘッド4、認識機構5、および制御部10を構成要素としている。
基板ステージ2は基板Sを保持するとともに、基板Sを面内方向(XY方向)に移動させる機能を有している。ここで、基板Sの保持に際しては真空吸着方式が適しているが、これに限定されるものではなく静電吸着方式を採用してもよい。
昇降加圧ユニット3は、実装ヘッド4を基板Sの垂直方向(Z方向)に移動させる機能と、実装ヘッド4を介したチップ部品Cへの加圧力を調整する機能を有しており、実装ヘッド4をZ方向を軸とした回転方向に角度調整する機能を有していることが望ましい。
実装ヘッド4はチップ部品Cを保持して基板Sに圧着するものである。実装ヘッド4は、ヘッド本体40、ヒーター部41、アタッチメントツール42を構成要素としている。ヘッド本体40は昇降加圧ユニット3と連結しており、下側にヒーター部41を保持配置している。ヒーター部41は発熱機能を有し、アタッチメントツール42を介してチップ部品Cを加熱するものである。また、ヒーター部41は図示していない減圧流路を用いてアタッチメントツール42を吸着保持する機能を有している。アタッチメントツール42はチップ部品Cを吸着保持するものであり、チップ部品Cの形状に合わせたものが選定され、ヒーター部41に吸着保持される。
本発明において、基板認識マークおよびチップ認識マークは実装ヘッド4越しに観察するものである。このため、本実施形態においては、アタッチメントツール42は透明部材で形成されているが、基板認識マークおよびチップ認識マークの位置にあわせた貫通孔を設けてもよい。ヒーター部41は基板認識マークおよびチップ認識マークが観察できるように透明部材で形成するか、開口部を設ける必要があり、本実施形態においては貫通孔41Hを設けている。ここで、貫通孔41Hは、個々の基板認識マークおよびチップ認識マークの位置に合わせて設けてもよいが、チップ部品Cの形状による交換を不要とするため、寸法仕様範囲が全て対応できる孔形状とすることが望ましい。また、実装ヘッド4には基板認識マークおよびチップ認識マークを観察する画像取込部50が進入できる空間が必要であり、本実施形態においては、図1に示すようにヘッド空間40Vを設けている。すなわち、図1の実装装置1においてヘッド本体40は、ヒーター部41上に設けた、側板、天板によって構成される構造となっている。
認識機構5は、アタッチメントツール42、ヒーター部41を経た、実装ヘッド4越しに、基板認識マークおよびチップ認識マークの位置を認識して位置情報を取得するために用いられるものである。本実施形態において、認識機構5は、画像取込部50、光学系52、ならびに光学系52に連結する撮像手段53を構成要素としている。
画像取込部50は、撮像手段53が取得する認識対象の上部に配置され、認識対象を視野内に納めるものである。画像取込部50は、反射手段510により、光路の方向を変更する機能を有しており、光学系52は光学レンズを有し、高解像度を得るために画像を拡大する機能を有している。
また、認識機構5は図示していない駆動機構により、ヘッド空間40V内で、基板S(およびチップ部品C)の面内方向に移動することが可能な構成となっている。更に、各々の認識マークに対して焦点位置が調整できるように、基板Sの垂直方向(Z方向)の移動も可能な構成となっている。
実装ヘッド4は独立して基板Sと垂直方向に移動させることが可能な構成となっており、実装ヘッド4が垂直方向に移動しても、ヘッド空間40Vに進入した認識機構5が干渉しない寸法でヘッド空間40Vは設計されている。
制御部10は、実装装置1の動作を制御するものであり、実装ステージ2、昇降加圧ユニット3、実装ヘッド4、認識機構5と接続している。
制御部10は、実体的にはCPUと記憶装置を主要な構成要素とし、必要に応じてインターフェイスを介して各装置と接続されており、プログラムを内蔵することにより、取得データを用いて演算を行ない、演算結果に応じた出力を行なうことも出来る。
制御部10は、基板ステージ2と接続し、基板ステージ2による基板Sの保持および解除の制御や、基板Sの面内方向への移動を制御する機能を有している。
制御部10は、昇降加圧ユニット3と接続し、実装ヘッド4の基板Sと垂直方向(Z方向)の駆動およびZ方向を軸とした回転方向の駆動、ならびに加圧力を制御する機能を有している。
制御部10は、実装ヘッド4と接続し、アタッチメントツール42によるチップ部品Cの吸着保持及び解除や、ヒーター部41の加熱温度を制御する機能を有している。
制御部10は、認識機構5と接続し、基板S(およびチップ部品C)の面内方向への駆動および基板Sと垂直方向(Z方向)の駆動を制御するとともに、撮像手段53を制御して画像データを取得する機能を有している。更に、制御部10は画像処理機能を有しており、撮像手段53が取得した画像内における認識対象の位置を求める機能を有している。
以下、図1に示した実装装置1による、基板Sとチップ部品Cの位置合わせ工程から実装精度測定検査工程について説明する。
まず、位置合わせの前工程において、制御部10は、基板ステージ2に基板Sを保持させるとともに、実装ヘッド4にチップ部品Cを保持させている。その際、基板Sは基板ステージ2の所定範囲内に配置され、チップ部品Cはアタッチメントツール42の所定範囲内に保持されている。すなわち、チップ部品C、基板Sは大まかに位置合わせされている。このため、ヒーター41の貫通孔41Hおよびアタッチメントツール42を通して、基板認識第1マークAS1、基板認識第2マークAS2、チップ認識第1マークAC1、およびチップ認識第2マークAC2の何れもが、実装ヘッド4越に観察可能な状態になっている。
図3から図6は、位置合わせ工程について説明するもので、基板認識マークおよびチップ認識マークの位置情報を得る過程を示す図である。
まず図3は、基板Sの基板認識第1マークAS1の位置情報を取得する過程を示すものである。ここで、図3(a)は実装装置1をY方向から見た図であり、図3(b)は実装装置1をX方向から見た(一部透視)図である。なお、図3(a)と図3(b)に示した関係は、図4から図6についても同様である(更に、図7から図12、および図14から図15、図17から図19についても同様である)。
図3では、制御部10により、実装ヘッド4を降下して基板Sにチップ部品Cを近接させた状態としている。この状態では、図2に示すように、基板Sとチップ部品Cには、両者が干渉することなく面内方向に相対移動ができるだけの隙間Dが確保されている。
図3では、制御部10は、認識機構5に対して、画像取込部50の光軸中心近傍に基板認識第1マークAS1が位置するように、駆動手段を制御している。この状態において、画像取込部50のXY位置情報は制御部10に記憶される。また、制御部10は、撮像手段53を制御して、基板認識第1マークAS1を焦点を合わせた状態で撮像し、画像処理機能により、視野内における基板認識第1マークAS1のXY位置情報を求め記憶する。
次に、制御部10は認識機構5の駆動手段を制御して、図4のように、画像取込部50の視野中心近傍にチップ認識第1マークAC1が位置されるように、認識機構5をXY面内で移動させる。その際、画像取込部50からチップ認識第1マークAC1までの距離は、基板認識第1マークAS1までの距離と異なるため、撮像手段53が取得する画像の焦点が合わなくなる。そこで、本実施形態では、基板認識第1マークAS1とチップ認識第1マークAC1の高さの差分だけ、認識機構5を基板Sと垂直方向(Z方向)に移動させている。
図4の状態において、画像取込部50のXY位置情報は制御部10に記憶される。また、制御部10は、撮像手段53を制御してチップ認識第1マークAC1を焦点を合わせた状態で撮像し、画像処理機能により、視野内におけるチップ認識第1マークAC1のXY位置情報を求め記憶する。
次に、制御部10は認識機構5の駆動手段を制御して、図5のように、画像取込部50の視野中心近傍にチップ認識第2マークAC2が位置されるように、認識機構5をXY面内で移動させる。その際、画像取込部50からチップ認識第2マークAC2までの距離は、チップ認識第1マークAC1までの距離と変わらないので、焦点調整のために認識機構5を基板Sと垂直方向(Z方向)に移動させる必要はない。
図5の状態において、画像取込部50のXY位置情報は制御部10に記憶される。また、制御部10は、撮像手段53を制御してチップ認識第2マークAC2を焦点を合わせた状態で撮像し、画像処理機能により、視野内におけるチップ認識第2マークAC2のXY位置情報を求め記憶する。
この後、制御部10は認識機構5の駆動手段を制御して、図6のように、画像取込部50の視野中心近傍に基板認識第2マークAS2が位置されるように、認識機構5をXY面内で移動させる。その際、焦点を合わせるためにチップ認識第2マークAC2と基板認識第2マークAS2との高さの差分だけ、認識機構5を基板Sと垂直方向(Z方向)に移動させている。
図6の状態において、画像取込部50のXY位置情報は制御部10に記憶される。また、制御部10は、撮像手段53を制御して基板認識第2マークAS2を焦点を合わせた状態で撮像し、画像処理機能により、視野内における基板認識第2マークAS2のXY位置情報を求め記憶する。
このように、本実施形態では、認識機構5のXY位置情報と撮像手段53が取得する画像の視野内における認識マークのXY位置情報により、基板認識マークとチップ認識マークの相対位置関係を得ることが出来る。また、個々の基板認識マークおよびチップ認識マークに焦点を合わせた状態で撮像認識して位置情報を得ているため、精度の高い位置情報を得ることができる。
前記で得られた相対位置情報から、制御部10は基板Sとチップ部品Cとの位置ズレ量を演算して求める。
その後、制御部10は、この位置ズレを修正するために基板面内における基板Sとチップ部品Cの補正移動量を算出し、基板ステージ2および/または実装ヘッド4を基板面内方向に駆動して、基板Sとチップ部品Cの位置ズレ量が許容範囲となるように位置合わせを行う。
基板Sとチップ部品Cの位置合わせが完了した後、実装工程が開始される。実装工程において、制御部10は、実装ヘッド4を下降させて、基板Sにチップ部品Cを密着させ、所定の加圧力にて実装を行う。その際、基板Sとチップ部品Cの間に熱硬化性接着剤を、実装ヘッド4のヒーター部41で加熱することで、基板Sにチップ部品Cが固定される。所定時間の加圧加熱を行った後、実装ヘッド4はチップ部品Cの吸着保持を解除して上昇し、実装工程は完了する。
ところで、品質管理の観点から、実装工程完了後には、全数実装位置精度測定検査を行うことが求められるようになってきている。しかし、実装工程完了後に別装置で実装位置精度測定を行うことは、コストの上昇を伴う。また、実装位置精度の不良が発生した時に、気付くまでに時間を要するため修正処置の遅れを伴う。そこで、図7に示すように、実装装置1の認識機構5を使用して、実装工程完了後に位置合わせ工程と同様、基板認識第1マークAS1とチップ認識第1マークAC1の位置情報と、基板認識第2マークAS2とチップ認識第2マークAC2の位置情報を得て、チップ部品Cを基板Sに実装した状態の実装位置精度を求める機能を追加している。この方法であれば、実装装置と別の装置は不要であり、コストの上昇は伴わない。
しかし、実装工程完了後に実装装置1の認識機構5を使用して実装位置精度を測定検査することは、実装位置精度測定の動作の時間が増加するため、特に全数の実装位置精度測定検査する場合には生産性の著しい低下を伴う。
そこで、本発明では、実装ヘッド4越しにチップ認識マークおよび基板認識マークが認識できる構成であることと、基板Sとチップ部品Cとの位置関係は、チップ部品Cが基板Sに密着した段階で決定されることに着目し、実装工程中の段階で、各々の基板認識マークおよびチップ認識マークの位置情報を得て、実装位置精度の測定検査を行うことを実現させている。すなわち、基板ステージ2に保持された基板Sに、実装ヘッド4に保持され加圧されたチップ部品Cは、密着した段階で固定され、その状態は接着剤硬化により維持されることを根拠とし、実装工程中の段階で実装位置精度の測定検査を開始させ、両工程を並行させることでにより、コストの上昇や生産能力の低下を伴うことなく、全数の実装精度測定検査を行うことを実現させるものである。
以後、実装装置1を用い、実装工程と並行して実装位置精度測定を行なう実施形態について説明する。図8は、実装装置1が、実装工程において実装ヘッド4を下降させて、チップ部品Cを基板Sに密着させた状態を示すものである。本実施形態における実装精度測定検査工程は、実装ヘッド4が下降し、チップ部品Cが基板Sに密着した直後から開始することができる。ここで、チップ部品Cが基板Sに密着したか否かは、図示していない圧力センサーまたは変位センサー等により判断できるようにしている。
図9は、実装装置1がチップ部品Cが基板Sに密着させた実装工程において、基板Sの基板認識第1マークAS1の位置情報を取得する過程を示すものであり、認識機構5の動作は図3に示した位置合わせ工程と同様である。
以降の実装精度測定検査工程の動作は、図10から図12に示すように、位置合わせ工程と同様であり、図9から図12の状態で得られた基板認識第1マークAS1とチップ認識第1マークAC1の相対位置関係と、基板認識第2マークAS2とチップ認識第2マークAC2の相対位置関係から実装位置精度を求める。すなわち、制御部10は、基板認識第1マークAS1とチップ認識第1マークAC1の相対位置関係および基板認識第2マークAS2とチップ認識第2マークAC2の位置関係について、基板Sの所定位置にチップ部品Cが正確に実装されている場合と、認識機構5を用いた認識で実際に得られた位置情報とを比較して、基板Sに対するチップ部品Cの実装位置精度を演算して求める。
ところで、図3から図6の位置合わせ工程では、認識機構5は基板認識第2マークAS2を認識する状態で終わっているので、実装位置精度測定検査工程を基板認識第2マークAS2から始めるのが最も効率的である。また、認識機構5は実装ヘッド4と独立しているため、位置合わせ工程と実装工程の間で実装ヘッド4が降下しても、画像取込部50と基板認識第2マークAS2の位置関係に何ら変化はないので、焦点調整は不要である。
なお、実装工程に要する時間よりも、実装精度測定検査工程に要する時間が長い場合、実装精度測定工程中に実装ヘッド4が上昇することになるが、認識機構5は実装ヘッド4と独立しているため、画像取込部50と各認識対象までの距離に何ら変化はないので、認識機構5の動作は実装ヘッド4の位置に関する影響を受けない。
すなわち、実装工程の時間(実装ヘッド4が下降し、チップ部品Cが基板Sに密着した直後から実装ヘッド4の上昇が完了するまでの時間)≧実装位置精度測定検査工程の時間が成立する場合、生産性の低下を伴わずに全数の実装位置測定検査が可能となる。
ところで、チップ部品Cが基板Sに密着した状態は、図2における隙間Dがゼロになり、基板認識マークとチップ認識マークの上下方向高低差は「チップ部品Cの厚みTC」となる。すなわち、チップ厚みTCが小さくなれば、基板認識マークとチップ認識マークの垂直方向の高低差も小さくなる。ここで、基板認識マークとチップ認識マークの垂直方向の高低差が撮像手段53の被写界深度以内であれば、図13に示すように基板認識第1マークAS1とチップ認識第1マークAC1の両方を明瞭かつ同時に撮像できることを意味するものである。
すなわち、チップ厚みTCが小さく、実装状態の基板認識マークとチップ認識マークの垂直方向の高低差が撮像手段53の被写界深度以内の場合には、図14に示すように、画像取込部50を基板認識第1マークAS1とチップ認識第1マークAC1の中点近傍位置とし、撮像手段53が両方の認識マークを焦点深度内かつ同一視野内で同時に撮像して認識することが可能となる。更に、図15のように、基板認識第2マークA2とチップ認識第2マークAC2も同様に同時に撮像して認識すれば、撮像回数を半減することが出来るため、実装位置精度測定検査工程に要する時間を大幅に短縮することが出来る。したがって、このような機能を追加しておくことで、実装工程の時間(実装ヘッド4が下降し、チップ部品Cが基板Sに密着した直後から実装ヘッド4の上昇が完了するまでの時間)≧実装位置精度測定検査工程の時間を成立させ、生産性の低下を伴わずに全数の実装位置精度測定検査できる可能性が極めて高くなる。
ところで、撮像手段53を用いて実装工程中に実装位置精度を求めることが可能となれば、環境変化に伴う撮像手段53の光軸位置の変化や光軸傾斜の変化、または昇降加圧ユニット3の傾斜の変化などに起因する実装位置のシフトに対して、校正演算させることが可能である。すなわち、撮像手段53が基板認識マークとチップ認識マークを撮像して位置合わせを行う位置合わせ工程において、演算結果の位置ズレ量が許容範囲であっても、撮像手段53を用いて基板認識マークとチップ認識マークを撮像する実装位置精度測定結果で位置ズレがある場合、撮像手段53の光軸位置の変化や光軸傾斜の変化、または昇降加圧ユニット3の傾斜の変化が生じていることが容易に判り、常時自動で校正演算することにより、チップ部品Cの基板Sに対する実装位置をシフトさせることなく、常に安定して所定位置の許容範囲内に実装することが可能となる。
このように、実装工程中の段階で実装位置精度を演算して求め、実装位置にフィードバックして、常時自動で実装位置を校正調整することにより、コストの上昇や生産能力の低下を伴うことなく、非常に安定した高い精度での実装が可能となる。
なお、部品埋めこみ基板(エンベデッド基板)へのチップ部品Cの実装においては、基板認識マークとチップ認識マークを焦点深度内かつ同一視野内で同時に撮像する機能は極めて有効である。すなわち、図16(a)および図17に示すような凹部SCを有する基板Sの凹部SCにチップ部品Cを実装する場合、基板Sの上面とチップ部品Cの上面とは、図16(b)のようにほぼ同一高さとなる。このため、図18に示すように、認識機構の画像取込部50から、基板認識第1マークAS1までと、チップ認識第1マークAC1までは、ほぼ同一垂直距離となり、同一視野内で両方の認識マークに焦点が合った状態で同時に撮像することが容易となる。これは、図19に示す基板認識第2マークA2とチップ認識第2マークAC2を撮像する場合においても同様である。
また、基板Sの上面とチップ部品Cの上面が同一高さになるような条件であれば、基板認識マークとチップ認識マークの上下方向高低差はゼロとなり、より明瞭な画像を取得できるため、撮像手段53の光軸位置の変化や光軸傾斜の変化、または昇降加圧ユニット3の傾斜の変化などを把握し、実装位置を常時自動で校正調整する機能にも最適であり、更に安定性、信頼性の高い、高精度な実装装置を実現することが可能である。
1 実装装置
2 基板ステージ
3 昇降加圧ユニット
4 実装ヘッド
5 認識機構
10 制御部
40 ヘッド本体
40V ヘッド空間
41 ヒーター部
41H 貫通孔
42 アタッチメントツール
50 画像取込部
52 光学系
53 撮像手段
510 反射手段
C チップ部品
S 基板
AC1、AC2 チップ認識マーク
AS1、AS2 基板認識マーク
D 位置合わせ時の、チップ部品と基板の隙間
TC チップ部品の厚み
TS 基板の厚み
SC 基板の凹部

Claims (6)

  1. 位置合わせ用のチップ認識マークを有するチップ部品と、位置合わせ用の基板認識マークを有する基板とを、前記チップ認識マークと前記基板認識マークが同一方向を向く状態接着剤を介して固定する実装装置であって、
    前記基板を保持する基板ステージと、
    前記チップ部品を保持して、前記チップ部品を前記基板に密着させて加圧する実装ヘッドと、
    前記基板に対して垂直方向に前記実装ヘッドを昇降させる昇降手段と、
    前記実装ヘッドの上側で、前記実装ヘッドの動作と独立して移動して、前記チップ認識マークと前記基板認識マークの組み合わせ複数箇所で認識する認識機構と、
    前記認識機構と接続し、前記認識機構から得た情報から、前記チップ部品と前記基板の位置ズレ量を計算する機能と、前記位置ズレ量に応じて前記実装ヘッド部または/および前記基板ステージを駆動して位置合わせを行う機能とを有する制御部とを備え、
    前記チップ部品と前記基板の位置合わせを前記認識機構を用いて行った後に、前記チップ部品を保持した前記実装ヘッドを前記基板に対して垂直方向に下降させ、前記チップ部品が前記基板に密着してから、
    前記実装ヘッドが前記チップ部品を加圧するのと並行して、前記認識機構に前記チップ認識マークおよび前記基板認識マークの認識動作を開始させ、前記チップ部品が前記基板に密着した実装状態における前記チップ認識マークと前記基板認識マークの組み合わせ複数箇所で認識し、前記チップ部品と前記基板の実装位置精度を算出する機能を有する実装装置。
  2. 請求項1に記載の実装装置であって、
    前記チップ部品が前記基板に密着してから、並行して開始される実装位置精度を算出するための、前記チップ認識マークと前記基板認識マークの認識動作において、
    前記認識機構の光軸中心が、前記チップ認識マークと前記基板認識マークの中点近傍位置で前記チップ認識マークと前記基板認識マークとを同時に認識する機能を有する実装装置。
  3. 請求項2に記載の実装装置であって、
    算出した実装位置精度の結果を、実装位置にフィードバックし、自動で実装位置を校正調整する機能を有する実装装置。
  4. 位置合わせ用のチップ認識マークを有するチップ部品を、位置合わせ用の基板認識マークを有する基板に、前記チップ認識マークと前記基板認識マークが同一方向を向く状態で、接着剤を介して実装する実装方法であって、
    前記チップ部品を前記基板と隙間を設けて配置した状態で、前記チップ認識マークと前記基板認識マークを認識して、前記チップ部品と前記基板の相対位置関係を合わせる位置合わせ工程と、
    前記チップ部品を前記基板に密着させ加圧して固定する実装工程と、
    前記チップ部品が前記基板に密着した状態にあるときに、前記チップ認識マークと前記基板認識マークの組み合わせ複数箇所で認識して、前記チップ部品と前記基板の相対位置関係を算出する実装精度測定検査工程とを備え、
    前記チップ部品が前記基板に密着した段階で、前記実装工程と前記実装精度測定検査工程を並行して実施する実装方法。
  5. 請求項4に記載の実装方法であって、
    前記実装精度測定検査工程において、前記チップ認識マークと前記基板認識マークを認識する認識機構の光軸中心が前記チップ認識マークと前記基板認識マークの中点近傍位置で、前記チップ認識マークと前記基板認識マークを同時に認識する実装方法。
  6. 請求項4または請求項5に記載の実装方法であって、
    前記実装精度測定検査工程で算出した実装位置精度の結果を、実装位置にフィードバックし、自動で実装位置を校正調整する実装方法。
JP2019009086A 2019-01-23 2019-01-23 実装装置および実装方法 Active JP7013400B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2019009086A JP7013400B2 (ja) 2019-01-23 2019-01-23 実装装置および実装方法
PCT/JP2020/001153 WO2020153203A1 (ja) 2019-01-23 2020-01-16 実装装置および実装方法
CN202080009673.7A CN113302725A (zh) 2019-01-23 2020-01-16 安装装置和安装方法
US17/381,823 US20210351057A1 (en) 2019-01-23 2021-07-21 Mounting device and mounting method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2019009086A JP7013400B2 (ja) 2019-01-23 2019-01-23 実装装置および実装方法

Publications (2)

Publication Number Publication Date
JP2020119970A JP2020119970A (ja) 2020-08-06
JP7013400B2 true JP7013400B2 (ja) 2022-01-31

Family

ID=71892156

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019009086A Active JP7013400B2 (ja) 2019-01-23 2019-01-23 実装装置および実装方法

Country Status (1)

Country Link
JP (1) JP7013400B2 (ja)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017208522A (ja) 2016-05-11 2017-11-24 パナソニックIpマネジメント株式会社 部品実装装置
JP2018056481A (ja) 2016-09-30 2018-04-05 ボンドテック株式会社 アライメント装置およびアライメント方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10145094A (ja) * 1996-11-14 1998-05-29 Nec Corp 部品装着装置
JPH11330109A (ja) * 1998-05-20 1999-11-30 Nec Corp 素子実装装置及び素子実装方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017208522A (ja) 2016-05-11 2017-11-24 パナソニックIpマネジメント株式会社 部品実装装置
JP2018056481A (ja) 2016-09-30 2018-04-05 ボンドテック株式会社 アライメント装置およびアライメント方法

Also Published As

Publication number Publication date
JP2020119970A (ja) 2020-08-06

Similar Documents

Publication Publication Date Title
JP6286726B2 (ja) ボンディング装置およびボンディング方法
WO2020153203A1 (ja) 実装装置および実装方法
JP4768731B2 (ja) フリップチップ実装ずれ検査方法および実装装置
JP5174583B2 (ja) 電子部品実装装置の制御方法
KR101404516B1 (ko) 전자부품 실장장치의 교정방법
CN113767465B (zh) 半导体装置的制造装置以及半导体装置的制造方法
CN112185870B (zh) 高精度键合头定位方法及设备
JP2018004378A (ja) 自動撮像装置
US11823938B2 (en) Mounting device and mounting method
JP7013400B2 (ja) 実装装置および実装方法
JP7293477B2 (ja) 実装装置
JPH06140799A (ja) 部品実装方法
KR100696211B1 (ko) 본딩 장치
TWI738413B (zh) 安裝裝置
JP2011181675A (ja) 回路部品の実装装置
US20240120219A1 (en) Bonding apparatus and bonding method
KR20230089529A (ko) 실장 장치 및 실장 방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200928

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210622

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20210816

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20211020

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220105

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220119

R150 Certificate of patent or registration of utility model

Ref document number: 7013400

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150